• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1352831
審判番号 不服2018-13255  
総通号数 236 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-08-30 
種別 拒絶査定不服の審決 
審判請求日 2018-10-04 
確定日 2019-07-09 
事件の表示 特願2013-227659「半導体素子の製造方法」拒絶査定不服審判事件〔平成27年 5月 7日出願公開、特開2015- 88678、請求項の数(3)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
平成25年10月31日 特許出願
平成29年 1月20日 拒絶理由通知(同年1月31日発送)
平成29年 3月13日 意見書
平成29年 6月16日 拒絶理由通知(同年6月27日発送)
平成29年 8月22日 意見書・手続補正書
平成30年 1月 9日 拒絶理由通知(最後、同年1月23日発送)
平成30年 3月22日 意見書
平成30年 7月 4日 拒絶査定(同年7月10日送達)
平成30年10月 4日 審判請求書・上申書

第2 原査定の概要
原査定(平成30年7月4日付け拒絶査定)の概要は次のとおりである。
本願の請求項1-3に係る発明は、引用例1に記載された発明及び引用例2-12に開示される周知事項に基づいて、その発明の属する技術の分野における通常の知識を有する者(以下「当業者」という。)が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
特開平6-151351号公報(以下「引用例1」という。)
特開平8-139006号公報(以下「引用例2」という。)
特開平8-227850号公報(以下「引用例3」という。)
特開平4-46346号公報(以下「引用例4」という。)
特開2007-214232号公報(以下「引用例5」という。)
特開昭58-165322号公報(以下「引用例6」という。)
特開平8-139073号公報(以下「引用例7」という。)
特開昭61-142761号公報(以下「引用例8」という。)
特表2005-539379号公報(以下「引用例9」という。)
特開平11-260816号公報(以下「引用例10」という。)
特開平8-262703号公報(以下「引用例11」という。)
特開2000-56469号公報(以下「引用例12」という。)

第3 本願発明
本願の請求項1-3に係る発明(以下、その順に「本願発明1」等といい、本願発明1-3を合わせて「本願発明」という。)は、平成29年8月22日付けの手続補正で補正された特許請求の範囲の請求項1-3に記載された事項により特定される発明であり、本願発明1-3は以下のとおりの発明である。

「【請求項1】
半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方に金属膜を形成する半導体素子の製造方法であって、
前記半導体ウエハの上面全面に第1レジスト膜を形成する工程と、
前記第1レジスト膜のうち少なくとも前記段差の境界部分を除いた領域を露光することにより、露光された領域の溶解度を高める工程と、
前記露光された領域に形成されている第1レジスト膜を除去する工程と、
前記半導体ウエハの上面全面に第2レジスト膜を形成する工程と、
前記第2レジスト膜のうち少なくとも前記第1レジスト膜が形成されている領域を完全に含む領域を露光することにより、露光された領域の溶解度を高める工程と、
前記半導体ウエハを加熱することにより前記第2レジスト膜における露光された領域の溶解度を低めた後、前記第2レジスト膜の全面を露光して前記溶解度を低めた領域以外の領域の溶解度を高める工程と、
前記溶解度が高められた領域に形成されている第2レジスト膜を除去する工程と、
前記半導体ウエハの上面全面に金属膜を形成する工程と、
前記第2レジスト膜の上面に形成されている金属膜を前記第1レジスト膜及び前記第2レジスト膜とともに除去する工程と、
をこの順に有することを特徴とする半導体素子の製造方法。
【請求項2】
前記第2レジスト膜は、前記第1レジスト膜と同じ材料からなることを特徴とする請求項1に記載の半導体素子の製造方法。
【請求項3】
前記露光された領域に形成されている第1レジスト膜を除去した後、前記半導体ウエハを加熱する工程と、
前記溶解度が高められた領域に形成されている第2レジスト膜を除去した後、前記第1レジスト膜を除去した後の加熱よりも低い温度で前記半導体ウエハを加熱する工程と、
を有することを特徴とする請求項2に記載の半導体素子の製造方法。」

第4 引用例、引用発明等
1 引用例1について
(1)原査定の拒絶の理由に引用された引用例1には、図面とともに次の事項が記載されている。
ア 「【請求項1】 エッチングにより段差を有するSi基板表面に電極を形成する方法であって、
a)前記段差を有するSi基板表面にレジストを塗布し、
b)前記レジスト層を全面露光した後、更にレジストを塗布し、
c)前記二層に塗布したレジスト層をパターン露光し、現像することによって前記二層レジスト層のパターンエッジをオーバーハング形状に形成し、
d)リフトオフ法により電極を形成することを特徴とする電極形成方法。」(注:下線は、当審が付加した。以下同様である。)

イ 「【0001】
【産業上の利用分野】Siマイクロマシニング等で形成される立体形状表面への電極形成方法に関する。」

ウ 「【0003】
【発明が解決しようとする課題】段差を有するSi基板表面に成膜した導電性金属膜を、フォトリソグラフィー技術により一括露光で形成されたレジストパターンをエッチングマスクとしたエッチングにより電極を形成しようとした場合、従来の技術では、反射率の高い電極表面上では段差斜面での反射光によってレジストパターンが損失し、その結果として電極が形成できないと言う課題を有している。
【0004】本発明の目的とするところは、段差を有するSi基板表面に電極パターン形成するに際して、段差斜面からの反射光の影響を受けない電極形成方法を提供することにある。」

エ 「【0007】
【作用】リフトオフ法により電極を形成するため、電極形成部のみを露光すれば良く、段差斜面部にUV光が当たることがないため、段差底部のレジストパターンが段差斜面の反射光の影響を受けることがない。」

オ 「【0008】
【実施例】図1に示すようなエッチングで作製した段差を有するSi基板上へのCr-Au電極の形成において、本発明の実施例について説明する。基板表面の結晶面方位を(100)面とするSi基板を水酸化カリウム水溶液を用いた異方性エッチングを行うと図1のSi基板11のような形状にエッチングされ、段差斜面12には平滑な(111)面が形成される。このような溝状の段差を有するSi基板11に図1のように段差上面13および段差下面14を通るようにCr-Au電極15を形成する電極作製方法について、図2、図3、図4を用い説明する。電極を形成するエッチング加工済みの図2(a)のようなSi基板21を硫酸洗浄し、よく水洗した後、熱酸化炉で摂氏1100度、4時間、Wet酸化の条件で図2(b)のようにSi基板表面に酸化膜22を1.1ミクロン形成し、この酸化膜を電極とSi基板を絶縁するための絶縁膜とする。次に図2(c)のようにポジ型レジスト(第一層レジスト層)23をスプレーコーティングにより1ミクロンの厚さに塗布する。摂氏80度で10分間プリベークした後、図2(d)のようにSi基板全面にUV光24を照射し第一層レジスト層23を500mJ/cm^(2 )の照度で全面露光する。さらにスプレーコーティングにより、図2(e)のように1ミクロンのポジ型レジスト層(第二層レジスト層)を形成し、摂氏80度で30分間プリベークを行う。次に図3(a)のように電極を形成したい部分を透過にしたフォトマスクを用い、図3(b)のように照度500mJ/cm^(2 )でパターン露光を行う。そしてポジ型レジスト用現像液で120秒間現像すると第一層レジスト層34が全面露光されているため、図3(c)のように多層レジスト層34,35のパターンエッジがリフトオフ法に適したオーバーハング形状になる。なお、このオーバーハング量(第一層レジスト層パターンエッジの第二層レジスト層パターンエッジからの後退量)は現像時間により調節でき、現像時間を長くするとオーバーハング量が大きくすることができ、逆に現像時間を短くするとオーバーハング量は小さくなる。続けて現像後、ポストベークを摂氏120度で30分間行うが、このときポストベーク温度が高すぎるとレジストが熱変形しオーバーハング形状が変形してしまうため、ポストベーク温度を摂氏120度とした。次に図4(a)のように、パターンエッジにオーバーハング形状を有するレジストパターンを形成したSi基板41上の電極形成面全面に、Cr層をスパッタにより500オングストローム成膜した後、Cr層上に更にAu層をスパッタにより2000オングストローム成膜しAu-Cr膜45を形成する。このときAu-Cr電極45はオーバーハングを有する多層レジスト膜43,44上および酸化膜42上には図4(a)中の拡大図のように形成され、オーバーハング部がAuーCr電極で覆われていないため、オーバーハング部分からレジスト層を容易に剥離できる。最後にリフトオフ法により電極を形成したSi基板41を超音波を印可したアセトン剥離槽に浸し、不必要なAu-Cr電極と共に多層レジスト層43,44を剥離することによって、図4(b)のように段差斜面での反射光の影響を受けることなく段差を有する基板上への電極の形成ができる。」

カ 「【0012】
【発明の効果】パターン露光した第二層レジストを疑似マスクとした現像により、多層レジスト層のパターンエッジをオーバーハング形状にパターニングできるため、リフトオフ法による電極形成が可能であり、段差斜面の反射光の影響を受けない電極形成ができる。また、リフトオフ法による電極形成であるためエッチングによるパターニングが難しい電極材料の立体形状表面の電極形成に適している。」

カ 図1-4は、以下のとおりである。


(2)上記(1)の記載によれば、引用例1には、以下の発明が記載されている。
「エッチングにより段差を有するSi基板表面に電極を形成する方法であって、
a)前記段差を有するSi基板表面にレジストを塗布し、
b)前記レジスト層を全面露光した後、更にレジストを塗布し、
c)前記二層に塗布したレジスト層をパターン露光し、現像することによって前記二層レジスト層のパターンエッジをオーバーハング形状に形成し、
d)Si基板上の電極形成面全面にCr層をスパッタにより成膜した後、Cr層上に更にAu層をスパッタにより成膜してAu-Cr膜を形成し、オーバーハング部分からレジスト層を剥離してリフトオフ法により電極を形成することにより、
段差を有するSi基板表面に電極パターン形成するに際して、段差斜面からの反射光の影響を受けない、エッチングにより段差を有するSi基板表面に電極を形成する方法。」(以下「引用発明」という。)


2 引用例2について
(1)原査定の拒絶の理由に引用された引用例2には、図面とともに次の事項が記載されている。
ア 「【従来の技術】…

【0004】ポジ型イメージリバーサルレジストによるリフトオフパターンの形成は、図2のAに示すような工程で行う。まず基板10上にポジ型イメージリバーサルレジスト12を塗布し、マスク14を用いてマスク露光を行い、次いでリバースベーク(加熱して架橋反応で固化する)、全面露光という工程を経て、現像することにより、逆テーパー状のリフトオフパターン16が得られる。膜パターンの形成は、図2のBに示すように、リフトオフパターン16を覆うように蒸着あるいはスパッタなどで金属膜18を成膜し、リフトオフ操作によりリフトオフパターンを除去して膜パターンを形成する。ポジ型イメージリバーサルレジストは、その特性上、リフトオフ溶剤であるアセトンに溶けると酸が発生して金属膜を腐食して、膜厚が薄くなったり、剥げたりする虞れがある。そこで、金属膜を成膜した後に更にオーバーコートレジストを設け、120℃で20分程度のベーキングを施した後、短時間アセトン中で超音波をかけてリフトオフする。オーバーコートレジストの収縮によってリフトオフパターンに応力を負荷し、少し基板から浮き上がらせて超音波をかけた時に剥がれ易くしているのである。」

イ 図2は以下のとおりである。

(2)上記(1)の記載によれば、引用例2には、基板上にポジ型イメージリバーサルレジストの塗布し、マスク露光し、リバースベークし、全面露光し、現像して逆テーパ状のリフトオフパターンを得るイメージリバーサル法が、従来の技術として開示されている。

3 引用例3について
(1)原査定の拒絶の理由に引用された引用例3には、図面とともに次の事項が記載されている。
ア 「【0002】
【従来の技術】最近、フォトリソグラフィ・プロセスのサブミクロンオーダーのパターニングを行なう際に、ステッパーを用いてパターンを形成し、基板上にゲート電極、パット電極などの導電層の形成を行ない、その後不要部分を除去するリフトオフ法が用いられる。この方法を用いる微細パターン形成には、前記ステッパーが基板に対して逆テーパー形状であることが必要である。現在、ポジ型フォトレジストを用いて、逆テーパーを形成することが試みられている。通常のポジ型フォトレジストを用いた場合、図6及び図7に示すように、ポジ型フォトレジスト3をSiやGaAsなどの半導体基板1上に塗布し、プリベーキングした後、図6(a)に示すように、フォトマスク4を用いて第1回目の露光を行い、図6(b)に示すように、基板に対して逆テーパー形状の露光部5を形成する。このときの逆テーパー状の露光部5(第1の露光部)は、使用するアルカリ現像液に可溶なフォトレジストになっている。そして、半導体基板1を90?100℃の温度で熱処理し、この露光部5を使用されるアルカリなどの現像液に対し不溶なフォトレジストとする。ついで、図7(a)に示すように、フォトレジスト3の全体を露光する(第2回目の露光)。
【0003】このとき前記露光部5は、現像液に不溶なフォトレジストのままであるが、第1回目の露光における未露光部(第2の露光部)6は、露光されて使用する現像液に対して可溶なフォトレジストになっている。その後、所定のアルカリなどの現像液を用いて現像及びポストベーキングを行なって図7(b)に示すような第1の露光部5からなる基板に対して逆テーパー形状のフォトレジストパターンを得る。上記レジストパターンの形成方法は、いわゆるイメージリバース法といっている。このフォトレジストパターンが形成された半導体基板1全面にフォトレジストパターン上を含めてメタルなどの導電層を蒸着などにより堆積させる。次に、リフトオフ法によりフォトレジストパターン及びその上の導電層を取り除いて所定形状の導電性の微細パターンを半導体基板1の上に形成する。」

イ 図6、図7は以下のとおりである。

(2)上記(1)の記載によれば、引用例3には、半導体基板上にポジ型フォトレジストを塗布し、フォトマスクを用いて露光を行い、熱処理し、ポジ型フォトレジストの全体を露光し、現像して逆テーパ形状のフォトレジストパターンを得るイメージリバース法が、従来の技術として開示されている。さらに、導電層を堆積し、リフトオフ法により所定形状の導電性の微細パターンを半導体基板上に形成することが開示されている。

4 引用例4について
(1)原査定の拒絶の理由に引用された引用例4には、図面とともに次の事項が記載されている。
ア 「(従来の技術)
通常イメージリバーサル処理におけるレジストの画像反転技術においては、例えばウェーハ上に塗布されたポジ型レジスト膜に対し、パターン描写に必要な第1の露光をマスクを使用して選択的に行なう。次に90℃以上の温度で、アンモニアガス雰囲気中で加熱処理を行なう。次に紫外線をウェーハ全面に照射する第2の露光を行なう。このように第1.第2の霧光及び加熱処理を施したレジスト膜を現像すると反転画像が得られる。即ち第1露光で霧光されたポジ型レジスト部分は現像により除去されず、他方第1露光で露光されないポジ型レジスト部分は現像除去される。
このようなイメージリバーサル処理を施す時、露光量の条件により、現像されたレジストパターンの側壁の形状(以下レジストプロファイルと呼ぶ)は、逆テーパー形状(第4図参照)になる。
他方半導体装置の配線金属パターンを形成するためのリフトオフ法は、第4図のように、基板1上の配線部以外の場所にレジスト膜2をつけておき、次に基板全面に金属膜3を被着し、さらに図示してないがこの状態でレジスト膜2を溶解して、その上の金属膜を除去することにより、配線金属パターンを形成する方法である。このためリフトオフ工程では、第4図に示すように金属膜13を基板全面に被着する際、基板1上の金属膜3とレジスト膜2上の金属膜3とが段切れすることが望ましく、レジスト形状を逆テーパ-(庇形)化するのが良い。そのため、逆テーパーを容易に形成することができるイメージリバーサル処理によるレジストパターニングが最近行なわれている。」(1頁右下欄4行?2頁左上欄14行)

イ 第4図は以下のとおりである。

(2)上記(1)の記載によれば、引用例4には、ウェーハ上にポジ型レジスト膜を塗布し、マスクを使用して第1の露光を選択的に行い、加熱処理をし、ウェーハ全面に第2の露光を行い、現像することにより、逆テーパ形状のレジストパターンを得るイメージリバーサル処理が、従来の技術として開示されている。さらに、全面に金属膜を被着し、レジスト膜を溶解してその上の金属膜を除去することにより、配線金属パターンを形成するリフトオフ法が開示されている。

5 引用例5について
(1)原査定の拒絶の理由に引用された引用例5には、図面とともに次の事項が記載されている。
ア 「【0021】
また、図3に示す比較例は、図1(C)に示す段差形状の表面に、スピンコート法によるレジスト塗布1回でレジスト層を形成した場合を示している。
図に示すように、この場合、段差上部表面及び段差底部のみにレジストが塗布され、側壁部分の上部にはレジストが塗布されない。」

イ 図3は、以下のとおりである。

(2)上記(1)の記載によれば、引用例5には、スピンコート法によりレジスト層を形成すると、段差の側壁部分の上部にはレジストが塗布されないことが開示されている。

6 引用例6について
(1)原査定の拒絶の理由に引用された引用例6には、図面とともに次の事項が記載されている。
ア 「〔発明の技術的背景〕
半導体装置の製造において、シリコン基板(ウエハと略称する)の主面にメサエッチング溝を穿設し、この溝部を含めてフォトレジスト膜(レジスト膜と略称する)で被覆保護しておき、主面にパターニングを施す工程がある。このパターニング前のウエハの状態は第1図に示すように、ウエハ(1)にメサエッチング溝(2),(2)…が穿設され、この溝の側面にPN接合(3))が露出しているのでレジスト膜(4)で被覆保護されている。
〔背景技術の問題点〕
叙上の状態のウエハ上のレジスト膜(4)のメサエッチング溝部の状態を観察すると、ウエハの主面からメサエッチング溝に移行する肩の部分が極度に薄くなっている。これをさらに説明するために、第1図における1つのメサエッチング溝(2)の部分を破線で包囲し、この部分を限って拡大し第2図に示す。メサエッチング溝の肩部のレジスト膜(4)の膜厚(t’)は、ウエハの主面(平坦部)に被看されたレジスト膜の膜厚(t)の1/15位に少なく、膜切れを生ずることもある。また、膜厚が薄いとピンホールが多くなり膜質も悪い。このため、該部はパターニングの際に不所望にエッチングされ、半導体装置の電気的特性を損じ、信頼性を低下させるなどの問題があった。
なお、上記問題は一般に行なわれるレジスト膜のスピンコーティング方式におけるレジスト液に粘度300cpのものを用い、膜厚tを500μmに形成する場合から、レジスト液の粘度を相当広範囲に変えても、膜厚を変えてもあまり変りなく発生する現象である。」

イ 図1、図2は以下のとおりである。

(2)上記(1)の記載によれば、スピンコーティング方式でレジスト膜を形成すると、ウエハの主面からメサエッチング溝に移行する肩の部分において、レジスト膜が極度に薄くなることが開示されている。

7 引用例7について
(1)原査定の拒絶の理由に引用された引用例7には、図面とともに次の事項が記載されている。
ア 「【0005】
【発明が解決しようとする課題】しかしながら、フォトレジストを塗布する被露光基板表面が平坦な場合には問題がないものの、被露光基板表面に大きな凹凸等の段差がある場合には、フォトレジストを塗布した場合に、段差部の肩部でフォトレジストの膜厚が薄くなり、エッチングすべき場所の膜厚を必要最小限程度に薄くすると、段差部においてフォトレジストの膜厚が、エッチングに耐え得る膜厚より薄くなり、段差部において不所望なエッチングが生ずることになる。」

イ 「【0008】
【課題を解決するための手段】第1図乃至第2図は、本発明の原理的構成を説明するための製造工程を示す図であり、その製造工程をおいながら、課題を解決するための手段を説明する。
【0009】図1(a)参照
まず、段差部を有す被露光基板であるシリコン半導体基板1表面に、被エッチング箇所の膜厚がエッチングに耐え得る膜厚で、且つ、段差部の肩部3の膜厚の一番薄い部分がエッチングに耐え得る膜厚以下になるようにポジ型の第1のフォトレジスト2を塗布する。
【0010】図1(b)参照
次いで、第1のフォトマスク4をマスクとして、露光用紫外線5により第1のフォトレジスト2を照射して露光する。
図1(c)参照
次いで、第1のフォトレジストを現像することにより、露光された箇所に対応する開口部6を形成する。
【0011】図1(d)参照
次いで、ベーク用紫外線7を全面に照射して、第1のフォトレジスト2の少なくとも表面を変質させて、以降の露光・現像工程において、第1のフォトレジスト2に形成したパターンが再露光・現像等により変形しないようにする。
【0012】図2(e)参照
次いで、全面にポジ型の第2のフォトレジスト8を塗布する。
図2(f)参照
次いで、第1のフォトレジスト2の膜厚がエッチングに耐え得ない厚さとなっている肩部3に対応する部分を少なくとも覆う第2のフォトマスク9をマスクとして露光用紫外線10で露光する。
【0013】図2(g)参照
次いで、第2のフォトレジスト8を現像することにより、第1のフォトレジスト2の膜厚がエッチングに耐え得ない厚さとなっている肩部3に対応する部分を少なくとも覆うフォトレジストパターン11を形成する。
【0014】図2(h)参照
最後に、この第1のフォトレジスト2及びフォトレジストパターン11をマスクにして、シリコン半導体基板1の露出箇所を適当な手段によりエッチングして、エッチング開口12を形成する。」

ウ 「【0017】
【作用】第1のフォトレジストの膜厚を被エッチング箇所の膜厚がエッチングに耐え得る膜厚で、且つ、段差部の肩部の膜厚の一番薄い部分がエッチングに耐え得る膜厚以下になるようにすることにより、限界解像力及びフォーカスマージンの低下を防止するものであり、フォトレジストの膜厚がエッチングに耐え得る膜厚以下になった段差部の肩部を第2のフォトレジストパターンが被覆することにより、被露光基板のエッチングの際の不所望なエッチングが生ずることを防止するものであり、さらに、第1のフォトレジストパターンのベーク工程は、第2のフォトレジストのパターニングの際に、第1のフォトレジストパターンが変形するのを防止するためである。」

エ 図1、図2は、以下のとおりである。


(2)上記(1)の記載によれば、段差部の肩部でフォトレジストの膜厚が薄くなること、フォトレジストの膜厚がエッチングに耐え得ない厚さとなっている肩部に対応する部分をフォトレジストパターンで覆うことにより、エッチングの際の不所望なエッチングを防止する技術事項が開示されている。

8 引用例8について
(1)原査定の拒絶の理由に引用された引用例8には、図面とともに次の事項が記載されている。
ア 「(発明が解決しようとする問題点)
この様なリフトオフ法により金属電極層33を形成するが、次の様な欠点があった。
すなわち、第3図(a)に示す様に、基板には溝31が形成されている為、レジスト32の溝31に対するステップカバーが困難なことである。この為、溝31の角で絶縁層22が露出し、ここに被着した金属層33は第3図(c)の様にリフトオフにより除去しきれずに残存することになる。金属層33が残ると、コンデンサの電極の大きさが変化してコンデンサの容量が不正確となる。その為、これを搭載したハイブリッドICの性能が劣化する。」

イ 「(作 用)
本発明は、電極のパターニングの際、既に表面張力の小さいレジストにより溝を埋めてステップ形状を緩やかにしであるので、電極パターニング用のレジストを半導体基板上に切れ目なく塗布することかできる様になるとともに、電極形成に適した条件で電極パターニング様のレジストを塗布することができるのである。」

ウ 「(実施例)
第1図(a)?(e)は本発明の一実施例を説明する為の工程断面図である。尚、説明の都合上、従来例で説明した材質と同じものは、第2図と同一符号を付している。
第1図(a)は、溝31が形成され、酸化膜22が形成されたシリコン基板21に、断面形状を改善する為、レジスト層11で溝31を埋め、リフトオフで形成する金属電極層のパターンより大きいパターンを公知のフォトリソ技術で形成した状態を示す。…
第1図(b)は、リフトオフ用のレジスト層12を塗布し、金属電極層形成の為のパターンを形成した状態を示す。…
第1図(c)はこれらレジスト層11,12を形成したシリコン基板21上にTi-Pt-Auの複合金属層からなる金属電極層31を形成した状態を示す。各層の厚さは、0.1μ(Ti),1300μ(Pt),3000μ(Au)が好ましい。
第1図(d)は、リフトオフ用のポジレジスト層12を溶解する有機溶剤に浸漬し、リフトオフにより、ポジレジスト層12とともに金属電極層31の不要な部分を除去し、金属電極層31の所定のパターンを形成した状態を示す。
第1図(e)は断面形状改善の為のネガレジスト11をRA液(関東化学、商品名)又はO_(2)プラズマにより除去した状態を示す。この後、シリコン基板をダイスに分割しコンデンサが完成する。」

エ 図1、図2は、以下のとおりである。

(2) 上記(1)の記載によれば、引用例8には、基板に形成された溝の肩の部分で、レジストのステップカバーが困難であること、表面張力の小さいレジストにより溝を埋めてステップ形状を緩やかにすることでレジストを切れ目なく塗布することが記載されている。さらに、リフトオフ用のレジストを塗布し、パターンを形成し、金属電極層を形成し、リフトオフにより、所定のパターンの金属電極層を形成することが開示されている。

7 引用例9について
(1)原査定の拒絶の理由に引用された引用例9には、図面とともに次の事項が記載されている。
ア 「【請求項1】
少なくとも1つのエッチング部(12)が形成される上側面(11)を有するダイ(55)の微細加工表面を選択的に覆うための方法であって、
ネガティブフォトレジストの膜(30)を、前記少なくとも1つのエッチング部(12)を覆うように前記上側面(11)に配置する工程(140)と、
前記ネガティブフォトレジストの膜(30)を紫外放射(UV)にさらし、前記少なくとも1つのエッチング部(12)を覆う領域(27)の第1のマスク(31)を使って、前記膜(30)が前記領域(27)に対応したところで重合されるようにする、工程(141)と、
前記領域(27)と対応したところで、カバー(33)が前記少なくとも1つのエッチング部(12)を覆ったままとなった状態で、前記ネガティブフォトレジストの膜(30)の重合されていない部分を除去する工程(142)と、
前記ダイ(55)の前記上側面(11)と前記カバー(33)とにリフトオフレジストの層(161)を形成する工程(171)と、
前記リフトオフレジストの層(161)にポジティブフォトレジストの層(160)を形成する工程(172)と、
を備えることを特徴とする、方法。」

イ 「【0001】
本発明は、mems3D技術(mems:マイクロ電気機械システム)又はmoems3D技術(moems:マイクロ光学電気機械システム)に係り、より詳しくは、例えばエッチング部又は凹部のために不規則表面を有するダイ上に、フォトレジストを均一に配置する方法に関する。」

ウ 「【0019】
しかし、このプロセスは、幾つかの技術的問題が存在し、以下、これについて説明する。
エッチング部12が、図11の断面図に示されるように、ダイ51の面に形成されるとき、典型的には光ファイバーを置くためのmoems用途で必要とされる例えば数十又は数百μm厚の層60及び61は、エッチング部12のために不均一に分布される。」

エ 「【0039】
図21を援用して示された、ステップ176では、従来技術に関連して既に説明されたステップ76に類似して、例えば金属の真空蒸着が、無傷のまま残っている表面114と、該表面がステップ175に記載された現像の効果を通して露呈された面11と、に実行される。蒸着は、例えば両者とも既知のものである「スパッタリング」プロセス又は「電子ビーム」プロセスを使って実行され、その結果は、サブアッセンブリ24である。該サブアッセンブリは、空洞部64と同じ形状を呈して外側パッド52と内側パッド54とを有効に構成する第1の蒸着層(52,54)と、表面114に接着された更なる蒸着層116と、を備える。他方、サブエッチング部22には、層が蒸着されていない。

【0042】
ステップ177では、従来技術に関連して既に説明されたステップ77に類似して、図22を援用して示されるように、ポジティブフォトレジストの層160と、リフトオフレジストの層161とは、リフトオフプロセスを使って除去される。サブアッセンブリ24は、例えばアセトン、又は、より好ましくはMicro-Chem社による除去剤PGの溶媒36に浸漬される。該溶媒は、蒸着層が存在しないエッジ25及びサブエッチング部22を介して、層160及び161を通り抜け、矢印21により示される方向に進行しながら、それらを溶解し、それらを完全に消滅させて、鋳造側にある更なる蒸着層116を遊離させる。作業は、例えば超音波洗浄等の機械的作用により、容易にされる。
【0043】
… ステップ143では、ネガティブフォトレジストのカバー33が、例えば既知のプラズマの作用を用いて除去される。
【0044】
ステップ143の終わりでは、サブアッセンブリ24が、図23に示されるように、ダイ55、エッチング部12、外側パッド52及び内側パッド54を備えるように仕上げられる。」

オ 図11、図15、図17、図21-23は、以下のとおりである。


(2)上記(1)の記載によれば、引用例9には、エッチング部12が形成されたダイ51に層60、61を形成すると不均一分布する問題があること、エッチング部12を覆うカバーにリフトオフレジスト層、ポジティブフォトレジスト層を形成することで前記問題を解決することが開示されている。そして、リフトオフ法によりダイ51の面11上に外側パッド52及び内側パッド54を形成することが開示されている。

10 引用例10について
(1)原査定の拒絶の理由に引用された引用例10には、図面とともに次の事項が記載されている。
ア 「【請求項1】複数の高段差積層を有する半導体基板上に感光性合成樹脂を塗布し、
この複数の高段差積層間の感光性合成樹脂を加工し、
この感光性合成樹脂を加工した半導体基板上に1の電極配線を形成し、
複数の高段差積層上の感光性合成樹脂膜を剥離した後、
1の電極配線上、複数の高段差積層上に絶縁性合成樹脂膜および感光性合成樹脂を塗布し、
複数の高段差積層上の絶縁性合成樹脂膜および感光性合成樹脂を加工し、
この絶縁性合成樹脂膜および感光性合成樹脂を加工した半導体基板上に他の電極配線を形成し、
たことを特徴とする半導体製造方法。」

イ 「【0007】
【発明が解決しようとする課題】このような高段差の積層を有する大容量の半導体を形成するとき積層の上部とそれらの間では配線部材が均一に蒸着されないため、これらの上部に塗布されるレジストがある部分では厚くなり、また、他の部分では薄くなり、そのカバレージが悪くなり、配電部材を適切にウエットエッチングすることができないと言う問題があった。」

ウ 「【図面の簡単な説明】
【図1】本発明の半導体製造方法の第1工程を示す説明図。
【図2】本発明の半導体製造方法の第2工程を示す説明図。
【図3】本発明の半導体製造方法の第3工程を示す説明図。
【図4】本発明の半導体製造方法の第4工程を示す説明図。
【図5】本発明の半導体製造方法の第5工程を示す説明図。
【図6】本発明の半導体製造方法の第6工程を示す説明図。
【図7】本発明の半導体製造方法の第7工程を示す説明図。
【図8】本発明の半導体製造方法の第8工程を示す説明図。
【図9】本発明の半導体製造方法の第9工程を示す説明図。
【図10】本発明の半導体製造方法の第10工程を示す説明図。

【符号の説明】
10、20 半導体基板
11、21 積層
12、24 配線部材
13 レジスト
14 電極配線
15、26 絶縁性合成樹脂
22 感光性合成樹脂
23、27 逆テーパ状開口
25、29 電極配線」

エ 図1-10は、以下のとおりである。

(2)上記(1)の記載によれば、引用例10には、高段差の積層を有する大容量の半導体を形成するとき積層の上部とそれらの間では配線部材が均一に蒸着されない問題点があること、リフトオフ法により電極配線25を形成した後、リフトオフ法により電極配線29を形成する技術事項が開示されている。

11 引用例11について
(1)原査定の拒絶の理由に引用された引用例11には、図面とともに次の事項が記載されている。
ア 「【0005】
【発明が解決しようとする課題】本発明は、上記課題を解決するためになされたもので、i線の波長に対して最適化され、露光時のハレーションを防止し、感度低下が少なく、解像度の高いレジストパターン再現性よく形成しうるホトレジスト組成物を提供しようとするものである。さらにまた本発明は多層レジストプロセスに代わって架橋剤入りノボラック系ポジ型ホトレジストに吸光剤を添加してレジストの透過率を調整した合成レジストからなる単層レジストのイメージリバースプロセスを採用し、リフトオフ用逆テーパーパターン形成には露光と現像処理だけで対応することができ、従来プロセスのようにドライエッチング工程が不要となることで大幅な工程短縮が可能となり、しかもダスト低減によるパターン欠陥の少ない逆テーパーを有する高精度のリフトオフ用レジストパターン形成を実現するものである。」

イ 「【0013】次に、本発明のホトレジスト組成物によるレジストパターンの形成方法を説明する。まず、所定の基板上に該レジストを回転塗布しレジスト膜を被覆したのち、所定温度、所定時間のプリベーク処理を行う。続いてこのレジスト膜に所定のマスクを介して露光した後、アルカリ水溶液で現像し、リンス処理を施してレジストパターンを形成する。また本発明の他のパターン形成方法に関して説明すれば、画像反転に用いられる架橋剤入りのポジ型ホトレジスト膜を被処理基板上に形成し、プリベークした後、マスクを介した露光により潜像パターンを形成し、その後ベークしてポジネガ反転させたのち、レジスト膜全面をフラッド露光し現像処理して逆テーパー状のレジストパターンを形成する。これらのパターン形成用露光にはいろいろな露光装置が用いられるが、解像度の点からは波長365nmのi線ステッパが好適である。」

(2)上記(1)の記載によれば、引用例11には、イメージリバースプロセスに使用する単層レジスト材料が開示されている。

12 引用例12について
(1)原査定の拒絶の理由に引用された引用例12には、図面とともに次の事項が記載されている。
ア 「【0019】同図(A)に示すように、まず、基板20上にレジスト膜21を塗布により成膜する。基板20としては、薄膜磁気ヘッド等の薄膜デバイスの場合、例えばAlTiC基板が用いられる。レジスト膜21としては、露光量に応じて感光深さが制御される画像反転処理が可能なレジスト材料、好ましくはノボラック系ポジ型レジスト材料が用いられる。その一例として、Clariant社製の画像反転対応ポジ型フォトレジスト5214が用いられる。」

イ 「【0023】その後、同図(D)に示すように、ポスト露光ベーク処理を行って画像反転させる。次いで、同図(E)に示すように、全面露光を行い、その後、同図(F)に示すように、現像を行ってレジスト膜21の不要部分を溶解除去させる。これにより、感光領域23の部分がアンダーカット形状の柱部分の全てと傘部分の一部となり、感光領域25の部分がアンダーカット形状の傘部分となる。」

(2)上記(1)の記載によれば、引用例12には、画像反転処理が可能なレジスト材料が開示されている。

第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比する。
ア 引用発明の「Si基板」は本願発明1の「半導体ウエハ」に相当し、引用発明の「段差を有するSi基板表面」は本願発明1の「半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方」に相当する。

イ 引用発明においてリフトオフ法により形成した電極は、Au-Cr膜で形成されるところ、該「Au-Cr膜」は本願発明1の「金属膜」に相当する。

ウ してみると、両者は、
「半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方に金属膜を形成する製造方法。」
の点で一致し、以下の点で相違する。
相違点1:本願発明1の「製造方法」は「半導体素子の製造方法」であるのに対し、引用発明の「Si基板表面に電極を形成する方法」は、「半導体素子」の製造方法であるのか否か明らかでない点。
相違点2:本願発明1は、
「前記半導体ウエハの上面全面に第1レジスト膜を形成する工程と、
前記第1レジスト膜のうち少なくとも前記段差の境界部分を除いた領域を露光することにより、露光された領域の溶解度を高める工程と、
前記露光された領域に形成されている第1レジスト膜を除去する工程と、
前記半導体ウエハの上面全面に第2レジスト膜を形成する工程と、
前記第2レジスト膜のうち少なくとも前記第1レジスト膜が形成されている領域を完全に含む領域を露光することにより、露光された領域の溶解度を高める工程と、
前記半導体ウエハを加熱することにより前記第2レジスト膜における露光された領域の溶解度を低めた後、前記第2レジスト膜の全面を露光して前記溶解度を低めた領域以外の領域の溶解度を高める工程と、
前記溶解度が高められた領域に形成されている第2レジスト膜を除去する工程と、
前記半導体ウエハの上面全面に金属膜を形成する工程と、
前記第2レジスト膜の上面に形成されている金属膜を前記第1レジスト膜及び前記第2レジスト膜とともに除去する工程と、
をこの順に有する」
のに対し、引用発明は、
「a)前記段差を有するSi基板表面にレジストを塗布し、
b)前記レジスト層を全面露光した後、更にレジストを塗布し、
c)前記二層に塗布したレジスト層をパターン露光し、現像することによって前記二層レジスト層のパターンエッジをオーバーハング形状に形成し、
d)パターンエッジにオーバーハング形状を有するレジストパターンを形成したSi基板上の電極形成面全面にCr層をスパッタにより成膜した後、Cr層上に更にAu層をスパッタにより成膜してAu-Cr膜を形成し、オーバーハング部分からレジスト層を剥離してリフトオフ法により電極を形成する」
点。

(2)判断
以下、上記相違点について検討する。
事案に鑑み、はじめに、相違点2について検討する。
引用例1の記載によれば、引用発明は、「段差を有するSi基板表面に電極パターン形成するに際して、段差斜面からの反射光の影響を受けない電極形成方法を提供すること」を課題とし、「a)前記段差を有するSi基板表面にレジストを塗布し、b)前記レジスト層を全面露光した後、更にレジストを塗布し、c)前記二層に塗布したレジスト層をパターン露光し、現像することによって前記二層レジスト層のパターンエッジをオーバーハング形状に形成し、d)Si基板上の電極形成面全面にCr層をスパッタにより成膜した後、Cr層上に更にAu層をスパッタにより成膜してAu-Cr膜を形成し、オーバーハング部分からレジスト層を剥離してリフトオフ法により電極を形成する」ことで前記課題を解決する発明である。
そうすると、引用発明は、二層に塗布したレジスト層を用いてそのエッジ部にオーバーハング形状を形成して上記課題を解決するものであるから、引用例2?4に開示されるように逆テーパ形状を形成するイメージリバーサル法が周知であり、また、引用例11、12に記載されるようにイメージリバーサル法に使用するレジスト材料が周知であるとしても、当業者が、引用発明の上記課題を解決する形成方法に代えて、周知のイメージリバーサル法を採用しようとすることは、動機がない。
したがって、上記相違点1について判断するまでもなく、本願発明1は、当業者であっても、引用発明及び引用2?12に記載された技術的事項に基づいて容易に発明できたものとはいえない。

2 本願発明2、3について
本願発明2は、本願発明1の発明特定事項を全て備え、さらに、第2レジスト膜がダイ1レジスト膜と同じ材料からなることを特定する発明である。また、本願発明3は、本願発明2の発明特定事項を全て備え、さらに、露光された領域に形成されている第1レジスト膜を除去した後に、「前記半導体ウエハを加熱する工程」を備えるとともに、溶解度が高められた領域に形成されている第2レジスト膜を除去した後に「前記第1レジスト膜を除去した後の加熱よりも低い温度で前記半導体ウエハを加熱する工程」を備える発明である。
そうすると、本願発明1は、当業者であっても、引用発明及び引用例2?12に開示された事項に基づいて容易に発明できたものとはいえないのであるから、本願発明1にさらに発明特定事項を付加した発明である本願発明2,3は、本願発明1と同様に、当業者であっても、引用発明及び引用例2?12に開示された事項に基づいて容易に発明できたものとはいえない。

第6 原査定に付記された理由について
原査定には、本願発明は、特開平9-320981号公報(以下「引用例13」という。)に記載された発明及び引用例2-12に開示される周知事項に基づいて、当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない旨の付記があるので、以下、検討する。

1 引用例13について
(1)引用例13には、図面とともに次の事項が記載されている。
ア 「【請求項1】深さが20μm以上ある溝部底面において、前記溝部の側壁から前記溝部の深さとほぼ等しい位置にまたはそれ以上の位置に電極パターン用金属膜をパターニングする方法において、ウエハの溝部内に金属膜をリフトオフ法によってパターニングする工程と、前記パターニングした金属膜と前記溝部を第一次レジストで覆うように塗布し前記第一次レジストをパターニングする工程と、前記レジストパターニング部分を含め再度第二次レジストを塗布し前記第二次レジストをパターニングする工程と、前記金属膜をウエットエッチングで取り除き複合レジストパターンを形成する工程と、前記レジストパターンを含めたウエハ全面に電極用金属膜を成膜する工程と、前記電極用金属膜をリフトオフ法によって所望の形状を得る工程とを含むことを特徴とする深溝底部における電極パターン形成方法。」

イ 「【発明が解決しようとする課題】このように光デハイス上にパターニングを行った電極は、画像処理用のマーカとして認識され、光半導体素子であるレーザダイオードやホトダイオードを所望の位置にボンディングするために用いられる。そのため電極パターンはできるだけ高精度の形状を保たなくてはならない。
【0006】しかし、上記のような方法では以下のような欠点が存在するので、高精度の電極パターンは形成不可能であった。
【0007】例えば、シリコンの異方性エッチングにより形成した深溝部の深さが30μmで、ポジ型レジストを使用する場合を例に挙げると、溝部全体を高粘性のポジ型レジストで覆うと溝部の中央部でレジストの膜厚はおよそ10μm程度の厚さとなり、露光時の紫外線がレジスト下部まで十分届きにくい。また、電極の端部が溝部側壁からほぼ等しい位置ではレジストの膜厚は約20μmなので、この部分は中央部よりさらにレジストの膜厚が厚く紫外線がさらに届きにくい。…」

ウ 「【発明の実施の形態】以下本発明の一実施例を図を用いて説明する。
【0020】図2は本発明の各工程における深溝部分の断面図である。ここで、深溝部の開口部の形状は矩形状で、開口径は1870×900μm、深さは30μmである。溝部側壁からの距離が50μmから360μmの位置に、最小パターン幅が90μmのTi:150nm/Pt:300nm/Au:300nmの三層電極用金属膜をパターニングする場合である。(a)で、基板21をノボラック系ポジ型レジスト(OFPR800-800cp:東京応化工業社製)を500rpm5秒,2000rpm 40秒間スピンコートによって塗布し、80℃で50分間プリベークを行い、その後所望の電極パターンの幅より片側10μm大きいパターンが形成されているホトマスクを介して、15.5mW/cm^(2)の紫外線を30秒間照射した後、テトラメチルアンモニウムハイドロオキサイドの2.38w% 水溶液(NMD-3 2.38%:東京応化工業社製)で60秒間現像後、純水で60秒間リンスし、さらに同じ位置に同じ時間露光し、現像,リンスを同じ時間繰り返してレジストパターンを形成した後、120℃で80分間ポストベークを行い犠牲層パターニング用レジスト31を得たところを示す。ここで基板21の材質は、シリコン単体またはガラス単体またはシリコン上にガラスが成膜されたものである。(b)で、プレーナマグネトロン式スパッタ装置に基板21を入れ3.0×10~3Pa以下の真空度にした後、アルゴンガスをチャンバ内に導入し圧力を0.65Pa にし、アルゴンイオンで基板21をRF電圧200Wで10分間逆スパッタ(エッチング)した後、基板加熱せずにAlを0.8μm スパッタリングによって犠牲層32を成膜したところを示す。(c)で、基板21をアセトンで10分間超音波洗浄を2度繰り返した後、90℃のポジ型ホトレジスト用剥離液(剥離液-104:東京応化工業社製)に20分間ディップした後、純水で10分間以上流水洗浄し、スピンドライして犠牲層32が得られたところを示す。(d)で、基板21を温風循環乾燥機で200℃,30分間ベークし、その後HMDS処理を犠牲層32を含む基板21に施した後、ノボラック系ポジ型ホトレジスト(OFPR800-800cp)を500rpm5秒,2000rpm 40秒間スピンコートによって塗布し、80℃で50分間プリベークを行い深溝中央部での膜厚が約10μmの第一次レジスト33を得たところを示す。(e)で、塗布した第一次レジスト33をホトマスクを介して15.5mW/cm^(2)の紫外線を30秒間照射した後、NMD-3現像液で60秒間現像,60秒間純水でリンス後、さらにこれらの作業をもう1回繰り返し、120℃で80分間ポストベークを行い、第一次レジストパターン34を得たところを示す。ここで第一次レジストパターン開口部分と犠牲層金属膜のパターン幅の関係はA-B≧30μmかつB-C≧10μmを満たす領域に位置し、この仕様を満たすようにホトマスクパターンが設計されている。(f)で、第一次レジストパターン34が形成された基板21に800cpより粘性の低いノボラック系ポジ型ホトレジスト(OFPR800-100cp:東京応化工業社製)を500rpm5秒,2000rpm18秒間スピンコートによって塗布し、その後80℃で50分間プリベークを行い膜厚約4μmの第二次レジスト35を得たところを示す。(g)で、ホトマスクを介して15.5mW/cm^(2 )の紫外線を15秒間照射した後、NMD-3現像液で60秒間現像し、純水で60秒間リンス後、さらに同じ作業を繰り返し120℃で50分間ポストベークを行うか、または真空中で紫外線を照射しながら60℃でベークを行い第二次レジストパターン36を得たところを示す。(h)で、犠牲層32をリン酸75%,氷酢酸15%,硝酸5%,水5%を混合したAl用エッチャントでエッチング除去し純水で流水洗浄後スピン乾燥させ、第一次レジスト33と第二次レジスト35を合わせた複合構造のポジ型レジストのひさしを形成したところを示す。(i)で、先に述べたスパッタ装置に基板21を入れ同様に3.0×10~3Pa以下の真空度にした後、アルゴンガスをチャンバ内に導入し、圧力を0.65Paにし、その後アルゴンガスで基板21をひさしの形状が崩れないようにRF電圧200Wで1分間逆スパッタ(エッチング)した後、基板加熱100℃で電極用金属膜37(Ti:150nm,Pt:300nm,Au:300nm)を順次成膜したところを示す。三層電極膜の膜厚は、0.75μmとなっている。(j)で、基板21をアセトンで15分間超音波洗浄を2度繰り返した後、温度100℃のネガ型及びポジ型フォトレジスト用剥離液(剥離液-502A:東京応化工業社製)に20分間ディップした後、ストリップリンス-4(東京応化工業社製)でディップし、イソプロピルアルコール,メチルアルコールにつけ純水で10分間流水洗浄し、所望の電極用金属膜38が基板21の溝底部にパターニングされたところを示す。」

エ 図2は、以下のとおりである。



(2)上記(1)の記載によれば、引用例13には、以下の発明が記載されている。
「深さが20μm以上ある溝部底面において、前記溝部の側壁から前記溝部の深さとほぼ等しい位置にまたはそれ以上の位置に電極パターン用金属膜をパターニングする方法において、
ウエハの溝部内に金属膜をリフトオフ法によってパターニングする工程と、
前記パターニングした金属膜と前記溝部を第一次レジストで覆うように塗布し前記第一次レジストをパターニングする工程であって、該工程は、ノボラック系ポジ型ホトレジストをスピンコートによって塗布し、塗布した第一次レジスト33をホトマスクを介して紫外線を照射した後、現像、リンス後、さらにこれらの作業をもう1回繰り返し、ポストベークを行い、ウエハの溝部内で金属膜が露出するように第一次レジストパターン34を得る工程であり、
前記レジストパターニング部分を含め再度第二次レジストを塗布し前記第二次レジストをパターニングする工程と、
前記金属膜をウエットエッチングで取り除き複合レジストパターンを形成する工程と、
前記レジストパターンを含めたウエハ全面に電極用金属膜を成膜する工程と、
前記電極用金属膜をリフトオフ法によって所望の形状を得る工程とを含む、
深溝底部における電極パターン形成方法。」(以下「引用発明13」という。)

2 対比(本願発明1)
(1)本願発明1と引用発明13を対比する。
ア 引用発明13の「深溝底部における電極パターン形成方法」は、本願発明1の「半導体ウエハの上面に形成された段差の」「下段」「に金属膜を形成する半導体素子の製造方法」に相当する。

イ 引用発明13の「前記パターニングした金属膜と前記溝部を第一次レジストで覆うように塗布」することは、本願発明1の「前記半導体ウエハの上面全面に第1レジスト膜を形成する工程」に相当する。

ウ 引用発明13において、「ウエハの溝部内で金属膜が露出するように第一次レジストパターン34を得る」ように「塗布した第一次レジスト33をホトマスクを介して紫外線を照射」することは、本願発明1の「前記第1レジスト膜のうち少なくとも前記段差の境界部分を除いた領域を露光することにより、露光された領域の溶解度を高める工程」に相当する。

エ 引用発明13の「現像、リンス後、さらにこれらの作業をもう1回繰り返し、ポストベークを行い、ウエハの溝部内で金属膜が露出するように第一次レジストパターン34を得る工程」は、本願発明1の「前記露光された領域に形成されている第1レジスト膜を除去する工程」に相当する。

オ 引用発明13の「前記レジストパターニング部分を含め再度第二次レジストを塗布」することは、本願発明1の「前記半導体ウエハの上面全面に第2レジスト膜を形成する工程」に相当する。

カ 引用発明13の「第二次レジストをパターニングする工程」は、本願発明1の「前記溶解度が高められた領域に形成されている第2レジスト膜を除去する工程」に相当する。

キ 引用発明13の「前記レジストパターンを含めたウエハ全面に電極用金属膜を成膜する工程」は、本願発明の「前記半導体ウエハの上面全面に金属膜を形成する工程」に相当する。

ク 引用発明13の「前記電極用金属膜をリフトオフ法によって所望の形状を得る工程」は、本願発明1の「前記第2レジスト膜の上面に形成されている金属膜を前記第1レジスト膜及び前記第2レジスト膜とともに除去する工程」に相当する。

ケ 以上によれば、本願発明1と引用発明13は、
「半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方に金属膜を形成する半導体素子の製造方法であって、
前記半導体ウエハの上面全面に第1レジスト膜を形成する工程と、
前記第1レジスト膜のうち少なくとも前記段差の境界部分を除いた領域を露光することにより、露光された領域の溶解度を高める工程と、
前記露光された領域に形成されている第1レジスト膜を除去する工程と、
前記半導体ウエハの上面全面に第2レジスト膜を形成する工程と、
と、
前記溶解度が高められた領域に形成されている第2レジスト膜を除去する工程と、
前記半導体ウエハの上面全面に金属膜を形成する工程と、
前記第2レジスト膜の上面に形成されている金属膜を前記第1レジスト膜及び前記第2レジスト膜とともに除去する工程と、
をこの順に有する半導体素子の製造方法。」
の点で一致し、以下の点で相違する。

相違点3:本願発明1は、「前記第2レジスト膜のうち少なくとも前記第1レジスト膜が形成されている領域を完全に含む領域を露光することにより、露光された領域の溶解度を高める工程」を有するのに対し、引用発明13はそのような工程を有しない点。

相違点4:本願発明1は、「前記半導体ウエハを加熱することにより前記第2レジスト膜における露光された領域の溶解度を低めた後、前記第2レジスト膜の全面を露光して前記溶解度を低めた領域以外の領域の溶解度を高める工程」を有するのに対し、引用発明13は、そのような工程を有しない点。

以下、上記相違点3、4について、まとめて検討する。
上記相違点3、4に係る本願発明1の発明特定事項が有する技術的意義は、ウェットリバーサル法により逆テーパ形状のレジストを形成することにある。
一方、引用発明13は、「前記金属膜をウエットエッチングで取り除き複合レジストパターンを形成する工程」を発明特定事項として備えることにより複合レジストのひさしを形成するものである。
そうすると、本願発明1と引用発明13は、何れも、レジスト層に逆テーパ形状(ひさし)を形成する点で一致するものの、引用発明13は「前記金属膜をウエットエッチングで取り除き複合レジストパターンを形成する工程」を備えることにより逆テーパ形状(ひさし)を形成することを特徴とする発明であるから、逆テーパ形状(ひさし)を形成する手段としてイメージリバーサル法が周知であるとしても、引用発明13の上記工程に代えてウェットリバーサル法を採用することには、阻害要因があるといえる。
してみると、引用例2?4に開示されるようにウェットリバーサル法が周知であるとしても、引用発明13に該周知技術を採用することは、当業者が容易に想到し得るものではない。

2 本願発明2、3について
本願発明2は、本願発明1の発明特定事項を全て備え、さらに、第2レジスト膜がダイ1レジスト膜と同じ材料からなることを特定する発明である。また、本願発明3は、本願発明2の発明特定事項を全て備え、さらに、露光された領域に形成されている第1レジスト膜を除去した後に、「前記半導体ウエハを加熱する工程」を備えるとともに、溶解度が高められた領域に形成されている第2レジスト膜を除去した後に「前記第1レジスト膜を除去した後の加熱よりも低い温度で前記半導体ウエハを加熱する工程」を備える発明である。
そうすると、本願発明1は、当業者であっても、引用発明13及び引用例2?12に開示された事項に基づいて容易に発明できたものとはいえないのであるから、本願発明1にさらに発明特定事項を付加した発明である本願発明2,3は、本願発明1と同様に、当業者であっても、引用発明13及び引用例2?12に開示された事項に基づいて容易に発明できたものとはいえない。

第7 むすび
以上のとおり、本願発明1-3は、当業者が引用発明及び周知技術に基づいて、あるいは、引用発明13及び周知技術に基づいて容易に発明をすることができたものではない。したがって、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2019-06-24 
出願番号 特願2013-227659(P2013-227659)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 今井 彰  
特許庁審判長 森 竜介
特許庁審判官 星野 浩一
小松 徹三
発明の名称 半導体素子の製造方法  
代理人 蟹田 昌之  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ