• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1353588
審判番号 不服2018-4229  
総通号数 237 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-09-27 
種別 拒絶査定不服の審決 
審判請求日 2018-03-28 
確定日 2019-07-18 
事件の表示 特願2016-180151「半導体装置」拒絶査定不服審判事件〔平成29年 2月 9日出願公開、特開2017- 34265〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成25年(2013年)3月25日を国際出願日とする特願2015-507709号の一部を平成28年9月15日に新たな出願としたものであって,その手続の経緯は以下のとおりである。
平成29年 6月 9日付け 拒絶理由通知
平成29年 8月 4日 意見書・手続補正
平成30年 1月22日付け 拒絶査定
平成30年 3月28日 審判請求・手続補正
平成30年11月22日付け 拒絶理由通知
平成31年 1月28日 意見書・手続補正
平成31年 2月18日付け 拒絶理由通知(最後)(以下,「当審拒絶理由」という。)
そして,当審拒絶理由を通知し,期間を指定して意見書を提出する機会を与えたが,請求人からは何らの応答もない。

第2 本願発明
本願の請求項1に係る発明(以下,「本願発明」という。)は,平成31年1月28日に補正された特許請求の範囲の請求項1に記載された事項で特定される次のとおりのものと認める。
「【請求項1】
半導体基板と,
前記半導体基板上に第1絶縁膜を介して形成された第1コイルと,
前記半導体基板上に,前記第1絶縁膜および前記第1コイルを覆うように形成された積層絶縁膜と,
前記積層絶縁膜上に形成され,且つ前記第1コイルの上方に配置された第2コイルと,
前記積層絶縁膜上に形成され,且つ前記第2コイルの内側に配置され,且つ平面視において多角形状を有する第1パッドと,
前記積層絶縁膜上に形成され,且つ前記第2コイルの外側に配置された第2パッドと,
前記積層絶縁膜,前記第2コイル,前記第1パッドの一部および前記第2パッドの一部を覆うように形成された樹脂膜である第2絶縁膜と,
を有する半導体装置であって,
前記第2絶縁膜は,前記第1パッドが露出する第1開口部を有しており,
前記第1開口部の前記第1パッドの露出部は,第1ボンディングワイヤを介して半導体チップに接続されており,
前記第1ボンディングワイヤの一端は,平面視において前記第1開口部内の前記第1パッドの中央部に接続されており,
前記第1パッドは,平面視において複数の角および複数の辺を有し,
前記第1パッドの前記複数の角のそれぞれは,平面視において鈍角であり,
前記第1パッドの前記複数の辺は,第1辺および平面視において前記第1辺の延在方向と交差する方向に延在する第2辺を含み,
前記第2コイルの一端は,平面視において第1接続部を介して前記第1パッドの前記第1辺と接続されており,
前記第2コイルの他端は,平面視において第2接続部を介して前記第2パッドに接続されており,
前記第1パッドの前記第1辺の延在方向における前記第1接続部の幅は,平面視において前記第1辺から前記第2コイルの一端に近づくにつれて漸減しており,
前記第1接続部は,平面視において前記第1辺の中央よりも前記第1辺の延在方向と前記第2辺の延在方向の交差する角の近くに接続されており,
前記第1コイルと前記第2コイルとは,電気的に絶縁されており,
前記第1コイルと前記第2コイルは,平面視において前記第1パッドと重なっていない,半導体装置。」

第3 当審拒絶理由
本願発明に係る当審拒絶理由は,本願発明は,国際出願日前に日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,国際出願日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない,というものである。
<引用文献等一覧>
引用文献1 米国特許出願公開第2006/0263727号明細書
引用文献2 特開昭61-255039号公報
引用文献3 特開2009-277972号公報
引用文献5 特表2008-502215号公報

第4 引用文献及び引用発明
1 引用文献1について
(1)引用文献1
引用文献1には,図面とともに次の記載がある。(下線は当審において付加した。以下同じ。)(訳文は当審で作成した。)
ア 「FIELD OF THE INVENTION
[0002] The invention relates in general to a chip having passive components and a process for forming the same. More particularly, the invention relates to the chip having two coupled induced coils and a process for forming the same. 」
(訳:発明の分野
[0002] 本発明は,一般に,受動素子を有するチップおよびそれを形成する工程に関するものである。より詳細には,本発明は,2つの結合された誘導コイルを有するチップおよびそれを形成する方法に関するものである。)
イ 「[0043] FIG. 1a is a cross-sectional view showing a semiconductor chip according to a first embodiment of the present invention. A semiconductor chip 100 comprises a semiconductor substrate 110 , multiple thin-film isolating layers 122 , 124 , 126 and 128 , multiple thin-film circuit layers 132 , 134 , 136 , 138 , a passivation layer 140 , a thick circuit layer and a polymer layer 168.
(中略)
[0062] The topmost thin-film circuit layer 138 below the passivation layer 140 comprises a bottom coil 200. FIG. 1b is a top view of the bottom coil 200. The cross-sectional view of the bottom coil 200 is shown in FIG. 1a, which is made along the cross-sectional line 2 - 2 cut in the bottom coil 200 shown in FIG. 1b. Two contact points 202 and 204 of the bottom coil 200 can be connected to the electronic devices 112 through the thin-film circuit layers 136 , 134 and 132 , or to an external circuit through the electrical contact points 130 exposed by the openings 142 in the passivation layer 140. A pitch p 1 between the centers of the neighboring turns of the bottom coil 200 ranges, for example, from 0.1 microns to 500 microns, and preferably from 1 micron to 20 microns. The material of the bottom coil 200 and the process of forming the same can be referred to the above mentioned material of the topmost thin-film circuit layer 138 and the process for forming the same. The bottom coil 200 has a turn having a thickness t1 ranging from 0.3 microns to 5 microns. The bottom coil 200 has a turn having a width w1 ranging, for instance, from 0.05 to 500 microns, and preferably from 0.5 to 20 microns. A space s1 between the neighboring turns of the bottom coil 200 ranges, for example, from 0.1 microns to 500 microns, and preferably from 1 micron to 20 microns.
(中略)
[0065] The thick metal circuit layer over the passivation layer 140 comprises a top coil 300 . FIG. 1c is a top view of the top coil 300. The cross-sectional view of the top coil 300 is shown in FIG. 1a, which is made along the cross-sectional line 3 - 3 cut in the top coil 300 shown in FIG. 1c. The top coil 300 comprises two electrical contact points 302 and 304 used to be connected to some components, such as wirebonded wires, gold bumps, tin-lead bumps or a Tape-Automated-Bonded (TAB) component. The top coil 300 can be electrically connected to an external circuit through two electrical contact points 302 and 304. A pitch p2 between the centers of the neighboring turns of the top coil 300 ranges, for example, from 3 microns to 500 microns, and preferably from 3 micron to 20 microns. The material of the top coil 300 and the process of forming the same can be referred to the above mentioned material of the thick metal circuit layer and the process for forming the same. The top coil 300 has a turn having a thickness t2 ranging, for example, from 1 micron to 30 microns, and preferably from 3 microns to 10 microns. The top coil 300 has a turn having a width w2 ranging, for instance, from 1 to 500 microns and preferably from 2 to 20 microns. A space s2 between the neighboring turns of the top coil 300 ranges, for example, from 1 micron to 500 microns, and preferably from 2 microns to 20 microns.
[0066] A polymer layer 168 , such as polyimide or benzo-cyclobutene (BCB), can be formed on the passivation layer 140 and on the top coil 300 by using a spin-on-coating process. Then, multiple openings 168 are formed in the polymer layer 168 using a 1× stepper and through exposing and developing processes to expose the contact points 130 , 302 and 304. During the exposing process, a light (G-line) with a wavelength of between 434 nanometers and 437 nanometers may be used. During the exposing process, a light (H-line) with a wavelength of between 403 nanometers and 406 nanometers may be used. During the exposing process, a light (I-line) with a wavelength of between 364 nanometers and 366 nanometers may be used. Next, a heating process is used to cure the polymer layer 168 at the temperature of between 250 centigrade degrees and 450 centigrade degrees lasting for more than 30 minutes. The thickness of the polymer layer 168 after being curred ranges from 5 microns to 20 microns.
[0067] In the present invention, between two coils 200 and 300 , the passivation layer 140 can prevent the two coils 200 and 300 from ohmic contact. In other words, the passivation layer 140 sustains the coupling effect between the two coils 200 and 300 . The top coil 300 and the bottom coil 200 formed using the above mentioned processes can make a transformer or a coupler. 」
(訳:[0043] 図1aは,本発明の第1の実施形態に係る半導体チップを示した断面図である。半導体チップ100は,半導体基板110と,複数の薄膜絶縁層122,124,126および128と,複数の薄膜回路層132,134,136,138,保護層140,厚膜回路層およびポリマー層168を備える。
(中略)
[0062] 保護層140の下の最上部の薄膜回路層138は,底部コイル200を備える。図1bは,底部コイル200の上面図である。底部コイル200の断面図は,図1aに示されており,図1bに示す底部コイル200を切断した断面線2-2に沿って作図されている。底部コイル200の2個の接触点202および204は,保護層140の薄膜回路層136,134および132を電子デバイス112,開口部142aによって露出された電気コンタクトポイント130を介して外部回路に接続することができる。底部コイル200の隣接するターン間の中心間ピッチp1は,例えば,0.1ミクロンから500ミクロン,好ましくは1ミクロンから20ミクロンである。底部コイル200の材料及びその形成方法は,最上部の薄膜回路層138の材料およびこれを形成するためのプロセスを参照することができる。下部コイル200は,0.3ミクロンから5ミクロンの範囲の厚さt1を有する屈曲部を有している。底部コイル導体200は,例えば,0.05から500ミクロン,好ましくは0.5から20ミクロンの範囲の幅w1を有するターンを有している。底部コイル200の隣接するターン間のスペースs1は,例えば,0.1ミクロンから500ミクロン,好ましくは1ミクロンから20ミクロンである。
(中略)
[0065] 保護層140の上の厚い金属回路層は,上部コイル300を備えている。図1cは,上部コイル300の上面図である。上部コイル300の断面図は,図1Aに示され,それは図1cに示されるコイル300を切断した断面線3-3に沿って作図されている。上部コイル300は,ワイヤボンディングワイヤ,金バンプ,錫鉛バンプ,またはテープ自動化接合(TAB)部品などいくつかの部品に接続するために使用される,2個の電気的接点302,304を備える。上部コイル300は,2個の電気的接点302,304を介して外部回路と電気的に接続することができる。上部コイル300の隣接するターンの中心間のピッチP2は,例えば,3ミクロンから500ミクロン,好ましくは3ミクロンから20ミクロンである。上部コイル300の材料及びその形成方法は,厚い金属回路層の上述した材料及びそれを形成するためのプロセスを参照することができる。上部コイル300は,例えば,1ミクロンから30ミクロン,好ましくは3ミクロンから10ミクロンの範囲の厚さt2を有するターンを有している。上部コイル300は,例えば,1から500ミクロン,好ましくは2から20ミクロンの範囲の幅w2を有するターンを有している。上部コイル300の隣接するターン間の空間s2の範囲は,例えば,1ミクロンから500ミクロン,好ましくは2ミクロンから20ミクロンである。
[0066] ポリイミドやベンゾシクロブテン(BCB)などのポリマー層168は,スピン・オン・コーティングプロセスを用いて保護層140上,および,上部コイル300上に,形成される。そして,複数の開口部168は,1×のステッパーを用いておよび露光および現像工程を介して,接触点130,302,304を露出させるように,ポリマー層168に形成されている。露光工程において,434ナノメーターから437ナノメーターの波長を持つ光(g線)を用いてもよい。露光プロセスの間,403ナノメーターから406ナノメーターの波長を持つ光(h線)を使用することができる。露光工程において,364ナノメートルから366ナノメートルの間の波長を有する光(i線)を使用することができる。次に,加熱工程は,ポリマー層168を30分以上250℃と450℃の間の温度で硬化させるために使用される。硬化された後のポリマー層168の厚さは,5ミクロンから20ミクロンの範囲である。
[0067] 本発明では,2つのコイル200と300との間の保護層140は,2つのコイル200,300とがオーミック接触することを防止することができる。即ち,前記保護層140は,2つのコイル200と300との間のカップリング効果を維持する。上述したプロセスを用いて形成された上部コイル300と底部コイル200は,変圧器又は結合器を作ることができる。)
ウ 「[0083] In another case, as shown in FIG. 9 , a polymer layer 162 is first formed on the passivation layer 140 by using a spin-on coating process. Then, multiple openings are formed in the polymer layer 162 by using 1× steppers and through exposing and developing processes to expose the electrical contact points 130 exposed by the openings 142 in the passivation layer 140. During the exposing process, a light (G-line) with a wavelength of between 434 nanometers and 437 nanometers may be used. During the exposing process, a light (H-line) with a wavelength of between 403 nanometers and 406 nanometers may be used. During the exposing process, a light (I-line) with a wavelength of between 364 nanometers and 366 nanometers may be used. Next, a heating process is used to cure the polymer layer 168 at the temperature of between 250 centigrade degrees and 450 centigrade degrees, lasting for more than 30 minutes. Next, a top coil 300 is formed on the polymer layer 162 by using the above mentioned processes without ion milling the polymer 162 before forming the top coil 300, and, therefore, the surface of the polymer layer 162 can not be damaged due to the ion milling process. The polymer layer 162 can be, for example, polyimide or benzo-cyclobutene (BCB). The polymer layer 162 after being cured has a thickness t3 of between 5 and 20 microns.
(中略)
[0089] Referring to FIGS. 8-11 , a conducting wire 143 is formed, for instance, by using wirebonding process to be connected with the electrical contact points 130. The semiconductor chip shown in FIGS. 8-11 can be connected through the conductive wire 143 to an external circuit, such as another semiconductor chip, a printed circuit board (PCB), a ceramic substrate or a glass substrate. 」
(訳:[0083] 別の場合には,図9に示すように,スピンオンコーティング法を用いて保護層140上にポリマー層162がまず形成される。そして,複数の開口部が,ポリマー層162に形成される1×ステッパを用いて,パッシベーション層140内の開口部142によって露出された電気接点130を露出するように露光および現像工程を介して行われる。露光工程において,434ナノメーターから437ナノメーターの波長を持つ光(g線)を用いてもよい。露光プロセスの間,403ナノメーターから406ナノメーターの波長を持つ光(h線)を使用することができる。露光工程において,364ナノメートルから366ナノメートルの間の波長を有する光(i線)を使用することができる。次に,加熱工程は,ポリマー層168を摂氏250度と摂氏450度の間の温度で,30分以上の期間で硬化させるために使用される。次に,上部コイル300を形成する前にポリマー162をイオンミリングすることなしに,上述したプロセスを用いることにより,ポリマー層162上に上部コイル300が形成され,そして,ポリマー層162の表面は,イオンミリング加工のために損傷を受けることがない。ポリマー層162は,例えば,ポリイミドやベンゾシクロブテン(BCB)とすることができる。硬化させた後のポリマー層162は,5から20ミクロンの厚さt3を有している。
(中略)
[0089] 図8-11につき説明すると,例えば,ワイヤボンディングプロセスを用いて,電気的接点130に接続されるために,導電性ワイヤ143が形成される。図8-11に示された半導体チップは,導電性のワイヤ143を介して,他の半導体チップ,プリント回路基板(PCB),セラミック基板,ガラス基板等の外部回路に接続されてもよい。)
エ 図1cには,平面視において,上部コイル300の外側に配置された電気的接点302と,上部コイル300の内側に配置された電気的接点304,とそれぞれ上部コイル300の両端が接続されており,電気的接点302,304は略四辺形であること,が記載されていると認められる。
(2)引用発明
前記(1)より,引用文献1には次の発明(以下,「引用発明」という。)が記載されていると認められる。
「半導体チップであって,半導体基板と,複数の薄膜絶縁層と,保護層およびポリマー層168を備え,保護層の下に底部コイルを備え,保護層上にポリマー層162がまず形成され,ポリマー層162上に上部コイルが形成され,
上部コイルは,ワイヤボンディングワイヤを接続する,2個の電気的接点302,304を備え,上部コイルは,2個の電気的接点302,304を介して外部回路と電気的に接続し,
ポリマー層168は,保護層および上部コイル上に形成され,複数の開口部は接触点302,304を露出させるように,ポリマー層168に形成されており,
2つのコイルとの間の保護層は,2つのコイルとがオーミック接触することを防止し,2つのコイルとの間のカップリング効果を維持すること。」
2 引用文献2について
(1)引用文献2
引用文献2には,図面とともに次の記載がある。
ア 「産業上の利用分野
この発明は,半導体素子に関し,その配線パターンの平面視形状に特徴を有する。」(1頁左欄9-11行)
イ 「したがってこのように鋭いコーナー部を持つ配線パターンを形成した半導体素子表面に保護膜を被着させると,保護膜の内部応力がこのコーナー部に集中し,保護膜のクラックを誘発していた。特にパターンの中で100μm四方程度の大きな面積を占める部分,例えばワイヤボンディング時の機械的精度の関係から広面積が必要なボンディングパッド,あるいは大容量キャパシタンスの電極等のコーナー部でクラックの発生が起こりやすいことが判った。
この発明は半導体素子表面を覆う保護膜にクラックが発生するのを防ぎ,半導体素子の耐湿面での信頼性を高めることを目的とする。
問題点を解決するための手段
半導体素子における配線パターンを,平面視形状における周縁のコーナー部について,その内角を鈍角に,または円弧状になるよう形成した。
作用
配線パターンのコーナー部が保護膜に対して線接触あるいは面接触となるので,コーナー部への保護膜の内部応力の集中及びコーナー部での保護膜の膜厚の減少が避けられる。
実施例
第1図は本発明に係る半導体素子の一部を示す部分斜視図であるが図を簡単にするため図中破線で囲まれたいわゆるボンディングエリアを除いて表面を覆う保護膜は省略してある。
半導体素子1は,トランジスタ等の機能領域(図示せず)が形成され且つ機能領域形成工程で生じた表面段差がステップカバレッジを良好にするために形成した斜面2aで連なった基板2と,各機能領域を結ぶ配線パターン3,及びこれら表面を覆う保護膜とで構成され,外部への電気的接続はボンディングワイヤ4を介して行われる。
同図において配線パターン3は機能領域から導出された配線リード部11とこれに連続したボンディングパッド12によりなり第2図(a)に示すように平面視形状における周縁のコーナー部具体的には凸状コーナー部13a及び凹状コーナー部13bにおいてその内角θa,θbはそれぞれ135度と225度の鈍角になっている。」(2頁左上欄11行-同頁左下欄11行)
ウ 第1図には,平面視において,略八角形状のボンディングパッド12とし,ボンディングパッド12と配線リード部11との接続部の幅は漸減しており,接続部はボンディングパッドの配線リード部の延長方向に垂直な辺の中央よりも同平行な辺との交差する角の近くに接続されること,が記載されていると認められる。
(2)公知技術2
前記(1)より,引用文献2には,次の技術的事項(以下,「公知技術2」という。)が記載されていると認められる。
「ボンディングパッドのコーナ部でクラックの発生が起こりやすいことから,半導体素子表面を覆う保護膜にクラックが発生するのを防ぐために,配線リード部とこれに連続したボンディングパッドよりなる配線パターンは,平面視形状における周縁の凸状コーナー部及び凹状コーナ部においてその内角を鈍角に形成し,略八角形状のボンディングパッドとし,ボンディングパッド12と配線リード部11との接続部の幅は漸減しており,接続部はボンディングパッドの配線リード部の延長方向に垂直な辺の中央よりも同平行な辺との交差する角の近くに接続されること。」
3 引用文献3について
引用文献3には,図面とともに次の記載がある。
「【0010】
図1は本発明の実施の形態1におけるコイル部品のコイル部を透視した斜視図であり,図2はコイル部品のコイル部の構成を説明するための図1のAA部における断面図である。図1および図2において,100はチップ部品であるコイル部品の外観形状を示す点線であり,このチップコイルは感光性樹脂を硬化した絶縁性樹脂の内部にコイルパターン102が螺旋形状になるように,めっき技術とフォトリソ技術を用いて積層しながら形成したコイル部品の構造を示している。
【0011】
そして,ビア電極104は複数のコイルパターン102の層間接続部分に相当しており,複数層で形成されたコイルパターン102は,所定位置に形成されたビア電極104によって螺旋状もしくはコイル状に接続されている。」
「【0020】
また,108は硬化済のレジスト層を示しており,このレジスト層108はコイルパターン102を形成するときのマスク材料となり,最終的には積層されてコイル部品の外観形状を構築している。従って,このレジスト層108に用いる材料としては,感光性材料であるとともに,優れた絶縁性と耐久性を有していることが好ましい。このような用途に適した有機材料としては,エポキシ樹脂,ポリイミド樹脂あるいはこれらの変性樹脂などが好ましい。」
4 引用文献5について
引用文献5には,図面とともに次の記載がある。
「【0019】
次に図7を参照すると,本開示のRF絶縁リンク600の好ましい実施の形態が示されている。この実施の形態では,振幅変調が,リンクを介してデータを送信するのに使用される。RF絶縁リンク600は,送信機回路部702及び受信機回路部704から成る。送信機回路部702は,NANDゲート708から成る。NANDゲート708は,RF絶縁リンク600を介して送信されるデータを受信するように接続される第1の入力と,RF搬送波信号を受信するように接続される第2の入力とを有する。この好ましい実施の形態におけるRF搬送波は,2GHz信号を含む。NANDゲート708の第1の入力に入力されるデータは,論理「1」又は「0」のいずれかから成り,論理「1」が存在する状態では,RF搬送波信号をNANDゲート708の出力へ選択的にゲート制御する。これによって,NANDゲート708の出力709は,データビットが「1」である場合にRF搬送波信号を提供し,データビットが「0」である場合にRF信号を提供しない。NANDゲートの出力709は,pチャネルトランジスタ710のゲートに接続されている。pチャネル抵抗器710のドレイン-ソース経路は,抵抗器712及び第1のトランス714を通ってVDDと接地との間に接続されている。トランス714は,ライン716を介してRF搬送波信号をトランス718に電磁結合する。これによって,第1のトランス714及び第2のトランス718を介してチップ602間に電圧絶縁が提供されると同時に,RF搬送波信号により表されるデータが,第1のチップ602aと第2のチップ602bとの間でリンクされる。トランス714及び718のそれぞれは,インターフェース720の両側の特定のチップ602に関連付けられている。したがって,これまでのシステムは,1つの単独のチップが,2つの別々のチップ間の絶縁リンクを提供する必要があったが,本開示のデバイスによって,RF絶縁リンク600は,これらのチップ602上に集積される。」

第5 対比及び判断
1 本願発明と引用発明との対比
(1)対比
引用発明の「半導体基板」,「複数の薄膜絶縁層」,「底部コイル」,「上部コイル」及び「半導体チップ」は,それぞれ本願発明の「半導体基板」,「第1絶縁膜」,「第1コイル」,「第2コイル」及び「半導体装置」に相当する。
引用発明において「保護層の下に底部コイルを備え,保護層上にポリマー層162がまず形成され,ポリマー層162上に上部コイルが形成され」ており,この「保護層」と「ポリマー層162」は積層しているから,本願発明の「積層絶縁膜」に相当する。
引用発明の「電気的接点304」及び「電気的接点302」は,「平面視において,上部コイル300の外側に配置された電気的接点302と,上部コイル300の内側に配置された電気的接点304」(前記第4の1(1)エ)であるから,それぞれ本願発明の「前記積層絶縁膜上に形成され,且つ前記第2コイルの内側に配置され」た「第1パッド」及び「前記積層絶縁膜上に形成され,且つ前記第2コイルの外側に配置された第2パッド」に相当する。
引用発明において「ポリマー層168は,保護層および上部コイル上に形成され,複数の開口部は接触点302,304を露出させるように,ポリマー層168に形成されて」いるから,この「ポリマー層168」は,本願発明の「前記積層絶縁膜,前記第2コイル,前記第1パッドの一部および前記第2パッドの一部を覆うように形成された樹脂膜である第2絶縁膜」に相当し,引用発明においても「前記第2絶縁膜は,前記第1パッドが露出する第1開口部を有して」いるといえる。
引用発明において「上部コイルは,ワイヤボンディングワイヤを接続する,2個の電気的接点302,304を備え,上部コイルは,2個の電気的接点302,304を介して外部回路と電気的に接続し」また,「外部回路」として「他の半導体チップ」が例示されており(前記第4の1(1)ウ[0089]),ワイヤボンディングする際にはパッドの中央部に接続することは技術常識であるから,引用発明においても「前記第1開口部の前記第1パッドの露出部は,第1ボンディングワイヤを介して半導体チップに接続されており,前記第1ボンディングワイヤの一端は,平面視において前記第1開口部内の前記第1パッドの中央部に接続されて」いるといえる。
引用発明において「電気的接点302,304,とそれぞれ上部コイルの両端が接続されており,電気的接点302,304は略四辺形であること」(前記第4の1(1)エ)から,引用発明においても「前記第1パッドの前記複数の辺は,第1辺および平面視において前記第1辺の延在方向と交差する方向に延在する第2辺を含み,前記第2コイルの一端は,平面視において第1接続部を介して前記第1パッドの前記第1辺と接続されており,前記第2コイルの他端は,平面視において第2接続部を介して前記第2パッドに接続されて」いるといえる。
引用発明において「2つのコイルとの間の保護層は,2つのコイルとがオーミック接触することを防止し」ているから,引用発明においても「前記第1コイルと前記第2コイルとは,電気的に絶縁されて」いるといえる。
引用発明において「2つのコイルとの間のカップリング効果を維持」しており,かつ「電気的接点304」は「上部コイル300の内側に配置され」ている(前記第4の1(1)エ)から,引用発明においても「前記第1コイルと前記第2コイルは,平面視において前記第1パッドと重なっていない」といえる。
すると,本願発明と引用発明とは,下記(2)の点で一致し,下記(3)の点で相違する。
(2)一致点
「半導体基板と,
前記半導体基板上に第1絶縁膜を介して形成された第1コイルと,
前記半導体基板上に,前記第1絶縁膜および前記第1コイルを覆うように形成された積層絶縁膜と,
前記積層絶縁膜上に形成され,且つ前記第1コイルの上方に配置された第2コイルと,
前記積層絶縁膜上に形成され,且つ前記第2コイルの内側に配置された第1パッドと,
前記積層絶縁膜上に形成され,且つ前記第2コイルの外側に配置された第2パッドと,
前記積層絶縁膜,前記第2コイル,前記第1パッドの一部および前記第2パッドの一部を覆うように形成された樹脂膜である第2絶縁膜と,
を有する半導体装置であって,
前記第2絶縁膜は,前記第1パッドが露出する第1開口部を有しており,
前記第1開口部の前記第1パッドの露出部は,第1ボンディングワイヤを介して半導体チップに接続されており,
前記第1ボンディングワイヤの一端は,平面視において前記第1開口部内の前記第1パッドの中央部に接続されており,
前記第1パッドの前記複数の辺は,第1辺および平面視において前記第1辺の延在方向と交差する方向に延在する第2辺を含み,
前記第2コイルの一端は,平面視において第1接続部を介して前記第1パッドの前記第1辺と接続されており,
前記第2コイルの他端は,平面視において第2接続部を介して前記第2パッドに接続されており,
前記第1コイルと前記第2コイルとは,電気的に絶縁されており,
前記第1コイルと前記第2コイルは,平面視において前記第1パッドと重なっていない,半導体装置。」
(3)相違点
本願発明の「第1パッド」は「平面視において多角形状を有」し,「前記第1パッドは,平面視において複数の角および複数の辺を有し,前記第1パッドの前記複数の角のそれぞれは,平面視において鈍角であり」,「前記第1パッドの前記第1辺の延在方向における前記第1接続部の幅は,平面視において前記第1辺から前記第2コイルの一端に近づくにつれて漸減しており,前記第1接続部は,平面視において前記第1辺の中央よりも前記第1辺の延在方向と前記第2辺の延在方向の交差する角の近くに接続されて」いるのに対し,引用発明の「電気的接点304」はそうなっていない点。
2 相違点についての判断
上記相違点について検討すると,公知技術2には,ボンディングパッドのコーナー部での保護膜のクラックの発生を防止するために凸状コーナー部及び凹状コーナー部において鈍角とすることが開示されており,引用発明におけるボンディングワイヤと接続するために用いられる電気的接点304においてコーナー部でのクラックを防止するために,公知技術2を採用することは,当業者が容易になしうることである。
3 まとめ
以上のとおりであるから,本願発明は,引用文献1及び2に記載された発明に基づいて,当業者が容易に発明することができたものである。

第6 結言
以上のとおり,本願の請求項1に係る発明については,特許法第29条第2項の規定により,特許を受けることができないから,他の請求項について検討するまでもなく,本願は拒絶されるべきものである。
よって,結論のとおり審決する。
 
審理終結日 2019-05-15 
結審通知日 2019-05-21 
審決日 2019-06-03 
出願番号 特願2016-180151(P2016-180151)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 小堺 行彦高橋 宣博戸次 一夫  
特許庁審判長 飯田 清司
特許庁審判官 深沢 正志
小田 浩
発明の名称 半導体装置  
代理人 特許業務法人筒井国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ