• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
管理番号 1353800
審判番号 不服2018-9534  
総通号数 237 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-09-27 
種別 拒絶査定不服の審決 
審判請求日 2018-07-10 
確定日 2019-08-20 
事件の表示 特願2016-547791「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成28年 3月17日国際公開,WO2016/039074,請求項の数(5)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,2015年(平成27年)8月13日(優先権主張 平成26年9月9日。以下「本願優先日」という。)を国際出願日とする出願であって,その手続の経緯は,概略,以下のとおりである。
平成28年10月 3日:特許協力条約第19条補正の写し
平成29年 7月 6日:拒絶理由通知(起案日)
平成29年 9月11日:意見書,手続補正書
平成29年11月30日:拒絶理由通知(起案日)
平成30年 2月 5日:意見書,手続補正書
平成30年 3月30日:拒絶査定(起案日)(以下「原査定」という。)
平成30年 7月10日:手続補正書,審判請求
平成31年 3月 8日:拒絶理由通知(最後)(起案日)
平成31年 3月28日:意見書,手続補正書(以下,この手続補正書による手続補正を「本件補正」という。)

第2 原査定の概要
原査定の概要は次のとおりである。
本願請求項1,3に係る発明は本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1,2に基づいて,本願請求項2,5に係る発明は本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1ないし3に基づいて,本願請求項4に係る発明は本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1,2,4ないし6に基づいて,本願優先日前にその発明の属する技術の分野における通常の知識を有する者(以下「当業者」という。)が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
引用文献等一覧
1.特開2009-4573号公報
2.特開平7-235676号公報
3.特開2000-164862号公報
4.特開2012-160509号公報
5.国際公開第2014/068813号
6.特開2009-43880号公報

第3 当審拒絶理由の概要
平成31年3月8日付け拒絶理由通知(以下「当審拒絶理由」という。)の概要は次のとおりである。
1 この出願は,請求項3ないし5に係る特許請求の範囲の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。

第4 本願発明
1 本願請求項1ないし5に係る発明(以下,それぞれ「本願発明1」ないし「本願発明5」という。)は,平成31年3月28日付けの手続補正書で補正された特許請求の範囲の請求項1ないし5に記載された事項により特定される発明であり,そのうちの本願発明1,本願発明3は以下のとおりの発明である。
「【請求項1】
第1導電型炭化珪素基板と,前記第1導電型炭化珪素基板のおもて面側に形成された低濃度の第1導電型炭化珪素層と,前記第1導電型炭化珪素層の表面層に選択的に形成された第2導電型領域と,前記第2導電型領域内に選択的に形成された第1導電型半導体領域と,前記第2導電型領域の,前記第1導電型炭化珪素層と前記第1導電型半導体領域との間の領域に接して選択的に設けられたゲート絶縁膜と,前記ゲート絶縁膜を挟んで前記第2導電型領域の反対側に選択的に設けられたゲート電極と,前記ゲート電極を覆う層間絶縁膜と,前記層間絶縁膜を覆う,窒化チタン(TiN)またはチタン(Ti)と窒化チタンとの積層からなるバリア膜と,前記第2導電型領域および前記第1導電型半導体領域の表面に接するように選択的に形成された第1のソース電極と,を備え,
前記第1のソース電極はNiシリサイド層であって一方の面が前記第2導電型領域および前記第1導電型半導体領域のみに接し,他方の面が前記バリア膜から前記第1のソース電極にかけて形成された,チタンとアルミニウム(Al)またはチタンとアルミニウムシリコン(AlSi)の積層からなる第2のソース電極のみに接し,
前記ゲート電極を覆う前記層間絶縁膜および前記バリア膜の端部が外側に凸状の傾斜のみを有することを特徴とする半導体装置。」
「【請求項3】
第1導電型炭化珪素基板と,前記第1導電型炭化珪素基板のおもて面側に形成された低濃度の第1導電型炭化珪素層と,前記第1導電型炭化珪素層の表面層に選択的に形成された第2導電型領域と,前記第2導電型領域内に選択的に形成された第1導電型半導体領域と,前記第2導電型領域の,前記第1導電型炭化珪素層と前記第1導電型半導体領域との間の領域に接して選択的に設けられたゲート絶縁膜と,前記ゲート絶縁膜を挟んで前記第2導電型領域の反対側に選択的に設けられたゲート電極と,前記ゲート電極を覆う層間絶縁膜と,前記層間絶縁膜を覆う,窒化チタン(TiN)またはチタン(Ti)と窒化チタンとの積層からなるバリア膜と,前記第2導電型領域および前記第1導電型半導体領域の表面に接するように選択的に形成された第1のソース電極と,を備えた半導体装置の製造方法において,
前記第1導電型炭化珪素基板のおもて面側に前記ゲート絶縁膜と前記ゲート電極を形成する第1工程と,
前記第1工程の後に前記ゲート電極を覆うように前記層間絶縁膜を形成する第2工程と,
前記第2工程の後に熱処理により,前記層間絶縁膜の端部に外側に凸状の傾斜のみを形成する第3工程と,
前記第3工程の後に前記層間絶縁膜を覆うように前記バリア膜を形成する第4工程と,
前記第4工程の後に前記第1のソース電極となるNi層を形成する第5工程と,
前記第5工程の後に熱処理により,前記第1のソース電極のNiシリサイド層を一方の面が前記第2導電型領域および前記第1導電型半導体領域のみに接するように形成する第6工程と,
第6工程の後に第2のソース電極であって,前記第1のソース電極の他方の面が前記第2のソース電極のみに接し,かつ前記バリア膜および前記第1のソース電極を覆うように,チタンとアルミニウム(Al)またはチタンとアルミニウムシリコン(AlSi)の積層からなる前記第2のソース電極を形成する第7工程と,
を含むことを特徴とする半導体装置の製造方法。」
2 なお,本願発明2,4,5の概要は以下のとおりである。
(1)本願発明2は,本願発明1を減縮した発明である。
(2)本願発明4,5は,本願発明3を減縮した発明である。

第5 引用文献
1 引用文献1について
(1)引用文献1の記載
拒絶査定に引用された引用文献1(特開2009-4573号公報,平成21年1月8日出願公開)には,図面とともに次の事項が記載されている(下線は当審で付した。以下,同じ。)。
「【請求項2】
炭化珪素からなる基板(1)と,
前記基板(1)の上に形成されたn型の炭化珪素からなるドリフト層(2)と,
前記ドリフト層(2)内における該ドリフト層(2)の表層部に形成されたｐ型のベース領域(3,5)と,
前記ベース領域(3,5)内に形成され,かつ,前記ドリフト層(2)よりも高不純物濃度の炭化珪素にて構成されたn型のソース領域(6,7)と,
前記ドリフト層(2),前記ベース領域(3,5)および前記ドリフト層(2)の表面上に形成されたゲート酸化膜(8)と,
前記ゲート酸化膜(8)の上に形成されたゲート電極(9)と,
前記ゲート電極(9)上に形成され,かつ,前記ベース領域(3,5)および前記ソース領域(6,7)に繋がるコンタクトホール(11a)が形成された層間絶縁膜(10)と,
前記コンタクトホール(11a)を通じて前記ベース領域(3,5)および前記ソース領域(6,7)に電気的に接続されたソース電極(12)と,
前記基板(1)の裏面側に形成されたドレイン電極(14)とを備え,
前記ゲート電極(9)への印加電圧を制御することで前記ベース領域(3,5)のうち前記ゲート絶縁膜(8)を挟んで前記ゲート電極(9)と対向する部分に形成されるチャネルを制御し,前記ソース領域(6,7)および前記ドリフト層(2)を介して,前記ソース電極(12)(審決注:「10」は誤記と認定した。)および前記ドレイン電極(14)の間に電流を流すMOS構造の半導体素子が構成された炭化珪素半導体装置において,
前記ソース電極(12)は,Niを含むn型半導体に対するオーミック材料で構成され,前記層間絶縁膜(10)の表面上に形成されると共に,前記ソース領域(6,7)と電気的に接続される下地配線電極(12a)と,前記下地配線電極(12a)の上に形成され,前記ベース領域と電気的に接続される上層配線電極(12b)とを有し,
前記層間絶縁膜(10)は,前記ゲート電極(9)の表面に形成されたBPSG絶縁膜(10a)と,前記BPSG絶縁膜(10a)の表面および該BPSG絶縁膜(10a)のうち前記コンタクトホール(11a)の側壁となる部分の表面を覆うように形成され,前記下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)とを有した構成とされていることを特徴とする炭化珪素半導体装置。」
「【技術分野】
【0001】
本発明は,MOS構造を有する炭化珪素(以下,SiCという)半導体装置およびその製造方法に関するものである。」
「【発明が解決しようとする課題】
【0003】
しかしながら,縦型パワーMOSFETでは,上部電極となるソース電極をn型半導体で構成されるn^(+)型ソース領域にオーミック接触させられるようにするために,n型半導体に対するオーミック材料(例えばNi(ニッケル))を電極材料として用いているため,この電極材料がBPSG絶縁膜膜中に拡散することが確認されている。図7は,BPSG絶縁膜膜中におけるNi濃度をSIMS分析により調べた結果を示したグラフであり,BPSG絶縁膜とNiとの接触部分から所定深さにかけてNiが拡散していることが分かる。
【0004】
このようなBPSG絶縁膜中への電極材料の拡散が生じると,BPSG絶縁膜の絶縁性が低下してしまう。例えば,BPSG膜中のNi拡散がある場合と無い場合それぞれのドレイン電圧VD-ドレイン電流ID特性を調べてみたところ,図8に示す結果となり,Ni拡散がある場合には,ドレイン電圧VDが200Vになると急激にドレイン電流IDが大きくなっており,Ni拡散が無い場合に期待できる絶縁耐圧(約700V)を大幅に下回るという結果になった。このようなBPSG絶縁膜中への電極材料の拡散の影響を抑制するためには,BPSG絶縁膜の膜厚を大きくすることが考えられるが,BPSG絶縁膜の形成工程の長時間化や,BPSG絶縁膜にコンタクトホールを形成する際のエッチング時間の長時間化などの問題が生じる。このため,BPSG絶縁膜をなるべく薄くしつつ,BPSG絶縁膜中への電極材料の拡散の影響を抑制できる手法が望まれる。
【0005】
本発明は上記点に鑑みて,層間絶縁膜としてBPSG絶縁膜を用いる場合に,BPSG絶縁膜上に形成される上部電極の電極材料がBPSG絶縁膜に拡散することを抑制できるSiC半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するため,本発明では,ソース電極(12)は,Niを含むn型半導体に対するオーミック材料で構成され,層間絶縁膜(10)の表面上に形成されると共に,ソース領域(6,7)と電気的に接続される下地配線電極(12a)と,下地配線電極(12a)の上に形成され,ベース領域と電気的に接続されるｐ型半導体に対するオーミック材料で構成された上層配線電極(12b)とを有し,層間絶縁膜(10)は,ゲート電極(9)の表面に形成されたBPSG絶縁膜(10a)と,BPSG絶縁膜(10a)の表面および該BPSG絶縁膜(10a)のうちコンタクトホール(11a)の側壁となる部分の表面を覆うように形成され,下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)とを有した構成とされていることを特徴としている。
【0007】
このように,層間絶縁膜(10)をBPSG絶縁膜(10a)とバリア層(10b)とによる複数層で構成し,BPSG絶縁膜(10a)をバリア層(10b)にて覆うことで,BPSG絶縁膜(10a)がソース電極(12)に含まれる下地配線電極(12a)と接しない構造にできる。このため,下地配線電極(12a)を構成する電極材料,つまりn型半導体に対するオーミック材料であるNiがBPSG絶縁膜(10a)に拡散することを防止することが可能となる。
【0008】
例えば,バリア層(10b)として酸化膜もしくは窒化膜を適用することができる。具体的には,バリア層(10b)としてTEOS膜を適用することができる。このようなバリア層(10b)の膜厚は,例えば10?数十nmであれば良い。そして,このようなバリア層(10b)を用いる場合,BPSG絶縁膜(10a)の膜厚を100?500nmにすることができる。」
「【0011】
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態は,蓄積型のプレーナ型MOSFETを備えたSiC半導体装置に対して本発明の一実施形態を適用したものである。図1に,SiC半導体装置に備えられたプレーナ型MOSFETの断面構成を示し,この図を参照して,本実施形態のSiC半導体装置の構造について説明する。
【0012】
図1に示すように,一面側を主表面とする厚さ300μm程度のSiCからなるn^(+)型の基板1にプレーナ型MOSFETおよびその外周部領域が形成されている。n^(+)型の基板1には,例えば,4H-SiCで主表面が例えば(11-20)面で,不純物濃度が1×10^(19)cm^(-3)程度のものが用いられている。基板1のn型不純物としては,例えばリンが用いられている。
【0013】
この基板1の主表面上にエピタキシャル成長されたSiCからなるn型ドリフト層2が形成されている。n型ドリフト層2は,例えば,不純物濃度が5×10^(15)cm^(-3)程度とされ,厚さが10μmとされている。n型ドリフト層2にも,n型不純物として例えばリンが用いられている。
【0014】
n型ドリフト層2の表層部には,ｐ型ベース領域3が複数個,互いに所定間隔空けて配置されるように形成されている。ｐ型ベース領域3は,イオン注入により形成されており,例えば不純物濃度が1×10^(18)?2×10^(19)cm^(-3)とされている。
【0015】
また,ｐ型ベース領域3の上には,チャネル領域を構成するためのn型エピタキシャル層にて構成された表面チャネル層4がn型ドリフト層2と後述するn^(+)型ソース領域6,7との間を繋ぐように形成されている。この表面チャネル層4は,例えば,1×10^(16)cm^(-3)程度の濃度,膜厚(深さ)は0.3μm程度とされている。
【0016】
この表面チャネル層4を貫通してｐ型ベース領域3に達するように,ｐ^(+)型のボディｐ型層5が形成されている。このボディｐ型層5は,例えば,1.0×10^(21)cm^(-3)程度の高濃度とされ,深さ0.3μm程度とされている。
【0017】
そして,このボディｐ型層5よりも内側において,表面チャネル層4を挟んだ両側にn^(+)型ソース領域6,7が互いに離間するように形成されている。これらn^(+)型ソース領域6,7は,例えば,3×10^(20)cm^(-3)以上の高濃度とされ,深さは0.3?0.4μmとされている。
【0018】
また,表面チャネル層4の表層部のうちｐ型ベース領域3の上に位置する部分をチャネル領域として,少なくともチャネル領域の表面を覆うように,例えば52nmの膜厚のゲート酸化膜8が形成されている。
【0019】
ゲート酸化膜8の表面には,例えば,n型不純物(例えばP(リン))をドーピングしたポリシリコンからなるゲート電極9がパターニングされている。
【0020】
また,ゲート電極9およびゲート酸化膜8の残部を覆うように,層間絶縁膜10が形成されている。この層間絶縁膜10は,種類の異なる複数層で構成されている。具体的には,ゲート電極9を覆うように形成された1層目のBPSG絶縁膜10aと,このBPSG絶縁膜10aを覆うように形成された2層目のTEOS膜10bとにより層間絶縁膜10が構成されている。層間絶縁膜10全体の厚みは,要求される絶縁耐圧に応じて設定され,例えば100?500nm程度とされ,そのうちの10?数十nm程度がTEOS膜10bとされている。つまり,層間絶縁膜10の殆どがPBSG絶縁膜10aによって構成されているが,その上にNi拡散のバリア層となる薄いTEOS膜10bが形成された構造とされている。
【0021】
層間絶縁膜10およびゲート酸化膜8には,ボディｐ型層5やn^(+)型ソース領域6,7に繋がるコンタクトホール11aやゲート電極9に繋がるコンタクトホール11b(図1とは別断面)などが形成されている。そして,コンタクトホール11a,11b内には,ボディｐ型層5やn^(+)型ソース領域6,7およびゲート電極9に電気的に接続されたNiもしくはTi/Niからなるコンタクト部5a,6a,7a,9aが備えられていると共に,n型半導体のコンタクト部6a,7a,9aに対するオーミック材料となる電極材料のNiで形成された下地配線電極12aおよびｐ型不純物層のコンタクト部5aに対するオーミック材料となる電極材料のAlで形成された上層配線電極12bによって構成されたソース電極12やゲート配線が備えられている。
【0022】
さらに,基板1の裏面側には,基板1よりも高濃度となるn^(+)型のドレインコンタクト領域13が形成されている。そして,このドレインコンタクト領域13には,例えばNiで構成された裏面電極となるドレイン電極14が形成されている。このような構造により,プレーナ型MOSFETが構成されている。
【0023】
このように構成されるSiC半導体装置のプレーナ型MOSFETは,表面チャネル層4をチャネル領域とし,このチャネル領域を電流経路として,電流経路の上下流に配置されたn^(+)型ソース領域6,7とドレインコンタクト領域13との間に電流を流す。そして,ゲート電極9への印加電圧を制御し,チャネル領域に形成される空乏層の幅を制御してそこに流す電流を制御することで,n^(+)型ソース領域6,7やドレインコンタクト領域13を通じてソース電極12とドレイン電極14との間に流す電流を制御できるようになっている。
【0024】
そして,このようなSiC半導体装置では,層間絶縁膜10をBPSG絶縁膜10aとTEOS膜10bとによる複数層で構成し,BPSG絶縁膜10aをTEOS膜10bにて覆うことで,BPSG絶縁膜10aがソース電極12に含まれる下地配線電極12aと接しない構造とされている。このため,下地配線電極12aを構成する電極材料,つまりn型半導体に対するオーミック材料であるNiがBPSG絶縁膜10aに拡散することを防止することが可能となる。」
「【0029】
次に,図4?図6に示すプレーナ型MOSFETを備えたSiC半導体装置の製造工程を表した断面図を用いて,本実施形態のSiC半導体装置の製造方法について説明する。
＜＜途中省略＞＞
【0039】
〔図6(b)に示す工程〕
そして,コンタクトホール11a,11b内を埋め込むようにNiまたはTi/Niからなるコンタクト金属層(図示せず)を成膜したのち,コンタクト金属層をパターニングすることで,ボディｐ型層5およびn^(+)型ソース領域6,7やゲート電極9に電気的に接続されたコンタクト部5a?7a,9aが形成される。
【0040】
〔図6(c)に示す工程〕
また,ドレインコンタクト領域13と接するように,基板1の裏面側にNiによるドレイン電極14を形成する。そして,例えばAｒ雰囲気下での700℃以下の熱処理により電極シンタ処理を行うことで,各コンタクト部5a?7a,9aおよびドレイン電極14をオーミック接触とする。このとき,ボディｐ型層5,n^(+)型ソース領域6,7,ゲート電極9およびドレインコンタクト領域13が上記のように高濃度とされているため,高温の熱処理工程などを行わなくても,十分に各種コンタクト部5a?7aやドレイン電極14がオーミック接触となる。」
「【0042】
(他の実施形態)
上記第1実施形態では,BPSG絶縁膜10aのバリア膜としてTEOS膜10bを例に挙げたが,TEOS膜10bに限らず,熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても,BPSG絶縁膜10aへのNi拡散の防止効果を得ることができるため,他の絶縁膜であっても構わない。
【0043】
また,上記実施形態では,蓄積型のプレーナ型MOSFETを例に挙げて説明したが,図1中の表面チャネル層4を無くした反転型のものであっても構わないし,プレーナ型MOSFET以外の構造,例えばトレンチゲート構造のものであっても,BPSG膜の上にNiを含む上部電極を配置する構造に関して本発明を適用することが可能である。なお,反転型のプレーナ型MOSFETの場合,上述した図4(b)に示す工程をなくし,ｐ型ベース領域3に対して直接n型不純物をイオン注入することで,n^(+)型ソース領域6,7を形成すれば良い。」
「【図1】

」

(2)引用発明
上記(1)の記載から,引用文献1には,次の発明(以下「引用発明」という。)が記載されているものと認められる。
「炭化珪素からなる基板(1)と,
前記基板(1)の上に形成されたn型の炭化珪素からなるドリフト層(2)と,
前記ドリフト層(2)内における該ドリフト層(2)の表層部に形成されたｐ型のベース領域(3,5)と,
前記ベース領域(3,5)内に形成され,かつ,前記ドリフト層(2)よりも高不純物濃度の炭化珪素にて構成されたn型のソース領域(6,7)と,
前記ドリフト層(2),前記ベース領域(3,5)および前記ドリフト層(2)の表面上に形成されたゲート酸化膜(8)と,
前記ゲート酸化膜(8)の上に形成されたゲート電極(9)と,
前記ゲート電極(9)上に形成され,かつ,前記ベース領域(3,5)および前記ソース領域(6,7)に繋がるコンタクトホール(11a)が形成された層間絶縁膜(10)と,
前記コンタクトホール(11a)を通じて前記ベース領域(3,5)および前記ソース領域(6,7)に電気的に接続されたソース電極(12)と,
前記基板(1)の裏面側に形成されたドレイン電極(14)とを備え,
前記ゲート電極(9)への印加電圧を制御することで前記ベース領域(3,5)のうち前記ゲート絶縁膜(8)を挟んで前記ゲート電極(9)と対向する部分に形成されるチャネルを制御し,前記ソース領域(6,7)および前記ドリフト層(2)を介して,前記ソース電極(12)および前記ドレイン電極(14)の間に電流を流すMOS構造の半導体素子が構成された炭化珪素半導体装置において,
前記ソース電極(12)は,Niを含むn型半導体に対するオーミック材料で構成され,前記層間絶縁膜(10)の表面上に形成されると共に,前記ソース領域(6,7)と電気的に接続される下地配線電極(12a)と,前記下地配線電極(12a)の上に形成され,前記ベース領域と電気的に接続される上層配線電極(12b)とを有し,
前記層間絶縁膜(10)は,前記ゲート電極(9)の表面に形成されたBPSG絶縁膜(10a)と,前記BPSG絶縁膜(10a)の表面および該BPSG絶縁膜(10a)のうち前記コンタクトホール(11a)の側壁となる部分の表面を覆うように形成され,前記下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)とを有した構成とされていることを特徴とする炭化珪素半導体装置であって,
基板1はSiCからなるn^(+)型であって,不純物濃度が1×10^(19)cm^(-3)程度のものであること,
n型ドリフト層2は,例えば,不純物濃度が5×10^(15)cm^(-3)程度とされること,
n型ドリフト層2の表層部には,ｐ型ベース領域3が複数個,互いに所定間隔空けて配置されるように形成されていること,
ゲート電極9およびゲート酸化膜8の残部を覆うように,層間絶縁膜10が形成されており,この層間絶縁膜10は,種類の異なる複数層で構成され,具体的には,ゲート電極9を覆うように形成された1層目のBPSG絶縁膜10aと,このBPSG絶縁膜10aを覆うように形成された2層目のTEOS膜10bとにより層間絶縁膜10が構成されていること,
層間絶縁膜10には,ボディｐ型層5やn^(+)型ソース領域6,7に繋がるコンタクトホール11aなどが形成されており,コンタクトホール11a内には,ボディｐ型層5やn^(+)型ソース領域6,7に電気的に接続されたNiもしくはTi/Niからなるコンタクト部5a,6a,7aが備えられていると共に,n型半導体のコンタクト部6a,7aに対するオーミック材料となる電極材料のNiで形成された下地配線電極12aおよびｐ型不純物層のコンタクト部5aに対するオーミック材料となる電極材料のAlで形成された上層配線電極12bによって構成されたソース電極12が備えられていること,
コンタクトホール11a内を埋め込むようにNiまたはTi/Niからなるコンタクト金属層を成膜したのち,コンタクト金属層をパターニングすることで,ボディｐ型層5およびn^(+)型ソース領域6,7に電気的に接続されたコンタクト部5a?7aが形成され,そして,例えばAｒ雰囲気下での700℃以下の熱処理により電極シンタ処理を行うことで,各コンタクト部5a?7aをオーミック接触とすること,
BPSG絶縁膜10aのバリア膜としてTEOS膜10bを例に挙げたが,TEOS膜10bに限らず,熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても,BPSG絶縁膜10aへのNi拡散の防止効果を得ることができるため,他の絶縁膜であっても構わないこと。」

2 その他の引用文献について
(1)引用文献2について
拒絶査定に引用された引用文献2(特開平7-235676号公報,平成7年9月5日出願公開)には,図面とともに以下の記載がある。
「【0095】＜＜第2の実施例＞＞図18は,この発明の第2の実施例である表面ゲート型MOSゲート構造のIGBTの構成を示す断面図である。図19はその表面ゲート構造を示す断面図である。これらの図に示すように,一方主面と他方主面を有するP^(+) 基板41上の一方主面上にn半導体層21が形成され,n半導体層21の表面に複数のｐ拡散領域22が選択的に形成され,複数のｐ拡散領域22上にn^(+) 拡散領域23が選択的に形成される。
【0096】そして,n^(+) 拡散領域23の表面の一部上から,ｐ拡散領域22の表面,n半導体層21の表面,他のｐ拡散領域22の表面及び他のn^(+) 拡散領域23の表面の一部上に複数のゲート酸化膜16が形成され,複数のゲート酸化膜16上にゲート電極17が形成され,各ゲート電極17を覆って複数の絶縁層18が形成される。
【0097】また,絶縁層18,ｐ拡散領域22及びn^(+ )拡散領域23上にエミッタ電極42が形成され,P^(+) 基板の他方主面上にコレクタ電極43が形成される。
【0098】図20は,第2の実施例のIGBTの平面構造の第1例を示す平面図である。同図に示すように,帯状の絶縁層18が距離D3間隔毎に形成される。なお,図20のD1?D3はそれぞれ図19のD1?D3に対応する。
【0099】図21は,第2の実施例のIGBTの平面構造の第2例を示す平面図である。同図に示すように,矩形上の絶縁層18が図21の横方向に距離D31間隔,図21の縦方向に距離D32間隔おきに形成される。なお,図21のD11,D21及びD31はそれぞれF-F断面としたときの,図19のD1,D2及びD3に相当し,図21のD12,D22及びD32はそれぞれG-G断面としたときの図19のD1,D2及びD3に相当する。この際,D11,D12,D21,D22,D31及びD33それぞれの大きさは任意である。
【0100】また,第2の実施例のIGBTの平面構造の第3例として,図21の矩形部分がドレイン,ソース領域で,それ以外の領域がゲート領域(絶縁層18の形成領域)とする構成も考えられる。
【0101】以下,第2の実施例のIGBTの製造方法について説明する。まず,P^(+) 基板41の一方主面上に,n半導体層21を形成し,そして,図19に示すように,n半導体層21の表面に,ｐ拡散領域22及びn^(+) 拡散領域23並びにゲート酸化膜16及びゲート電極17からなるMOSゲート構造を既知の方法を用いて形成する。
【0102】その後,全面に絶縁層18を形成し,写真製版技術等を用いてBPSG膜等の絶縁層18をゲート酸化膜16及びゲート電極17を覆うようにパターニングする。
【0103】次に,絶縁層18に対し,酸素もしくは水蒸気(酸素,水素混合燃焼)を含む酸化雰囲気中で絶縁層18が軟化する温度以上で熱処理を数分?数時間行う。すると,絶縁層18が上記熱処理により軟化し,リフロー現象を起こし,絶縁層18の断面形状が丸くなり,図22に示すように,傾斜面26を有する絶縁層18が完成する。
【0104】その後,絶縁層18,ｐ拡散領域22及びn^(+) 拡散領域23上にエミッタ電極42を形成し,P^(+) 基板41の他方主面上にコレクタ電極43を形成することにより,第2の実施例のIGBTを完成する。なお,電極42,43の形成工程は必ずしも最後でなくてもよい。
【0105】ここで,上記熱処理により絶縁層18に形成したなめらかな傾斜面26において,
X:傾斜面26のn半導体層21の表面の面内方向の長さ
Y:傾斜面26のn半導体層21の表面らの形成高さ
としたとき,第1の実施例同様,Y/X≦5を満足するように形成れば,比較的良好なエミッタ電極42の被覆性を保つことができる。さらに,Y/X≦2を満足するように形成すれば,かなり良好なエミッタ電極42の被覆性を保つことができる(第1の特徴)。
【0106】その結果,第1の特徴により,n半導体層21上に段差を形成する下地パターンである絶縁層18上にエミッタ電極42を被覆性よく形成することができるため,エミッタ電極42が下地パターンの影響を受けずに何等欠陥のないIGBTを得ることができる。
【0107】また,絶縁層18のn半導体層21の表面からの高さをh,ゲート電極17の形成間隔をWとすると,
条件式:(W/H)≦8
を満足するように形成すれば,集積度を比較的高いレベルで維持しながら,良好な電極配線層の被覆性を保つことができる(第2の特徴)。」

(2)引用文献3について
拒絶査定に引用された引用文献3(特開2000-164862号公報,平成12年6月16日出願公開)には,図面とともに以下の記載がある。
「【0008】
【発明の実施の形態】[実施例1]図1は本発明第一の実施例の縦型MOSFETの部分断面図である。基本的な構造は,図3と変わらない。高比抵抗のnドリフト層11bの表面層にｐウェル領域12が形成され,そのｐウェル領域12内にn^(+) ソース領域13が形成されている。nドリフト層11bの表面露出部とn^(+) ソース領域13とに挟まれたｐウェル領域12の表面上にゲート酸化膜15を介して多結晶シリコン膜のゲート電極16aが設けられている。nドリフト層11bの表面露出部上は厚いフィールド酸化膜14で覆われており,ゲート電極16aはそのフィールド酸化膜14上に延びている。17はn^(+) ソース領域13とｐウェル領域12とにともに接触するソース電極である。ソース電極17とゲート電極a16とは,ほう素燐シリカガラス(BPSG)からなる層間絶縁膜19で絶縁されている。層間絶縁膜9に設けられた窓を通じてゲート電極16aと接触するゲート金属電極16bが設けられている。nドリフト層11bの裏面側には高不純物濃度のn^(+)ドレイン層11aを介してドレイン電極18が設けられている。チップの周縁部分にはドレイン電極18と同電位の周縁金属電極20が設けられている。周縁金属電極20と接触している多結晶シリコン膜の周縁電極16cとゲート金属電極16bとの間も層間絶縁膜19で絶縁されている。
【0009】例えばゲート酸化膜15の厚さは100nm,フイールド酸化膜14は450nm,ゲート電極16aの厚さは0.8μm,層間絶縁膜19は0.5μm,ソース電極13の厚さは5μmである。図5との違いは,ゲート電極16aおよび周縁電極16cとの上面の端部B,C部が鈍角になるように傾斜加工されており,その上の層間絶縁膜19が薄くなっていないことである。
【0010】ゲート電極16aおよび多結晶シリコン層16cの端部の傾斜加工は,次のような工程でおこなった。減圧CVD法により多結晶シリコン膜を堆積,アニール後,全面に加速電圧50keV,ドーズ量1×10^(15)cm^(-2)の条件でひ素イオン注入をおこなう。次に,表面の酸化膜を除去し,フォトレジストを塗布し,フォトリソグラフィにより,マスクを形成する。続いて四ふっ化炭素ガスを用いたドライエッチングにより,多結晶シリコン膜をエッチングし,パターニングしてゲート電極16aおよび多結晶シリコン層16cを形成する。
【0011】このような方法によって,ゲート電極16aおよび多結晶シリコン層16cの上面端部は鈍角となり,従来のように尖ることは無い。上面端部の角度を直接測定するのは困難なため,下部の角度(以後テーパー角と呼ぶ)Aを測定したところ,約30度であった。このようにしてゲート電極16aおよび多結晶シリコン層16cの上端を鈍角にすることにより,その上に被着した絶縁膜19はリフロー後も薄くならず,信頼性試験における不良も激減した。
【0012】図2は,加速電圧50keVで,ドーズ量を変えてひ素イオン注入をおこなった際の,端部のテーパー角Aのドーズ量依存性を示す特性図である。ひ素使用の場合は,1×10^(14)?3×10^(15)cm^(-2)のドーズ量でエッチング形状を適当な角度のテーパー化ができている。1×10^(14)cm^(-2)より少ないドーズ量では,端部のテーパー角Aが十分小さくならない。特にテーパー角Aは一様ではなく,上面に近づくほど傾斜がきつくなる。全体としては60度であっても上端は90度に近く,かなり尖っている。逆に3×10^(15)cm^(-2)より多いドーズ量とすると,テーパー角Aが十分小さくなるが,工程に要する時間が長くなるばかりで無駄である。従って,1×10^(14)?3×10^(15)cm^(-2)の範囲が適当である。」

(3)引用文献4について
拒絶査定に引用された引用文献4(特開2012-160509号公報,平成24年8月23日出願公開)には,図面とともに以下の記載がある。
「【0075】
次に,図17に示すように,ウエハ1の表面1a側のほぼ全面に,CVD等により,第1層層間絶縁膜9を成膜する。続いて,ウエハ1の表面1a側のほぼ全面に,コンタクトホール形成用レジスト膜を塗布し,通常のリソグラフィにより,パターニングする。このパターニングされたコンタクトホール形成用レジスト膜をマスクとして,異方性ドライエッチングにより,第1層層間絶縁膜9にコンタクトホール15を形成する。その後,不要になったコンタクトホール形成用レジスト膜を除去する。続いて,ウエハ1の表面1a側のほぼ全面に,たとえば50nm程度の厚さのニッケル膜をたとえばスパッタリング成膜により成膜する。続いて,不活性ガス雰囲気において,たとえば,摂氏1000度,1分程度,シリサイド化アニール処理を施す。続いて,ウエットエッチングにより,未反応のニッケルを除去する。次に,ウエハ1の裏面1b側のほぼ全面に,たとえば50nm程度の厚さのニッケル膜をたとえばスパッタリング成膜により成膜する。続いて,不活性ガス雰囲気において,たとえば,摂氏1000度,1分程度,シリサイド化アニール処理を施す。これらの処理により,ウエハ1の表面1a側に表面シリサイド膜10を,ウエハ1の裏面1b側に裏面シリサイド膜11をそれぞれ形成する。」

(4)引用文献5について
拒絶査定に引用された引用文献5(国際公開第2014/068813号,2014年(平成26年)5月8日国際公開)には,図面とともに以下の記載がある。
「[0019] 具体的には,不純物である窒素が1×10^(18)cm^(-3)(原子・cm^(-3))程度導入された炭化珪素基板の上に,窒素を1×10^(16)cm^(-3)程度含む炭化珪素半導体層をエピタキシャル成長させた。炭化珪素半導体層に所定の濃度となるようにｐ型不純物であるアルミニウム及びn型不純物である窒素を注入した。不純物の注入は深さ方向の濃度がほぼ一定となったボックスプロファイルが実現できるように注入エネルギー及び注入量を調整して複数回行った。不純物を注入した後,1700℃程度の温度で熱処理を行い,不純物の活性化を行った。不純物の活性化を行った後,炭化珪素半導体層の上に金属層として厚さが100nm程度のニッケルを堆積し,950℃程度の温度で熱処理を行い,ニッケルシリサイド(NiSi)からなる金属シリサイド層を形成した。その後,未反応のニッケルを除去した。」

(5)引用文献6について
拒絶査定に引用された引用文献6(特開2009-43880号公報,平成21年2月26日出願公開)には,図面とともに以下の記載がある。
「【0040】
次に,図3(k)に示すように,窒素,アルゴンなどの不活性ガス中で1分以上の熱処理を施す。この熱処理によって,第1層間絶縁膜12が除去されているリン拡散不純物領域13及びｐ型不純物領域7の上に,オーミック用金属膜14のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し,シリサイド層を含むオーミック電極15が形成される。熱処理温度は,ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し,かつ層間膜材料として使用するSiO_(2)等の材料の変質や変形を防止するため,850℃以上1000℃以下が望ましい。より好ましくは,900℃以上950℃以下である。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1(上記第4の1)と,引用発明(上記第5の1(2))とを対比すると,以下のとおりとなる。
ア 引用発明の「炭化珪素からなる基板(1)」,「ドリフト層(2)」,「ベース領域(3,5)」,「ソース領域(6,7)」,「ゲート酸化膜(8)」,「ゲート電極(9)」,「BPSG絶縁膜(10a)」,「炭化珪素半導体装置」は,それぞれ本願発明1の「第1導電型炭化珪素基板」,「第1導電型炭化珪素層」,「第2導電型領域」,「第1導電型半導体領域」,「ゲート絶縁膜」,「ゲート電極」,「層間絶縁膜」,「半導体装置」に相当する。
イ 引用発明の「前記BPSG絶縁膜(10a)の表面」「を覆うように形成され,前記下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)」は,本願発明1の「前記層間絶縁膜を覆う,窒化チタン(TiN)またはチタン(Ti)と窒化チタンとの積層からなるバリア膜」との間で,「前記層間絶縁膜を覆う」「バリア膜」という点で共通する。
ウ 引用発明の「ボディｐ型層5やn^(+)型ソース領域6,7に電気的に接続されたNi」「からなるコンタクト部5a,6a,7a」は「Ni」「からなるコンタクト金属層を成膜したのち,コンタクト金属層をパターニングすることで,ボディｐ型層5およびn^(+)型ソース領域6,7に電気的に接続されたコンタクト部5a?7aが形成され,そして,例えばAｒ雰囲気下での700℃以下の熱処理により電極シンタ処理を行うことで,各コンタクト部5a?7aをオーミック接触とする」ものであるので,Niシリサイド化しているものと認められる。
また,引用発明においては「ソース電極(12)は,Niを含むn型半導体に対するオーミック材料で構成され,前記層間絶縁膜(10)の表面上に形成されると共に,前記ソース領域(6,7)と電気的に接続される下地配線電極(12a)と,前記下地配線電極(12a)の上に形成され,前記ベース領域と電気的に接続される上層配線電極(12b)とを有」するものであり,また,「コンタクト部5a,6a,7a」は,その上面に「n型半導体のコンタクト部6a,7aに対するオーミック材料となる電極材料のNiで形成された下地配線電極12aおよびｐ型不純物層のコンタクト部5aに対するオーミック材料となる電極材料のAlで形成された上層配線電極12bによって構成されたソース電極12」を備えている。
したがって,引用発明の「コンタクト部5a?7a」は,本願発明1の「第1のソース電極」に相当し,引用発明の「ソース電極(12)」は,本願発明1の「前記バリア膜から前記第1のソース電極にかけて形成された,チタンとアルミニウム(Al)」「の積層からなる第2のソース電極」との間で「前記バリア膜から前記第1のソース電極にかけて形成された,」金属「とアルミニウム(Al)の積層からなる第2のソース電極」という点で共通する。
エ したがって,本願発明1と,引用発明とは,下記オの点で一致し,下記カの点で相違する。
オ 一致点
「 第1導電型炭化珪素基板と,前記第1導電型炭化珪素基板のおもて面側に形成された低濃度の第1導電型炭化珪素層と,前記第1導電型炭化珪素層の表面層に選択的に形成された第2導電型領域と,前記第2導電型領域内に選択的に形成された第1導電型半導体領域と,前記第2導電型領域の,前記第1導電型炭化珪素層と前記第1導電型半導体領域との間の領域に接して選択的に設けられたゲート絶縁膜と,前記ゲート絶縁膜を挟んで前記第2導電型領域の反対側に選択的に設けられたゲート電極と,前記ゲート電極を覆う層間絶縁膜と,前記層間絶縁膜を覆うバリア膜と,前記第2導電型領域および前記第1導電型半導体領域の表面に接するように選択的に形成された第1のソース電極と,を備え,
前記第1のソース電極はNiシリサイド層であって一方の面が前記第2導電型領域および前記第1導電型半導体領域のみに接し,他方の面が前記バリア膜から前記第1のソース電極にかけて形成された,金属とアルミニウム(Al)の積層からなる第2のソース電極のみに接する,
ことを特徴とする半導体装置。」
カ 相違点
(ア)相違点1
本願発明1においては,「バリア膜」は「窒化チタン(TiN)またはチタン(Ti)と窒化チタンとの積層からなる」のに対して,引用発明においては,バリア膜はTEOS膜や熱酸化膜等の酸化膜や窒化膜のような絶縁膜であって,BPSG絶縁膜へのNi拡散の防止効果を得ることができる他の絶縁膜である点。
(イ)相違点2
本願発明1においては,「第2のソース電極」は「チタンとアルミニウム(Al)」「の積層からなる」のに対して,引用発明においては,n型半導体のコンタクト部に対するオーミック材料となる電極材料のNiで形成された下地配線電極およびｐ型不純物層のコンタクト部に対するオーミック材料となる電極材料のAlで形成された上層配線電極によって構成されており,ニッケルとアルミニウムの積層である点。
(ウ)相違点3
本願発明1においては,「前記ゲート電極を覆う前記層間絶縁膜および前記バリア膜の端部が外側に凸状の傾斜のみを有する」のに対して,引用発明においては,ゲート電極を覆うBPSG絶縁膜およびバリア膜の端部が外側に凸状の傾斜のみを有するのか不明な点。

(2)相違点についての判断
上記相違点について,判断する。
ア 相違点2について
事案に鑑み,上記相違点2について,まず検討をする。
(ア)引用文献1においては,「縦型パワーMOSFETでは,上部電極となるソース電極をn型半導体で構成されるn^(+)型ソース領域にオーミック接触させられるようにするために,n型半導体に対するオーミック材料(例えばNi(ニッケル))を電極材料として用いているため,この電極材料がBPSG絶縁膜膜中に拡散することが確認され」,「このようなBPSG絶縁膜中への電極材料の拡散が生じると,BPSG絶縁膜の絶縁性が低下してしまう」ため,「BPSG絶縁膜をなるべく薄くしつつ,BPSG絶縁膜中への電極材料の拡散の影響を抑制できる手法が望まれ」ており,「本発明は上記点に鑑みて,層間絶縁膜としてBPSG絶縁膜を用いる場合に,BPSG絶縁膜上に形成される上部電極の電極材料がBPSG絶縁膜に拡散することを抑制できるSiC半導体装置およびその製造方法を提供することを目的とする」(段落【0003】ないし【0005】)とその発明の課題が記載されている。
(イ)また,引用発明においては,上記(ア)の課題を解決するために「ソース電極(12)は,Niを含むn型半導体に対するオーミック材料で構成され,層間絶縁膜(10)の表面上に形成されると共に,ソース領域(6,7)と電気的に接続される下地配線電極(12a)」を有し,「BPSG絶縁膜(10a)の表面および該BPSG絶縁膜(10a)のうち前記コンタクトホール(11a)の側壁となる部分の表面を覆うように形成され,前記下地配線電極(12a)に含まれるNiの拡散を抑制するバリア層(10b)とを有」する(段落【0006】)ことにより,引用発明は「このように,層間絶縁膜(10)をBPSG絶縁膜(10a)とバリア層(10b)とによる複数層で構成し,BPSG絶縁膜(10a)をバリア層(10b)にて覆うことで,BPSG絶縁膜(10a)がソース電極(12)に含まれる下地配線電極(12a)と接しない構造にできる。このため,下地配線電極(12a)を構成する電極材料,つまりn型半導体に対するオーミック材料であるNiがBPSG絶縁膜(10a)に拡散することを防止することが可能となる」(段落【0007】)という作用を奏するものと認められる。
(ウ)そして,引用文献1の「BPSG絶縁膜10aのバリア膜」として,「TEOS膜10bを例に挙げたが,TEOS膜10bに限らず,熱酸化膜等の酸化膜や窒化膜のような絶縁膜であっても,BPSG絶縁膜10aへのNi拡散の防止効果を得ることができるため,他の絶縁膜であっても構わない」(段落【0042】)との記載から,引用文献1における,下地配線電極は「Ni」を含むものであり,かつ,「バリア膜」は「BPSG絶縁膜10aへのNi拡散の防止効果を得ることができる」膜であることが必須の構成であるところ,当該課題解決の前提である下地配線電極の材料を「ニッケル」から「チタン」へと変更することは,「n型半導体に対するオーミック材料であるNiがBPSG絶縁膜(10a)に拡散することを防止することが可能となる」という引用発明の作用(上記(イ))に反し,「層間絶縁膜としてBPSG絶縁膜を用いる場合に,BPSG絶縁膜上に形成される上部電極の電極材料がBPSG絶縁膜に拡散することを抑制できるSiC半導体装置およびその製造方法を提供すること」という引用発明の課題に反するものである。
(エ)すなわち,引用発明において,「ソース電極」の下地配線電極として「ニッケル」から「チタン」へと設計変更することに阻害要因が存在すると言える。
(オ)してみれば,引用発明において,本願発明1のように「前記バリア膜から前記第1のソース電極にかけて形成された,チタンとアルミニウム(Al)またはチタンとアルミニウムシリコン(AlSi)の積層からなる第2のソース電極」を備えることは,当業者が容易になし得たこととはいえない。

イ また,本願発明1は,上記相違点1ないし3に係る構成を備えることによって,本願の発明の詳細な説明に記載された,「層間絶縁膜上に形成する第2ソース電極のカバレッジを改善でき,特性変動を抑制し信頼性の向上を図ることができる」(本願明細書段落【0016】,【0017】)という顕著な効果を奏するものと認められる。

ウ したがって,本願発明1は,相違点1,3についての個別の判断をするまでもなく,引用発明,引用文献2ないし6に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

2 本願発明2ないし5について
本願の請求項2は請求項1を引用するものであり,本願の請求項3は請求項1に対応する製造方法の発明であり,本願の請求項4,5は請求項3を引用するものであり(上記第4の2),本願発明2ないし5は,本願発明1の発明特定事項を実質的に全て含み,上記1(1)カ(イ)の相違点2と同じ相違点を有するものであるから,本願発明2ないし5もまた,本願発明1と同じ理由により,引用発明,引用文献2ないし6に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

第7 当審拒絶理由について
1 特許法第36条第6項第2号(明確性要件)について
当審では,当審拒絶理由において特許請求の範囲の請求項3ないし5の記載が,誤記があり明確でない旨の拒絶の理由を通知しているが,本件補正により誤記が訂正され,この拒絶の理由は解消した。

第8 原査定についての判断
原査定は,請求項1,3について上記引用文献1,2に基づいて,請求項2,5について上記引用文献1ないし3に基づいて,請求項4について上記引用文献1,2,4ないし6に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら,本件補正後の請求項1ないし5はそれぞれ,上記第6にて検討したように,引用文献1に記載された発明,引用文献2ないし6に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえないものであるので,当業者が容易に発明をすることができたものであったとは認められない。
したがって,原査定を維持することはできない。

第9 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2019-08-05 
出願番号 特願2016-547791(P2016-547791)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
最終処分 成立  
前審関与審査官 恩田 和彦  
特許庁審判長 恩田 春香
特許庁審判官 鈴木 和樹
飯田 清司
発明の名称 半導体装置および半導体装置の製造方法  
代理人 酒井 昭徳  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ