• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない(前置又は当審拒絶理由) H01L
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1355586
審判番号 不服2018-4899  
総通号数 239 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-11-29 
種別 拒絶査定不服の審決 
審判請求日 2018-04-10 
確定日 2019-10-02 
事件の表示 特願2013-189918「薄膜トランジスタ,表示装置用電極基板およびそれらの製造方法」拒絶査定不服審判事件〔平成27年 3月23日出願公開,特開2015- 56566〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成25年9月13日の出願であって,平成29年5月2日付け拒絶理由通知に応答して同年8月15日に意見書,手続補正書が提出されたが,同年12月7日付けで拒絶査定(以下「原査定」という。)がなされ,これに対して,平成30年4月10日に拒絶査定不服審判の請求がなされると同時に手続補正書(以下,この手続補正書による手続補正を「本件補正」という。)が提出された。

第2 平成30年4月10日にされた手続補正についての補正の却下の決定
[補正の却下の決定の結論]
平成30年4月10日にされた手続補正を却下する。
[理由]
1 本件補正について
(1)本件補正後の特許請求の範囲の記載
本件補正により,特許請求の範囲の請求項1の記載は,次のとおり補正された(下線部は,補正箇所である。)。
「【請求項1】
基板上に形成された透明アモルファス酸化物半導体層と,
前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と,
前記ゲート絶縁膜上に形成されたゲート電極と,
前記透明アモルファス酸化物半導体層上に,前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と,を備え,
前記ゲート絶縁膜は,前記ゲート電極と同一幅に加工され,
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっており,
前記ソース電極および前記ドレイン電極は,前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面および側面と接触し,
前記還元性ガスは,水素ラジカル,アンモニアラジカル,水素ガスのうち,少なくとも1種類を含み,
前記還元処理により前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域中の酸素原子が還元反応して酸素空孔が増加し,
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域はプラズマダメージなく,前記ソース電極および前記ドレイン電極と接触する
薄膜トランジスタ。」

(2)本件補正前の特許請求の範囲
本件補正前の,平成29年8月15日の手続補正による特許請求の範囲の請求項1の記載は次のとおりである。
「【請求項1】
基板上に形成された透明アモルファス酸化物半導体層と,
前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と,
前記ゲート絶縁膜上に形成されたゲート電極と,
前記透明アモルファス酸化物半導体層上に,前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と,を備え,
前記ゲート絶縁膜は,前記ゲート電極と同一幅に加工され,
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっており,
前記ソース電極および前記ドレイン電極は,前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面および側面と接触している
薄膜トランジスタ。」

2 補正の適否
本件補正は,本件補正前の請求項1(上記1(2))に記載された発明を特定するために必要な事項である「還元性ガス」と「透明アモルファス酸化物半導体層」について,上記のとおり限定を付加するものであって,補正前の請求項1に記載された発明と補正後の請求項1に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから,特許法第17条の2第5項第2号の特許請求の範囲の減縮を目的とするものに該当する。
そこで,本件補正後の請求項1に記載される発明(以下「本件補正発明」という。)が同条第6項において準用する同法第126条第7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について,以下,検討する。

(1)本件補正発明
本件補正発明は,上記1(1)に記載したとおりのものである。

(2)引用文献の記載,引用発明及び技術的事項
ア 引用文献1の記載
原査定の拒絶の理由で引用された本願の公開基準日前に頒布された引用文献である,特開2012-15436号公報(平成24年1月19日出願公開。以下「引用文献1」という。)には,以下の事項が記載されている(下線は当審で付した。以下同じ。)。
「【技術分野】
【0001】
本発明は,酸化物半導体を用いた薄膜トランジスタ(TFT;Thin Film Transistor)およびこれを備えた表示装置に関する。」
「【発明が解決しようとする課題】
【0008】
しかしながら,特許文献1および非特許文献1では,ゲート電極およびゲート絶縁膜をエッチングした後に層間絶縁膜を形成するようにしていたので,エッチング後にゲート電極およびゲート絶縁膜の合計厚みに相当する大きな段差が発生し,通常のプラズマCVD法により形成した絶縁膜のみからなる層間絶縁膜によっては段差を被覆しきれない場合があった。そのため,引き続き形成されるソース電極およびドレイン電極の断線あるいは短絡などの不良を引き起こしやすいという問題があった。また,非特許文献2では,チャネル保護膜をエッチングした後に層間絶縁膜を形成していたので,エッチング後にチャネル保護膜の厚みに相当する段差が発生し,特許文献1および非特許文献1と同様の問題が生じていた。
【0009】
本発明はかかる問題点に鑑みてなされたもので,その目的は,層間絶縁膜に起因する不良を抑え,セルフアライン構造の信頼性を向上させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供することにある。」
「【発明の効果】
【0014】
本発明の薄膜トランジスタによれば,層間絶縁膜が有機樹脂膜を含むようにしたので,ソース電極およびドレイン電極の断線あるいは短絡など,層間絶縁膜に起因する不良を抑え,セルフアライン構造の信頼性を向上させることが可能となる。よって,この薄膜トランジスタを用いて表示装置を構成すれば,寄生容量の小さいセルフアライン構造と共に高い信頼性を有する本発明の薄膜トランジスタにより,高品質な表示が可能となる。」
「【0017】
(第1の実施の形態)
図1は,本発明の第1の実施の形態に係る薄膜トランジスタ1の断面構造を表すものである。薄膜トランジスタ1は,液晶ディスプレイや有機ELディスプレイなどの駆動素子として用いられるものであり,例えば,基板11に酸化物半導体膜20,ゲート絶縁膜30,ゲート電極40,層間絶縁膜50,ソース電極60Sおよびドレイン電極60Dがこの順に積層されたトップゲート型(スタガ型)の構成を有している。
＜＜途中省略＞＞
【0019】
酸化物半導体膜20は,基板11上に,ゲート電極40およびその近傍を含む島状に設けられ,薄膜トランジスタ1の活性層としての機能を有するものである。酸化物半導体膜20は,例えば厚みが50nm程度であり,ゲート電極40に対向してチャネル領域20Aを有している。チャネル領域20A上には,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で設けられており,チャネル領域20Aの一方の側にはソース領域20S,他方の側にはドレイン領域20Dがそれぞれ設けられている。すなわち,この薄膜トランジスタ1は,セルフアライン(自己整合)構造を有するものである。
【0020】
チャネル領域20Aは,酸化物半導体により構成されている。ここで酸化物半導体とは,インジウム,ガリウム,亜鉛,スズ等の元素と,酸素とを含む化合物である。具体的には,非晶質の酸化物半導体としては,酸化インジウムガリウム亜鉛(IGZO)が挙げられ,結晶性の酸化物半導体としては,酸化亜鉛(ZnO),酸化インジウム亜鉛(IZO(登録商標)),酸化インジウムガリウム(IGO),酸化インジウムスズ(ITO),酸化インジウム(InO)等が挙げられる。
【0021】
ソース領域20Sおよびドレイン領域20Dは,それぞれ,上面から深さ方向における一部に低抵抗領域21を有している。
【0022】
低抵抗領域21は,例えば,チャネル領域20Aよりも酸素濃度が低いことにより低抵抗化されている。低抵抗領域21に含まれる酸素濃度は,30%以下であることが望ましい。低抵抗領域21中の酸素濃度が30%を超えると,抵抗が高くなってしまうからである。
＜＜途中省略＞＞
【0032】
ソース電極60Sおよびドレイン電極60Dは,層間絶縁膜50に設けられた接続孔50Aを介してソース領域20Sおよびドレイン領域20Dの低抵抗領域21に接続されている。ソース電極60Sおよびドレイン電極60Dは,例えば,厚みが200nm程度であり,モリブデン(Mｏ)により構成されている。また,ソース電極60Sおよびドレイン電極60Dは,ゲート電極40と同様に,アルミニウム(Al)または銅(Cｕ)などの低抵抗金属配線により構成されていることが好ましい。更に,アルミニウム(Al)または銅(Cｕ)よりなる低抵抗層と,チタン(Ti)またはモリブデン(Mｏ)よりなるバリア層とを組み合わせた積層膜も好ましい。このような積層膜を用いることにより,配線遅延の少ない駆動が可能となる。
【0033】
また,ソース電極60Sおよびドレイン電極60Dは,ゲート電極40直上の領域を回避して設けられていることが望ましい。ゲート電極40とソース電極60Sおよびドレイン電極60Dとの交差領域に形成される寄生容量を低減することが可能となるからである。
【0034】
この薄膜トランジスタ1は,例えば次のようにして製造することができる。
【0035】
図2および図3は,薄膜トランジスタ1の製造方法を工程順に表したものである。まず,基板11の全面に,例えばスパッタリング法により,上述した材料よりなる酸化物半導体膜20を,50nm程度の厚みで形成する。その際,ターゲットとしては,形成しようとする酸化物半導体膜20と同一組成のセラミックターゲットを用いる。また,酸化物半導体膜20中のキャリア濃度はスパッタリングの際の酸素分圧に大きく依存するので,所望のトランジスタ特性が得られるように酸素分圧を制御する。
【0036】
次いで,図2(A)に示したように,例えばフォトリソグラフィおよびエッチングにより酸化物半導体膜20を,チャネル領域20Aおよびその一方の側にソース領域20S,他方の側にドレイン領域20Dを含む島状に成形する。その際,リン酸と硝酸と酢酸との混合液を用いたウェットエッチングにより加工することが好ましい。リン酸と硝酸と酢酸との混合液は,下地との選択比を十分に大きくすることが可能であり,比較的容易に加工が可能となる。
【0037】
続いて,図2(B)に示したように,基板11および酸化物半導体膜20の全面に,例えばプラズマCVD(Chemical Vapor Deposition ;化学気相成長)法等により,シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁材料膜30Aを,300nm程度の厚みで形成する。シリコン酸化膜はプラズマCVD法のほか,反応性スパッタリング法により形成することが可能である。また,酸化アルミニウム膜は,反応性スパッタリング法,CVD法または原子層成膜法により形成することが可能である。
【0038】
そののち,同じく図2(B)に示したように,ゲート絶縁材料膜30Aの全面に,例えばスパッタリング法により,モリブデン(Mｏ),チタン(Ti),アルミニウム(Al)等の単層膜あるいは積層膜よりなるゲート電極材料膜40Aを,200nm程度の厚みで形成する。
【0039】
ゲート電極材料膜40Aを形成したのち,図2(C)に示したように,例えばフォトリソグラフィおよびエッチングにより,ゲート電極材料膜40Aを所望の形状に成形して,酸化物半導体膜20のチャネル領域20A上にゲート電極40を形成する。
【0040】
引き続き,同じく図2(C)に示したように,ゲート電極40をマスクとしてゲート絶縁材料膜30をエッチングすることによりゲート絶縁膜30を形成する。このとき,酸化物半導体膜20をZnO,IZO,IGO等の結晶化材料により構成した場合には,ゲート絶縁材料膜30Aをエッチングする際に,フッ酸等の薬液を用いて非常に大きなエッチング選択比を維持して容易に加工することが可能となる。これにより,酸化物半導体膜20のチャネル領域20A上に,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で形成される。
【0041】
ゲート絶縁膜30およびゲート電極40を形成したのち,図3(A)に示したように,酸化物半導体膜20,ゲート絶縁膜30およびゲート電極40の表面に,例えばスパッタリング法により,チタン(Ti),アルミニウム(Al)またはインジウム(In)等の酸素と比較的低温で反応する金属よりなる金属膜52Aを,例えば10nm以下,具体的には5nm以上10nm以下の厚みで形成する。
【0042】
金属膜52Aを形成したのち,熱処理を行うことにより,図3(B)に示したように,金属膜50Aが酸化されて第1無機絶縁膜52が形成される。この金属膜52Aの酸化反応には,ソース領域20Sおよびドレイン領域20Dに含まれる酸素の一部が利用される。そのため,金属膜52Aの酸化の進行に伴って,ソース領域20Sおよびドレイン領域20Dの金属膜52Aと接する上面側から,ソース領域20Sおよびドレイン領域20中の酸素濃度が低下していく。これにより,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,チャネル領域20Aよりも酸素濃度が低い低抵抗領域21が形成される。
＜＜途中省略＞＞
【0052】
低抵抗領域21を形成したのち,図3(C)に示したように,第1無機絶縁膜52上に,例えばスピンコーターまたはスリットコーターを用いて上述した材料よりなる有機樹脂を上述した厚みで塗布し,露光および現像を行うことにより所望のパターンを形成する。続いて例えば200℃?300℃程度の温度でアニールすることにより,図3(C)に示したように,接続孔50Aを有する有機樹脂膜51を形成する。
＜＜途中省略＞＞
【0054】
続いて,図1に示したように,例えばフォトリソグラフィおよびエッチングにより,層間絶縁膜50の第1無機絶縁膜52に接続孔50Aを形成する。そののち,層間絶縁膜50の上に,例えばスパッタリング法により,例えばモリブデン(Mｏ)膜を200nmの厚みで形成し,フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより,図1に示したように,接続孔50Aを介してソース電極60Sおよびドレイン電極60Dをソース領域20Sおよびドレイン領域20Dの低抵抗領域21に接続する。以上により,図1に示した薄膜トランジスタ1が完成する。
【0055】
この薄膜トランジスタ1では,図示しない配線層を通じてゲート電極40に所定のしきい値電圧以上の電圧(ゲート電圧)が印加されると,酸化物半導体膜20のチャネル領域20A中に電流(ドレイン電流)が生じる。ここでは,層間絶縁膜50が有機樹脂膜51を含んでいるので,層間絶縁膜50の厚みを大きくすることが可能となっており,ゲート絶縁膜30およびゲート電極40の段差が,十分に厚い層間絶縁膜50により確実に被覆されている。よって,ソース電極60Sおよびドレイン電極60Dの断線あるいは短絡など,層間絶縁膜50に起因する不良が抑えられる。
【0056】
また,酸化物半導体膜20のソース領域20Sおよびドレイン領域20Dの上面から深さ方向における少なくとも一部に,チャネル領域20Aよりも酸素濃度が低く,および/またはアルミニウムをドナーとして多く含む低抵抗領域21が設けられているので,素子特性が安定したものとなる。
＜＜途中省略＞＞
【0063】
このように本実施の形態の薄膜トランジスタ1では,層間絶縁膜50が有機樹脂膜51を含むようにしたので,ソース電極60Sおよびドレイン電極60Dの断線あるいは短絡など,層間絶縁膜50に起因する不良を抑え,セルフアライン構造のトップゲート薄膜トランジスタ1の素子特性および信頼性を向上させることが可能となる。よって,この薄膜トランジスタ1を用いてアクティブ駆動方式のディスプレイを構成すれば,寄生容量の小さいセルフアライン構造と共に良好な素子特性および高い信頼性を有する薄膜トランジスタ1により,高品質な表示が可能となり,大画面化,高精細化,ハイフレームレート化に対応可能となる。また,保持容量の小さいレイアウトを適用することが可能となり,画素レイアウトにおける配線の占める割合を小さくすることが可能となる。よって,配線間ショートによる欠陥の発生確率を小さくし,製造歩留まりを高めることが可能となる。」
「【0078】
(変形例2)
図8は,本発明の変形例2に係る薄膜トランジスタ1の製造方法を工程順に表したものである。この製造方法は,低抵抗領域21を,プラズマを用いて形成したことにおいて,上記第1の実施の形態の製造方法とは異なるものである。なお,第1の実施の形態と製造工程が重複する部分については,図1および図2を参照して説明する。
【0079】
まず,第1の実施の形態と同様にして,図2(A)ないし図2(C)に示した工程により,基板11に,酸化物半導体膜20,ゲート絶縁膜30およびゲート電極40を形成する。
【0080】
次いで,図8(A)に示したように,プラズマCVD装置(図示せず)内で,水素,アルゴン,アンモニアガス等のプラズマPを発生させ,酸化物半導体膜20のソース領域20Sおよびドレイン領域20DをプラズマPに曝す。これにより,図8(B)に示したように,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,例えば1%程度の原子濃度の水素が導入され,低抵抗領域21が形成される。なお,低抵抗領域21は,プラズマCVD法などによる水素ガスを含むプラズマ処理のほか,イオンドーピングまたはイオン注入により形成することも可能である。
【0081】
続いて,図8(C)に示したように,酸化物半導体膜20,ゲート絶縁膜30およびゲート電極40の上に第1無機絶縁膜52を形成する。第1無機絶縁膜52としては,例えばプラズマCVD法により,例えばシリコン酸化膜あるいは酸化アルミニウム膜,またはそれらの積層膜を形成することが好ましい。このようにすれば,第1無機絶縁膜52をプラズマCVD法により形成する直前に,プラズマPを用いて低抵抗領域21を形成することが可能であり,特に工程を増やす必要がないという利点がある。
【0082】
シリコン酸化膜はプラズマCVD法により形成することが可能である。酸化アルミニウム膜は,アルミニウムをターゲットとしたDCまたはAC電源による反応性スパッタリング法により形成することが望ましい。高速に成膜することが可能となるからである。第1無機絶縁膜52の厚みは,例えばスパッタリング法で酸化アルミニウム膜を成膜する場合,例えば50nm以下と厚く形成することが可能である。
【0083】
そののち,同じく図8(C)に示したように,第1無機絶縁膜52上に,第1の実施の形態と同様にして,接続孔50Aを有する有機樹脂膜51を形成する。
【0084】
続いて,図1に示したように,第1の実施の形態と同様にして,層間絶縁膜50の第1無機絶縁膜52に接続孔50Aを形成し,この接続孔50Aを介してソース電極60Sおよびドレイン電極60Dをソース領域20Sおよびドレイン領域20Dの低抵抗領域21に接続する。以上により,薄膜トランジスタ1が完成する。
【0085】
本変形例2では,層間絶縁膜50が有機樹脂膜51を含むようにしたので,第1の実施の形態と同様の効果が得られる。」

イ 引用発明
上記アから,引用文献1には,次の発明(以下「引用発明」という。)が記載されていると認められる。
「薄膜トランジスタ1は,液晶ディスプレイや有機ELディスプレイなどの駆動素子として用いられるものであり,例えば,基板11に酸化物半導体膜20,ゲート絶縁膜30,ゲート電極40,層間絶縁膜50,ソース電極60Sおよびドレイン電極60Dがこの順に積層されたトップゲート型(スタガ型)の構成を有しており,
酸化物半導体膜20は,基板11上に,ゲート電極40およびその近傍を含む島状に設けられ,薄膜トランジスタ1の活性層としての機能を有するものであり,酸化物半導体膜20は,ゲート電極40に対向してチャネル領域20Aを有し,チャネル領域20A上には,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で設けられており,チャネル領域20Aの一方の側にはソース領域20S,他方の側にはドレイン領域20Dがそれぞれ設けられており,すなわち,この薄膜トランジスタ1は,セルフアライン(自己整合)構造を有するものであり,
チャネル領域20Aは,酸化物半導体により構成され,ここで酸化物半導体とは,インジウム,ガリウム,亜鉛,スズ等の元素と,酸素とを含む化合物であり,具体的には,非晶質の酸化物半導体としては,酸化インジウムガリウム亜鉛(IGZO)が挙げられ,
ソース領域20Sおよびドレイン領域20Dは,それぞれ,上面から深さ方向における一部に低抵抗領域21を有し,低抵抗領域21は,例えば,チャネル領域20Aよりも酸素濃度が低いことにより低抵抗化されており,
ソース電極60Sおよびドレイン電極60Dは,層間絶縁膜50に設けられた接続孔50Aを介してソース領域20Sおよびドレイン領域20Dの低抵抗領域21に接続されており,
低抵抗領域21は,プラズマを用いて形成され,プラズマCVD装置内で,水素,アルゴン,アンモニアガス等のプラズマPを発生させ,酸化物半導体膜20のソース領域20Sおよびドレイン領域20DをプラズマPに曝し,これにより,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,例えば1%程度の原子濃度の水素が導入され,低抵抗領域21が形成されるものである,
薄膜トランジスタ1。」

ウ 周知の技術的事項
(ア)引用文献3の記載
原査定の拒絶の理由で引用された本願の公開基準日前に頒布された引用文献である,特開2013-183111号公報(平成25年9月12日出願公開。以下「引用文献3」という。)には,以下の事項が記載されている。
「【0028】
エッチング保護膜15Aは,層間絶縁膜17および酸化膜16に接続孔H1を形成する際のエッチングから酸化物半導体膜12を保護するためのものである。エッチング保護膜15Bは,ゲート絶縁膜13Tを間にしてエッチング保護膜15Aに対向すると共に,酸化物半導体膜12の外側に拡幅して保持容量素子10Cの一方の電極(下部電極)を構成している。このエッチング保護膜15Bもエッチング保護膜15Aと同様に,ソース・ドレイン電極18と対をなすソース・ドレイン電極(図示せず)を酸化物半導体膜12に接続するための貫通孔(図示せず)を形成する際のエッチングから酸化物半導体膜12を保護するためのものである。即ち,この一対のエッチング保護膜15A,15Bにより製造工程での酸化物半導体膜12の損傷を防いで,トランジスタ10Tの電気特性を向上させることが可能となる。なお,エッチング保護膜15A,15Bは少なくとも一部が酸化物半導体膜12に接していればよい。
【0029】
エッチング保護膜15A,15Bは,酸化物半導体膜12の低抵抗領域12Bとソース・ドレイン電極18(一方は図示せず)とを電気的に接続するものでもあり,これらの互いの対向面の位置は,低抵抗領域12Bの端部(エッチング保護膜15A,15B側の端部)の位置と平面視で一致している。このようなエッチング保護膜15A,15Bは例えば酸化物半導体膜12と異なるエッチング選択性を有する金属材料,具体的にはITO,モリブデン膜またはネオジウムを含むアルミニウム膜等により構成されている。エッチング保護膜15A,15Bには低抵抗化した半導体材料,例えばドーパントとしてリン,ボロンまたはヒ素を含むシリコンまたはゲルマニウム等も用いることができる。エッチング保護膜15A,15Bの厚みは,例えば100nm程度である。
【0030】
図3に示したように,エッチング保護膜15Aも酸化物半導体膜12の外側に拡幅させ,この酸化物半導体膜12の外側に対向する位置に接続孔(接続孔H3)を設けるようにしてもよい。接続孔H1,H3のどちらを設けるようにしてもよいが,エッチング保護膜15Aの形成面積を小さくし,酸化物半導体膜12に対向する位置の接続孔H1を設けることが好ましい。これによりトランジスタ10Tを縮小化することができる。
【0031】
エッチング保護膜15A,15B上の酸化膜16は,ゲート電極14Tとエッチング保護膜15A,15Bそれぞれとの間で酸化物半導体膜12に接している。この酸化膜16は保持容量素子10Cも覆っている。酸化膜16は後述する製造工程において,酸化物半導膜12の低抵抗領域12Bに拡散される金属の供給源となる金属膜が酸化されて残存したものである。酸化膜16は,例えば,厚みが20nm以下程度であり,酸化チタン,酸化アルミニウム,酸化インジウムまたは酸化スズ等により構成されている。これらを複数積層させるようにしてもよい。このような酸化膜16は上記のようなプロセス上の役割の他,トランジスタ10Tにおける酸化物半導体膜12の電気特性を変化させる酸素や水分の影響を低減する機能,即ちバリア機能をも有している。従って,酸化膜16を設けることにより,トランジスタ10Tおよび保持容量素子10Cの電気的特性を安定化させ,層間絶縁膜17の効果をより高めることが可能となる。」

また,図3は,接続孔の位置の他の例を示す断面図であって,ITO,モリブデン膜またはネオジウムを含むアルミニウム膜等により構成されているエッチング保護膜15A,15Bが,酸化物半導体膜12の上面および側面に接触し,酸化物半導体膜12の低抵抗領域12Bとソース・ドレイン電極18とを電気的に接続する態様が記載されている。

(イ)引用文献Aの記載
本願の公開基準日前に頒布された引用文献である,特開2007-250983号公報(平成19年9月27日出願公開。以下「引用文献A」という。)には,以下の事項が記載されている。
「【0077】
上記電界効果型トランジスタの出力端子であるドレインに,有機又は無機のエレクトロルミネッセンス(EL)素子,液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【0078】
たとえば図11に示すように,基体111上に,酸化物膜(チャネル層)112と,ソース電極113と,ドレイン電極114とゲート絶縁膜115と,ゲート電極116から構成される電界効果トランジスタを形成する。そして,ドレイン電極114に,層間絶縁膜117を介して電極118が接続されており,電極118は発光層119と接し,さらに発光層119が電極120と接している。かかる構成により,発光層119に注入する電流を,ソース電極113からドレイン電極114に酸化物膜112に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれを電界効果トランジスタのゲート電極116の電圧によって制御することができる。ここで,電極118,発光層119,電極120は無機もしくは有機のエレクトロルミネッセンス素子を構成する。」

また,図11は,表示装置の一例の断面図であって,ソース電極113と,ドレイン電極114とが,酸化物膜(チャネル層)112の上面および側面に接触し,ドレイン電極114に,層間絶縁膜117の接続孔を介して電極118が接続されている態様が記載されている。

(ウ)引用文献Bの記載
本願の公開基準日前に頒布された引用文献である,特開2013-149990号公報(平成25年8月1日出願公開。以下「引用文献B」という。)には,以下の事項が記載されている。
「【0138】
図4(B)に示すトランジスタ440は,トップゲート構造のトランジスタの一つである。トランジスタ440は,絶縁表面を有する基板400上に,絶縁層436,酸化物半導体層403,ソース電極層405a,及びドレイン電極層405b,ゲート絶縁層を構成する酸化物絶縁層467,保護絶縁層468,ゲート電極層401を含み,ソース電極層405a,ドレイン電極層405bにそれぞれ配線層465a,配線層465bが接して設けられ電気的に接続している。ゲート電極層401,配線層465a,配線層465b上を覆うように保護絶縁層469が形成されている。」

また,図4(B)は,半導体装置の一形態を説明する図であって,ソース電極層405a,及びドレイン電極層405bとが,酸化物半導体層403の上面および側面に接触し,ソース電極層405a,ドレイン電極層405bにそれぞれ配線層465a,配線層465bが接して設けられ電気的に接続している態様が記載されている。

(エ)引用文献Cの記載
本願の公開基準日前に頒布された引用文献である,特開2011-170328号公報(平成23年9月1日出願公開。以下「引用文献C」という。)には,以下の事項が記載されている。
「【0171】
図10(D)に示すトランジスタは,トップゲート構造のトランジスタの一つである。
【0172】
図10(D)に示すトランジスタは,ゲート電極層401dと,ゲート絶縁層402dと,酸化物半導体層403dと,ソース電極層405dと,ドレイン電極層406dと,を有する。
【0173】
酸化物半導体層403dは,下地層447を挟んで基板400dの上に設けられ,ソース電極層405d及びドレイン電極層406dは,酸化物半導体層403dの一部の上にそれぞれ設けられ,ゲート絶縁層402dは,酸化物半導体層403d,ソース電極層405d,及びドレイン電極層406dの上に設けられ,ゲート電極層401dは,ゲート絶縁層402dを挟んで酸化物半導体層403dの上に設けられる。
【0174】
さらに,図10(D)に示すトランジスタにおいて,ソース電極層405dは,ゲート絶縁層402dに設けられた開口部を介して配線層436に接し,ドレイン電極層406dは,ゲート絶縁層402dに設けられた開口部を介して配線層437に接する。
【0175】
基板400a乃至基板400dとしては,例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【0176】
また,基板400a乃至基板400dとして,セラミック基板,石英基板,サファイア基板などの絶縁体でなる基板を用いることもできる。また,基板400a乃至基板400dとして,結晶化ガラスを用いることもできる。また,基板400a乃至基板400dとして,プラスチック基板などを用いることもできる。また,基板400a乃至基板400dとして,シリコンなどの半導体基板を用いることもできる。
【0177】
下地層447は,基板400dからの不純物元素の拡散を防止する機能を有する。下地層447としては,例えば窒化シリコン層,酸化シリコン層,窒化酸化シリコン層,酸化窒化シリコン層,酸化アルミニウム層,又は酸化窒化アルミニウム層を用いることができる。また,下地層447に適用可能な材料の層の積層により下地層447を構成することもできる。」

また,図10(D)は,トランジスタの構造の一例を示す図であって,ソース電極層405d及びドレイン電極層406dは,酸化物半導体層403dの上面および側面に接触し,ソース電極層405dは,ゲート絶縁層402dに設けられた開口部を介して配線層436に接し,ドレイン電極層406dは,ゲート絶縁層402dに設けられた開口部を介して配線層437に接する態様が記載されている。

(オ)技術的事項
上記(ア)ないし(エ)の記載から,本願の公開基準日前に,以下の技術的事項は,薄膜トランジスタの技術分野において,周知のものであったと認められる。
「ソース電極およびドレイン電極は,酸化物半導体層の領域の上面および側面と接触し,前記ソース電極又はドレイン電極は層間絶縁膜の接続孔を介して上部電極と接続すること。」

(3)対比
本件補正発明と,引用発明とを対比すると,以下のとおりとなる。
ア 引用発明の「基板11」は,本件補正発明の「基板」に相当する。

イ 引用発明の「酸化物半導体膜20」は,「基板11上に」「設けられ」,「ここで酸化物半導体とは,インジウム,ガリウム,亜鉛,スズ等の元素と,酸素とを含む化合物であり,具体的には,非晶質の酸化物半導体としては,酸化インジウムガリウム亜鉛(IGZO)が挙げられ」ることから,本件補正発明の「基板上に形成された透明アモルファス酸化物半導体層」に相当する。

ウ 引用発明においては,「酸化物半導体膜20は,ゲート電極40に対向してチャネル領域20Aを有し,チャネル領域20A上には,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で設けられて」いるものであるから,引用発明の「ゲート絶縁膜30」,「ゲート電極40」は,それぞれ本件補正発明の「前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜」,「前記ゲート絶縁膜上に形成されたゲート電極」に相当し,さらに,「前記ゲート絶縁膜は,前記ゲート電極と同一幅に加工され」ることを充足する。

エ 引用発明の「ソース電極60Sおよびドレイン電極60D」は,「層間絶縁膜50に設けられた接続孔50Aを介してソース領域20Sおよびドレイン領域20Dの低抵抗領域21に接続され」るものであり,また,「酸化物半導体膜20は,ゲート電極40に対向してチャネル領域20Aを有し,チャネル領域20A上には,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で設けられており,チャネル領域20Aの一方の側にはソース領域20S,他方の側にはドレイン領域20Dがそれぞれ設けられて」いるので,引用発明の「ソース電極60Sおよびドレイン電極60D」は,本件補正発明の「前記透明アモルファス酸化物半導体層上に,前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極」に相当する。

オ 引用発明の「酸化物半導体膜20」は,「ゲート電極40に対向してチャネル領域20Aを有し,チャネル領域20A上には,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で設けられており,チャネル領域20Aの一方の側にはソース領域20S,他方の側にはドレイン領域20Dがそれぞれ設けられており」,「ソース領域20Sおよびドレイン領域20Dは,それぞれ,上面から深さ方向における一部に低抵抗領域21を有し,低抵抗領域21は,例えば,チャネル領域20Aよりも酸素濃度が低いことにより低抵抗化されており」,「低抵抗領域21は,プラズマを用いて形成され,プラズマCVD装置内で,水素,アルゴン,アンモニアガス等のプラズマPを発生させ,酸化物半導体膜20のソース領域20Sおよびドレイン領域20DをプラズマPに曝し,これにより,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,例えば1%程度の原子濃度の水素が導入され,低抵抗領域21が形成されるものである」ので,引用発明の「酸化物半導体膜20のソース領域20Sおよびドレイン領域20D」の抵抗値,すなわち,「低抵抗領域21」の抵抗値は,「酸化物半導体膜20」の「チャネル領域20A」の抵抗値,すなわち,「酸化物半導体膜20」の抵抗値よりも「酸素濃度が低いことにより低抵抗化されており」,また,当該低抵抗化は,「水素,アルゴン,アンモニアガス等のプラズマPを発生させ」,「酸化物半導体膜20のソース領域20Sおよびドレイン領域20DをプラズマPに曝」すものであるので,水素ガスのプラズマ,アンモニアガスのプラズマにより,「酸化物半導体膜20」中に水素が導入され,「酸素濃度」が低くされ「低抵抗化されて」いるものであるので,「酸化物半導体膜20のソース領域20Sおよびドレイン領域20D」の酸素が還元反応しているものであり,「還元性ガスによる還元処理」と言い得るものである。そして,酸素が還元反応していることから,酸素空孔も増加していると言い得るものである。
してみれば,本件補正発明の「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなって」いることを充足し,かつ,「前記還元性ガスは,水素ラジカル,アンモニアラジカル,水素ガスのうち,少なくとも1種類を含み」,「前記還元処理により前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域中の酸素原子が還元反応して酸素空孔が増加」することを充足するものと認められる。

カ 上記エより,引用発明の「ソース電極60Sおよびドレイン電極60D」は,本件補正発明の「前記ソース電極および前記ドレイン電極は,前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面および側面と接触」することと,「前記ソース電極および前記ドレイン電極は,前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面」「と接触」する点で共通する。

キ 上記エ,オより,引用発明の「酸化物半導体膜20」の「ソース領域20Sおよびドレイン領域20D」は,「ソース電極60Sおよびドレイン電極60D」とプラズマPに曝された「低抵抗領域21」を介して接続されるものであるので,本件補正発明の「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域はプラズマダメージなく,前記ソース電極および前記ドレイン電極と接触する」ことと,「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域は」,「前記ソース電極および前記ドレイン電極と接触する」点で共通する。

ク 上記アないしキより,引用発明の「薄膜トランジスタ1」は本件補正発明の「薄膜トランジスタ」に相当する。

ケ したがって,本件補正発明と,引用発明とは,以下のコの点で一致し,サの点で相違する。

コ 一致点
「基板上に形成された透明アモルファス酸化物半導体層と,
前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と,
前記ゲート絶縁膜上に形成されたゲート電極と,
前記透明アモルファス酸化物半導体層上に,前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と,を備え,
前記ゲート絶縁膜は,前記ゲート電極と同一幅に加工され,
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっており,
前記ソース電極および前記ドレイン電極は,前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域の上面と接触し,
前記還元性ガスは,水素ラジカル,アンモニアラジカル,水素ガスのうち,少なくとも1種類を含み,
前記還元処理により前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域中の酸素原子が還元反応して酸素空孔が増加し,
前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域は,前記ソース電極および前記ドレイン電極と接触する
薄膜トランジスタ。」

サ 相違点
(ア)相違点1
本件補正発明においては,「前記ソース電極および前記ドレイン電極」は,「前記ゲート絶縁膜とは重ならない前記透明アモルファス酸化物半導体層の領域」の「上面および側面と接触」しているのに対して,引用発明においては,「ソース電極60Sおよびドレイン電極60D」は「層間絶縁膜50に設けられた接続孔50Aを介して」,「酸化物半導体膜20」の「ソース領域20Sおよびドレイン領域20D」の上面の「低抵抗領域21」に接続されており,「ソース領域20Sおよびドレイン領域20D」の側面には接触していない点。

(イ)相違点2
本件補正発明においては,「前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域」は「プラズマダメージなく」,「前記ソース電極および前記ドレイン電極と接触」しているのに対して,引用発明の「酸化物半導体膜20」の「ソース領域20Sおよびドレイン領域20D」は,「ソース電極60Sおよびドレイン電極60D」とプラズマPに曝された「低抵抗領域21」を介して接続されるものであるので,「酸化物半導体膜20」の「ソース領域20Sおよびドレイン領域20D」と,「ソース電極60Sおよびドレイン電極60D」とは,プラズマダメージが存在する「低抵抗領域21」を介して接触している点。

(4)判断
上記相違点について,判断する。
ア 相違点1について
(ア)上記(2)ウ(オ)にあるように,「酸化物半導体層の領域の上面および側面と接触するソース電極およびドレイン電極を介して,上部電極と接続すること。」という技術的事項は薄膜トランジスタの技術分野において周知の技術的事項である。

(イ)そして,引用発明において,レイアウトの柔軟性を確保するために,上記(ア)の周知の技術を採用して,酸化物半導体層の領域の上面および側面と接触するソース電極およびドレイン電極を設けた上で,その電極に接続孔が接続するように設計変更することは,当業者が容易になし得ることである。

イ 相違点2について
上記アで述べたように,酸化物半導体層の領域の上面および側面と接触するソース電極およびドレイン電極を採用すれば,酸化物半導体層はソース電極およびドレイン電極に覆われることになるから,その部分がプラズマから保護されることは,当業者が容易に導出できることである。
そして,このようにしても,ソース電極およびドレイン電極とゲート電極との間の低抵抗領域は残っているから「セルフアライン構造」は確保される。
してみると,「プラズマダメージなく」「前記ソース電極およびドレイン電極と接触」することは当業者が容易に想到し得ることである。

ウ 本件補正発明の作用効果について
発明の詳細な説明の段落【0017】には「この発明に係る薄膜トランジスタによれば,ゲート絶縁膜は,ゲート電極と同一幅に加工され,透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている。」「そのため,トップゲート型で,かつセルフアラインで寄生容量の小さいTAOS TFT,このTAOS TFTを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。」と記載されており,「ゲート絶縁膜は,ゲート電極と同一幅に加工され,透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている」ために「トップゲート型で,かつセルフアラインで寄生容量の小さいTAOS TFT」を「得ることができる」ことが本件補正発明の効果であると認められる。
しかしながら,引用文献1においても,「薄膜トランジスタ1は,液晶ディスプレイや有機ELディスプレイなどの駆動素子として用いられるものであり,例えば,基板11に酸化物半導体膜20,ゲート絶縁膜30,ゲート電極40,層間絶縁膜50,ソース電極60Sおよびドレイン電極60Dがこの順に積層されたトップゲート型(スタガ型)の構成を有している。」(段落【0017】),「すなわち,この薄膜トランジスタ1は,セルフアライン(自己整合)構造を有するものである。」(段落【0019】)と記載され,引用発明は「セルフアライン(自己整合)構造を有するもの」であり,「酸化物半導体膜20」の「ソース領域20Sおよびドレイン領域20D」の上面は全てプラズマで処理されており,「低抵抗領域21」を有するものであるので,「ソース電極60Sおよびドレイン電極60D」と「ゲート電極40」との間の「酸化物半導体膜20」の表面は低抵抗化されている。
そうすると,引用発明も本件補正発明と同様に,「ゲート絶縁膜は,ゲート電極と同一幅に加工され,透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域の抵抗値は,還元性ガスによる還元処理により,ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている」ものであり,「トップゲート型で,かつセルフアラインで寄生容量の小さいTAOS TFT」を「得ることができる」ものである。
よって,上記本件補正発明の効果は格別なものとは認められない。

エ 請求人の主張について
(ア)審判請求人は,平成30年4月10日提出の審判請求書において,「従って、いずれの引用文献1?5にも、「還元性ガスによる還元処理により、酸素空孔が増加する」という特徴、および「透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域はプラズマダメージなく、ソース電極およびドレイン電極と接触する」という特徴は、何ら開示されていない。」(3.本願発明が特許されるべき理由)旨主張している。

(イ)上記主張について検討するに,「還元性ガスによる還元処理により、酸素空孔が増加する」という特徴は、引用文献1ないし5に何ら開示されていないとの主張につき,引用発明においても,水素ガスやアンモニアガスにより,「還元性ガスによる還元処理」と言い得る処理を行っており(上記(3)オ),上記主張は採用できない。
また,「透明アモルファス酸化物半導体層のゲート絶縁膜と重ならない領域はプラズマダメージなく、ソース電極およびドレイン電極と接触する」という特徴は、引用文献1ないし5に何ら開示されていないとの主張につき,引用発明において「プラズマダメージなく,ソース電極およびドレイン電極と接触する」ことが容易想到であることは上記イのとおりであり,上記請求人の主張は採用できない。

オ したがって,本件補正発明は,引用発明および引用文献3,AないしCに記載された周知の技術的事項に基づいて,当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができないものである。

(5)結論
以上のとおり,本件補正は,特許法第17条の2第6項で準用する同法第126条第7項の規定に違反するものであり,同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下されるべきものである。

3 むすび
以上のとおり,本件補正は,特許法第17条の2第6項で準用する同法第126条第7項の規定に違反するものであり,同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下されるべきものである。
よって,上記補正の却下の決定の結論のとおり決定する。

第3 本願発明について
1 本願発明
平成30年4月10日にされた手続補正は,上記のとおり却下されたので,本願の請求項に係る発明は,平成29年8月15日の手続補正により補正された特許請求の範囲の請求項1ないし6に記載された事項により特定されるものであるところ,その請求項1に係る発明(以下「本願発明」という。)は,その請求項1に記載された事項により特定される前記第2[理由]1(2)に記載のとおりのものである。

2 原査定における拒絶の理由
本願発明についての原査定の拒絶の理由は,この出願の請求項1に係る発明は,本願の出願前に頒布された下記の引用文献1に記載された発明及び引用文献3ないし5に記載された周知技術に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない,というものである。

引用文献1:特開2012-15436号公報
引用文献3:特開2013-183111号公報(周知技術を示す文献)
引用文献4:特開2013-110399号公報(周知技術を示す文献)
引用文献5:特開2010-141230号公報(周知技術を示す文献)

3 引用文献
原査定の拒絶の理由で引用された引用文献1の記載事項は,前記第2の[理由]2(2)アに記載したとおりであり,また,原査定の拒絶の理由で引用された引用文献3の記載事項は,前記第2の[理由]2(2)ウ(ア)に記載したとおりである。

4 対比・判断
本願発明は,前記第2の[理由]2(1)で検討した本件補正発明から「還元性ガス」,「還元処理」,「透明アモルファス酸化物半導体層」に係る限定事項を削除したものである。
そうすると,本願発明の発明特定事項を全て含み,さらに,他の事項を付加したものに相当する本件補正発明が,前記第2の[理由]2に記載したとおり,引用文献1に記載された発明(引用発明)および引用文献3,AないしCに記載された周知の技術的事項に基づいて,当業者が容易に発明をすることができたものであるから,本願発明も,引用発明および引用文献3,AないしCに記載された周知の技術的事項に基づいて,当業者が容易に発明をすることができたものである。

第4 むすび(結論)
以上のとおり,本願発明は,特許法第29条第2項の規定により特許を受けることができないから,他の請求項に係る発明について検討するまでもなく,本願は拒絶されるべきものである。
よって,結論のとおり審決する。
 
別掲
 
審理終結日 2019-04-25 
結審通知日 2019-05-09 
審決日 2019-05-21 
出願番号 特願2013-189918(P2013-189918)
審決分類 P 1 8・ 575- WZ (H01L)
P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 川原 光司、高橋 宣博  
特許庁審判長 恩田 春香
特許庁審判官 深沢 正志
鈴木 和樹
発明の名称 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法  
代理人 吉澤 弘司  
代理人 岡部 讓  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ