• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 H01L
管理番号 1355693
審判番号 不服2018-12182  
総通号数 239 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-11-29 
種別 拒絶査定不服の審決 
審判請求日 2018-09-11 
確定日 2019-10-29 
事件の表示 特願2014- 99421「半導体装置」拒絶査定不服審判事件〔平成26年12月25日出願公開,特開2014-241406,請求項の数(1)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成26年5月13日(優先権主張,平成25年5月16日(以下「優先日」という。))の出願であって,その手続の経緯は,概略,以下のとおりである。
平成29年 4月18日:手続補正書,上申書
平成30年 2月 8日:拒絶理由通知(起案日)
平成30年 4月 4日:手続補正書,意見書
平成30年 6月 8日:拒絶査定(起案日)(以下「原査定」という。)
平成30年 9月11日:手続補正書,審判請求
令和 元年 6月25日:拒絶理由通知(起案日)
令和 元年 8月29日:手続補正書(受付番号「51901823984」),意見書(受付番号「51901823985」),手続補正書(受付番号「51901825568」,以下,この手続補正書による手続補正を「本件補正」という。),意見書(受付番号「51901825571」)

第2 原査定の概要
原査定(平成30年6月8日付け拒絶査定)の概要は次のとおりである。
本願請求項1に係る発明は,本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献AないしCに記載された発明に基づいて,その優先日前にその発明の属する技術の分野における通常の知識を有する者(以下「当業者」という。)が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
A.特開2013-35740号公報
B.特開2012-33908号公報
C.特開2011-139051号公報

第3 当審拒絶理由の概要
令和元年6月25日付け拒絶理由通知(以下「当審拒絶理由」という。)の概要は次のとおりである。
1 この出願は,請求項1に係る特許請求の範囲の記載が,特許法第36条第6項第1号に規定する要件を満たしていない。
2 この出願は,請求項1に係る特許請求の範囲の記載が,特許法第36条第4項第1号に規定する要件を満たしていない。
3 本願請求項1に係る発明は,本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。
4 本願請求項1に係る発明は,本願優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明に基づいて,または,引用文献1ないし3に基づいて,または,引用文献2,1,4に記載された発明に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.特開2012-33908号公報(拒絶査定時の引用文献B)
2.特開2011-142621号公報
3.特開2013-77764号公報
4.特開2011-139051号公報(拒絶査定時の引用文献C)

第4 本願発明
本願請求項1に係る発明(以下「本願発明」という。)は,本件補正で補正された特許請求の範囲の請求項1に記載された事項により特定される発明であり,以下のとおりの発明である(下線は補正箇所である。)。
「【請求項1】
絶縁表面上の第1のゲート電極と,
前記第1のゲート電極と重なる酸化物半導体膜と,
前記第1のゲート電極及び前記酸化物半導体膜の間の第1のゲート絶縁膜と,
前記酸化物半導体膜に接する一対の電極と,
前記第1のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第2のゲート絶縁膜と,
前記第2のゲート絶縁膜を介して,前記酸化物半導体膜と重なる第2のゲート電極と,
を有するトランジスタを有し,
前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,
前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,
基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であり,
前記酸化物半導体膜は,電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される第1の領域を有し,
前記第1の領域は,ナノ結晶を有することを特徴とする半導体装置。
y=Cx^(b) (1)


第5 引用文献,引用発明等
1 引用文献1について
(1)引用文献1の記載
ア 当審拒絶理由に引用された引用文献1(原査定に引用された引用文献B)(特開2012-33908号公報,平成24年2月16日出願公開)には,図面とともに次の事項が記載されている(下線は当審で付した。以下,同じ。)。
「【発明の詳細な説明】
【技術分野】
【0001】
半導体装置およびその作製方法に関する。」
「【発明が解決しようとする課題】
【0006】
しかしながら,酸化物半導体は,酸素の不足などによる化学量論的組成からのずれや,デバイス作製工程において電子供与体を形成する水素や水の混入などが生じると,その電気伝導度が変化する恐れがある。このような現象は,酸化物半導体を用いたトランジスタなどの半導体装置にとって,電気的特性の変動要因となる。
【0007】
このような問題に鑑み,酸化物半導体を用いた半導体装置に安定した電気的特性を付与し,信頼性を向上させることを目的の一とする。」
「【発明の効果】
【0017】
本発明の一態様により,安定した電気特性を有するトランジスタが提供される。
【0018】
または,本発明の一態様により,電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。」
「【0021】
(実施の形態1)
本実施の形態では,半導体装置および半導体装置の作製方法の一態様を,図1乃至図6を用いて説明する。
【0022】
〈半導体装置の構成例〉
<<途中省略>>
【0040】
また,図3にトランジスタ310,トランジスタ320とは異なる構成のトランジスタ330の断面図及び平面図を示す。ここで,図3(A)は,平面図であり,図3(B)および図3(C)は,それぞれ,図3(A)におけるI-J断面およびK-L断面に係る断面図である。なお,図3(A)では,煩雑になることを避けるため,トランジスタ330の構成要素の一部(例えば,第3の金属酸化物膜407,第4の金属酸化物膜409等)を省略している。
【0041】
図3に示すトランジスタ330は,絶縁表面を有する基板400上に,ゲート電極401と,第1の金属酸化物膜402および第2の金属酸化物膜404でなるゲート絶縁膜と,酸化物半導体膜403と,ソース電極405aと,ドレイン電極405bと,第3の金属酸化物膜407と,第4の金属酸化物膜409と,酸化物半導体膜403と重畳する領域に設けられた導電層410と,を含む。
【0042】
図3に示すトランジスタ330において,第3の金属酸化物膜407は,ソース電極405aおよびドレイン電極405bを覆い,且つ第2の金属酸化物膜404および酸化物半導体膜403と接して設けられている。また,図1に示すトランジスタ310と同様に,図3に示すトランジスタ330において,第3の金属酸化物膜407と,第2の金属酸化物膜404とは,酸化物半導体膜403が存在しない領域において接している。つまり,酸化物半導体膜403は,第2の金属酸化物膜404と第3の金属酸化物膜407とに囲まれて設けられている。
【0043】
また,トランジスタ330において導電層410は,第2のゲート電極として機能させることもできる。その場合において,第3の金属酸化物膜407および第4の金属酸化物膜409は,ゲート絶縁膜として機能する。その他の構成要素については,図1のトランジスタ310と同様である。詳細は,図1に関する記載を参酌することができる。
<<途中省略>>
【0050】
〈トランジスタの作製工程の例〉
以下,図5および図6を用いて,本実施の形態に係るトランジスタの作製工程の例について説明する。
【0051】
〈トランジスタ330の作製工程〉
図5(A)乃至図5(E)を用いて,図3に示すトランジスタ330の作製工程の一例について説明する。なお,図1に示すトランジスタ310は,トランジスタ330の構成から導電層410を省略した構成を有し,導電層410を設ける点を除きトランジスタ330の作製工程と同様に作製することができる。
<<途中省略>>
【0102】
第2の熱処理においては,酸化物半導体膜403と,酸素過剰領域を有する第2の金属酸化物膜404および第3の金属酸化物膜407と,が接した状態で加熱される。したがって,上述の脱水化(または脱水素化)処理によって同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を,酸素を含む第2の金属酸化物膜404および第3の金属酸化物膜407の少なくとも一方より酸化物半導体膜403へ供給することができる。これによって,酸化物半導体膜403中の電荷捕獲中心を低減することができる。以上の工程で高純度化し,電気的にi型(真性)化された酸化物半導体膜403を形成することができる。また,この加熱処理によって,第1乃至第4の金属酸化物膜も同時に不純物が除去され,高純度化されうる。
<<途中省略>>
【0106】
導電層410を第2のゲート電極として機能させ,該導電層410を酸化物半導体膜403のチャネル形成領域と重なる位置に設けることによって,トランジスタ330の信頼性を調べるためのバイアス-熱ストレス試験(以下,BT試験という)において,BT試験前後におけるトランジスタ330のしきい値電圧の変化量をより低減することができる。なお,第2のゲート電極は,電位がゲート電極401(第1のゲート電極)と同じでもよいし,異なっていても良い。また,第2のゲート電極の電位は,GND,0V,或いはフローティング状態であってもよい。
【0107】
以上の工程でトランジスタ330が形成される。トランジスタ330は,水素,水,水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体膜403より意図的に排除し,高純度化された酸化物半導体膜403を含むトランジスタである。さらに,第1乃至第4の金属酸化物膜を設けることによって,水や水素などの不純物の酸化物半導体膜403への再混入,または,酸化物半導体膜403及び該界面からの酸素の放出を低減または防止することが可能となる。よって,トランジスタ330は,電気的特性変動が抑制されており,電気的に安定である。」
「【図3】


イ 上記【図3】には,半導体装置の一態様であるトランジスタ330を示す平面図および断面図が記載されており,その【図3】(C)において,トランジスタ330のチャネル幅方向において,ゲート電極401と第2のゲート電極として機能する導電層410の側面はそれぞれ,酸化物半導体膜403の側面よりも外側に位置していることが読み取れる。

(2)引用発明1
上記(1)の記載から,引用文献1には,次の発明(以下「引用発明1」という。)が記載されているものと認められる。
「トランジスタ330は,絶縁表面を有する基板400上に,ゲート電極401と,第1の金属酸化物膜402および第2の金属酸化物膜404でなるゲート絶縁膜と,酸化物半導体膜403と,ソース電極405aと,ドレイン電極405bと,第3の金属酸化物膜407と,第4の金属酸化物膜409と,酸化物半導体膜403と重畳する領域に設けられた導電層410と,を含み,トランジスタ330において,第3の金属酸化物膜407は,ソース電極405aおよびドレイン電極405bを覆い,且つ第2の金属酸化物膜404および酸化物半導体膜403と接して設けられ,また,トランジスタ330において導電層410は,第2のゲート電極として機能させることもでき,その場合において,第3の金属酸化物膜407および第4の金属酸化物膜409は,ゲート絶縁膜として機能することができ,
ここで,酸化物半導体膜403は高純度化し,電気的にi型(真性)化されたものであり,
導電層410を第2のゲート電極として機能させ,該導電層410を酸化物半導体膜403のチャネル形成領域と重なる位置に設けることによって,トランジスタ330の信頼性を調べるためのバイアス-熱ストレス試験(以下,BT試験という)において,BT試験前後におけるトランジスタ330のしきい値電圧の変化量をより低減することができ,なお,第2のゲート電極は,電位がゲート電極401(第1のゲート電極)と同じでもよく,
トランジスタ330のチャネル幅方向において,ゲート電極401と第2のゲート電極として機能する導電層410の側面はそれぞれ,酸化物半導体膜403の側面よりも外側に位置している,
トランジスタ330を有する半導体装置。」

2 引用文献2について
(1)引用文献2の記載
ア 当審拒絶理由に引用された引用文献2(特開2011-142621号公報,平成23年7月21日出願公開)には,図面とともに次の事項が記載されている。
「【発明の詳細な説明】
【技術分野】
【0001】
開示する発明は,電源を切っても記憶している論理状態が消えない不揮発性の論理回路及びそれを用いた半導体装置に関する。特に,不揮発性のラッチ回路及びそれを用いた半導体装置に関する。」
「【発明が解決しようとする課題】
【0004】
しかし,強誘電体素子を用いた不揮発性のラッチ回路は,書き換え回数の信頼性や低電圧化に課題がある。また,強誘電体素子は,素子に印加される電界によって分極し,この分極が残ることで情報を記憶する。しかし,この残留分極が小さいと,電荷量のばらつきの影響が大きくなったり,高精度の読み出し回路が必要になったりする。
【0005】
このような問題に鑑み本発明の一形態は,新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供することを課題の一とする。」
「【発明の効果】
【0038】
本発明の一形態によれば,チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタを,データ保持部のスイッチング素子として用いることで,温度動作範囲が広く高温でも安定に動作し,電源を切っても記憶している論理状態が消えない不揮発性のラッチ回路あるいはリフレッシュ期間が十分に長いデータ保持部を内蔵したラッチ回路を実現することができる。データの書き込みをトランジスタのスイッチングによって行うことから,実質的に書き換え回数に制限がない。また,書き込み電圧はトランジスタのしきい値電圧程度であり,低い電圧での動作が可能である。またデータ保持部の容量に蓄積された電荷がそのままデータとして保持されるため,残留分極成分をデータとする場合と比較して,データとして保持する電荷量のばらつきを小さく抑えることができ,またデータの読み出しを容易に行うことができる。」
「【0044】
(実施の形態1)
本実施の形態は,開示する発明の一態様である不揮発性のラッチ回路の構成,動作,不揮発性のラッチ回路が有する素子の構成,作製方法等について,図1,図2,図3,図4乃至図6,図7乃至図10,図11乃至図15を参照して説明する。
【0045】
<不揮発性のラッチ回路の構成,動作>
図1は,ラッチ部411と,ラッチ部のデータを保持するデータ保持部401とを有する不揮発性のラッチ回路400の構成を示している。
【0046】
図1に示す不揮発性のラッチ回路400は,第1の素子(D1)412の出力が第2の素子(D2)413の入力に電気的に接続され,第2の素子(D2)413の出力が第1の素子(D1)412の入力に電気的に接続されるループ構造を有するラッチ部411と,ラッチ部のデータを保持するデータ保持部401とを有している。
【0047】
第1の素子(D1)412の入力は,ラッチ回路の入力信号が与えられる配線414に電気的に接続されている。第1の素子(D1)412の出力は,ラッチ回路の出力信号が与えられる配線415に電気的に接続されている。
【0048】
第1の素子(D1)412の入力が複数ある場合は,そのうちの一をラッチ回路の入力信号が与えられる配線414に電気的に接続することができる。第2の素子(D2)413の入力が複数ある場合は,そのうちの一を第1の素子(D1)412の出力に電気的に接続することができる。
【0049】
第1の素子(D1)412は,入力された信号を反転したものが出力となる素子を用いることができる。例えば,第1の素子(D1)412には,インバータ,NAND(ナンド),NOR(ノア),クロックドインバータ等を用いることができる。また,第2の素子(D2)413は,入力された信号を反転したものが出力となる素子を用いることができる。例えば,第2の素子(D2)413には,インバータ,NAND(ナンド),NOR(ノア),クロックドインバータ等を用いることができる。
【0050】
データ保持部401は,チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタ402をスイッチング素子として用いている。またこのトランジスタ402のソース電極又はドレイン電極に電気的に接続された容量404を有している。すなわち,このトランジスタ402のソース電極及びドレイン電極の一方に容量404の電極の一方が電気的に接続されている。トランジスタ402のソース電極及びドレイン電極の他方は,第1の素子の入力やラッチ回路の入力信号が与えられる配線に電気的に接続されている。容量404の電極の他方には電位Vcが与えられる。
【0051】
またデータ保持部401は,図1に示す構成に代えて,図2(A),図2(B)に示す構成とすることができる。
【0052】
図2(A)に示すデータ保持部401は,トランジスタ402が第1のゲート電極と第2のゲート電極を有している。第2のゲート電極は,チャネル形成領域を構成する酸化物半導体層を間にして第1のゲート電極と反対側に設けられている。第1のゲート電極は制御信号が与えられる配線に電気的に接続されている。第2のゲート電極は,所定の電位が与えられる配線に電気的に接続されている。例えば第2のゲート電極は,負の電位或いは接地電位(GND)が与えられる配線に電気的に接続されている。
【0053】
また図2(A)に示すデータ保持部401は,トランジスタ402のソース電極及びドレイン電極の一方に容量404の電極の一方が電気的に接続されている。トランジスタ402のソース電極及びドレイン電極の他方は,第1の素子の入力やラッチ回路の入力信号が与えられる配線に電気的に接続されている。容量404の電極の他方には電位Vcが与えられる。
【0054】
図2(A)に示すデータ保持部401を用いた不揮発性のラッチ回路では,図1に示す不揮発性のラッチ回路が有する効果に加えて,トランジスタ402の電気的特性(例えば,しきい値電圧)の調節が容易になるという効果が得られる。例えば,トランジスタ402の第2のゲート電極に負電位を与えることで,トランジスタ402を容易にノーマリーオフとすることができる。
【0055】
図2(B)に示すデータ保持部401は,トランジスタ402が第1のゲート電極と第2のゲート電極を有している。第2のゲート電極は,チャネル形成領域を構成する酸化物半導体層を間にして第1のゲート電極と反対側に設けられている。第2のゲート電極は,第1のゲート電極に電気的に接続されている。また図2(B)に示すデータ保持部401は,トランジスタ402のソース電極及びドレイン電極の一方に容量404の電極の一方が電気的に接続されている。トランジスタ402のソース電極及びドレイン電極の他方は,第1の素子の入力やラッチ回路の入力信号が与えられる配線に電気的に接続されている。容量404の電極の他方には電位Vcが与えられる。図2(B)に示すデータ保持部401を用いた不揮発性のラッチ回路では,図1に示す不揮発性のラッチ回路が有する効果に加えて,トランジスタ402の電流量の増加という効果が得られる。
<<途中省略>>
【0068】
<不揮発性のラッチ回路が有する素子の構成>
不揮発性のラッチ回路400が有する素子のうち,酸化物半導体を用いたトランジスタ402以外の素子は,半導体材料として酸化物半導体以外の材料を用いることができる。酸化物半導体以外の材料としては,単結晶シリコン,結晶性シリコンなどを用いることができる。例えば,トランジスタ402以外の素子は,半導体材料を含む基板に設けることができる。半導体材料を含む基板としては,シリコンウェハ,SOI(Silicon on Insulator)基板,絶縁表面上のシリコン膜などを用いることができる。酸化物半導体以外の材料を用いることにより,高速動作が可能となる。例えば,ラッチ部が有する第1の素子(D1)412,第2の素子(D2)413を,酸化物半導体以外の材料を用いたトランジスタで形成することができる。
【0069】
図3は,上記不揮発性のラッチ回路が有する素子の構成の一例を示す断面図である。図3(A)は,下部に酸化物半導体以外の材料を用いたトランジスタ160を有し,上部に酸化物半導体を用いたトランジスタ402を有するものである。酸化物半導体以外の材料を用いたトランジスタ160は,ラッチ部が有する第1の素子(D1)412,第2の素子(D2)413を構成するトランジスタ,として用いることができる。上記不揮発性のラッチ回路が有する他の素子についても,トランジスタ160と同様又は類似の構成とすることができる。
【0070】
また,上記不揮発性のラッチ回路が有する容量404などの素子は,トランジスタ402又はトランジスタ160を構成する導電膜,半導体膜,或いは絶縁膜等を利用して形成することができる。なお,トランジスタ160およびトランジスタ402は,いずれもn型トランジスタとして説明するが,p型トランジスタを採用しても良い。トランジスタ160は,p型とすることが容易である。また,図3(B)は,トランジスタ402と下部の電極(または配線)との接続関係が図3(A)とは異なる場合の一例である。以下では,主として図3(A)の構成に関して説明する。
<<途中省略>>
【0074】
トランジスタ402は,層間絶縁層128上に設けられたゲート電極136dと,ゲート電極136d上に設けられたゲート絶縁層138と,ゲート絶縁層138上に設けられた酸化物半導体層140と,酸化物半導体層140上に設けられ,酸化物半導体層140と電気的に接続されているソース電極またはドレイン電極142a,ソース電極またはドレイン電極142bと,を有する(図3(A)参照)。
【0075】
また,トランジスタ402の上には,酸化物半導体層140の一部と接するように,保護絶縁層144が設けられており,保護絶縁層144上には層間絶縁層146が設けられている。ここで,保護絶縁層144および層間絶縁層146には,ソース電極またはドレイン電極142a,ソース電極またはドレイン電極142bにまで達する開口が設けられており,当該開口を通じて,電極150d,電極150eが,ソース電極またはドレイン電極142a,ソース電極またはドレイン電極142bに接して形成されている。
【0076】
また,電極150d,電極150eの形成と同時に,ゲート絶縁層138,保護絶縁層144,層間絶縁層146に設けられた開口を通じて,電極136a,電極136b,電極136cに接する電極150a,電極150b,電極150cが形成されている。なおトランジスタ402としてボトムゲート型のトランジスタの例を示したが,これに限定されない。トップゲート型のトランジスタであっても良い。
<<途中省略>>
【0109】
<上部トランジスタの作製方法>
次に,図5および図6を用いて,層間絶縁層128上にトランジスタ402を作製する工程について説明する。なお,図5および図6は,層間絶縁層128上の各種電極や,トランジスタ402などの作製工程を示すものであるから,トランジスタ402の下部に存在するトランジスタ160等については省略している。
<<途中省略>>
【0139】
次いで,酸化物半導体層に第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の熱処理の温度は,300℃以上800℃以下,好ましくは400℃以上700℃以下,より好ましくは450℃以上700℃以下,より好ましくは550℃以上700℃以下とすることができる。
<<途中省略>>
【0146】
第1の熱処理の条件,または酸化物半導体層の材料によっては,酸化物半導体層が結晶化し,微結晶または多結晶となる場合もある。例えば,結晶化率が90%以上,または80%以上の微結晶の酸化物半導体層となる場合もある。また,第1の熱処理の条件,または酸化物半導体層の材料によっては,結晶成分を含まない非晶質の酸化物半導体層となる場合もある。
【0147】
また,非晶質の酸化物半導体(例えば,酸化物半導体層の表面)に微結晶(粒径1nm以上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる場合もある。」
「【0218】
(実施の形態2)
本実施の形態は,開示する発明の一態様である不揮発性のラッチ回路が有する素子の構成,作製方法等について,図16,図17,図18を参照して説明する。本実施の形態において,不揮発性のラッチ回路の構成は図1と同様である。
【0219】
図16は,不揮発性のラッチ回路が有する素子の構成の一例を示す断面図である。図16は,不揮発性のラッチ回路が有する素子のうち,上部の酸化物半導体を用いたトランジスタ402の構成が図3とは異なる場合の一例である。すなわち図16は,上部の酸化物半導体を用いたトランジスタ402の構成をトップゲート型のトランジスタとした場合の一例である。それ以外の構成(下部のトランジスタの構成等)は図3と同様である。
【0220】
<不揮発性のラッチ回路が有する素子の構成>
図16は,下部に酸化物半導体以外の材料を用いたトランジスタ160を有し,上部に酸化物半導体を用いたトランジスタ402を有するものである。酸化物半導体以外の材料を用いたトランジスタ160は,ラッチ部が有する第1の素子(D1)412,第2の素子(D2)413を構成するトランジスタ,として用いることができる。酸化物半導体以外の材料を用いることにより,高速動作が可能となる。上記不揮発性のラッチ回路が有する他の素子についても,トランジスタ160と同様又は類似の構成とすることができる。
<<途中省略>>
【0225】
トランジスタ402は,絶縁層168上に設けられた酸化物半導体層140と,酸化物半導体層140上に設けられ,酸化物半導体層140と電気的に接続されているソース電極またはドレイン電極142a,ソース電極またはドレイン電極142bと,酸化物半導体層140,ソース電極またはドレイン電極142a,およびソース電極またはドレイン電極142bを覆うように設けられたゲート絶縁層166と,ゲート絶縁層166上の,酸化物半導体層140と重畳する領域に設けられたゲート電極178と,を有する(図16参照)。
<<途中省略>>
【0235】
<上部トランジスタの作製方法>
次に,図17または図18を用いて,層間絶縁層128上にトランジスタ402を作製する工程について説明する。なお,図17または図18は,層間絶縁層128上の各種電極や,トランジスタ402などの作製工程を示すものであるから,トランジスタ402の下部に存在するトランジスタ160等については省略している。
<<途中省略>>
【0261】
次いで,酸化物半導体層に,第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体層中の水(水酸基を含む)や水素などを除去することができる。第1の熱処理の温度は,300℃以上800℃以下,好ましくは400℃以上700℃以下,より好ましくは450℃以上700℃以下,より好ましくは550℃以上700℃以下とすることができる。
<<途中省略>>
【0269】
第1の熱処理の条件,または酸化物半導体層を構成する材料によっては,酸化物半導体層が結晶化し,微結晶または多結晶となる場合もある。例えば,結晶化率が90%以上,または80%以上の微結晶の酸化物半導体層となる場合もある。また,第1の熱処理の条件,または酸化物半導体層を構成する材料によっては,結晶成分を含まない非晶質の酸化物半導体層となる場合もある。
【0270】
また,非晶質の酸化物半導体(例えば,酸化物半導体層の表面)に微結晶(粒径1nm以上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる場合もある。このように,非晶質中に微結晶を混在させ,配列させることで,酸化物半導体層の電気的特性を変化させることも可能である。
<<途中省略>>
【0290】
このようにゲート絶縁層との界面特性を良好にするとともに,酸化物半導体の不純物,特に水素や水などを排除することで,ゲートバイアス・熱ストレス試験(BT試験:例えば,85℃,2×10^(6)V/cm,12時間など)に対してしきい値電圧(Vth)が変動しない,安定なトランジスタを得ることが可能である。」
イ 上記アの段落【0074】から,「ボトムゲート型のトランジスタ」が「層間絶縁層128上に設けられたゲート電極136dと,ゲート電極136d上に設けられたゲート絶縁層138と,ゲート絶縁層138上に設けられた酸化物半導体層140」を有すること,上記アの段落【0225】から,「トップゲート型のトランジスタ」が「酸化物半導体層140上に設けられ,酸化物半導体層140と電気的に接続されているソース電極またはドレイン電極142a,ソース電極またはドレイン電極142bと,酸化物半導体層140,ソース電極またはドレイン電極142a,およびソース電極またはドレイン電極142bを覆うように設けられたゲート絶縁層166と,ゲート絶縁層166上の,酸化物半導体層140と重畳する領域に設けられたゲート電極178と,を有する」ことから,「トランジスタ402が第1のゲート電極と第2のゲート電極を有し,第2のゲート電極は,チャネル形成領域を構成する酸化物半導体層を間にして第1のゲート電極と反対側に設けられ」る場合(上記アの段落【0055】)には,「チャネル形成領域を構成する酸化物半導体層」と,「第1のゲート電極と第2のゲート電極」のそれぞれの間にはゲート絶縁層を有することになることは明らかである。

(2)引用発明2
上記(1)の記載から,引用文献2には,次の発明(以下「引用発明2」という。)が記載されているものと認められる。
「トランジスタ402が第1のゲート電極と第2のゲート電極を有し,第2のゲート電極は,チャネル形成領域を構成する酸化物半導体層を間にして第1のゲート電極と反対側に設けられ,第2のゲート電極は,第1のゲート電極に電気的に接続されており,
トランジスタ402は,層間絶縁層128上に設けられたゲート電極136dと,ゲート電極136d上に設けられたゲート絶縁層138と,ゲート絶縁層138上に設けられた酸化物半導体層140と,酸化物半導体層140上に設けられ,酸化物半導体層140と電気的に接続されているソース電極またはドレイン電極142a,ソース電極またはドレイン電極142bと,を有し,
酸化物半導体層140,ソース電極またはドレイン電極142a,およびソース電極またはドレイン電極142bを覆うように設けられたゲート絶縁層166と,ゲート絶縁層166上の,酸化物半導体層140と重畳する領域に設けられたゲート電極178とをさらに有し,
第1の熱処理の条件,または酸化物半導体層の材料によっては,酸化物半導体層が結晶化し,微結晶または多結晶となる場合もあること,例えば,結晶化率が90%以上,または80%以上の微結晶の酸化物半導体層となる場合もあること,また,非晶質の酸化物半導体(例えば,酸化物半導体層の表面)に微結晶(粒径1nm以上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる場合もあり,
ゲート絶縁層との界面特性を良好にするとともに,酸化物半導体の不純物,特に水素や水などを排除することで,ゲートバイアス・熱ストレス試験(BT試験:例えば,85℃,2×10^(6)V/cm,12時間など)に対してしきい値電圧(Vth)が変動しない,安定なトランジスタを得ることが可能である,
トランジスタ402を有する半導体装置。」

3 引用文献3について
当審拒絶理由に引用された引用文献3(特開2013-77764号公報,平成25年4月25日出願公開)には,図面とともに次の事項が記載されている。
「【0082】
結晶性を有する酸化物半導体は,好ましくは,CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)とする。
【0083】
CAAC-OSは,完全な単結晶ではなく,完全な非晶質でもない。CAAC-OSは,非晶質相に数nmから数十nmの結晶部を有する結晶-非晶質混相構造の酸化物半導体である。なお,透過型電子顕微鏡(TEM:Transmission Electron Microscope)によるCAAC-OSに含まれる非晶質部と結晶部との境界は明確ではない。また,CAAC-OSには粒界(グレインバウンダリーともいう。)は確認できない。CAAC-OSが粒界を有さないため,粒界に起因する電子移動度の低下が起こりにくい。」

4 引用文献4について
当審拒絶理由に引用された引用文献4(原査定に引用された引用文献C)(特開2011-139051号公報,平成23年7月14日出願公開)には,図面とともに次の事項が記載されている。
「【0098】
また,トランジスタ114はシングルゲート構造のトランジスタを用いて説明したが,必要に応じて,チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
【0099】
次いで,絶縁膜113上に導電膜を形成した後,該導電膜をパターニングすることで,図3(A)に示すように,酸化物半導体膜108と重なる位置にバックゲート電極115を形成しても良い。バックゲート電極115は,ゲート電極101,或いはソース電極111及びドレイン電極112と同様の材料,構造を用いて形成することが可能である。
【0100】
バックゲート電極115の膜厚は,10nm?400nm,好ましくは100nm?200nmとする。本実施の形態では,チタン膜,アルミニウム膜,チタン膜が積層された構造を有する導電膜を形成する。そして,フォトリソグラフィ法によりレジストマスクを形成し,エッチングにより不要な部分を除去して,該導電膜を所望の形状に加工(パターニング)することで,バックゲート電極115を形成する。
【0101】
次いで,図3(B)に示すように,バックゲート電極115を覆うように絶縁膜116を形成する。絶縁膜116は,雰囲気中の水分,水素,酸素などがトランジスタ114の特性に影響を与えるのを防ぐことができる,バリア性の高い材料を用いるのが望ましい。例えば,バリア性の高い絶縁膜として,窒化珪素膜,窒化酸化珪素膜,窒化アルミニウム膜,または窒化酸化アルミニウム膜などを,プラズマCVD法又はスパッタリング法等により単層で又は積層させて形成することができる。バリア性の効果を得るには,絶縁膜116は,例えば厚さ15nm?400nmの膜厚で形成することが好ましい。
【0102】
本実施の形態では,プラズマCVD法により300nmの絶縁膜を形成する。成膜条件は,シランガスの流量4sccmとし,亜酸化窒素の流量800sccmとし,基板温度400℃とする。
【0103】
図3(C)に,図3(B)に示す半導体装置の上面図を示す。図3(B)は,図3(C)の破線A1-A2における断面図に相当する。
【0104】
なお,図3(B)では,バックゲート電極115が酸化物半導体膜108全体を覆っている場合を例示しているが,本発明はこの構成に限定されない。バックゲート電極115は,酸化物半導体膜108が有するチャネル形成領域の一部と少なくとも重なっていれば良い。
【0105】
バックゲート電極115は,電気的に絶縁しているフローティングの状態であっても良いし,電位が与えられる状態であっても良い。後者の場合,バックゲート電極115には,ゲート電極101と同じ高さの電位が与えられていても良いし,グラウンドなどの固定電位が与えられていても良い。バックゲート電極115に与える電位の高さを制御することで,トランジスタ114の閾値電圧を制御することができる。」

5 引用文献Aについて
(1)引用文献Aの記載
原査定に引用された引用文献A(特開2013-35740号公報,平成25年2月21日出願公開)には,図面とともに次の事項が記載されている。
「【技術分野】
【0001】
トランジスタなどの半導体素子を含む回路を有する半導体装置およびその作製方法に関する。例えば,電源回路に搭載されるパワーデバイス,メモリ,サイリスタ,コンバータ,イメージセンサなどを含む半導体集積回路,液晶表示パネルに代表される電気光学装置,発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。また,半導体装置に用いられる酸化物に関する。」
「【発明が解決しようとする課題】
【0006】
本発明の一態様は,トランジスタ,ダイオード等の半導体用途に好適な材料を提供することを課題の一とする。
<<途中省略>>
【0011】
また,酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し,信頼性の高い半導体装置を作製することを課題の一とする。」
「【発明の効果】
【0021】
本発明の一態様により,優れた電気特性を有する半導体装置を作製することができる。」
「【0029】
(実施の形態1)
本実施の形態では,c軸配向し,かつab面,表面または界面の方向から見て三角形状または六角形状の原子配列を有し,c軸においては,金属原子が層状または金属原子と酸素原子とが層状に配列しており,ab面(あるいは表面または界面)においては,a軸またはb軸の向きが異なる(c軸を中心に回転した)結晶(CAAC:C Axis Aligned Crystalともいう。)を含む酸化物膜の形成方法について説明する。
【0030】
CAACを含む酸化物とは,広義に,非単結晶であって,そのab面に垂直な方向から見て,三角形,六角形,正三角形,または正六角形の原子配列を有し,かつ,c軸方向に垂直な方向から見て,金属原子が層状,または,金属原子と酸素原子が層状に配列した相を含む材料をいう。また,CAACを含む酸化物膜はグレインバウンダリーを有しうる新構造の膜であり,ab面に対しては必ずしも配列していない。
【0031】
CAACは単結晶ではない。また,CAACを含む酸化物膜は非晶質のみから形成されているものでもない。また,CAACを含む酸化物膜は結晶化した部分(結晶部分)を含むが,1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。」
「【0057】
(実施の形態2)
本実施の形態では,実施の形態1で示したCAACを含む酸化物膜を用いた,トランジスタの一例について図2を用いて説明する。
【0058】
図2(A)はトランジスタの上面図である。図2(A)に示した一点鎖線A-Bおよび一点鎖線C-Dは,それぞれ図2(B)に示すA-B断面および図2(C)に示すC-D断面に対応する。
【0059】
ここでは,図2(B)に示すA-B断面について詳細に説明する。
【0060】
A-B断面は,基板100と,基板100上のゲート電極104と,基板100およびゲート電極104を覆うゲート絶縁膜112と,ゲート絶縁膜112を介してゲート電極104上にある半導体膜106と,半導体膜106上にあり半導体膜106と一部が接する一対の電極116と,ゲート絶縁膜112,半導体膜106および一対の電極116を覆う層間絶縁膜118と,を有するトランジスタの断面である。
<<途中省略>>
【0066】
半導体膜106は,シリコン膜,ゲルマニウム膜,シリコンゲルマニウム膜,炭化シリコン膜もしくは窒化ガリウム膜,または実施の形態1で示したCAACを含む酸化物膜からなる半導体膜(酸化物半導体膜)を用いればよい。酸化物半導体膜は,成膜が容易で,かつレーザービーム処理等行わなくても高い電界効果移動度を有するため,半導体膜106に用いる材料として好ましい。また,酸化物半導体膜と該酸化物半導体膜と接するゲート絶縁膜との界面の界面準位の少ないトランジスタを得ることができる。」
「【実施例3】
【0169】
600mm×720mmのガラス基板上に,CAACを含むIn-Ga-Zn-O系の酸化物膜(膜厚35nm)を用いてトランジスタを作製し,その初期特性を図21に示す。作製したトランジスタのチャネル長Lは3μm,チャネル幅Wは50μmであり,図2に示した構造のボトムゲート型トランジスタである。また,トランジスタのゲート絶縁膜の膜厚は100nmである。
【0170】
図21は基板内の20ポイントを測定したVg-Id曲線データ(Vd=1V,Vd=10V)であるが,ほぼ同じ値がプロットされて重なっているため,この結果からCAACを含むIn-Ga-Zn-O系の酸化物膜を用いたトランジスタは良好な均一性を有している。図21中の上側のVg-Id曲線がVd=10Vの時の値であり,図21中の下側のVg-Id曲線がVd=1Vの時の値である。
【0171】
なお,これらのトランジスタのしきい値電圧Vthの平均値は,1.34V,電界効果移動度の平均値は,10.7cm^(2)/Vsであった。なお,このしきい値電圧Vthは,Vdを10Vとして測定したVg-Id曲線のIdを,その平方根で表した曲線(以下,√Id曲線ともいう)を用いて算出した値である。
【0172】
また,トランジスタの信頼性を評価するため,新たにCAACを含むIn-Ga-Zn-O系の酸化物膜(膜厚35nm)を用いて5インチ基板上に複数のトランジスタを作製し,それらのトランジスタに対してBT試験を行った。作製したトランジスタのチャネル長Lは6μm,チャネル幅Wは50μmであり,図2に示した構造のボトムゲート型トランジスタである。また,トランジスタのゲート絶縁膜の膜厚は100nmである。
【0173】
BT試験は加速試験の一種であり,長期間の使用によって起こるトランジスタの特性変化を,短時間で評価することができる。特に,BT試験前後におけるトランジスタのしきい値電圧Vthの変化量は,信頼性を調べるための重要な指標となる。BT試験前後において,しきい値電圧Vthの変化量(ΔVth)が少ないほど,信頼性が高いトランジスタであるといえる。
【0174】
具体的には,トランジスタが形成されている基板の温度(基板温度)を一定に維持し,トランジスタのソースおよびドレインを同電位とし,ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は,試験目的に応じて適宜設定すればよい。また,ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を+BT試験といい,ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を-BT試験という。
【0175】
BT試験の試験強度は,基板温度,ゲート絶縁膜に加えられる電界強度,電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は,ゲートと,ソースおよびドレインの電位差をゲート絶縁膜の厚さで除して決定される。例えば,厚さが100nmのゲート絶縁膜に印加する電界強度を2MV/cmとしたい場合は,電位差を20Vとすればよい。
【0176】
なお,電圧とは2点間における電位差のことをいい,電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。ただし,一般的に,ある一点における電位と基準となる電位(例えば接地電位)との電位差のことを,単に電位もしくは電圧と呼び,電位と電圧が同義語として用いられることが多い。このため,本明細書では特に指定する場合を除き,電位を電圧と読み替えてもよいし,電圧を電位と読み替えてもよいこととする。
【0177】
BT試験は,基板温度を80℃,ゲート絶縁膜に印加する電界強度を3MV/cm,印加時間(ストレス時間とも呼ぶ。)を100秒,200秒,500秒,1000秒,1500秒,2000秒とし,+BT試験および-BT試験を行った。
【0178】
2000秒後の+BT試験の結果を図22(A)に示し,2000秒後の-BT試験の結果を図22(B)に示す。
【0179】
図22(A)においては,初期特性に比べて+BT試験後のしきい値電圧Vthがプラス方向に0.63V変化しており,図22(B)において,初期特性に比べて-BT試験後のしきい値電圧Vthがプラス方向に0.02V変化している。どちらのBT試験においても,しきい値電圧Vthの変化量ΔVthは1V以下であり,CAACを含むIn-Ga-Zn-O系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認できた。
【0180】
なお,BT試験に際しては,まだ一度もBT試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば,一度+BT試験を行ったトランジスタを用いて-BT試験を行うと,先に行った+BT試験の影響により,-BT試験結果を正しく評価することができない。また,一度+BT試験を行ったトランジスタを用いて,再度+BT試験を行った場合等も同様である。ただし,これらの影響を踏まえて,あえてBT試験を繰り返す場合はこの限りではない。
【0181】
また,LED光源(照度10000ルクスの白色光)を用い,光を照射しながら行った+BT試験の結果(光正バイアス劣化ともいう。)を図23(A),LED光源を用い,光を照射しながら行った-BT試験の結果(光負バイアス劣化ともいう。)を図23(B)に示す。図23(A)においては,初期特性に比べて+BT試験後のしきい値電圧Vthがプラス方向に0.27V変化しており,図23(B)において,初期特性に比べて-BT試験後のしきい値電圧Vthがマイナス方向に0.23V変化している。光照射時のどちらのBT試験においても,しきい値電圧Vthの変化量ΔVthは1V以下であり,CAACを含むIn-Ga-Zn-O系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認できた。
【0182】
また,図24に各種ストレス条件におけるしきい値電圧Vthの変化量ΔVthの時間依存性を示す。縦軸は,しきい値電圧Vthの変化量ΔVthをリニアスケールで示しており,横軸はストレス時間をログスケールで示している。」

(2)引用発明A
上記(1)の記載から,引用文献Aには,次の発明(以下「引用発明A」という。)が記載されているものと認められる。
「基板100と,基板100上のゲート電極104と,基板100およびゲート電極104を覆うゲート絶縁膜112と,ゲート絶縁膜112を介してゲート電極104上にある半導体膜106と,半導体膜106上にあり半導体膜106と一部が接する一対の電極116と,ゲート絶縁膜112,半導体膜106および一対の電極116を覆う層間絶縁膜118と,を有するトランジスタ,を有する半導体装置であって,
半導体膜106は,CAACを含む酸化物膜からなる半導体膜(酸化物半導体膜)を用いればよいこと,
ここで,CAACは単結晶ではなく,また,CAACを含む酸化物膜は非晶質のみから形成されているものでもなく,また,CAACを含む酸化物膜は結晶化した部分(結晶部分)を含むが,1つの結晶部分と他の結晶部分の境界を明確に判別できないこともあること,
トランジスタの信頼性を評価するため,新たにCAACを含むIn-Ga-Zn-O系の酸化物膜(膜厚35nm)を用いて5インチ基板上に複数のトランジスタを作製し,それらのトランジスタに対してBT試験を行った,作製したトランジスタのチャネル長Lは6μm,チャネル幅Wは50μmであり,ボトムゲート型トランジスタであり,また,トランジスタのゲート絶縁膜の膜厚は100nmであること,
ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を+BT試験といい,BT試験は,基板温度を80℃,ゲート絶縁膜に印加する電界強度を3MV/cm,印加時間(ストレス時間とも呼ぶ。)を100秒,200秒,500秒,1000秒,1500秒,2000秒とし,+BT試験を行ったこと,
ここでBT試験の試験強度は,基板温度,ゲート絶縁膜に加えられる電界強度,電界印加時間により決定することができ,ゲート絶縁膜に加えられる電界強度は,ゲートと,ソースおよびドレインの電位差をゲート絶縁膜の厚さで除して決定され,例えば,厚さが100nmのゲート絶縁膜に印加する電界強度を2MV/cmとしたい場合は,電位差を20Vとすればよいこと,
を特徴とするトランジスタを有する半導体装置。」

第6 対比・判断
1 引用文献1を主引例とした場合の検討
(1)対比
本願発明(上記第4)と,引用発明1(上記第5の1(2))とを対比すると,以下のとおりとなる。
ア 引用発明1の「絶縁表面」,「ゲート電極401」,「酸化物半導体膜403」,「第1の金属酸化物膜402および第2の金属酸化物膜404でなるゲート絶縁膜」,「ソース電極405aとドレイン電極405b」,「第3の金属酸化物膜407と第4の金属酸化物膜409」,「導電層410」,「トランジスタ330」はそれぞれ,本願発明の「絶縁表面」,「第1のゲート電極」,「酸化物半導体膜」,「第1のゲート絶縁膜」,「一対の電極」,「第2のゲート絶縁膜」,「第2のゲート電極」,「トランジスタ」に相当する。
イ 引用発明1の「トランジスタ330」は「チャネル幅方向において,ゲート電極401と第2のゲート電極として機能する導電層410の側面はそれぞれ,酸化物半導体膜403の側面よりも外側に位置している」ので,本願発明の「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し」という構成要件を充たす。
ウ 引用発明1の「半導体装置」は,下記カの相違点を除き,本願発明の「半導体装置」に相当する。
エ したがって,本願発明と,引用発明とは,下記オの点で一致し,下記カの点で相違する。
オ 一致点
「 絶縁表面上の第1のゲート電極と,
前記第1のゲート電極と重なる酸化物半導体膜と,
前記第1のゲート電極及び前記酸化物半導体膜の間の第1のゲート絶縁膜と,
前記酸化物半導体膜に接する一対の電極と,
前記第1のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第2のゲート絶縁膜と,
前記第2のゲート絶縁膜を介して,前記酸化物半導体膜と重なる第2のゲート電極と,
を有するトランジスタを有し,
前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置する,
ことを特徴とする半導体装置。」
カ 相違点
(ア)相違点1
本願発明においては,「前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し」ているのに対して,引用発明1においては,外側に位置していない点。
(イ)相違点2
本願発明においては,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」るのに対して,引用発明1においては,第2のゲート電極は,電位がゲート電極401(第1のゲート電極)と同じでもよく,かつ,BT試験前後におけるトランジスタ330のしきい値電圧の変化量をより低減することができるものの,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したとき」のBT試験を行っておらず,そのBT試験の結果,どのような数値結果であるのかが不明な点。
(ウ)相違点3
本願発明においては,「前記酸化物半導体膜は,電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される第1の領域を有し,前記第1の領域は,ナノ結晶を有する」と特定されているのに対して,引用発明1においては,酸化物半導体膜403は高純度化し,電気的にi型(真性)化されたものではあるが,「電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される第1の領域を有し,前記第1の領域は,ナノ結晶を有する」のか否かが不明な点。

(2)判断
上記カの相違点について,判断する。
ア 相違点1について
事案に鑑み,上記カ(ア)の相違点1について検討を行う。
(ア)引用発明1は,「トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」する構成を具備するものの,本願発明の「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」するという技術的構成に相当する構成は,引用文献1には記載されていない。
(イ)してみれば,トランジスタのチャネル幅方向のみならずチャネル長方向においても,第1,2のゲート電極の側面がそれぞれ,酸化物半導体膜の側面よりも外側方向に位置付けるという技術的事項を,引用文献1の記載からは直ちに想起することはできず,また,そのようにするための動機付けも認められない。
(ウ)さらに,上記「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」するという技術的構成については,引用文献2ないし4,Aの記載(上記第5の2ないし5)を検討しても,記載も示唆もされておらず,上記技術的的構成が周知な設計変更とも認められない。
(エ)そして,本願発明は,上記相違点1に係る構成を有し,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」することで,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」ることを実現するものであり,「本発明の一態様の試料7は,対数で表したストレス時間に対する,対数で表したしきい値電圧の変動量の累乗近似線と,しきい値電圧の変動量が0Vの直線とがなす角度が30°以下であり,ストレス時間が0.1時間のときのしきい値電圧の変動量が0.2V未満である。このような関係を用いた半導体装置は,しきい値電圧の変動量が小さい。本発明の一態様の試料7は,酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで,トランジスタ特性の変動量を低減できることが分かった。」(本願明細書,段落【0503】)という格別な効果を奏する。
(オ)そうすると,引用発明1において,本願発明のように「前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」すると特定し,相違点1の構成とすることは,当業者が容易になし得たこととはいえない。
イ したがって,本願発明は,他の相違点について検討をするまでもなく,引用発明1および引用文献2ないし4,Aに記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

2 引用文献2を主引例とした場合の検討
(1)対比
本願発明(上記第4)と,引用発明2(上記第5の2(2))とを対比すると,以下のとおりとなる。
ア 引用発明2の「層間絶縁層128」,「ゲート電極136d」,「酸化物半導体層140」,「ゲート絶縁層138」,「ソース電極またはドレイン電極142aとソース電極またはドレイン電極142b」,「ゲート絶縁層166」,「ゲート電極178」,「トランジスタ402」はそれぞれ,本願発明の「絶縁表面」,「第1のゲート電極」,「酸化物半導体膜」,「第1のゲート絶縁膜」,「一対の電極」,「第2のゲート絶縁膜」,「第2のゲート電極」,「トランジスタ」に相当する。
イ 引用発明2の「半導体装置」は,下記オの相違点を除き,本願発明の「半導体装置」に相当する。
ウ したがって,本願発明と,引用発明2とは,下記エの点で一致し,下記オの点で相違する。
エ 一致点
「 絶縁表面上の第1のゲート電極と,
前記第1のゲート電極と重なる酸化物半導体膜と,
前記第1のゲート電極及び前記酸化物半導体膜の間の第1のゲート絶縁膜と,
前記酸化物半導体膜に接する一対の電極と,
前記第1のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第2のゲート絶縁膜と,
前記第2のゲート絶縁膜を介して,前記酸化物半導体膜と重なる第2のゲート電極と,
を有するトランジスタを有する,
ことを特徴とする半導体装置。」
オ 相違点
(ア)相違点4
本願発明においては,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し」ているのに対して,引用発明2においては,第1のゲート電極と第2のゲート電極を有し,第2のゲート電極は,チャネル形成領域を構成する酸化物半導体層を間にして第1のゲート電極と反対側に設けられているものの,チャネル幅方向およびチャネル長方向において,第1,2のゲート電極および酸化物半導体層の側面の位置関係がどのようになっているのかが不明な点。
(イ)相違点5
本願発明においては,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」ると特定されているのに対して,引用発明2においては,ゲート絶縁層との界面特性を良好にするとともに,酸化物半導体の不純物,特に水素や水などを排除することで,ゲートバイアス・熱ストレス試験(BT試験:例えば,85℃,2×10^(6)V/cm,12時間など)に対してしきい値電圧(Vth)が変動しない,安定なトランジスタを得ることが可能とされているものの,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに」どのようなプラスBT試験の結果となるのが不明な点。
(ウ)相違点6
本願発明においては,「前記酸化物半導体膜は,電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される第1の領域を有し,前記第1の領域は,ナノ結晶を有する」のに対して,引用発明2においては,非晶質の酸化物半導体(例えば,酸化物半導体層の表面)に微結晶(粒径1nm以上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる場合もあり「酸化物半導体膜は」「ナノ結晶を有する」ものではあるが,「電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される」のか否かが不明な点。

(2)判断
上記オの相違点について,判断する。
ア 相違点4について
事案に鑑み,上記オ(ア)の相違点4について検討を行う。
(ア)引用発明2は,第1のゲート電極と第2のゲート電極を有し,第2のゲート電極は,チャネル形成領域を構成する酸化物半導体層を間にして第1のゲート電極と反対側に設けられているものの,チャネル幅方向およびチャネル長方向において,第1,2のゲート電極および酸化物半導体層の側面の位置関係がどのようになっているのか特定されておらず,本願発明の「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」するという技術的構成に相当する構成は,引用文献2には記載されていない。
(イ)してみれば,トランジスタのチャネル幅方向およびチャネル長方向において,第1,2のゲート電極の側面がそれぞれ,酸化物半導体膜の側面よりも外側方向に位置付けるという技術的事項は,引用文献2には記載されておらず,また,そのようにするための動機付けも認められない。
(ウ)さらに,上記「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」するという技術的構成については,引用文献1,3,4,Aの記載(上記第5の1,3ないし5)を検討しても,記載も示唆もされておらず,上記技術的的構成が周知な設計変更とも認められない。
(エ)そして,本願発明は,上記相違点4に係る構成を有し,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」することで,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」ることを実現するものであり,「本発明の一態様の試料7は,対数で表したストレス時間に対する,対数で表したしきい値電圧の変動量の累乗近似線と,しきい値電圧の変動量が0Vの直線とがなす角度が30°以下であり,ストレス時間が0.1時間のときのしきい値電圧の変動量が0.2V未満である。このような関係を用いた半導体装置は,しきい値電圧の変動量が小さい。本発明の一態様の試料7は,酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで,トランジスタ特性の変動量を低減できることが分かった。」(本願明細書,段落【0503】)という格別な効果を奏する。
(オ)そうすると,引用発明2において,本願発明のように「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」すると特定し,相違点4の構成とすることは,当業者が容易になし得たこととはいえない。
イ したがって,本願発明は,他の相違点について検討をするまでもなく,引用発明2および引用文献1,3,4,Aに記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

3 引用文献Aを主引例とした場合の検討
(1)対比
本願発明(上記第4)と,引用発明A(上記第5の5(2))とを対比すると,以下のとおりとなる。
ア 引用発明Aの「基板100」,「ゲート電極104」,「CAACを含む酸化物膜からなる半導体膜106」,「ゲート絶縁膜112」,「一対の電極116」,「層間絶縁膜118」,「トランジスタ」はそれぞれ,本願発明の「絶縁表面」,「第1のゲート電極」,「酸化物半導体膜」,「第1のゲート絶縁膜」,「一対の電極」,「第2のゲート絶縁膜」,「トランジスタ」に相当する。
イ 引用発明Aの「半導体装置」は,下記オの相違点を除き,本願発明の「半導体装置」に相当する。
ウ したがって,本願発明と,引用発明Aとは,下記エの点で一致し,下記オの点で相違する。
エ 一致点
「 絶縁表面上の第1のゲート電極と,
前記第1のゲート電極と重なる酸化物半導体膜と,
前記第1のゲート電極及び前記酸化物半導体膜の間の第1のゲート絶縁膜と,
前記酸化物半導体膜に接する一対の電極と,
前記第1のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第2のゲート絶縁膜と,
を有するトランジスタを有する,
ことを特徴とする半導体装置。」
オ 相違点
(ア)相違点7
本願発明においては,「トランジスタ」は「前記第2のゲート絶縁膜を介して,前記酸化物半導体膜と重なる第2のゲート電極」を有し,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し」ているのに対して,引用発明Aにおいては,デュアルゲート型のトランジスタではなく,層間絶縁膜118上にゲート電極を有してはいない点。
(イ)相違点8
本願発明においては,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」ると特定されているのに対して,引用発明Aにおいては,第1のゲート電極及び前記第2のゲート電極を有するデュアルゲート型トランジスタではないので,上記のような場合にどの程度のしきい値電圧の変動量であるのかが不明な点。
(ウ)相違点9
本願発明においては,「前記酸化物半導体膜は,電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される第1の領域を有し,前記第1の領域は,ナノ結晶を有する」のに対して,引用発明Aにおいては,CAACを含む酸化物膜からなる半導体膜ではあるが,「電子線のプローブ径を1nmに収束させたナノビーム電子線回折における回折パターンにおいて,円周状に配置された複数のスポットが観察される」のか否かが不明な点。

(2)判断
上記オの相違点について,判断する。
ア 相違点7について
事案に鑑み,上記オ(ア)の相違点7について検討を行う。
(ア)引用発明Aは,第2のゲート電極を有さず,チャネル幅方向およびチャネル長方向において,第1,2のゲート電極および酸化物半導体層の側面の位置関係がどのようになっているのかをそもそも観念できず,本願発明の「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」するという技術的構成に相当する構成は,引用文献Aには記載されていない。
(イ)してみれば,トランジスタのチャネル幅方向およびチャネル長方向において,第1,2のゲート電極の側面がそれぞれ,酸化物半導体膜の側面よりも外側方向に位置付けるという技術的事項は引用文献Aには記載されておらず,また,そのようにするための動機付けも認められない。
(ウ)さらに,上記「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」するという技術的構成については,引用文献1ないし4の記載(上記第5の1ないし4)を検討しても,記載も示唆もされておらず,上記技術的的構成が周知な設計変更とも認められない。
(エ)そして,本願発明は,上記相違点7に係る構成を有し,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」することで,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」ることを実現するものであり,「本発明の一態様の試料7は,対数で表したストレス時間に対する,対数で表したしきい値電圧の変動量の累乗近似線と,しきい値電圧の変動量が0Vの直線とがなす角度が30°以下であり,ストレス時間が0.1時間のときのしきい値電圧の変動量が0.2V未満である。このような関係を用いた半導体装置は,しきい値電圧の変動量が小さい。本発明の一態様の試料7は,酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで,トランジスタ特性の変動量を低減できることが分かった。」(本願明細書,段落【0503】)という格別な効果を奏する。
(オ)そうすると,引用発明Aにおいて,本願発明のように「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」すると特定し,相違点7の構成とすることは,当業者が容易になし得たこととはいえない。
イ したがって,本願発明は,他の相違点について検討をするまでもなく,引用発明Aおよび引用文献1ないし4に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

第7 当審拒絶理由について
1 特許法第36条第6項第1号(サポート要件)について
当審では,当審拒絶理由においてこの出願は,請求項1に係る特許請求の範囲の記載が,特許法第36条第6項第1号に規定する要件を満たしていない旨の拒絶の理由を通知しているが,本件補正により,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」すると補正されたことで,拒絶理由にて指摘した本願発明の課題解決のために必要な前提条件が追加された結果,この拒絶の理由は解消した。
2 特許法第36条第4項第1号(実施可能要件)について
この出願は,発明の詳細な説明の記載が,特許法第36条第4項第1号に規定する要件を満たしていない旨の拒絶の理由を通知しているが,本件補正により,「前記トランジスタのチャネル幅方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置し,前記トランジスタのチャネル長方向において,前記第1のゲート電極及び前記第2のゲート電極の側面はそれぞれ,前記酸化物半導体膜の側面より外側に位置」することが追加された結果,「基板温度を60℃とし,暗室下において前記第1のゲート電極及び前記第2のゲート電極に+30Vを印加し,時間x(時間)に対するしきい値電圧(V)の変化量y(ΔV)の近似曲線を,式(1)で表したときに,bの値が1/√3未満であり,且つ前記第1のゲート電極及び前記第2のゲート電極に負荷を与える時間が0.1時間のときのしきい値電圧の変動量が0.2V未満であ」ることが独立した構成要件ではないものとなり,この拒絶の理由は解消した。
3 特許法第29条第1項第3号(新規性)について
本願請求項1に係る発明は,上記引用文献1に記載された発明であるから,特許を受けることができない旨の拒絶の理由を通知しているが,上記第6にて検討したとおり,本願請求項1に係る発明は引用文献1に記載された発明であったとは認められない。
4 特許法第29条第2項(進歩性)について
本願請求項1に係る発明は,上記引用文献1に記載された発明に基づいて,または,引用文献1ないし3に基づいて,または,引用文献2,1,4に記載された発明に基づいて,当業者が容易に発明をすることができたものである旨の拒絶の理由を通知しているが,上記第6にて検討したとおり,本願請求項1に係る発明は当業者が容易に発明をすることができたものであったとは認められない。

第8 原査定についての判断
原査定は,本願請求項1に係る発明は,上記引用文献AないしCに記載された発明に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら,本件補正後の請求項1は,上記第6にて検討したように,引用文献Aに記載された発明および引用文献B(引用文献1),引用文献C(引用文献4)に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえないものであるので,本願発明は,上記引用文献AないしCに記載された発明に基づいて,当業者が容易に発明をすることができたものであったとは認められない。
したがって,原査定を維持することはできない。

第9 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2019-10-11 
出願番号 特願2014-99421(P2014-99421)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
P 1 8・ 113- WY (H01L)
P 1 8・ 536- WY (H01L)
最終処分 成立  
前審関与審査官 綿引 隆  
特許庁審判長 加藤 浩一
特許庁審判官 鈴木 和樹
辻本 泰隆
発明の名称 半導体装置  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ