拒絶査定不服の審決｜不服2017-6598 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服 2項進歩性特許、登録しない(前置又は当審拒絶理由) H04N
管理番号	1355779
審判番号	不服2017-6598
総通号数	239
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2019-11-29
種別	拒絶査定不服の審決
審判請求日	2017-05-09
確定日	2019-10-08
事件の表示	特願2014-553501「マルチスレッドテクスチャ復号」拒絶査定不服審判事件〔平成25年 7月25日国際公開、WO2013/110018、平成27年 3月19日国内公表、特表2015-508620〕について、次のとおり審決する。
結論	本件審判の請求は、成り立たない。
理由	第1 手続の経緯本願は、2013年(平成25年)1月20日(パリ条約による優先権主張外国庁受理2012年1月20日米国)を国際出願日とする出願であって、その手続の経緯は以下のとおりである。平成27年12月21日 :手続補正書の提出平成28年10月21日付け:拒絶理由通知書平成29年 1月13日 :意見書、手続補正書の提出同年 2月15日付け:拒絶査定同年 5月 9日 :審判請求書の提出平成30年 3月30日付け:拒絶理由通知書(当審) 同年 6月 1日 :意見書、手続補正書の提出第2 本願発明本願の請求項1に係る発明(以下、「本願発明」という。)は、平成30年6月1日付けの手続補正により補正された特許請求の範囲の請求項1に記載された事項により特定される、次のとおりのものである。なお、本願発明の各構成の符号は、説明のために当審において付与したものであり、以下、構成A?構成C4と称する。 (本願発明) (A)マルチスレッドプロセッサにおけるテクスチャ復号のための方法であって、 (B)VP8フレームの第1のマクロブロックを第1のハードウェアスレッドに、前記VP8フレームの第2のマクロブロックを第2のハードウェアスレッドに割り当てるステップであって、前記第1のマクロブロックおよび前記第2のマクロブロックは、復号される依存する近隣のマクロブロックである、ステップと、 (C)前記第1および第2のハードウェアスレッドによって、前記VP8フレームの前記第1および第2のマクロブロックをそれぞれ復号するステップであって、 (C1)各ハードウェアスレッドにおいて1つのマクロブロックを再構築するステップと、 (C2)行バッファと列バッファのうちの少なくとも一方の中に再構築されたマクロブロックのピクセルを記憶するステップと、 (C3)前記記憶するステップの直後に、前記再構築されたマクロブロックをループフィルタ処理するステップとを含み、 (C4)各ハードウェアスレッドが一度に少なくとも1つのマクロブロックを処理する、復号するステップと (A)を含む、方法。第3 当審の拒絶の理由平成30年3月30日付けで当審が通知した拒絶の理由は、概略、以下のとおりである。この出願の請求項1?15に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。記 1.特表2009-525001号公報 2.米国特許出願公開第2010/0061455号明細書第4 引用文献の記載及び引用発明 1 引用文献1 (1)引用文献1の記載事項当審の拒絶の理由に引用された引用文献1である特表2009-525001号公報には、ビデオ復号化に関して、図面とともに以下の事項が記載されている。なお、下線は強調のために当審で付したものである。ア「【0001】 [分野] ここに開示されている実施形態は、ビデオ復号化に関するものである。 (略) 【0007】この方法を実行することにより、部分の復号化は、複数の部分(multiple portions)が同時に復号化されるように開始される。このような部分の各々は、異なるワークエンティティ(work entity)上で復号化されることができ、それ故一度に1つの部分しか復号化されることができない復号化方法に比べ、フレーム全体の復号化のレート(rate)を高めることができる。再構成されたプリデセサマクロブロック(reconstructed predecessor macroblock)の非ブロック化フィルタリング(deblock filtering)は、他の従属部分(dependent portions)のイントラ復号化において必要な情報(再構成されているが、プレフィルタ処理された情報(reconstructed but prefiltered information))を破壊できるので、プレフィルタ処理されたプリデセサ情報は、従属部分のイントラ復号化の間に引き続いて使用するためにバッファの中に記憶され、それによって、複数の部分の同時復号化を容易にしている。【0008】一実施形態において、符号化されたビデオ信号の量(the amount of encoded video)が、ネットワークアブストラクションレイヤ(Network Abstract Layer)(NAL)ユニットビットストリーム(unit bit stream)として、携帯電話上で受信される。携帯電話内の、ベースバンドプロセッサ集積回路における1組の並列デジタル信号プロセッサは、ビットストリームを、リアルタイムで復号化する。それ故、ベースバンドプロセッサ集積回路は、機能的に、ビデオCODEC(enCｏdeｒ/DECｏdeｒ)を有している。この方法が、同時に復号化されることができる部分を識別した後、これら識別された部分は、種々の並列デジタル信号プロセッサにより並行して復号化される。複数のデジタル信号プロセッサへ仕事負荷(workload)を分散すること(distributing)によって、より高い解像度のビデオのフレームが、ベースバンドプロセッサ集積回路内のデジタル信号プロセッサの最大プロセッサクロックレートを高める必要もなく、適切な高フレームレートで描画される(rendered)ことができる。結果として得られたビデオの高解像度フレームは、ベースバンドプロセッサ集積回路から出力され、見るために携帯電話のディスプレイ上に描画される。一例においては、カラーVGAフレーム(640ｘ480ピクセル)のH.264ビデオストリームが、携帯電話上で受信され、1組の並列デジタル信号プロセッサを使用することにより、毎秒30フレームのフレームレートでリアルタイムにおいて復号化され、ここでは、デジタル信号プロセッサの各々は、100メガヘルツの最大クロックレートを有する。」イ「【0010】 [詳細な説明] 図1は、移動通信装置1のブロック図である。この例における移動通信装置1は、無線周波数集積回路(RFIC)2、ベースバンドプロセッサ集積回路(BPIC)3、およびディスプレイ4を含む携帯電話、を備えている。RFIC2は、アンテナ5からRF携帯電話信号を受信し、同信号を処理してデジタル形式に変換し、結果として得られたデジタル情報をBPIC3へ伝えるための、アナログ回路を含んでいる。RFIC2はまた、BPIC3からのデジタル情報を受取り、デジタル情報を処理しアナログ形式に変換し、その情報をRF信号としてアンテナ5から送信するための回路も、備えている。携帯電話通信をサポートすることに加え、BPIC3はまた、種々のアプリケーションレイヤーのプログラムを走らせるためのハードウェアプラットフォームとしても機能している。本例におけるそのようなアプリケーションの一つは、ビデオ復号化アプリケーションである。BPIC3は、ビデオCODEC(enCｏdeｒ/DECｏdeｒ)機能を含んでいる。H.264形式のビデオ情報のストリームは、衛星から送信される。ビデオRF信号は、RFIC2によって受信され、H.264ネットワークアブストラクションレイヤ(NAL)ユニットのビットストリーム6の形式でBPIC3へ伝えられる。ビットストリーム6は、区分けされ(sectioned up)、プロトコルに従ってBPICへ伝えられる。BPIC3のARMプロセッサ部7は、プロトコルに従ってビットストリーム6を再組立て(reassembles)し、ビットストリーム6をNALユニット9の形式でメモリ8へ収納する。」ウ「」エ「【0011】図2は、ビデオ情報のビットストリーム6の簡略図である。ここに示される簡略化した例においては、ビットストリーム6は、20個のマクロブロック情報部分のシーケンスを含む。図2において、これらのマクロブロック情報部分は、0から19までの番号がラベル表示れている。各部分は、3つのサブ部分を含み、ここでは、「符号化されたマクロブロック情報部分(encoded macroblock information portions)」(EMIPｓ)、と称される。例えば、ビットストリーム7のマクロブロック情報部分MB0ついて考えてみよう。この部分MB0は、マクロブロックMBOのY輝度情報をどのように再構成するかを示す第1のEMIP10と、マクロブロックMB0のCｒクロマ情報をどのように再構成するかを示す第2のEMIP11と、マクロブロックMB0のCbクロマ情報をどのように再構成するかを示す第3のEMIP12とを、含んでいる。この特定の例におけるマクロブロックは、ピクセル情報の16ｘ16ブロックである。」オ「【0017】ベースバンドプロセッサ集積回路3のデジタル信号プロセッサ(DSP)部16は、量子化係数(X)を取り出し、H.264規格に従いそれらの係数の再スケーリングを行う(rescales)。この再スケーリングは、フレームのH.264符号化の間に行われたスケーリング(scaling)をリバースする(reverses)。この再スケーリングは、図4のブロック17によって示されている。(DSP部16およびARMプロセッサ部7の両方は、、メモリ8から読み取ることができ、また、メモリ8に書き込みができる。メモリ8は、プロセッサ読取り可能な媒体(processor-readable medium)である。ARMプロセッサ部7およびDSP部16の両方は、別々のセットの命令を実行し、それらのセットの命令は、他のプロセッサ読取り可能媒体(示されていない)に記憶されており、それらの媒体は、それぞれ、ARMプロセッサ部7およびDSP部16の一部である。)」カ「【0033】次に(ステップ101)、ステップ101で識別されたEMIPｓの復号が開始される。これらEMIPｓの各々の復号は、異なるワーキングエンティティによって遂行される。一つの例として、DSP16は、6つの並列DSPプロセッサを有している。各DSPプロセッサは、100メガヘルツレートでクロックされる。交互的100メガヘルツのクロック信号が各々のDSPプロセッサをクロックするパイプライン型アーキテクチュアが利用される。DSP16で実行されるソフトウェアの観点からは、コードの実行のために利用可能な6つの別々のDSPプロセッサあるように見える。各DSPプロセッサは、それぞれ別の命令スレッド(separate thread of instructions)(を実行し、それ故、異なるワークエンティティとみなされる。全てのスレッドは、別個のキュー(queue)するべきワークを受取る。」キ「【0035】図12は、処理におけるこのステージを示している。この状態(state)は、EMIPの復号化が実質的に完了していない限り持続する(実質的に完了するとは、再構成された、しかしフィルタ処理されていないマクロブロック(UF)を得るポイントまで復号化が完了していること、を意味する)。1つのEMIPの復号化が実質的に完了したと判断されると(ステップ103)、処理フローは、ステップ101へ戻る。図12-図23の図において、自らのEMIPが実質的に復号化されたマクロブロックは、斜線で満たされたものとして表されている。ステップ103から、再構成されたマクロブロック(UF)が、再構成され且つフィルタ処理されたマクロブロックを生成するために非ブロック化フィルタ処理されるように、復号化も同様に続く。結果として得られる再構成され且つフィルタ処理されたマクロブロックは、出力され(ステップ104)、再構成され且つフィルタ処理されたフレームの形成開始のために蓄積される(accumulated)。」ク「【0039】今説明される例においては、MB2およびMB5のEMIPｓは、先行するMBｓについての最後のステップの処理として、共用ワークキュー上にプッシュされる(pushed)へ。DSPスレッドT1は、前記キューからMB2用のEMIPをポップし(pops)、スレッドT2は前記キューからMB5用のEMIPをポップする。これが、図15に示された処理の状態である。この時点において、ただ1つではなく2つのEMIPｓが、複数の異なるワークエンティティ(この場合は、2つのスレッド)を使用して、同時に復号化されている。」ケ「」コ「【0040】これらEMIPｓの1つが実質的に復号化されると、処理は、決定ステップ103からステップ101へ進み戻る。いま説明される簡略化された例では、全てのEMIPｓの復号化には、同じ時間量がかかる。それ故、MB2のEMIPおよびMB5のEMIPは、両方とも、ステップ103において同時に、実質的に復号化されるものと決定される。実質的に復号化されたMB2は、MB3およびMB6の両方のプリデセサである。従って、ステップ101は、MB3およびMB6のプリデセサカウント値をデクリメントすることを伴う。また、実質的に復号化されたMB5は、MB6のプリデセサである。従って、ステップ101は、MB3のプリデセサカウント値を1回デクレメントすることを伴い、MB6のプリデセサカウント値を2回デクレメントすることを伴う。図16に示されているように、MB3およびMB6のプリデセサカウント値はゼロに減らされる。MB3およびMB6のプリデセサカウント値がゼロであることから、MB3およびMB6のEMIPｓは、未だ復号化されていないEMIPｓを持たないEMIPであると識別される(ステップ101)。識別されたEMIPｓの復号化(ステップ102)が開始される。図16に示されているように、MB3およびMB6のEMIPは、共用キュー上にプッシュされる。スレッドT1がキューからMB3のEMIPをポップし、スレッドT2がキューからMB6のEMIPをポップする。MB3およびMB6のEMIPｓは、その後、異なるワークエンティティ(この場合は、異なるスレッド)によって同時に復号化される。」サ「【0044】図25は、同じフレーム内の次のEMIPｓの復号化に使用するために、プレフィルタ処理された、再構成された値を記憶するために用いられるバッファ28を示している。バッファ28は、垂直方向に伸びるいくつかの列部29-32と、水平方向に伸びるいくつかの行部33-37とを有している。矢印38は、マクロブロックMB7のEMIPの復号化が実質的に完了すると、その底部エッジに沿った、プレフィルタ処理された値のストリップが、バッファ28の対応部分35に記憶される、ということを示している。部分35は、マクロブロックMB7を有するマクロブロック列に対応したバッファ28の部分である。これらの値は、マクロブロックMB12のEMIPが復号化されるべきときまでバッファ28内に留まっている。マクロブロック12のEMIPが復号化されるときに、バッファ28の部分35における値を、イントラ復号化に使用することができる。フレームのマクロブロックの先行順位(precedence order)は、マクロブロックMB12のEMIPの前に、列の中にあるマクロブロックの如何なるEMIPも復号化されないことを、確実にする。従って、列中の1つのマクロブロックの1つのEMIPが実質的に完了すると、その、プレフィルタ処理された値の底部ストリップは、その列に対応するバッファ28の部分に書き込まれる。これらの記憶された、プレフィルタ処理された値は、そのあと、列の直ぐ下にあるマクロブロックEMIPの復号化においての使用に利用可能である。」シ「」ス「【0045】図26は、マクロブロックMB7のEMIPの復号化が実質的に完了したときに、その右側エッジに沿った、プレフィルタ処理された値のストリップがバッファ28の対応する部分30に記憶されることを示している。部分30は、マクロブロックMB7を有するマクロブロック行に対応したバッファ28の部分である。これらの値は、マクロブロックMB8のEMIPが復号化されるときまでバッファ28内に留まっている。マクロブロック8のEMIPが復号化されると、バッファ28の部分30における値は、イントラ復号化に使用することができる。マクロブロックの先行順位は、マクロブロックMB8のEMIPよりも前に、行の中にあるマクロブロックの如何なるEMIPも復号化されないことを、確実にする。従って、行中の1つのマクロブロックのEMIPが実質的に完了すると、プレフィルタ処理された値の右側エッジ部のストリップは、バッファ28の、その行に対応する部分へ書き込まれる。これら記憶された、プレフィルタ処理された値は、そのあと、行の直ぐ右にあるマクロブロックEMIPの復号化においての使用に利用可能である。」セ「」ソ「【0048】図27は、MPEG4復号化アルゴリズムについてのプリデセサマクロブロック関係を示している。図27に示されている4つのマクロブロックA、B、C、およびXの組(set)において、マクロブロックXは、復号化されるべき現在のマクロブロックである。マクロブロックBおよびDは、マクロブロックXのプリデセサである。図6のプリデセサ関係がH.264用の図6のプリデセサ表を生成するために用いられるのと同じ方法で、図27に示されたプリデセサの関係が、MPEG4のためのプリデセサ表(predecessor table)を生成するために用いられる。図25および図26におけるバッファ28のようなバッファが、1つのEMIPのMPEG4復号化において生成された、プレフィルタ処理され再構成された値を記憶するために用いられる。記憶された、プレフィルタ処理され再構成された値は、フレーム中の別のEMIPのイントラ復号化において、後で用いられる。このようにして、本特許明細書に述べられている、複数のEMIPを同時に復号化する方法は、H.264以外の符号化アルゴリズムおよびMPEG4を用いて符号化されたビデオ情報を復号化するために利用されることができる。」 (2)引用文献1に記載された発明引用文献1に記載された発明を以下に認定する。ア上記(1)アによれば、引用文献1には、「ビデオ復号化に関する方法」が記載されている。そして、上記(1)ア、イ、オ及びカによれば、引用文献1に記載された「ビデオ復号化に関する方法」は、「ベースバンドプロセッサ集積回路(BPIC)3における1組の並列DSPプロセッサによりビットストリームをリアルタイムで復号化する方法であって、同時に復号化されることができる部分を識別した後、これら識別された部分は、種々の並列DSPプロセッサにより並行して復号化され」るものである。イ上記(1)イ及びウによれば、引用文献1に記載の「ベースバンドプロセッサ集積回路(BPIC)3は、「ビデオCODEC(enCｏdeｒ/DECｏdeｒ)機能を含み、H.264形式のビデオ情報のストリームは、H.264ネットワークアブストラクションレイヤ(NAL)ユニットのビットストリームの形式でBPIC3へ伝えられ」ることが記載されている。ウ上記(1)オ及びカによれば、引用文献1に記載のベースバンドプロセッサ集積回路3のデジタル信号プロセッサ(DSP)部16は、「各並列DSPプロセッサは、それぞれ別の命令スレッドを実行し、異なるワークエンティティとみなされ、全てのスレッドは、別個のキューするべきワークを受取り」という構成を備えることが記載されている。エ上記(1)エ及びキによれば、引用文献1には、「符号化されたマクロブロック情報部分EMIPが実質的に復号化されたマクロブロックは、再構成され且つフィルタ処理されたマクロブロックを生成するために非ブロック化フィルタ処理され」ることが記載されている。オ上記(1)ク及びケによれば、引用文献1には、「DSPスレッドT1は、キューからマクロブロックMB2用のEMIPをポップし、スレッドT2は前記キューからマクロブロックMB5用のEMIPをポップし、この時点において、ただ1つではなく2つのEMIPｓが、複数の異なるワークエンティティである2つのスレッドを使用して、同時に復号化され」ることが記載されている。カ上記(1)コによれば、引用文献1には、「MB2のEMIPおよびMB5のEMIPは、両方とも、同時に、実質的に復号化されると、MB3およびMB6のEMIPｓは、未だ復号化されていないEMIPｓを持たないEMIPであると識別されて復号化が開始され、MB3およびMB6のEMIPは、共用キュー上にプッシュされ、スレッドT1がキューからMB3のEMIPをポップし、スレッドT2がキューからMB6のEMIPをポップし、MB3およびMB6のEMIPｓは、その後、異なるワークエンティティである異なるスレッドによって同時に復号化され」ることが記載されている。キ上記(1)サ及びシによれば、引用文献1の「バッファ28」は、「プレフィルタ処理された、再構成された値を記憶するために用いられる」ものであり、「同じフレーム内の次のEMIPｓの復号化に使用するために、垂直方向に伸びるいくつかの列部29-32と、水平方向に伸びるいくつかの行部33-37とを有し」ていることが記載されている。ク上記(1)サ及びシによれば、引用文献1には、「マクロブロックMB7のEMIPの復号化が実質的に完了すると、その底部エッジに沿った、プレフィルタ処理された値のストリップが、バッファ28の対応部分35に記憶され、マクロブロックMB12のEMIPが復号化されるべきときまでバッファ28内に留まって、マクロブロック12のEMIPが復号化されるときに、バッファ28の部分35における値を、イントラ復号化に使用することができ」ることが記載されている。ケ上記(1)ス及びセによれば、引用文献1には、「マクロブロックMB7のEMIPの復号化が実質的に完了したときに、その右側エッジに沿った、プレフィルタ処理された値のストリップがバッファ28の対応する部分30に記憶され、マクロブロックMB8のEMIPが復号化されるときまでバッファ28内に留まって、マクロブロック8のEMIPが復号化されると、バッファ28の部分30における値は、イントラ復号化に使用することができ」ることが記載されている。コ上記(1)ソによれば、引用文献1に記載された「複数のEMIPを同時に復号化する方法」は、「H.264以外の符号化アルゴリズムおよびMPEG4を用いて符号化されたビデオ情報を復号化するために利用されることができる」ことが記載されている。サまとめ以上によれば、引用文献1には、以下のとおりの発明(以下、「引用発明」という。)が記載されている。なお、引用発明の各構成の符号(a)?(k)は、説明のために付与したものであり、以下、構成a?構成kと称する。 (引用発明) (a)ベースバンドプロセッサ集積回路(BPIC)3における1組の並列DSPプロセッサによりビットストリームをリアルタイムで復号化する方法であって、 (b)同時に復号化されることができる部分を識別した後、これら識別された部分は、種々の並列DSPプロセッサにより並行して復号化され、 (c)BPIC3は、ビデオCODEC(enCｏdeｒ/DECｏdeｒ)機能を含み、H.264形式のビデオ情報のストリームは、H.264ネットワークアブストラクションレイヤ(NAL)ユニットのビットストリームの形式でBPIC3へ伝えられ、 (d)各並列DSPプロセッサは、それぞれ別の命令スレッドを実行し、異なるワークエンティティとみなされ、全てのスレッドは、別個のキューするべきワークを受取り、 (e)符号化されたマクロブロック情報部分EMIPが実質的に復号化されたマクロブロックは、再構成され且つフィルタ処理されたマクロブロックを生成するために非ブロック化フィルタ処理され、 (f)DSPスレッドT1は、キューからマクロブロックMB2用のEMIPをポップし、スレッドT2は前記キューからマクロブロックMB5用のEMIPをポップし、この時点において、ただ1つではなく2つのEMIPｓが、複数の異なるワークエンティティである2つのスレッドを使用して、同時に復号化され、 (g)MB2のEMIPおよびMB5のEMIPは、両方とも、同時に、実質的に復号化されると、MB3およびMB6のEMIPｓは、未だ復号化されていないEMIPｓを持たないEMIPであると識別されて復号化が開始され、MB3およびMB6のEMIPは、共用キュー上にプッシュされ、スレッドT1がキューからMB3のEMIPをポップし、スレッドT2がキューからMB6のEMIPをポップし、MB3およびMB6のEMIPｓは、その後、異なるワークエンティティである異なるスレッドによって同時に復号化され、 (h)プレフィルタ処理された、再構成された値を記憶するために用いられるバッファ28は、同じフレーム内の次のEMIPｓの復号化に使用するために、垂直方向に伸びるいくつかの列部29-32と、水平方向に伸びるいくつかの行部33-37とを有し、 (i)マクロブロックMB7のEMIPの復号化が実質的に完了すると、その底部エッジに沿った、プレフィルタ処理された値のストリップが、バッファ28の対応部分35に記憶され、マクロブロックMB12のEMIPが復号化されるべきときまでバッファ28内に留まって、マクロブロック12のEMIPが復号化されるときに、バッファ28の部分35における値を、イントラ復号化に使用することができ、 (j)マクロブロックMB7のEMIPの復号化が実質的に完了したときに、その右側エッジに沿った、プレフィルタ処理された値のストリップがバッファ28の対応する部分30に記憶され、マクロブロックMB8のEMIPが復号化されるときまでバッファ28内に留まって、マクロブロック8のEMIPが復号化されると、バッファ28の部分30における値は、イントラ復号化に使用することができ、 (k)複数のEMIPを同時に復号化する方法は、H.264以外の符号化アルゴリズムおよびMPEG4を用いて符号化されたビデオ情報を復号化するために利用されることができる、 (a)方法。 2 引用文献2 (1)引用文献2の記載事項当審の拒絶の理由に引用された引用文献2であり、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった米国特許出願公開第2010/0061455号明細書には、「SYSTEM AND METHOD FOR DECODING USING PARALLEL PROCESSING」(仮訳:「並列処理を用いた復号システムおよび方法」(発明の名称))に関し、次に掲げる事項が記載されている。なお、下線は、強調のために当審で付したものである。また、仮訳は、引用文献2のファミリーである、特表2012-502592号公報の記載を基に、当審が付与した。ア「[0004] There can be many factors to consider when selecting a video coder for encoding, storing and transmitting digital video. Some applications may require excellent video quality where others may need to comply with various constraints including, for example, bandwidth or storage requirements. To permit higher quality transmission of video while limiting bandwidth consumption, a number of video compression schemes are noted including proprietary formats such as VPx (promulgated by On2 Technologies, Inc. of Clifton Park, N.Y.), H.264 standard promulgated by ITU-T Video Coding Experts Group (VCEG) and the ISO/IEC Moving Picture Experts Group (MPEG), including present and future versions thereof. H.264 is also known as MPEG-4 Part 10 or MPEG-4 AVC (formally, ISO/IEC 14496-10).」 (仮訳:デジタル動画を符号化、記録、および送信する動画コーダを選択するとき、考慮すべき多くの要因があり得る。あるアプリケーションでは、優れた動画品質が要求され、その他では、例えば、帯域幅または記憶装置の要件を含む様々な制約に適合する必要があるかもしれない。帯域幅消費の制限のなか、動画の高品質な送信を可能にするために、現在および将来のバージョンを含む、VPx(ニューヨーク市、クリフトンパーク、On2 Technologies株式会社により公表)、ITU-T動画符号化専門家グループ(VCEG)及びISO/IEC動画像専門家グループ(MPEG)によって公表されたH.264標準などの、独自開発されたフォーマットを含む動画圧縮方式が知られている。H.264は、MPEG-4 Part10又はMPEG-4 AVC(正式には、ISO/IEC14496-10)としても知られている。) イ「[0005] There are many types of video encoding schemes that allow video data to be compressed and recovered. The H.264 standard, for example, offers more efficient methods of video coding by incorporating entropy coding methods such as Context-based Adaptive Variable Length Coding (CAVLC) and Context-based Adaptive Binary Arithmetic Coding (CABAC). For video data that is encoded using CAVLC, some modern decompression systems have adopted the use of a multi-core processor or multiproccssors to increase overall video decoding speed.」 (仮訳:動画データの圧縮と復元を可能にする、多くの種類の動画符号化方式が存在する。H.264標準は、例えば、コンテキストベースの適応可変長符号化(CAVLC)とコンテキストベースの適応バイナリ算術符号化(CABAC)などの、エントロピー符号化方式を用いる動画符号化のより効果的な方法を提供する。CAVLCを用いて符号化された動画データの場合、ある最新の復元システムは、全体的な動画復号化速度を向上させるために、マルチコアプロセッサまたはマルチプロセッサを利用している。) ウ「[0016] Referring to FIG. 1, video coding standards, such as H.264, provide a defined hierarchy of layers 10 for a video stream 11. The highest level in the layer can be a video sequence 13. At the next level, video sequence 13 consists of a number of adjacent frames 15. Number of adjacent frames 15 can be further subdivided into a single frame 17. At the next level, frame 17 can be composed of a series of fix-sized macroblocks 20, which contain compressed data corresponding to, for example, a 16x16 block of displayed pixels in frame 17. Each macroblock contains luminance and chrominance data for the corresponding pixels. Macroblocks 20 can also be of any other suitable size such as 16x8 pixel groups or 8x16 pixel groups. Macroblocks 20 are further subdivided into blocks. A block, for example, can be a 4x4 pixel group that can further describe the luminance and chrominance data for the corresponding pixels. Blocks can also be of any other suitable size such as 16x16, 16x8, 8x16, 8x8, 8x4, 4x8 and 4x4 pixels groups.」 (仮訳:図1のように、H.264などの動画符号化標準は、動画ストリーム11に対し規定されたレイヤ階層10を提供する。レイヤの最上位レベルは、動画シーケンス13となり得る。次のレベルで、動画シーケンス13は、いくつかの隣接フレーム15から構成される。隣接フレーム15は、単一のフレーム17にさらに細分され得る。次のレベルで、フレーム17は、一連の固定サイズのマクロブロック20から構成され、例えば、フレーム17中の表示画素の16×16のブロックに対応する圧縮データを含んでいる。各マクロブロックは、対応する画素の輝度と色差のデータを含んでいる。マクロブロック20は、16×8画素群又は8×16画素群などの、その他の適切なサイズにもなり得る。マクロブロック20は、ブロックにさらに細分される。例えば、ブロックは、対応する画素の輝度と色差のデータをさらに記述できる4×4画素群になり得る。ブロックは、16×16、16×8、8×16、8×8、8×4、4×8、または4×4画素群などの、その他の適切なサイズであってもよい。) エ「[0017] Although the description of embodiments are described in the context of the VP8 video coding format, alternative embodiments of the present invention can be implemented in the context of other video coding formats. Further, the embodiments are not limited to any specific video coding standard or format.」 (仮訳:VP8動画符号化フォーマットの文脈において実施形態の説明をしたが、他の動画符号化フォーマットの文脈においても、本発明の実施形態が適用できる。さらに、この実施形態は、どの特定の動画符号化標準又はフォーマットにも制限されない。) オ「[0042] As depicted in FIGS. 6A and 6B, as an example, three threads 46, 48 and 50 are shown, and each of threads 46, 48 and 50 are capable of performing decoding in parallel with each other. Each of the three threads 46, 48 and 50 processes one partition in a serial manner while all three partitions 40 are processed in parallel with each other.」 (仮訳:図6A及び6Bに、一例として、3つのスレッド46、48、50が示され、スレッド46、48、50の各々は、互いに並列に復号することができる。この3つのスレッド46、48、50の各々は、連続的に1つのパーティションを処理し、一方、3つの全パーティション40は、互いに並列に処理される。) カ「[0043] Each of FIGS. 6A and 6B contain an arrow that illustrates which macroblock is currently being decoded in each macroblock row, which macroblocks have been decoded in each macroblock row and which macroblocks have yet to be decoded in each macroblock row. If the arrow is pointing to a specific macroblock, that macroblock is currently being decoded. Any macroblock to the left of the arrow (if any) has already been decoded in that row. Any macroblock to the right of the arrow has yet to be decoded. Although the macroblocks illustrated in FIGS. 6A and 6B all have similar sizes, the techniques of this disclosure are not limited in this respect. Other block sizes, as discussed previously, can also be used with embodiments of the present invention.」 (仮訳:図6Aと6Bの各々は、どのマクロブロックが各マクロブロック列中で現在復号され、どのマクロブロックが各マクロブロック列中ですでに復号され、どのマクロブロックが各マクロブロック列中でまだ復号されていないかを示す矢印を含んでいる。矢印が特定のマクロブロックを指している場合、そのマクロブロックは現在復号されている。矢印の左側のどのマクロブロック(もしあれば)も、その列中ですでに復号されている。矢印の右側のどのマクロブロックも、まだ復号されていない。図6A、6Bに示すマクロブロックすべては同様のサイズであるが、この開示の手法は、この点において制限されない。上述したように、他のブロックサイズも、本発明の実施形態で用いることができる。) (2)引用文献2に記載された技術上記(1)によれば、引用文献2には、以下の技術(以下、「文献2技術」という。)が記載されていると認められる。 (文献2技術) 動画データの復号化方法において、H.264やVP8で符号化されたフレームのマクロブロックを、複数のスレッドにより、並列に復号化する技術。第5 対比次に、本願発明と、引用発明を対比する。 1 構成Aについて構成a、構成b及び構成dの「並列DSPプロセッサ」は、それぞれ別の命令スレッドを実行するものであるから、構成Aの「マルチスレッドプロセッサ」に相当する。そして、構成aの「ビットストリームを復号化する」ことは、「テクスチャ復号」といえるから、引用発明は、「マルチスレッドプロセッサにおけるテクスチャ復号のための方法」といえる。よって、構成aは、構成Aと一致する。 2 構成Bについて (1)構成f及び構成gの「DSPスレッドT1」、「スレッドT2」は、各DSPプロセッサで実行されるハードウェアスレッドといえるから、それぞれ構成Bの「第1のハードウェアスレッド」、「第2のハードウェアスレッド」に相当する。 (2)構成fの「スレッドT1は、キューからマクロブロックMB2用のEMIPをポップ」すること、「スレッドT2は前記キューからマクロブロックMB5用のEMIPをポップ」すること、同じく、構成gの「スレッドT1がキューからMB3のEMIPをポップ」すること、「スレッドT2がキューからMB6のEMIPをポップ」することは、「マクロブロックMB2」或いは「マクロブロックMB3」をスレッドT1に割り当てること、「マクロブロックMB5」或いは「マクロブロックMB6」をスレッドT2に割り当てることといえる。そして、前記スレッドT1、前記スレッドT2それぞれが復号化を行う、「マクロブロックMB2」或いは「マクロブロックMB3」と、「マクロブロックMB5」或いは「マクロブロックMB6」とは、互いに一のフレーム内の1行隣りかつ2列隣りの列という関係で位置しているものであるから、「近隣のマクロブロック」であるといえるものであり、また、いずれのマクロブロックも、イントラ復号化されるものであるから、「依存する」近隣のマクロブロックであるといえる。よって、構成d、構成f及び構成gは、「第1のマクロブロックを第1のハードウェアスレッドに、第2のマクロブロックを第2のハードウェアスレッドに割り当てるステップであって、前記第1のマクロブロックおよび前記第2のマクロブロックは、復号される依存する近隣のマクロブロックである、ステップ」である点で、構成Bと共通する。しかしながら、本願発明は、第1のハードウェアスレッド及び第2のハードウェアスレッドそれぞれに割り当てる第1及び第2のマクロブロックそれぞれが、「VP8のフレーム」のマクロブロックであるのに対して、引用発明は、「H.264形式のビデオ情報のストリーム」或いは「H.264以外の符号化アルゴリズム、及び、MPEG4を用いて符号化されたビデオ情報」のマクロブロックではあるが、「VP8フレーム」のマクロブロックであることが特定されていない点で相違する。 3 構成C1について上記2(1)のとおり、構成f及び構成gの「DSPスレッドT1」、「スレッドT2」は、ハードウェアスレッドといえるものであり、上記2(2)のとおり、前記スレッドT1、前記スレッドT2それぞれは、「マクロブロックMB2」或いは「マクロブロックMB3」と、「マクロブロックMB5」或いは「マクロブロックMB6」の復号化を行うものである。そして、復号化されたマクロブロックは「再構成」されるものである。よって、構成f及び構成gは、構成C1と一致する。 4 構成C2について (1)構成h、構成i及び構成jの「垂直方向に伸びるいくつかの列部29-32と、水平方向に伸びるいくつかの行部33-37とを有」するバッファ28は、構成C2の「行バッファと列バッファ」に相当する。 (2)構成h、構成i及び構成jの上記バッファ28に、構成hの「再構成された値を記憶する」ことは、構成C2の「行バッファと列バッファのうちの少なくとも一方の中に再構築されたマクロブロックのピクセルを記憶するステップ」に相当する。よって、構成h、構成i及び構成jは、構成C2と一致する。 5 構成C3について (1)構成eの「非ブロック化フィルタ処理」は、フィルタ処理されたフレームが少なくともインター復号化に利用されるので、構成C3の「ループフィルタ処理」に相当する。 (2)構成eの上記「非ブロック化フィルタ処理」は、「マクロブロック情報部分EMIPが実質的に復号化されたマクロブロック」に対して行われるものであり、また、その前に構成h、構成i及び構成jの処理が行われるから、構成C3の「記憶するステップの直後に、再構築されたマクロブロックをループフィルタ処理するステップ」といえる。よって、構成eは、構成C3と一致する。 6 構成C4について上記3で検討したとおりであるから、構成f及び構成gは、構成C4と一致する 7 まとめ以上によれば、本願発明と引用発明の一致点及び相違点は、以下のとおりである。 [一致点] (A)マルチスレッドプロセッサにおけるテクスチャ復号のための方法であって、 (B’)第1のマクロブロックを第1のハードウェアスレッドに、第2のマクロブロックを第2のハードウェアスレッドに割り当てるステップであって、前記第1のマクロブロックおよび前記第2のマクロブロックは、復号される依存する近隣のマクロブロックである、ステップと、 (C)前記第1および第2のハードウェアスレッドによって、前記フレームの前記第1および第2のマクロブロックをそれぞれ復号するステップであって、 (C1)各ハードウェアスレッドにおいて1つのマクロブロックを再構築するステップと、 (C2)行バッファと列バッファのうちの少なくとも一方の中に再構築されたマクロブロックのピクセルを記憶するステップと、 (C3)前記記憶するステップの直後に、前記再構築されたマクロブロックをループフィルタ処理するステップとを含み、 (C4)各ハードウェアスレッドが一度に少なくとも1つのマクロブロックを処理する、復号するステップと (A)を含む、方法。 [相違点] 本願発明は、第1のハードウェアスレッド及び第2のハードウェアスレッドそれぞれに割り当てる第1及び第2のマクロブロックそれぞれが、「VP8のフレーム」のマクロブロックであるのに対して、引用発明は、「H.264形式のビデオ情報のストリーム」或いは「H.264以外の符号化アルゴリズム、及び、MPEG4を用いて符号化されたビデオ情報のマクロブロック」ではあるが、「VP8フレーム」のマクロブロックであることが特定されていない点。第6 判断以下、相違点について検討する。 1 相違点について上記第4の2(2)のとおり、引用文献2には、「動画データの復号化方法において、H.264やVP8で符号化されたフレームのマクロブロックを、複数のスレッドにより、並列に復号化する技術」が記載されている。そして、引用発明と、文献2技術は、いずれも、ビデオデータの復号化という点で共通するから、引用発明において引用文献2に記載の技術事項を適用して、引用発明をVP8方式で符号化されたフレームを復号するものとし、第1のハードウェアスレッド及び第2のハードウェアスレッドそれぞれに割り当てる第1及び第2のマクロブロックそれぞれを、「VP8のフレーム」とすることは、当業者が容易に想到し得たことである。 2 効果等について本願発明の構成は、上記のように当業者が容易に想到できたものであるところ、本願発明が奏する効果は、その容易想到である構成から当業者が容易に予測し得る範囲内のものであり、同範囲を超える顕著なものではない。 3 まとめ以上のように、本願発明は、引用文献1に記載された発明、及び、引用文献2に記載された技術に基いて、当業者が容易に発明をすることができたものである。第7 むすび以上のとおり、本願発明は、引用文献1に記載された発明、及び、引用文献2に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法29条第2項の規定により特許を受けることができない。したがって、本願は、その余の請求項について検討するまでもなく、拒絶をすべきものである。よって、結論のとおり審決する。
別掲
審理終結日	2019-05-09
結審通知日	2019-05-13
審決日	2019-05-29
出願番号	特願2014-553501(P2014-553501)
審決分類	P 1 8・ 121- WZ (H04N)
最終処分	不成立
前審関与審査官	坂東大五郎
特許庁審判長	清水正一
特許庁審判官	渡辺努菊池智紀
発明の名称	マルチスレッドテクスチャ復号
代理人	村山靖彦
代理人	黒田晋平

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ