• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G02F
審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 G02F
審判 査定不服 2項進歩性 特許、登録しない。 G02F
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G02F
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない。 G02F
管理番号 1356402
審判番号 不服2018-7262  
総通号数 240 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-12-27 
種別 拒絶査定不服の審決 
審判請求日 2018-05-28 
確定日 2019-10-24 
事件の表示 特願2016-529453「画素構造」拒絶査定不服審判事件〔平成27年7月2日国際公開,WO2015/096258,平成28年12月1日国内公表,特表2016-537676〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
特願2016-529453号(以下「本件出願」という。)は,2014年(平成26年)1月22日(パリ条約による優先権主張外国庁受理 2013年(平成25年)12月26日 中国)を国際出願日とする特許出願であって,その手続等の経緯の概要は,以下のとおりである。
平成29年 4月21日付け:拒絶理由通知書
平成29年 8月 3日付け:意見書
平成29年 8月 3日付け:手続補正書
平成30年 1月22日付け:拒絶査定(以下「原査定」という。)
平成30年 5月28日付け:審判請求書
平成30年 5月28日付け:手続補正書

第2 補正の却下の決定
[補正の却下の決定の結論]
平成30年5月28日にした手続補正(以下「本件補正」という。)を却下する。

[理由]
1 補正の内容
(1) 本件補正前の特許請求の範囲
本件補正前の(平成29年8月3日付け手続補正書によって補正された)特許請求の範囲の請求項1?請求項5及び請求項8の記載は,以下のとおりである。なお,下線を付した「大きいくなるか」の記載は,「大きくなるか」の誤記と認める(本件補正後のものについても,同様とする。)。
「【請求項1】
薄膜トランジスタ基板と,該薄膜トランジスタ基板と対向するように配置されるカラーフィルタ基板と,前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に配置される液晶層とを備える画素構造であって,
前記薄膜トランジスタ基板は,第1透明基板と,前記カラーフィルタ基板に向ける前記第1透明基板の一側に設けられる画素電極とを備え,前記カラーフィルタ基板は,第2透明基板と,前記薄膜トランジスタ基板に向ける該第2透明基板の一側に設けられる共通電極とを備え,前記画素電極は第1サブ画素電極及び第2サブ画素電極を備え,前記共通電極は第1サブ共通電極及び第2サブ共通電極を備え,前記第1サブ画素電極と前記第1サブ共通電極とは第1電圧差を有し,前記第2サブ画素電極と前記第2サブ共通電極とは第2電圧差を有し,前記第1電圧差は前記第2電圧差より大きいか或いは小さく,
前記第1サブ画素電極と前記第1サブ共通電極とに印加される駆動電圧は矩形波の交流であり,前記第2サブ画素電極と前記第2サブ共通電極とに印加される駆動電圧は矩形波の交流であり,
前記第1,第2サブ共通電極に駆動電圧を印加するとき,前記第1サブ共通電極と前記第2サブ共通電極とが異なる電位を有することにより,前記第1電圧差は前記第2電圧差より大きいくなるか或いは小さくなることを特徴とする画素構造。

【請求項2】
前記薄膜トランジスタ基板は前記第1透明基板に配置されるデータ線及びゲート電極線をさらに備え,前記データ線と前記ゲート電極線とによって1個の画素領域が形成され,前記画素領域は第1サブ画素領域及び第2サブ画素領域を含み,前記第1サブ画素電極は前記第1サブ画素領域に位置し,前記第2サブ画素電極は前記第2サブ画素領域に位置し,前記画素構造は,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第1サブ画素領域に恒常の駆動電圧を提供する第1蓄積容量と,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第2サブ画素領域に恒常の駆動電圧を提供する第2蓄積容量とをさらに備え,前記第1サブ画素電極と前記第1サブ共通電極とは前記第1サブ画素領域の第1液晶容量を構成し,前記第2サブ画素電極と前記第2サブ共通電極とは前記第2サブ画素領域の第2液晶容量を構成することを特徴とする請求項1に記載の画素構造。

【請求項3】
前記薄膜トランジスタ基板は,前記第1透明基板に形成される第1薄膜トランジスタ及び第2薄膜トランジスタをさらに備え,前記第1薄膜トランジスタは,第1ゲート電極,第1ソース電極及び第1ドレイン電極を有し,前記第2薄膜トランジスタは,第2ゲート電極,第2ソース電極及び第2ドレイン電極を有し,前記第1ゲート電極は前記ゲート電極線に電気接続され,前記第1ソース電極は前記データ線に電気接続され,前記第1ドレイン電極は前記第1サブ画素電極,前記第1蓄積容量にそれぞれ電気接続され,前記第2ゲート電極は前記ゲート電極線に電気接続され,前記第2ソース電極は前記データ線に電気接続され,前記第2ドレイン電極は前記第2サブ画素電極,前記第2蓄積容量に電気接続されることを特徴とする請求項2に記載の画素構造。

【請求項4】
前記第1,第2サブ共通電極はいずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され,前記第1,第2サブ画素電極はいずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成されることを特徴とする請求項1に記載の画素構造。

【請求項5】
前記第1サブ共通電極は櫛状を呈し,該第1サブ共通電極は,第1櫛本体と,一端が該第1櫛本体に連結される複数の第1櫛歯とを備え,前記第2サブ共通電極は櫛状を呈し,該第2サブ共通電極は,第2櫛本体と,一端が該第2櫛本体に連結される複数の第2櫛歯とを備え,前記第1櫛歯と前記第2櫛歯とは交互に配置されることを特徴とする請求項1に記載の画素構造。

【請求項8】
前記薄膜トランジスタ基板は前記第1透明基板に形成される第3薄膜トランジスタを備え,前記第3薄膜トランジスタは,第3ゲート電極,第3ソース電極及び第3ドレイン電極を有し,前記第3ゲート電極は前記ゲート電極線に電気接続され,前記第3ソース電極は前記データ線に電気接続され,前記第3ドレイン電極はそれぞれ第1サブ画素電極,第2サブ画素電極,第1蓄積容量,第2蓄積容量に電気接続されることを特徴とする請求項2に記載の画素構造。」

(2) 本件補正後の特許請求の範囲
本件補正後の特許請求の範囲の請求項1及び4の記載は以下のとおりである。
「【請求項1】
薄膜トランジスタ基板と,該薄膜トランジスタ基板と対向するように配置されるカラーフィルタ基板と,前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に配置される液晶層とを備える画素構造であって,
前記薄膜トランジスタ基板は,第1透明基板と,前記カラーフィルタ基板に向ける前記第1透明基板の一側に設けられる画素電極とを備え,前記カラーフィルタ基板は,第2透明基板と,前記薄膜トランジスタ基板に向ける該第2透明基板の一側に設けられる共通電極とを備え,前記画素電極は第1サブ画素電極及び第2サブ画素電極を備え,前記共通電極は第1サブ共通電極及び第2サブ共通電極を備え,前記第1サブ画素電極と前記第1サブ共通電極とは第1電圧差を有し,前記第2サブ画素電極と前記第2サブ共通電極とは第2電圧差を有し,前記第1電圧差は前記第2電圧差より大きいか或いは小さく,
前記薄膜トランジスタ基板は前記第1透明基板に配置されるデータ線及びゲート電極線をさらに備え,前記データ線と前記ゲート電極線とによって1個の画素領域が形成され,前記画素領域は第1サブ画素領域及び第2サブ画素領域を含み,前記第1サブ画素電極は前記第1サブ画素領域に位置し,前記第2サブ画素電極は前記第2サブ画素領域に位置し,前記画素構造は,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第1サブ画素領域に恒常の駆動電圧を提供する第1蓄積容量と,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第2サブ画素領域に恒常の駆動電圧を提供する第2蓄積容量とをさらに備え,前記第1サブ画素電極と前記第1サブ共通電極とは前記第1サブ画素領域の第1液晶容量を構成し,前記第2サブ画素電極と前記第2サブ共通電極とは前記第2サブ画素領域の第2液晶容量を構成し,
前記薄膜トランジスタ基板は,前記第1透明基板に形成される第1薄膜トランジスタ及び第2薄膜トランジスタをさらに備え,前記第1薄膜トランジスタは,第1ゲート電極,第1ソース電極及び第1ドレイン電極を有し,前記第2薄膜トランジスタは,第2ゲート電極,第2ソース電極及び第2ドレイン電極を有し,前記第1ゲート電極は前記ゲート電極線に電気接続され,前記第1ソース電極は前記データ線に電気接続され,前記第1ドレイン電極は前記第1サブ画素電極,前記第1蓄積容量にそれぞれ電気接続され,前記第2ゲート電極は前記ゲート電極線に電気接続され,前記第2ソース電極は前記データ線に電気接続され,前記第2ドレイン電極は前記第2サブ画素電極,前記第2蓄積容量に電気接続され,
前記第1,第2サブ共通電極はいずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され,前記第1,第2サブ画素電極はいずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され,
前記第1サブ共通電極は櫛状を呈し,該第1サブ共通電極は,第1櫛本体と,一端が該第1櫛本体に連結される複数の第1櫛歯とを備え,前記第2サブ共通電極は櫛状を呈し,該第2サブ共通電極は,第2櫛本体と,一端が該第2櫛本体に連結される複数の第2櫛歯とを備え,前記第1櫛歯と前記第2櫛歯とは交互に配置され,
前記第1サブ画素電極と前記第1サブ共通電極とに印加される駆動電圧は矩形波の交流であり,前記第2サブ画素電極と前記第2サブ共通電極とに印加される駆動電圧は矩形波の交流であり,
前記第1,第2サブ共通電極に駆動電圧を印加するとき,前記第1サブ共通電極と前記第2サブ共通電極とが異なる電位を有することにより,前記第1電圧差は前記第2電圧差より大きいくなるか或いは小さくなることを特徴とする画素構造。

【請求項4】
前記薄膜トランジスタ基板は前記第1透明基板に形成される第3薄膜トランジスタを備え,前記第3薄膜トランジスタは,第3ゲート電極,第3ソース電極及び第3ドレイン電極を有し,前記第3ゲート電極は前記ゲート電極線に電気接続され,前記第3ソース電極は前記データ線に電気接続され,前記第3ドレイン電極はそれぞれ第1サブ画素電極,第2サブ画素電極,第1蓄積容量,第2蓄積容量に電気接続されることを特徴とする請求項1に記載の画素構造。」

2 補正の適否
本件補正前後の各請求項の引用関係からみて,本件補正後の請求項1ついての本件補正は,本件補正前の請求項3に係る発明を特定する事項である「第1サブ共通電極」及び「第2サブ共通電極」を,本件補正前の請求項4及び請求項5に記載された構成を具備するものに限定するものである。また,本件補正前後の各請求項の引用関係からみて,本件補正後の請求項4ついての本件補正は,本件補正前の請求項8に係る発明を特定する事項である「薄膜トランジスタ基板」を,本件補正前の請求項3に記載された構成を具備するものに限定するとともに,「第1サブ共通電極」及び「第2サブ共通電極」を,本件補正前の請求項4及び請求項5に記載された構成を具備するものに限定するものである。
また,本件補正前の請求項3及び請求項8に係る発明と,本件補正後の請求項1及び請求項4に係る発明の,産業上の利用分野及び発明が解決しようとする課題は同一である。
そうしてみると,本件補正後の請求項1及び請求項4についての本件補正は,特許法17条の2第5項2号の特許請求の範囲の減縮を目的とするものに該当する。
そこで,本件補正後の請求項1に係る発明(誤記を訂正したのもの,以下「本件補正後発明1」という。)及び請求項4に係る発明(誤記を訂正したもの,以下「本件補正後発明4」という。)が,特許法17条の2第6項において準用する同法126条7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について,検討すると,以下のとおりとなる。

3 引用文献の記載及び引用発明
(1) 引用文献1の記載
原査定の拒絶の理由に引用された中国実用新案第201654404号明細書(以下「引用文献1」という。)は,本件出願の優先権主張の日(以下「本件優先日」という。)前に日本国内又は外国において,頒布された刊行物又は電気通信回線を通じて公衆に利用可能となった発明が記載されたものであるところ,そこには,以下の記載がある。なお,下線は当合議体が付したものであり,引用発明の認定や判断等に活用した箇所を示す。
ア 「

」
(参考訳:技術分野
[0001] 本実用新案は液晶表示パネルに係り,特に広視野角化とカラーシフトの低減を効果的に達成することができる液晶表示パネルであって,液晶表示パネルの各領域は,異なる共通線に対応する共通電極を有する個々の液晶キャパシタを形成し,それによって,主画素領域内の2つ以上の領域がガンマ曲線を個々に調整してカラーシフト問題を軽減することを可能とするものに関する。)

イ 「

」
(参考訳:[0033] [0018]図1及び図2を同時に参照されたい。図1及び図2は,本実用新案の第1の実施形態に係る液晶表示パネル10の概略図であり,図1は液晶表示パネル10のアレイ基板20の概略図,図2は液晶表示パネル10のカラーフィルタ基板40の概略図である。図1及び図2に示すように,本実用新案の第1の実施形態による液晶表示パネル10はアレイ基板20を含み,アレイ基板20上に少なくとも一つの画素領域30が配置され,アレイ基板上に第1画素電極302が配置され,アレイ基板20上に第2画素電極304が配置され,アレイ基板20上にゲート線Gが配置され,アレイ基板20上にデータ線Dが配置され,アレイ基板20上に薄膜トランジスタTFTが配置され,また,アレイ基板20上にはカラーフィルタ基板40が平行に配置され,カラーフィルタ基板40上には第1共通電極402が配置され,カラーフィルタ基板40上には第2共通電極404が配置され,そして,アレイ基板20とカラーフィルタ基板40との間には,液晶層(図1及び図2では不図示)が設けられている。サブ画素領域30は,少なくとも第1画素領域32と少なくとも第2画素領域34とを含む。第1画素電極302は第1画素領域32に配置され,第2画素電極304は第2画素領域34に配置されている。第1共通電極402はアレイ基板20上の第1画素領域32に対応し,第2共通電極404はアレイ基板20上の第2画素領域34に対応し,第1共通電極402と第2共通電極404は互いに電気的に分離されており,第1共通電極402の電圧と第2共通電極404の電圧は等しくないが,これに限定されない。)

ウ 「

」
(参考訳:[0034] また,本実施形態の液晶表示パネル10は,第1画素領域32内に配置された第1蓄積電極306と,第2画素領域34内に配置された第2蓄積電極308とをさらに含むとともに,サブ画素領域30には,絶縁層(図1及び図2には図示せず)が配置されている。第1蓄積電極306は第1画素電極302の下に配置され,第1画素電極302の部分と重なり,第2蓄積電極308は第2画素電極304の下に配置され,第2画素電極304の部分と重なるが,これに限定されない。また,第1蓄積電極306と第1画素電極302との間に絶縁層が配置され,第1蓄積電極306と第1画素電極302とを電気的に絶縁しており,第2蓄積電極308と第2画素電極304との間に絶縁層が配置され,第2蓄積電極308と第2画素電極304とを電気的に絶縁している。そして,第1蓄積電極306と第2蓄積電極308も電気的に分離されている。さらに,本実施形態の第1画素電極302と第2画素電極304とは接続されているが,第1画素電極302と第2画素電極304との間にはスリットSが設けられている。スリットSは,第1画素電極302と第2画素電極304の領域を画定し,スリットSの主な機能は,第1画素電極302と第2画素電極304の境界に位置し,液晶分子が他の領域の電界の影響を受けないように遷移領域を形成することにある。本実用新案の液晶表示パネル10は,サブ画素領域30を2以上の領域に分割することもでき,サブ画素領域30を2以上の領域に分割する場合には,各領域内の液晶分子が緩衝領域及び遷移領域を有することを可能にするためのスリットSによって各分割領域の境界が規定される。また,スリットSによって第1画素電極302と第2画素電極304とが完全に分離されることはなく,第1画素電極302と第2画素電極304とが接続される程度の面積が残る。)

エ 「

」
(参考訳:[0035] 図1及び図2とともに,図3を参照する。図3は,本実用新案の実施形態1による液晶表示パネル10の等価回路を示す概略図である。図3に示すように,第1画素領域32には,第1画素電極302,第1共通電極402,及び液晶層50によって,第1液晶容量502が形成され,第2画素領域34には,第2画素電極304,第2共通電極404及び液晶層50によって,第2液晶容量504が形成されており,第1共通電極402の電圧と第2共通電極404の電圧とを独立に制御することで,第1共通電極402の電圧と第2共通電極404の電圧を異ならせ,これにより第1液晶容量502の容量値と第2液晶容量504の容量値を異ならせることができるが,これに限定されない。例えば,場合によっては,第1共通電極402の電圧と第2共通電極404の電圧と等しくてもよい。また,第1蓄積電極306と第1画素電極302及び絶縁層60によって第1蓄積容量506が形成され,第2蓄積電極308と第2画素電極304及び絶縁層60によって第2蓄積容量508が形成される。本実用新案の第1蓄積容量506及び第2蓄積容量508は,それぞれ第1液晶容量502及び第2液晶容量504と並列に接続され,それぞれ第1液晶容量502及び第2液晶容量504の電荷を保持するが,この目的が達せられる範囲内において,第1蓄積電極容量506は,第1画素電極302とゲート線Gなどの他の信号線とで構成することもでき,第2蓄積容量508は,第2画素電極304とゲート線Gなどの他の信号線とで構成することもでき,これに限定されない。本実施形態の液晶表示パネル10は,各画素領域30を第1画素領域32と第2画素領域34とに分割しており,1つのデータ線Dのデータ線電圧を第1画素領域32と第2画素領域34に転送できるように,同じ薄膜トランジスタTFTによって駆動される。第1共通電極402と第2共通電極404とは互いに異なる電圧を有するため,第1液晶容量502と第2液晶容量504の静電容量値が異なり,主画素領域30を2分割することができ,独立領域は,各分割領域内の液晶分子を独立して駆動できるように,各分割領域の電圧差を個別に制御することができる。)

オ 「

」
(参考訳:[0036] 図4を参照すると,図4は,本実用新案の第1の好ましい実施形態による液晶表示パネル10のアレイ基板20のレイアウトを示す概略斜視図である。説明を簡単にするために,図4は,3×3のサブ画素領域30を有するアレイ基板20のみを示しているが,実際の用途では,サブ画素領域30の数はこれに限定されない。図4に示すように,本実施形態の液晶表示パネル10は,アレイ基板20の周囲に配置された第1共通信号バスライン202と,アレイ基板20の周囲に配置された第2共通信号バスライン204とをさらに含み,アレイ基板20には複数のコンタクトウィンドウWが配置され,第1共通信号バスライン202と第2共通信号バスライン204には複数の導電性コンタクトウィンドウCWが配置されている。コンタクトウィンドウWは,第1蓄積電極306と第1共通信号バスライン202とに電気的に接続し,第2蓄積電極308と第2共通信号バスライン204とを電気的に接続する。本実施形態では,第1蓄積電極306と第1共通信号バスライン202とがコンタクトウィンドウWによって直接電気的に接続され,第2蓄積電極308と第2共通信号バスライン204とがコンタクトウィンドウWによって直接電気的に接続され,少なくとも1本のブリッジワイヤBLが電気的に接続されている。導電性コンタクトウィンドウCWは,第1共通信号バスライン202と第1共通電極402とを電気的に接続し,第2共通信号バスライン204と第2共通電極404とを電気的に接続し,第1共通信号バスライン202と第2共通信号バスライン204とに千鳥状に配置されている。)

カ 「

」
(参考訳:[0039] 図7を参照すると,図7は,本実用新案の第1の好ましい実施形態の液晶表示パネル10のカラーフィルタ基板40のレイアウトを示す概略斜視図である。図7に示すように,本実施形態のカラーフィルタ基板40の第1共通電極402は,各画素領域30に配置された各第1画素領域32に対応し,第2共通電極404は,各画素領域30に配置された各第2画素領域34に対応して,第1共通電極402及び第2共通電極404はそれぞれ異なる電圧を有し,それぞれ第1共通信号バスライン202(図7には示されていない)及び第2共通信号バスライン204(図7には示されていない)によって駆動される。本実用新案の第1共通電極402及び第2共通電極404は,酸化インジウムスズ(ITO)などの透明導電材料からなるが,これに限定されない。)

キ 図1?図4及び図7
図1:


図2:


図3:


図4:


図7:


(2) 引用発明1
ア 引用文献1の図1,図2,[0033]及び[0034]の記載からは,「アレイ基板20,カラーフィルタ基板40及び液晶層50を具備する液晶表示パネル10」,「アレイ基板20は,アレイ基板20上に,第1画素電極302,第1蓄積電極306,第2画素電極304,第2蓄積電極308,ゲート線G,データ線D,薄膜トランジスタTFTを備え」,「カラーフィルタ基板40は,カラーフィルタ基板40上に,第1共通電極402,第2共通電極404を備え」,「アレイ基板20とカラーフィルタ基板40の間に液晶層50が設けられ」,「第1画素電極302と第1蓄積電極306の間に絶縁層60が配置され,第2画素電極304と第2蓄積電極308の間に絶縁層60が配置され」及び「第1画素電極302と第2画素電極304の間にはスリットSが設けられ,ただし,第1画素電極302と第2画素電極304とが接続される程度の面積が残り」という構成を理解することができる。
(当合議体注:用語及び符号を整理して記載している。以下同じ。)

イ 引用文献1の図3及び[0035]の記載からは,「第1画素電極302,第1共通電極402及び液晶層50によって,第1液晶容量502が形成され,第2画素電極304,第2共通電極404及び液晶層50によって,第2液晶容量504が形成され」,「第1画素電極302と第1蓄積電極306及び絶縁層60によって第1蓄積容量506が形成され,第2画素電極304と第2蓄積電極308及び絶縁層60によって第2蓄積容量508が形成され」及び「第1画素電極302と第2画素電極304は,1つのデータ線Dのデータ線電圧を転送できるように薄膜トランジスタTFTによって駆動され」という構成を理解することができる。

ウ 引用文献1の図1,図4,[0033]及び[0036]の記載からは,「アレイ基板20は,サブ画素領域30を有し,サブ画素領域30は,第1画素領域32及び第2画素領域34を有し」及び「第1蓄積電極306と第1共通信号バスライン202が電気的に接続され,第2蓄積電極308と第2共通信号バスライン204が電気的に接続され」という構成を理解することができる。

エ 上記ア?ウで述べた構成,並びに,引用文献1の図1,図2,図4,図7,[0033]?[0035]及び[0039]の記載からは,「第1画素電極302及び第1蓄積電極306は第1画素領域32に配置され,第2画素電極304及び第2蓄積電極308は第2画素領域34に配置され」,「第1蓄積電極306及び第1共通電極402は第1共通信号バスライン202によって駆動され,第2蓄積電極308及び第2共通電極404は第2共通信号バスライン204によって駆動され,第1共通信号バスライン202の駆動電圧と第2共通信号バスライン204の駆動電圧は異なり」,「第1共通電極402は,第1の連結部から延びた複数の第1の櫛歯が第1画素領域32と対向して配置された櫛形電極であり」,「第2共通電極404は,第2の連結部から延びた複数の第2の櫛歯が第2画素領域34と対向して配置された櫛形電極であり」及び「複数の第1の櫛歯と複数の第2の櫛歯は交互に配置され」という構成を理解することができる。
(当合議体注:図7から看取されるような形状の電極は,通常,「櫛形電極」と呼ばれる。)

オ 引用発明1
以上ア?エで述べた事項を踏まえると,引用文献1には,次の発明が記載されている(以下「引用発明1」という。)。
「 アレイ基板20,カラーフィルタ基板40及び液晶層50を具備する液晶表示パネル10であって,
アレイ基板20は,アレイ基板20上に,第1画素電極302,第1蓄積電極306,第2画素電極304,第2蓄積電極308,ゲート線G,データ線D,薄膜トランジスタTFTを備え,
カラーフィルタ基板40は,カラーフィルタ基板40上に,第1共通電極402,第2共通電極404を備え,
アレイ基板20とカラーフィルタ基板40の間に液晶層50が設けられ,
第1画素電極302と第1蓄積電極306の間に絶縁層60が配置され,第2画素電極304と第2蓄積電極308の間に絶縁層60が配置され,
第1画素電極302と第2画素電極304の間にはスリットSが設けられ,ただし,第1画素電極302と第2画素電極304とが接続される程度の面積が残り,
第1画素電極302,第1共通電極402及び液晶層50によって,第1液晶容量502が形成され,第2画素電極304,第2共通電極404及び液晶層50によって,第2液晶容量504が形成され,
第1画素電極302と第1蓄積電極306及び絶縁層60によって第1蓄積容量506が形成され,第2画素電極304と第2蓄積電極308及び絶縁層60によって第2蓄積容量508が形成され,
第1画素電極302と第2画素電極304は,1つのデータ線Dのデータ線電圧を転送できるように薄膜トランジスタTFTによって駆動され,
アレイ基板20は,サブ画素領域30を有し,サブ画素領域30は,第1画素領域32及び第2画素領域34を有し,
第1蓄積電極306と第1共通信号バスライン202が電気的に接続され,第2蓄積電極308と第2共通信号バスライン204が電気的に接続され,
第1画素電極302及び第1蓄積電極306は第1画素領域32に配置され,第2画素電極304及び第2蓄積電極308は第2画素領域34に配置され,
第1蓄積電極306及び第1共通電極402は第1共通信号バスライン202によって駆動され,第2蓄積電極308及び第2共通電極404は第2共通信号バスライン204によって駆動され,第1共通信号バスライン202の駆動電圧と第2共通信号バスライン204の駆動電圧は異なり,
第1共通電極402は,第1の連結部から延びた複数の第1の櫛歯が第1画素領域32と対向して配置された櫛形電極であり,
第2共通電極404は,第2の連結部から延びた複数の第2の櫛歯が第2画素領域34と対向して配置された櫛形電極であり,
複数の第1の櫛歯と複数の第2の櫛歯は交互に配置されている,
液晶表示パネル10。」

(3) 引用文献2の記載
原査定の拒絶の理由に引用された特開平10-268349号公報(以下「引用文献2」という。)は,本件優先日前に日本国内又は外国において頒布された刊行物であるところ,そこには,以下の記載がある。なお,下線は当合議体が付したものであり,判断等に活用した箇所を示す。
ア 「【0001】
【発明の属する技術分野】この発明は,映像や情報機器などに用いる液晶表示パネルの表示部を構成する液晶表示素子及びこれを用いた液晶表示装置に関するものである。
【0002】
【従来の技術】図3は,液晶表示装置にマトリクス状に配置されている従来の液晶表示素子を示すレイアウト図である。
…(省略)…
【0004】従来の液晶表示素子においては,液晶表示素子1つにつき,1つの薄膜トランジスタで画素電極6を駆動している。
…(省略)…
【0006】
【発明が解決しようとする課題】
…(省略)…
【0009】この発明は,上述のような課題を解決するためになされたものであり,薄膜トランジスタの駆動能力を向上させ,画素電極の応答時間を短縮することができる液晶表示素子を得ることを第一の目的とする。
…(省略)…
【0014】
【発明の実施の形態】図1は,この発明の液晶表示素子の構成を示すレイアウト図である。
…(省略)…
【0015】図1に示すように,液晶表示素子のレイアウトは,液晶表示素子の中央部に走査信号線1を配置し,走査信号線1を中心に対称形となるように薄膜トランジスタを形成する。ここで,ソース電極4は,データ信号線2と平行な部分を有し,この平行な部分に対向するようにドレイン電極を設けると共に,ゲート電極3は,走査信号線1と平行な部分を有し,この平行な部分とドレイン電極5が重なる構成とする。すなわち,データ信号線2の方向にソース電極4とドレイン電極5を配置する構成とするものである。同様にして,液晶に電圧を印加する画素電極6も二分割して,走査信号線1を中心に対称形となるように配置する。この発明の実施の形態による液晶表示素子においては,液晶に電圧を印加する画素電極6を走査信号線1を中心に二分割し,それぞれの画素電極6を別個の薄膜トランジスタで駆動させることにより,画素電極6の応答速度を向上させ,結果として,Cｓ容量の収束性を向上させる液晶表示素子を実現することが可能となる。」

イ 図1及び図3
図1:


図3:


(4) 引用文献4の記載
原査定の拒絶の理由に引用された国際公開第2010/041418号(以下「引用文献4」という。)は,本件優先日前に日本国内又は外国において電気通信回線を通じて公衆に利用可能となった発明が記載されたものであるところ,そこには,以下の記載がある。なお,下線は当合議体が付したものであり,引用発明の認定や判断等に活用した箇所を示す。
ア 「液晶表示装置
技術分野
[0001] 本発明は液晶表示装置に関する。

背景技術
…(省略)…
[0005] VAモードの欠点として,正面方向からの表示品位と斜め方向からの表示品位との差が顕著であることが知られている。特に中間調表示において,正面方向からみたときに適切な表示特性となるように調整を行うと,斜め方向から見たときの色味やガンマ特性といった表示特性は正面方向の表示特性とは大きく異なってしまう。
…(省略)…
[0006] 具体的には,斜め方向からみた表示画像は正面方向からみた表示画像と比べて全体的に白っぽくみえる。このような現象は「白浮き」とも呼ばれている。
…(省略)…
[0007] このような白浮きを改善するために,1つの画素電極を複数(典型的には,2つ)の副画素電極に分割して副画素電極の電位を異ならせることによって複数(典型的には,2つ)の副画素が形成されている。
…(省略)…
[0008] 特許文献1に開示されている液晶表示装置では,2つの副画素電極は異なるスイッチング素子を介して異なるソース配線に接続されており,2つの副画素電極の電位が異なるように駆動される。このように副画素電極の電位が異なることにより,副画素の液晶層の印加電圧が異なるため,副画素の透過率は互いに異なり,これにより,白浮きの改善が実現されている。」

イ 「発明が解決しようとする課題
[0012] 特許文献1の液晶表示装置では画素の列ごとに2つのソース配線を設ける必要があり,ソース配線の数が増大する。また,特許文献2の液晶表示装置では,画素の行ごとに2つのゲート配線を設ける必要があり,ゲート配線の数が増大する。さらに,特許文献1および2の液晶表示装置では,副画素電極ごとにTFTを設ける必要がある。このため,特許文献1および2の液晶表示装置では表示領域の開口率が低下してしまうことになる。
…(省略)…
[0014] 本発明は,上記課題を鑑みてなされたものであり,その目的は,表示領域の開口率の低下を抑制するとともに効率的に白浮きを改善する液晶表示装置を提供することにある。

課題を解決するための手段
[0015] 本発明による液晶表示装置は,複数の行および複数の列のマトリクス状に配列された複数の画素電極を有するアクティブマトリクス基板と,対向電極を有する対向基板と,前記アクティブマトリクス基板と前記対向基板との間に設けられた垂直配向型の液晶層とを備える,液晶表示装置であって,前記対向電極は複数の分離対向電極を有しており,前記複数の画素電極のそれぞれは,前記複数の分離対向電極のうちの少なくとも2つの分離対向電極と重なる。
…(省略)…
[0017] ある実施形態において,前記複数の分離対向電極は,第1分離対向電極と,前記第1分離対向電極に隣接する第2分離対向電極とを含んでおり,前記第1分離対向電極には第1対向電極信号が供給され,前記第2分離対向電極には前記第1対向電極信号とは異なる第2対向電極信号が供給される。
[0018] ある実施形態において,前記複数の分離対向電極のそれぞれは行方向に直線状に延びている。
…(省略)…
発明の効果
[0034] 本発明によれば,表示領域の開口率の低下を抑制するとともに効率的に白浮きを改善する液晶表示装置を提供することができる。」

ウ 「[0037] (実施形態1)
以下,本発明による液晶表示装置の第1実施形態を説明する。図1に,本実施形態の液晶表示装置100Aの模式図を示し,図2に,液晶表示装置100Aの模式的な平面図を示す。
[0038] 液晶表示装置100Aは,絶縁基板122上に設けられた画素電極124および配向膜126を有するアクティブマトリクス基板120と,絶縁基板142上に設けられた対向電極144および配向膜146を有する対向基板140と,アクティブマトリクス基板120と対向基板140との間に設けられた液晶層160とを備えている。
…(省略)…
[0039] 液晶表示装置100Aには,複数の画素が複数の行および複数の列のマトリクス状に配列されている。例えば,R(赤),G(緑),B(青)を原色としてカラー表示を行う液晶表示装置では,R,G,Bの3つの画素によって1つの色が表現される。画素は画素電極124によって規定される。
…(省略)…
[0041] 図2には液晶表示装置100Aにおける画素を模式的に示している。ｘ方向にゲート配線Gが延びており,ｙ方向にソース配線Sが延びている。また,ゲート配線Gおよびソース配線Sの交差部近傍にTFT130が設けられている。図2には,2行2列の画素を図示している。
[0042] 画素電極124のそれぞれは,単位部124ｕ1,124ｕ2と,連結部124n1とを有している。
…(省略)…
[0044] 本実施形態の液晶表示装置100Aでは,対向電極144は,互いに分離された複数の電極145を有している。本明細書において,このように分離された電極を「分離対向電極」と呼ぶ。
[0045] また,図2から明らかであるように,液晶表示装置100Aでは,分離対向電極145は行方向に線状に延びている。以下の説明において,このように線状に延びた分離対向電極を線状対向電極とも呼ぶ。隣接する線状対向電極145の間には線状のスリット145ｓが設けられており,異なる線状対向電極145は,1つの行に配列された画素電極124と重なるように設けられている。線状対向電極145の幅(ｙ方向に沿った長さ)は45μmであり,スリット145ｓの幅は5μmである。
[0046]…(省略)…第1線状対向電極145aは第2線状対向電極145bと電気的に独立しており,異なる対向電極信号が印加される。
…(省略)…
[0047] 画素電極124によって規定される画素Pは,2個の副画素SP1およびSP2を含んでいる。
…(省略)…
[0048] 図3に示すように,対向基板140には,表示領域140Dと,表示領域140Dの周囲を囲む額縁領域140Sとが設けられており,第1対向電極信号は,表示領域140Dに対して左側に位置する額縁領域140Sに設けられた配線を介して線状対向電極145aに供給され,第2対向電極信号は,表示領域140Dに対して右側に位置する額縁領域140Sに設けられた配線を介して線状対向電極145bに供給される。
…(省略)…
[0053] 本実施形態の液晶表示装置100Aでは,白浮き改善のために,画素電極ではなく対向電極の電位の調整を行う。
…(省略)…
[0059] なお,第1線状対向電極145aの電位は第2線状対向電極145bの電位に対して異なるが,第1線状対向電極145aの電位および第2線状対向電極145bの電位の平均は対向電極の基準電位と等しい。
…(省略)…
[0060] なお,液晶表示装置100Aはライン反転駆動を行ってもよい。
…(省略)…
[0062] また,液晶表示装置100Aはフレーム反転駆動を行っており,画素電極124および対向電極144の電位の大小関係がフレーム毎に反転するように書き込みが行われる。
…(省略)…
[0063] また,液晶表示装置100Aはコモン反転駆動を行ってもよい。対向電極144の電位は水平走査期間ごとに接地電位に対して変動する。例えば,ある行の画素を選択する水平走査期間においてソース配線の電位は対向電極の基準電位よりも高く,次の行の画素を選択する水平走査期間においてソース配線の電位は対向電極の基準電位よりも低い。このように,ソース配線の振幅は対向電極の基準電位の振幅以下であってもよい。例えば,第1対向電極信号および第2対向電極信号はいずれも接地電位に対して書き込みの行われる画素電極124の電位と反対の極性を有するように変化してもよい。このようなコモン反転駆動により,接地電位に対するソース配線の電位の変化量を大きくすることなく液晶層への印加電圧を増大可能なライン反転駆動を行うことができ,消費電力の増大が抑制される。
[0064] 例えば,図5に示すように,第1,第2対向電極信号VC1,VC2の電位は水平走査期間ごとに変化し,第1対向電極信号VC1の振幅は第2対向電極信号VC2の振幅よりも大きい。
…(省略)…
[0077] 液晶表示装置100Aは以下のように製造される。まず,絶縁基板122上に,図示しないゲート配線,補助容量配線,ソース配線を形成する。その後,導電部材を堆積してパターニングすることにより,画素電極124を形成する。画素電極124のフィッシュボーン構造はパターニングによって形成される。その後,画素電極124上に配向膜126を形成する。このようにしてアクティブマトリクス基板120が形成される。
[0078] 次に,絶縁基板142上に,図示しないカラーフィルタ層を形成する。その後,導電部材を堆積してパターニングすることにより,対向電極144を形成する。対向電極144の線状対向電極145はパターニングによって形成される。その後,対向電極144上に配向膜146を形成する。このようにして対向基板140が形成される。
…(省略)…
産業上の利用可能性
[0166] 本発明によれば,表示領域の開口率の低下を抑制するとともに効率的に白浮きを改善する液晶表示装置を提供することができる。」

エ 図1?図3及び図5
図1:


図2:


図3:


図5:


(5) 引用発明4
ア 引用文献4の[0038]及び図1からは,「絶縁基板122上に設けられた画素電極124および配向膜126を有するアクティブマトリクス基板120と,絶縁基板142上に設けられた対向電極144および配向膜146を有する対向基板140と,アクティブマトリクス基板120と対向基板140との間に設けられた液晶層160とを備えている液晶表示装置100A」という構成を理解することができる。

イ 引用文献4の[0041],[0042]及び図2からは,「液晶表示装置100Aにおける画素は,ｘ方向にゲート配線Gが延びており,ｙ方向にソース配線Sが延びており,また,ゲート配線Gおよびソース配線Sの交差部近傍にTFT130が設けられており」及び「画素電極124のそれぞれは,単位部124ｕ1,124ｕ2と,連結部124n1とを有し」という構成を理解することができる。

ウ 引用文献4の[0044]?[0047]及び図2からは,「画素電極124によって規定される画素Pは,2個の副画素SP1およびSP2を含み」,「対向電極144は,互いに分離された複数の線状対向電極145を有しており」,「線状対向電極145は行方向に線状に延びており」,「隣接する線状対向電極145の間には線状のスリット145ｓが設けられており」,「第1線状対向電極145aは副画素SP1の画素電極124と重なるように設けられ,第2線状対向電極145bは副画素SP2の画素電極124と重なるように設けられ」及び「第1線状対向電極145aは第2線状対向電極145bと電気的に独立しており,異なる対向電極信号が印加され」という構成を理解することができる。
(当合議体注:用語を統一して記載する,以下同じ。)

エ 引用文献4の[0048],[0059]及び図3からは,「対向基板140には,表示領域140Dと,表示領域140Dの周囲を囲む額縁領域140Sとが設けられており,第1対向電極信号VC1は,表示領域140Dに対して左側に位置する額縁領域140Sに設けられた配線を介して線状対向電極145aに供給され,第2対向電極信号VC2は,表示領域140Dに対して右側に位置する額縁領域140Sに設けられた配線を介して線状対向電極145bに供給され」及び「第1線状対向電極145aの電位は第2線状対向電極145bの電位に対して異なり」という構成を理解することができる。

オ 引用文献4の[0063]及び[0064]の記載からは,「液晶表示装置100Aは,対向電極144の電位が水平走査期間ごとに接地電位に対して変動するコモン反転駆動を行い」,「第1対向電極信号VC1及び第2対向電極信号VC2の電位は水平走査期間ごとに変化し,第1対向電極信号VC1の振幅は第2対向電極信号VC2の振幅よりも大きく」及び「接地電位に対するソース配線の電位の変化量を大きくすることなく液晶層への印加電圧を増大可能なライン反転駆動を行うことができ,消費電力の増大が抑制され」という構成を理解することができる。

カ 引用文献4の[0077]及び[0078]の記載からは,「アクティブマトリクス基板120は,絶縁基板122上に,ゲート配線,補助容量配線,ソース配線を形成し,その後,導電部材を堆積してパターニングすることにより,画素電極124を形成し,ここで画素電極124のフィッシュボーン構造はパターニングによって形成され,その後,画素電極124上に配向膜126を形成してなり」及び「対向基板140は,絶縁基板142上に,カラーフィルタ層を形成し,その後,導電部材を堆積してパターニングすることにより,対向電極144を形成し,ここで対向電極144の線状対向電極145はパターニングによって形成され,その後,対向電極144上に配向膜146を形成してなる」という構成を理解することができる。

キ 以上ア?カで述べた事項を踏まえると,引用文献4には,次の発明が記載されている(以下「引用発明4」という。)。
「 絶縁基板122上に設けられた画素電極124および配向膜126を有するアクティブマトリクス基板120と,絶縁基板142上に設けられた対向電極144および配向膜146を有する対向基板140と,アクティブマトリクス基板120と対向基板140との間に設けられた液晶層160とを備えている液晶表示装置100Aであって,
液晶表示装置100Aにおける画素は,ｘ方向にゲート配線Gが延びており,ｙ方向にソース配線Sが延びており,また,ゲート配線Gおよびソース配線Sの交差部近傍にTFT130が設けられており,
画素電極124のそれぞれは,単位部124ｕ1,124ｕ2と,連結部124n1とを有し,画素電極124によって規定される画素Pは,2個の副画素SP1およびSP2を含み,
対向電極144は,互いに分離された複数の線状対向電極145を有しており,線状対向電極145は行方向に線状に延びており,隣接する線状対向電極145の間には線状のスリット145ｓが設けられており,第1線状対向電極145aは副画素SP1の画素電極124と重なるように設けられ,第2線状対向電極145bは副画素SP2の画素電極124と重なるように設けられ,第1線状対向電極145aは第2線状対向電極145bと電気的に独立しており,異なる対向電極信号が印加され,
対向基板140には,表示領域140Dと,表示領域140Dの周囲を囲む額縁領域140Sとが設けられており,第1対向電極信号VC1は,表示領域140Dに対して左側に位置する額縁領域140Sに設けられた配線を介して線状対向電極145aに供給され,第2対向電極信号VC2は,表示領域140Dに対して右側に位置する額縁領域140Sに設けられた配線を介して線状対向電極145bに供給され,第1線状対向電極145aの電位は第2線状対向電極145bの電位に対して異なり,
液晶表示装置100Aは,対向電極144の電位が水平走査期間ごとに接地電位に対して変動するコモン反転駆動を行い,第1対向電極信号VC1及び第2対向電極信号VC2の電位は水平走査期間ごとに変化し,第1対向電極信号VC1の振幅は第2対向電極信号VC2の振幅よりも大きく,接地電位に対するソース配線の電位の変化量を大きくすることなく液晶層への印加電圧を増大可能なライン反転駆動を行うことができ,消費電力の増大が抑制され,
アクティブマトリクス基板120は,絶縁基板122上に,ゲート配線,補助容量配線,ソース配線を形成し,その後,導電部材を堆積してパターニングすることにより,画素電極124を形成し,ここで画素電極124のフィッシュボーン構造はパターニングによって形成され,その後,画素電極124上に配向膜126を形成してなり,
対向基板140は,絶縁基板142上に,カラーフィルタ層を形成し,その後,導電部材を堆積してパターニングすることにより,対向電極144を形成し,ここで対向電極144の線状対向電極145はパターニングによって形成され,その後,対向電極144上に配向膜146を形成してなる,
液晶表示装置100A。」

4 引用文献1を主引用例とした場合
以下,「その発明の属する技術の分野における通常の知識を有する者」を「当業者」という。
(1) 対比
本件補正後発明1と引用発明1を対比すると,以下のとおりとなる。
ア 画素構造
引用発明1は,「アレイ基板20,カラーフィルタ基板40及び液晶層50を具備する液晶表示パネル10」である。また,引用発明1の「アレイ基板20は,アレイ基板20上に,第1画素電極302,第1蓄積電極306,第2画素電極304,第2蓄積電極308,ゲート線G,データ線D,薄膜トランジスタTFTを備え」,「カラーフィルタ基板40は,カラーフィルタ基板40上に,第1共通電極402,第2共通電極404を備え」,「アレイ基板20とカラーフィルタ基板40の間に液晶層50が設けられ」ている。
上記の構成からみて,引用発明1の「アレイ基板20」は,「薄膜トランジスタTFTを備え」ている。また,「アレイ基板20上に,第1画素電極302,第1蓄積電極306,第2画素電極304,第2蓄積電極308,ゲート線G,データ線D,薄膜トランジスタTFTを備え」たものも,「基板」といえる(以下,単体の「アレイ基板20」と区別するため,「薄膜トランジスタ付きアレイ基板」という。)。
加えて,引用発明1の「カラーフィルタ基板40」は,その文言が示すとおり,「カラーフィルタ」を具備する。また,「カラーフィルタ基板40上に,第1共通電極402,第2共通電極404を備え」たものも,「基板」といえる(以下,単体の「カラーフィルタ基板40」と区別するため,「共通電極付きカラーフィルタ基板」という。)。そして,上記の位置関係からみて,引用発明1の「共通電極付きカラーフィルタ基板」は,「薄膜トランジスタ付きアレイ基板」と対向するように配置されている。
さらに,引用発明1の「液晶層50」は,その文言が示すとおり「液晶層」である。また,引用発明1の「液晶層50」は,上記の位置関係からみて,「薄膜トランジスタ付きアレイ基板」と「共通電極付きカラーフィルタ基板」との間に配置されるものである。
さらに加えて,上記の「薄膜トランジスタ付きアレイ基板」,「共通電極付きカラーフィルタ基板」及び「液晶層」を備えてなる構成は,「液晶表示パネル10」の画素部分の構造といえる(以下「画素部分」という。)。
以上勘案すると,引用発明1の「薄膜トランジスタ付きアレイ基板」,「共通電極付きカラーフィルタ基板」,「液晶層50」及び「画素部分」は,それぞれ本件補正後発明1の「薄膜トランジスタ基板」,「カラーフィルタ基板」,「液晶層」及び「画素構造」に相当する。また,引用発明1の「画素部分」は,本件補正後発明1の「画素構造」における,「薄膜トランジスタ基板と,該薄膜トランジスタ基板と対向するように配置されるカラーフィルタ基板と,前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に配置される液晶層とを備える」という要件を満たす。

イ 画素電極
引用発明1の「薄膜トランジスタ付きアレイ基板」において,「アレイ基板20は,アレイ基板20上に,第1画素電極302,第1蓄積電極306,第2画素電極304,第2蓄積電極308,ゲート線G,データ線D,薄膜トランジスタTFTを備え」,「アレイ基板20は,サブ画素領域30を有し,サブ画素領域30は,第1画素領域32及び第2画素領域34を有し」,「第1画素電極302及び第1蓄積電極306は第1画素領域32に配置され,第2画素電極304及び第2蓄積電極308は第2画素領域34に配置され」る。
上記の構成からみて,引用発明1の「薄膜トランジスタ付きアレイ基板」は,「アレイ基板20」を備える。そして,この「アレイ基板20」透明であることは,技術的にみて明らかである。
また,上記の位置関係からみて,引用発明1の「第1画素電極302」及び「第2画素電極304」は,ともに「サブ画素領域30」に配置された「画素電極」といえる(以下「第1第2画素電極」と総称する。)。そして,これを換言すると,「第1第2画素電極」は,そのサブ画素電極として,「第1画素電極302」及び「第2画素電極304」を備えるといえる。加えて,この「第1第2画素電極」が,「共通電極付きカラーフィルタ基板」に向ける「アレイ基板20」の一側に設けられていることは,技術常識に照らし明らかである。
以上勘案すると,引用発明1の「アレイ基板20」,「第1画素電極302」,「第2画素電極304」及び「第1第2画素電極」は,それぞれ本件補正後発明1の「第1透明基板」,「第1サブ画素電極」,「第2サブ画素電極」及び「画素電極」に相当する。また,引用発明1の「薄膜トランジスタ付きアレイ基板」は,本件補正後発明1の「薄膜トランジスタ基板」における,「第1透明基板と,前記カラーフィルタ基板に向ける前記第1透明基板の一側に設けられる画素電極とを備え」及び「前記画素電極は第1サブ画素電極及び第2サブ画素電極を備え」という要件を満たす。

ウ 共通電極
引用発明1の「共通電極付きカラーフィルタ基板」において,「カラーフィルタ基板40は,カラーフィルタ基板40上に,第1共通電極402,第2共通電極404を備え」,「第1共通電極402は,第1の連結部から延びた複数の第1の櫛歯が第1画素領域32と対向して配置された櫛形電極であり」,「第2共通電極404は,第2の連結部から延びた複数の第2の櫛歯が第2画素領域34と対向して配置された櫛形電極であり」,「複数の第1の櫛歯と複数の第2の櫛歯は交互に配置されている」。
上記の構成からみて,引用発明1の「共通電極付きカラーフィルタ基板」は,「カラーフィルタ基板40」を備える。そして,この「カラーフィルタ基板40」が,その上にカラーフィルタ層が形成された透明な基板を備えることは,技術常識である(以下「透明な基板」という。)。
また,上記の位置関係及び上記イで述べた位置関係からみて,引用発明1の「第1共通電極402」及び「第2共通電極404」は,ともに「サブ画素領域30」に配置された「共通電極」といえる(以下「第1第2共通電極」と総称する。)。そして,これを換言すると,「第1第2共通電極」は,そのサブ共通電極として,「第1共通電極402」及び「第2共通電極404」を備えるといえる。加えて,この「第1第2共通電極」が,「薄膜トランジスタ付きアレイ基板」に向ける「透明な基板」の一側に設けられていることは,技術常識に照らし明らかである。
さらに,上記の形状及び位置関係からみて,引用発明1の「第1共通電極402」は櫛状を呈し,「第1の連結部」と,一端が「第1の連結部」に連結される「複数の第1の櫛歯」とを備えている。同様に,「第2共通電極404」は櫛状を呈し,「第2の連結部」と,一端が「第2の連結部」に連結される「複数の第2の櫛歯」とを備えている。また,「第1の櫛歯」と「第2の櫛歯」は,「交互に配置されている」。
以上勘案すると,引用発明1の「透明な基板」,「第1共通電極402」,「第2共通電極404」,「第1第2共通電極」,「第1の連結部」,「第2の連結部」,「第1の櫛歯」及び「第2の櫛歯」は,それぞれ本件補正後発明1の「第2透明基板」,「第1サブ共通電極」,「第2サブ共通電極」,「共通電極」,「第1櫛本体」,「第2櫛本体」,「第1櫛歯」及び「第2櫛歯」に相当する。また,引用発明1の「共通電極付きカラーフィルタ基板」は,本件補正後発明1の「カラーフィルタ基板」における,「第2透明基板と,前記薄膜トランジスタ基板に向ける該第2透明基板の一側に設けられる共通電極とを備え」及び「前記共通電極は第1サブ共通電極及び第2サブ共通電極を備え」という要件を満たす。加えて,引用発明1の「第1共通電極402」及び「第2共通電極404」は,それぞれ,本件補正後発明1の「第1サブ共通電極」及び「第2サブ共通電極」における,「前記第1サブ共通電極は櫛状を呈し,該第1サブ共通電極は,第1櫛本体と,一端が該第1櫛本体に連結される複数の第1櫛歯とを備え,前記第2サブ共通電極は櫛状を呈し,該第2サブ共通電極は,第2櫛本体と,一端が該第2櫛本体に連結される複数の第2櫛歯とを備え,前記第1櫛歯と前記第2櫛歯とは交互に配置され」という要件を満たす。

エ 画素領域
引用発明1の「薄膜トランジスタ付きアレイ基板」において,「アレイ基板20は,アレイ基板20上に,第1画素電極302,第1蓄積電極306,第2画素電極304,第2蓄積電極308,ゲート線G,データ線D,薄膜トランジスタTFTを備え」る。また,「アレイ基板20は,サブ画素領域30を有し,サブ画素領域30は,第1画素領域32及び第2画素領域34を有し」,「第1画素電極302及び第1蓄積電極306は第1画素領域32に配置され,第2画素電極304及び第2蓄積電極308は第2画素領域34に配置され」ている。また,引用発明1の「液晶表示パネル10」において,「第1画素電極302,第1共通電極402及び液晶層50によって,第1液晶容量502が形成され,第2画素電極304,第2共通電極404及び液晶層50によって,第2液晶容量504が形成され」,「第1画素電極302と第1蓄積電極306及び絶縁層60によって第1蓄積容量506が形成され,第2画素電極304と第2蓄積電極308及び絶縁層60によって第2蓄積容量508が形成され」,「第1画素電極302と第2画素電極304は,1つのデータ線Dのデータ線電圧を転送できるように薄膜トランジスタTFTによって駆動され」る。
上記の構成からみて,引用発明1の「薄膜トランジスタ付きアレイ基板」は,「アレイ基板20」に配置される「データ線D」及び「ゲート線G」を備える。そして,これら「データ線D」及び「ゲート線G」によって1個の「サブ画素領域30」が形成されることは,技術的にみて明らかである(図1からも確認できる事項である。)。また,上記の位置関係からみて,引用発明1の「サブ画素領域30」は,「第1画素領域32」及び「第2画素領域34」を含み,「第1画素電極302」は「第1画素領域32」に位置し,「第2画素電極304」は「第2画素領域34」に位置し,「第1画素電極302」と「第1共通電極402」は「第1画素領域32」の「第1液晶容量502」を構成し,「第2画素電極304」と「第2共通電極404」は「第2画素領域34」の「第2液晶容量504」を構成する。さらに,上記の構成に加えて,前記ア?ウの対比結果,及び技術常識を勘案すると,引用発明1の「画素部分」は,「アレイ基板20」と「透明な基板」との間に形成され,「薄膜トランジスタTFT」による充電後に「第1画素領域32」に恒常の「データ線Dのデータ線電圧」を提供し,かつ蓄積容量として機能する「第1蓄積容量506」を備えるものである。同様に,引用発明1の「画素部分」は,「アレイ基板20」と「透明な基板」との間に形成され,「薄膜トランジスタTFT」による充電後に「第2画素領域34」に恒常の「データ線Dのデータ線電圧」を提供し,かつ蓄積容量として機能する「第2蓄積容量508」を備えるものである。
以上勘案すると,引用発明1の「データ線D」,「ゲート線G」,「サブ画素領域30」,「第1画素領域32」,「第2画素領域34」,「データ線Dのデータ線電圧」,「第1液晶容量502」及び「第2液晶容量504」は,それぞれ本件補正後発明1の「データ線」,「ゲート電極線」,「画素領域」,「第1サブ画素領域」,「第2サブ画素領域」,「駆動電圧」,「第1液晶容量」及び「第2液晶容量」に相当する。また,引用発明1の「第1蓄積容量506」及び「第2蓄積容量508」は,それぞれ,本件補正後発明1の「第1蓄積容量」及び「第2蓄積容量」に相当する。そして,引用発明1の「薄膜トランジスタ付きアレイ基板」は,本件補正後発明1の「薄膜トランジスタ基板」における,「前記第1透明基板に配置されるデータ線及びゲート電極線をさらに備え,前記データ線と前記ゲート電極線とによって1個の画素領域が形成され,前記画素領域は第1サブ画素領域及び第2サブ画素領域を含み,前記第1サブ画素電極は前記第1サブ画素領域に位置し,前記第2サブ画素電極は前記第2サブ画素領域に位置し」及び「前記第1サブ画素電極と前記第1サブ共通電極とは前記第1サブ画素領域の第1液晶容量を構成し,前記第2サブ画素電極と前記第2サブ共通電極とは前記第2サブ画素領域の第2液晶容量を構成し」という要件を満たす。加えて,引用発明1の「画素部分」は,本件補正後発明1の「画素構造」における,「前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第1サブ画素領域に恒常の駆動電圧を提供する第1蓄積容量と,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第2サブ画素領域に恒常の駆動電圧を提供する第2蓄積容量とをさらに備え」という要件を満たす。

オ 第1電圧差,第2電圧差
引用発明1の「液晶表示パネル10」において,「第1画素電極302と第2画素電極304は,1つのデータ線Dのデータ線電圧を転送できるように薄膜トランジスタTFTによって駆動され」,「第1蓄積電極306及び第1共通電極402は第1共通信号バスライン202によって駆動され,第2蓄積電極308及び第2共通電極404は第2共通信号バスライン204によって駆動され,第1共通信号バスライン202の駆動電圧と第2共通信号バスライン204の駆動電圧は異な」る。
上記の印加電圧の関係からみて,引用発明1の「第1画素電極302」と「第1共通電極402」は,「1つのデータ線Dのデータ線電圧」と「第1共通信号バスライン202の駆動電圧」によって決まる第1の電圧差を有する。同様に,引用発明1の「第2画素電極304」と「第2共通電極404」は,「1つのデータ線Dのデータ線電圧」と「第2共通信号バスライン202の駆動電圧」によって決まる第2の電圧差を有する。そして,上記の第1の電圧差は,「第1共通信号バスライン202の駆動電圧」と「第2共通信号バスライン204の駆動電圧」が異なることに起因して,上記の第2の電圧差より大きいか,又は小さくなる。加えて,「第1共通電極402」及び「第2共通電極404」に,それぞれ,「第1共通信号バスライン202の駆動電圧」及び「第2共通信号バスライン204の駆動電圧」を印加するとき,「第1共通電極402」と「第2共通電極404」が異なる電位を有することにより,上記の第1の電圧差は,上記の第2の電圧差より大きくなるか,又は小さくなる。
以上勘案すると,引用発明1の「画素部分」は,本件補正後発明1における,「前記第1サブ画素電極と前記第1サブ共通電極とは第1電圧差を有し,前記第2サブ画素電極と前記第2サブ共通電極とは第2電圧差を有し,前記第1電圧差は前記第2電圧差より大きいか或いは小さく」という要件,及び「前記第1,第2サブ共通電極に駆動電圧を印加するとき,前記第1サブ共通電極と前記第2サブ共通電極とが異なる電位を有することにより,前記第1電圧差は前記第2電圧差より大きくなるか或いは小さくなる」という要件を満たす。

(2) 一致点及び相違点
ア 一致点
本件補正後発明1と引用発明1は,次の構成で一致する。
「 薄膜トランジスタ基板と,該薄膜トランジスタ基板と対向するように配置されるカラーフィルタ基板と,前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に配置される液晶層とを備える画素構造であって,
前記薄膜トランジスタ基板は,第1透明基板と,前記カラーフィルタ基板に向ける前記第1透明基板の一側に設けられる画素電極とを備え,前記カラーフィルタ基板は,第2透明基板と,前記薄膜トランジスタ基板に向ける該第2透明基板の一側に設けられる共通電極とを備え,前記画素電極は第1サブ画素電極及び第2サブ画素電極を備え,前記共通電極は第1サブ共通電極及び第2サブ共通電極を備え,前記第1サブ画素電極と前記第1サブ共通電極とは第1電圧差を有し,前記第2サブ画素電極と前記第2サブ共通電極とは第2電圧差を有し,前記第1電圧差は前記第2電圧差より大きいか或いは小さく,
前記薄膜トランジスタ基板は前記第1透明基板に配置されるデータ線及びゲート電極線をさらに備え,前記データ線と前記ゲート電極線とによって1個の画素領域が形成され,前記画素領域は第1サブ画素領域及び第2サブ画素領域を含み,前記第1サブ画素電極は前記第1サブ画素領域に位置し,前記第2サブ画素電極は前記第2サブ画素領域に位置し,前記画素構造は,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第1サブ画素領域に恒常の駆動電圧を提供する第1蓄積容量と,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第2サブ画素領域に恒常の駆動電圧を提供する第2蓄積容量とをさらに備え,前記第1サブ画素電極と前記第1サブ共通電極とは前記第1サブ画素領域の第1液晶容量を構成し,前記第2サブ画素電極と前記第2サブ共通電極とは前記第2サブ画素領域の第2液晶容量を構成し,
前記第1サブ共通電極は櫛状を呈し,該第1サブ共通電極は,第1櫛本体と,一端が該第1櫛本体に連結される複数の第1櫛歯とを備え,前記第2サブ共通電極は櫛状を呈し,該第2サブ共通電極は,第2櫛本体と,一端が該第2櫛本体に連結される複数の第2櫛歯とを備え,前記第1櫛歯と前記第2櫛歯とは交互に配置され,
前記第1,第2サブ共通電極に駆動電圧を印加するとき,前記第1サブ共通電極と前記第2サブ共通電極とが異なる電位を有することにより,前記第1電圧差は前記第2電圧差より大きくなるか或いは小さくなる画素構造。」

イ 相違点
本件補正後発明1と引用発明1は,以下の点で相違する。
(相違点1)
「薄膜トランジスタ基板」について,本件補正後発明1は,「前記第1透明基板に形成される第1薄膜トランジスタ及び第2薄膜トランジスタをさらに備え,前記第1薄膜トランジスタは,第1ゲート電極,第1ソース電極及び第1ドレイン電極を有し,前記第2薄膜トランジスタは,第2ゲート電極,第2ソース電極及び第2ドレイン電極を有し,前記第1ゲート電極は前記ゲート電極線に電気接続され,前記第1ソース電極は前記データ線に電気接続され,前記第1ドレイン電極は前記第1サブ画素電極,前記第1蓄積容量にそれぞれ電気接続され,前記第2ゲート電極は前記ゲート電極線に電気接続され,前記第2ソース電極は前記データ線に電気接続され,前記第2ドレイン電極は前記第2サブ画素電極,前記第2蓄積容量に電気接続され」という構成を具備するのに対して,引用発明1は,第1画素電極302と第2画素電極が,1つの薄膜トランジスタTFTによって駆動される点。

(相違点2)
「第1,第2サブ共通電極」について,本件補正後発明1は,「いずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され」,また,「第1,第2サブ画素電極」について,本件補正後発明1は,「いずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され」るものであるのに対して,引用発明1は,このように特定されたものではない点。

(相違点3)
「駆動電圧」について,本件補正後発明1は,「前記第1サブ画素電極と前記第1サブ共通電極とに印加される駆動電圧は矩形波の交流であり,前記第2サブ画素電極と前記第2サブ共通電極とに印加される駆動電圧は矩形波の交流であり」という構成を具備するのに対して,引用発明1は,このように特定されたものではない点。

(3) 判断
ア 相違点1について
引用文献2には,液晶に電圧を印加する画素電極6を走査信号線1を中心に二分割し,それぞれの画素電極6を別個の薄膜トランジスタで駆動させることにより,画素電極6の応答速度を向上させる技術が開示されている(以下「引用文献2記載技術」という。)。
ここで,引用発明1の「第1画素電極302と第2画素電極304の間にはスリットSが設けられ」ており,「第1画素電極302と第2画素電極304とが接続される程度が残」っているにすぎない。
そうしてみると,引用発明1の画素電極,特に「第1画素電極302」の応答速度を向上させることを目的として,引用文献2記載技術を採用することは,当業者における通常の創意工夫の範囲内の事項である。また,引用文献2記載技術を採用すると,引用発明1は,アレイ基板20に形成された2つの薄膜トランジスタTFTを具備するものとなり,かつ,その一方が第1画素電極302に,他方が第2画素電極304にデータ線電圧を転送するように電気接続されたものとなる。そして,このように電気接続されたものは,相違点1に係る本件補正後発明1の構成を具備したものとなる。

イ 相違点2について
相違点2に係る本件補正後発明1の構成は,製造工程に関するものであるが,念のため,製造工程も含めて検討すると,このような製造工程は,液晶表示パネルの電極の製造工程として,周知のものにすぎない(例えば,特開2002-107758号公報の【0031】を参照。)。
引用発明1の「第1共通電極402」,「第2共通電極404」,「第1画素電極302」及び「第2画素電極304」を製造するに際し,相違点2に係る本件補正後発明1の構成を採用することは,当然のことにすぎない。

ウ 相違点3について
相違点3に係る本件補正後発明1の構成は,画素構造の駆動方法に関するものであるが,念のため,駆動方法も含めて検討する。
引用文献4の[0063]及び[0064]からは,対向電極144の電位が水平走査期間ごとに接地電位に対して変動するコモン反転駆動を行うことにより,接地電位に対するソース配線の電位の変化量を大きくすることなく液晶層への印加電圧を増大可能なライン反転駆動を行うことができ,消費電力の増大が抑制される技術が開示されている(以下「引用文献4記載技術」という。)。
ここで,引用発明1の「液晶表示パネル10」を液晶表示装置として完成させるに際して,消費電力の増大が抑制される技術を採用する方が望ましいことは明らかである。また,引用発明1の「液晶表示パネル10」の「第1画素電極302」,「第1蓄積電極306」,「第1共通電極402」,「第2画素電極304」,「第2蓄積電極308」及び「第2共通電極404」は,引用文献4記載技術に適した電気的接続関係にある。
そうしてみると,引用発明1の「液晶表示パネル10」を消費電力の増大が抑制された液晶表示装置として完成させるに際して,引用文献4記載技術を採用することは,当業者における通常の創意工夫の範囲内の事項である(なお,引用発明1の「液晶表示パネル10」は,フレーム単位でのコモン反転駆動も可能である。)。
また,引用発明1においてコモン反転駆動を採用した場合,引用発明1の「第1画素電極302」及び「第2画素電極304」に印加されるデータ線電圧は,接地電位に対して変動(極性反転)する矩形波の交流となり,また,引用発明1の「第1蓄積電極306」,「第1共通電極402」,「第2蓄積電極308」及び「第2共通電極404」に印加される駆動電圧も,接地電位に対して変動(データ線電圧とは逆極性で極性反転する)矩形波の交流となるから,相違点3に係る本件補正後発明1の構成を具備したものとなる。

(4) 発明の効果について
本件補正後発明1の効果は,本件出願の明細書の【0021】に記載されたとおりの,「第1サブ画素電極と第1サブ共通電極とが有する第1電圧差が第2サブ画素電極と第2サブ共通電極とが有する第2電圧差より大きいか又は小さいように,カラーフィルタ基板における第1,第2サブ共通電極に異なる電位の電圧を提供することによって,開口率を低下させない前提下で,大型のパネルにおける大きい視角での色ずれの問題を改善する」ことにある。
しかしながら,このような効果は,引用発明1が具備する効果である。

(5) 小括
本件補正後発明1は,引用文献1に記載された発明,並びに,引用文献2及び引用文献4に記載された技術に基づいて,当業者が容易に発明をすることができたものであり,特許法29条2項の規定により,特許出願の際独立して特許を受けることができないものである。

5 引用文献4を主引用例とした場合
(1) 一致点及び相違点
ア 一致点
本件補正後発明1と引用発明4を対比すると,両者は,次の構成で一致する。
「 薄膜トランジスタ基板と,該薄膜トランジスタ基板と対向するように配置されるカラーフィルタ基板と,前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に配置される液晶層とを備える画素構造であって,
前記薄膜トランジスタ基板は,第1透明基板と,前記カラーフィルタ基板に向ける前記第1透明基板の一側に設けられる画素電極とを備え,前記カラーフィルタ基板は,第2透明基板と,前記薄膜トランジスタ基板に向ける該第2透明基板の一側に設けられる共通電極とを備え,前記画素電極は第1サブ画素電極及び第2サブ画素電極を備え,前記共通電極は第1サブ共通電極及び第2サブ共通電極を備え,前記第1サブ画素電極と前記第1サブ共通電極とは第1電圧差を有し,前記第2サブ画素電極と前記第2サブ共通電極とは第2電圧差を有し,前記第1電圧差は前記第2電圧差より大きいか或いは小さく,
前記薄膜トランジスタ基板は前記第1透明基板に配置されるデータ線及びゲート電極線をさらに備え,前記データ線と前記ゲート電極線とによって1個の画素領域が形成され,前記画素領域は第1サブ画素領域及び第2サブ画素領域を含み,前記第1サブ画素電極は前記第1サブ画素領域に位置し,前記第2サブ画素電極は前記第2サブ画素領域に位置し,前記第1サブ画素電極と前記第1サブ共通電極とは前記第1サブ画素領域の第1液晶容量を構成し,前記第2サブ画素電極と前記第2サブ共通電極とは前記第2サブ画素領域の第2液晶容量を構成し,
前記第1サブ共通電極は櫛状を呈し,該第1サブ共通電極は,第1櫛本体と,一端が該第1櫛本体に連結される複数の第1櫛歯とを備え,前記第2サブ共通電極は櫛状を呈し,該第2サブ共通電極は,第2櫛本体と,一端が該第2櫛本体に連結される複数の第2櫛歯とを備え,前記第1櫛歯と前記第2櫛歯とは交互に配置され,
前記第1サブ画素電極と前記第1サブ共通電極とに印加される駆動電圧は矩形波の交流であり,前記第2サブ画素電極と前記第2サブ共通電極とに印加される駆動電圧は矩形波の交流であり,
前記第1,第2サブ共通電極に駆動電圧を印加するとき,前記第1サブ共通電極と前記第2サブ共通電極とが異なる電位を有することにより,前記第1電圧差は前記第2電圧差より大きくなるか或いは小さくなる画素構造。」

イ 相違点
本件補正後発明1と引用発明4は,以下の点で相違する。
(相違点A)
「画素構造」について,本件補正後発明1は,「前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第1サブ画素領域に恒常の駆動電圧を提供する第1蓄積容量と,前記第1透明基板と前記第2透明基板との間に形成されかつ充電後に前記第2サブ画素領域に恒常の駆動電圧を提供する第2蓄積容量とをさらに備え」るのに対して,引用発明4は,一応,これが明らかではない点。

(相違点B)
「薄膜トランジスタ基板」について,本件補正後発明1は,「前記第1透明基板に形成される第1薄膜トランジスタ及び第2薄膜トランジスタをさらに備え,前記第1薄膜トランジスタは,第1ゲート電極,第1ソース電極及び第1ドレイン電極を有し,前記第2薄膜トランジスタは,第2ゲート電極,第2ソース電極及び第2ドレイン電極を有し,前記第1ゲート電極は前記ゲート電極線に電気接続され,前記第1ソース電極は前記データ線に電気接続され,前記第1ドレイン電極は前記第1サブ画素電極,前記第1蓄積容量にそれぞれ電気接続され,前記第2ゲート電極は前記ゲート電極線に電気接続され,前記第2ソース電極は前記データ線に電気接続され,前記第2ドレイン電極は前記第2サブ画素電極,前記第2蓄積容量に電気接続され」という構成を具備するのに対して,引用発明4は,副画素SP1の画素電極124と副画素SP2の画素電極124が,1つのTFT130によって駆動される点。

(相違点C)
「第1,第2サブ共通電極」について,本件補正後発明1は,「いずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され」,また,「第1,第2サブ画素電極」について,本件補正後発明1は,「いずれも,成膜工程,フォトレジスト塗布工程,露光工程,現像工程及びエッチング工程によって形成され」るものであるのに対して,引用発明4は,このように特定されたものではない点。

(2) 判断
ア 相違点Aについて
引用発明4の「アクティブマトリクス基板120は,絶縁基板122上に,ゲート配線,補助容量配線,ソース配線を形成し」たものである。
ここで,引用発明4の「液晶表示装置100A」は,「コモン反転駆動」を行うものであるから,その「補助容量配線」は,対向電極とともに「コモン反転駆動」される。
そうしてみると,引用発明4の「画素P」が,「絶縁基板122」と「絶縁基板142」との間に形成されかつ充電後に「副画素SP1」に恒常の駆動電圧を提供する,(副画素SP1に対応した)「補助容量配線」及び「副画素SP1の画素電極124」によって形成される第1の補助容量,並びに,充電後に「副画素SP2」に恒常の駆動電圧を提供する,(副画素SP2に対応した)「補助容量配線」及び「副画素SP2の画素電極124」によって形成される第2の補助容量を備えることは,自明のことといえる。
したがって,相違点Aは,事実上の相違点ではない。
仮にそうでないとしても,引用発明4において,相違点Aに係る本件補正後発明1の構成を採用することは,当業者における通常の創意工夫の範囲内の事項である。

イ 相違点B及び相違点Cについて
相違点B及び相違点Cについての判断は,前記4(3)ア及びイで述べた,相違点1及び相違点2についての判断と同様である。

(3) 発明の効果について
本件補正後発明1の効果は,引用発明4が具備する効果である。

(4) 小括
本件補正後発明1は,引用文献4に記載された発明及び引用文献2に記載された技術に基づいて,当業者が容易に発明をすることができたものであり,特許法29条2項の規定により,特許出願の際独立して特許を受けることができないものである。

6 本件補正後発明4について
本件補正後発明4の「画素構造」は,「薄膜トランジスタ基板」について,[A]「前記第1透明基板に形成される第1薄膜トランジスタ及び第2薄膜トランジスタをさらに備え,前記第1薄膜トランジスタは,第1ゲート電極,第1ソース電極及び第1ドレイン電極を有し,前記第2薄膜トランジスタは,第2ゲート電極,第2ソース電極及び第2ドレイン電極を有し,前記第1ゲート電極は前記ゲート電極線に電気接続され,前記第1ソース電極は前記データ線に電気接続され,前記第1ドレイン電極は前記第1サブ画素電極,前記第1蓄積容量にそれぞれ電気接続され,前記第2ゲート電極は前記ゲート電極線に電気接続され,前記第2ソース電極は前記データ線に電気接続され,前記第2ドレイン電極は前記第2サブ画素電極,前記第2蓄積容量に電気接続され」という構成を具備し,かつ,[B]「前記第1透明基板に形成される第3薄膜トランジスタを備え,前記第3薄膜トランジスタは,第3ゲート電極,第3ソース電極及び第3ドレイン電極を有し,前記第3ゲート電極は前記ゲート電極線に電気接続され,前記第3ソース電極は前記データ線に電気接続され,前記第3ドレイン電極はそれぞれ第1サブ画素電極,第2サブ画素電極,第1蓄積容量,第2蓄積容量に電気接続され」という構成を具備するものである。
ここで,上記[A]の構成から理解される回路は,本件出願の図4,図5,及びその説明(【0026】?【0028】)から理解される回路に対応するものである。これに対して,上記[B]の構成から理解される回路は,本件出願の図9,図10及びその説明(【0034】)から理解される回路に対応するものである。そして,【0034】には,「他の実施形態の一例として,薄膜トランジスタ基板20′には1個の薄膜トランジスタのみ,即ち図9及び図10に示した第3薄膜トランジスタ52のみ設けられており,第3薄膜トランジスタ52で第1サブ画素電極26′と第2サブ画素電極28′とを同時に駆動する簡単な構造によって,開口率の向上に有利である」と記載されている。
そうしてみると,たとえ発明の詳細な説明に接した当業者といえども,本件補正後発明4のような,「第1薄膜トランジスタ及び第2薄膜トランジスタ」,並びに,「第3薄膜トランジスタ」を具備する発明を,認識することができない。すなわち,本件出願の図4,図5及びその説明から理解される回路は,「第3薄膜トランジスタ」を具備しなくとも,画素の回路として動作し,発明が解決しようとする課題(【0006】)を解決することができる。また,本件出願の図9,図10及びその説明から理解される回路は,「第1薄膜トランジスタ及び第2薄膜トランジスタ」を具備しなくとも,画素の回路として動作し,発明が解決しようとする課題を解決することができる。したがって,本件出願の発明の詳細な説明の記載からは,画素に,「第1薄膜トランジスタ及び第2薄膜トランジスタ」,並びに,「第3薄膜トランジスタ」を設ける必要はないと理解される。また,3つの薄膜トランジスタを設けた場合には,画素の開口率が低下するから,発明の課題の解決が,損なわれることになる。
以上のとおり,本件補正後発明4は,発明の詳細な説明において,発明の課題が解決できることを当業者が認識できるように記載された範囲を超えているものであるから,本件補正後発明4は発明の詳細な説明に記載したものであるということができない。
本件出願は,特許法36条6項1号に規定する要件を満たしていないから,特許出願の際独立して特許を受けることができない。

念のため,本件補正後発明4が,上記[A]の構成に替えて上記[B]の構成を具備する発明であると仮定して検討すると,以下のとおりである。
すなわち,本件補正後発明4と引用発明1を対比すると,前記4(2)イで述べた,相違点2及び相違点3が抽出されることになる(相違点1は,相違点でなくなる。)。そして,相違点についての判断は,前記4(3)イ及びウで述べたのと同様である。
また,本件補正後発明4と引用発明4を対比すると,前記5(1)イで述べた,相違点A及び相違点Cが抽出されることになる(相違点Bは,相違点ではなくなる。)。そして,相違点についての判断は,前記5(2)で述べたのと同様である。
したがって,本件補正後発明4は,特許法29条2項の規定により,特許出願の際独立して特許を受けることができないものである。

7 補正の却下の決定についてのまとめ
本件補正は,特許法17条の2第6項において準用する同法126条7項の規定に違反するので,同法159条1項の規定において読み替えて適用する同法53条1項の規定により却下すべきものである。
よって,[補正の却下の決定の結論]のとおり,決定する。

第3 本願発明について
1 本願発明
以上のとおり,本件補正は却下されたので,本件出願の請求項1に係る発明は,平成29年8月3日付け手続補正書によって補正された特許請求の範囲の請求項1(前記「第2」[理由]1(1)の【請求項1】参照。)に記載された事項によって特定されるとおりのものである(以下「本願発明」という。)。

2 原査定の拒絶の理由
本願発明に対する原査定の拒絶の理由は,[A]本願発明は,本件優先日前に日本国内又は外国において電気通信回線を通じて公衆に利用可能となった発明(引用文献4に記載された発明)であるから,特許法29条1項3号に該当し,特許を受けることができない,[B]本願発明は,本件優先日前に日本国内又は外国において,頒布された刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明(引用文献1に記載された発明)及び引用文献4に記載された技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,[C]本願発明は,本件優先日前に日本国内又は外国において電気通信回線を通じて公衆に利用可能となった発明(引用文献4に記載された発明)に基づいて,本件優先日前に当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。
(当合議体注:引用文献1及び引用文献4は,前記「第2」[理由]で挙げた引用文献1及び引用文献4と同じである。)

3 引用文献の記載
原査定の拒絶の理由で引用された引用文献1及び引用文献4の記載は,前記「第2」[理由]3(1)及び(4)に記載したとおりである。

4 引用発明
引用発明1及び引用発明4は,前記「第2」[理由]3(2)及び(5)に記載したとおりである。

5 対比及び判断
本願発明は,前記「第2」[理由]4及び5で検討した本件補正後発明1から,相違点1(相違点B)及び相違点2(相違点C)に係る本件補正後発明1の構成を除いたものである。
ここで,本願発明の発明特定事項を全て含み,さらに他の事項を付加したものに相当する本件補正後発明1は,前記「第2」[理由]4に記載したとおり,引用文献1に記載された発明,並びに,引用文献2及び引用文献4に記載された技術に基づいて,当業者が容易に発明をすることができたものである。また,本願発明は,相違点1に係る本件補正後発明1の構成を具備しない(本願発明との関係においては,相違点1は,相違点ではないため,前記「第2」[理由]で挙げた引用文献2を引用する必要がない)。そうしてみると,本願発明は,引用文献1に記載された発明及び引用文献4に記載された技術に基づいて,当業者が容易に発明をすることができたものである。
加えて,本願発明の発明特定事項を全て含み,さらに他の事項を付加したものに相当する本件補正後発明1は,前記「第2」[理由]5に記載したとおり,引用文献4に記載された発明及び引用文献2に記載された技術に基づいて,当業者が容易に発明をすることができたものである。また,本願発明は,相違点Bに係る本件補正後発明1の構成を具備しない(本願発明との関係においては,相違点Bは,相違点ではないため,前記「第2」[理由]で挙げた引用文献2を引用する必要がない)。そうしてみると,本願発明は,引用文献4に記載された発明であり,あるいは,引用文献4に記載された発明に基づいて,当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり,本願発明は,特許法29条1項3号に該当し,特許を受けることができず,また,本願発明は,特許法29条2項の規定により特許を受けることができない。
したがって,他の請求項に係る発明について検討するまでもなく,本件出願は拒絶されるべきものである。

よって,結論のとおり審決する。
 
別掲
 
審理終結日 2019-05-15 
結審通知日 2019-05-28 
審決日 2019-06-10 
出願番号 特願2016-529453(P2016-529453)
審決分類 P 1 8・ 575- Z (G02F)
P 1 8・ 537- Z (G02F)
P 1 8・ 572- Z (G02F)
P 1 8・ 113- Z (G02F)
P 1 8・ 121- Z (G02F)
最終処分 不成立  
前審関与審査官 佐藤 洋允、廣田 かおり  
特許庁審判長 中田 誠
特許庁審判官 樋口 信宏
河原 正
発明の名称 画素構造  
代理人 大槻 聡  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ