• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1357396
審判番号 不服2018-11737  
総通号数 241 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-01-31 
種別 拒絶査定不服の審決 
審判請求日 2018-08-31 
確定日 2019-11-28 
事件の表示 特願2014- 59216「半導体装置用基板、当該基板の製造方法、及び半導体装置」拒絶査定不服審判事件〔平成27年10月22日出願公開、特開2015-185619〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成26年3月20日に出願したものであって、平成29年10月16日付け拒絶理由通知に対して同年12月27日付けで手続補正がなされたが、平成30年5月31日付けで拒絶査定がなされた。これに対し、同年8月31日付けで拒絶査定不服審判が請求されるとともに手続補正がなされたものである。

第2 平成30年8月31日付けの手続補正についての補正却下の決定
[補正却下の決定の結論]
平成30年8月31日付けの手続補正を却下する。

[理由]
1.本件補正について
平成30年8月31日付けの手続補正(以下「本件補正」という。)は、特許請求の範囲及び明細書についてするもので、特許請求の範囲については、
本件補正前に、
「 【請求項1】
装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成される半導体装置用基板において、
前記半導体素子搭載部の表面側に、半導体素子を載置可能な凹部が設けられており、
前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されていることを特徴とする半導体装置用基板。
【請求項2】
装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成されており、前記半導体素子搭載部の表面側に、半導体素子を載置可能な凹部が設けられており、前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されている半導体装置用基板の製造方法において、
前記母型基板上に前記金属部の非配置部分に対応させた第一レジスト層を形成する工程と、
前記母型基板の前記第一レジスト層で覆われていない露出部分に対し、前記金属部を形成する工程と、
前記金属部上に前記凹部を生じさせる箇所に対応させた第二レジスト層を形成する工程と、
前記第二レジスト層で覆われていない前記金属部の露出部分に対し、前記金属部を積層形成する工程と、
前記第二レジスト層で覆われていない前記金属部の露出部分に対し、前記表面金属層を形成する工程とを備えることを特徴とする半導体装置用基板の製造方法。
【請求項3】
半導体素子搭載部及び電極部となる各金属部を有し、当該金属部表面の少なくとも一部に表面金属層が形成され、金属部表面側への半導体素子搭載及び配線、封止材による封止がなされ、装置底部に前記金属部の裏面側が露出した状態とされる半導体装置において、
前記半導体素子搭載部の表面側に、前記半導体素子を載置可能な凹部が設けられており、
前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、前記表面金属層が形成され、前記凹部に前記半導体素子が配置されて前記半導体素子ごと前記封止材により封止されていることを特徴とする半導体装置。」とあったところを、

本件補正により、
「 【請求項1】
装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成される半導体装置用基板において、
前記半導体素子搭載部の表面側に、半導体素子を載置可能な断面視矩形状の凹部が設けられており、
前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されていることを特徴とする半導体装置用基板。
【請求項2】
装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成されており、前記半導体素子搭載部の表面側に、半導体素子を載置可能な凹部が設けられており、前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されている半導体装置用基板の製造方法において、
前記母型基板上に前記金属部の非配置部分に対応させた第一レジスト層を形成する工程と、
前記母型基板の前記第一レジスト層で覆われていない露出部分に対し、前記金属部を形成する工程と、
前記金属部上に前記凹部を生じさせる箇所に対応させた第二レジスト層を形成する工程と、
前記第二レジスト層で覆われていない前記金属部の露出部分に対し、前記金属部を積層形成する工程と、
前記第二レジスト層で覆われていない前記金属部の露出部分に対し、前記表面金属層を形成する工程とを備えることを特徴とする半導体装置用基板の製造方法。
【請求項3】
半導体素子搭載部及び電極部となる各金属部を有し、当該金属部表面の少なくとも一部に表面金属層が形成され、金属部表面側への半導体素子搭載及び配線、封止材による封止がなされ、装置底部に前記金属部の裏面側が露出した状態とされる半導体装置において、
前記半導体素子搭載部の表面側に、前記半導体素子を載置可能な断面視矩形状の凹部が設けられており、
前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、前記表面金属層が形成され、前記凹部に前記半導体素子が配置されて前記半導体素子ごと前記封止材により封止されていることを特徴とする半導体装置。」とするものである。なお、下線は補正箇所を示す。

上記の補正は、半導体素子搭載部の表面側に設けた凹部について「断面視矩形状」と限定したものである。
よって、本件補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

そこで、特許請求の範囲の減縮を目的とする本件補正の請求項1に係る発明(以下「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか)否かについて以下検討する。

2.引用文献
(1)特開2006-173605号公報
原査定の拒絶の理由に引用された特開2006-173605号公報(以下「引用文献1」という。)には、「パッケージングされた電子デバイス及びその製作方法」に関して、図面と共に以下の事項が記載されている。なお、下線は当審で付与した。

ア.「【0011】
図1は電子デバイスをパッケージングする為の方法100の一例を示すものである。その方法100によれば、電子デバイスが基板上の電気接続部へと電気的に接続される(102)。次に電子デバイスを電気接続部へと固定する為に固定剤が設けられる(104)。その後、電気接続部をパッケージ接続部として露出する為に、基板の少なくとも一部分が除去される(106)。
【0012】
方法100の一応用例を図2A?図2Dに描いた。一例として、基板200上には3つの電気接続部202、204、206(トレース又はパッド等)が設けられている(図2A参照)。電子デバイス208はそれらの電気接続部のうちの1つである接続部204の上に(接着剤218等により)搭載されており、電子デバイス208と他の電気接続部202、206を結合する為にワイヤボンド210、212が使われている(図2B参照)。次に電子デバイス208を電気接続部202?206へと固定する為に、固定剤214が設けられる(図2C参照)。図示したように、固定剤214はワイヤボンド210、212も同様に固定する、また更には、電子デバイス208、ワイヤボンド210、212及び電子接続部202?206の一部又は全体を封止するものとすることが出来る。固定剤214の形成後、基板200が除去されることにより、電子接続部202?206が薄型パッケージ電子デバイス216上のパッケージ接続部として露出されるものである(図2D参照)。」

イ.「【0016】
基板200上への電気接続部202?206の形成は、無電解めっき、電解めっき、クラッディング処理、めっき及びエッチング処理、スパッタリング、又は蒸着を含むいずれの方法を使用しても良い。一部の場合においては、接続部202?206は、例えば銅、ニッケル、金、銀、チタン、プラチナ、ゲルマニウム、スズ及び/又はタングステン層等を1つ以上含む金属層の積層物とすることも出来る。例えば、銅、ニッケル及び金の層、又は銅、ニッケル及び銀の層で形成された接続部が有用である。或いは、2種類以上の金属を混合し、単一の接続層として形成することも可能である。」

ウ.「【0017】
電気接続部202?206の厚さは均一にしても変化させても良い。多くのアプリケーションにおいては、厚さを1?100μmとした接続部が有用である。図5?図7は、不均一な厚さの電気接続部を含む様々な薄型パッケージ電子デバイス500、600、700を描いたものである。図5においては、電気接続部502、504の一部分には、薄型パッケージ・デバイス500に更なる強度と剛性を提供する補強リブを形成する補強層506、508が設けられている。しかしながら接続部502、504が電子デバイス208の高さよりも低ければ、接続部502、504を厚くしたとしてもパッケージングされたデバイス500の厚さまで増大させることは無い。
・・・(中略)・・・
【0019】
図7においては、電子デバイス208は発光ダイオード(LED)であり、電気接続部702、704、706のうちの1つには、LEDが放射した光を反射させる為のリフレクタカップを構成する陥没部708が作られている。
【0020】
薄型パッケージ電子デバイスの他の実施例においては、電気接続部の外形は他の形状をしていても良い。」

エ.「【0022】
電子デバイス208は、1つ以上のいずれの半導体デバイスの形態をしていても良く、その中にはLED、レーザーダイオード、フォトダイオード、マイクロプロセッサ、抵抗器、キャパシタ、又はインダクタが含まれる。デバイス208がLED、レーザーダイオード又はフォトダイオードであった場合、固定剤214は好適な光学特性(透光性又は透明性)を持っていなければならない。いずれの場合においても、固定剤214は例えばその温度特性、絶縁性及び/又は構造特性(例えば強度又は剛性)等に基づいて選択することが出来る。」

オ.図2Aないし2Dによると、基板200は、電子デバイス208をパッケージングした薄型パッケージ電子デバイス216の製作に用いられるものである。また基板200上に電気接続部202及び電気接続部204が形成されるものである。

カ.図2Dによると、電子デバイス208を搭載する電気接続部204、及び前記電子デバイス208とワイヤボンド210で結合される電気接続部202は、薄型パッケージ電子デバイス216の下側に設けられているものである。

キ.図7によると、電子デバイス208を搭載する電気接続部704の上側に、前記電子デバイス208を搭載する陥没部が設けられているものである。

・上記ア及びカによれば、電子デバイス208を搭載する電気接続部204、及び前記電子デバイス208とワイヤボンド210で結合される電気接続部202は、薄型パッケージ電子デバイス216の下側に設けられ、露出しているものである。
・上記イによれば、電気接続部202及び電気接続部204は、金属層である。
・上記ウ及びキによれば、電子デバイス208を搭載する電気接続部204(電気接続部704)の上側に、前記電子デバイス208を搭載する陥没部が設けられているものである。
・上記エによれば、電子デバイス208は、半導体デバイスである。
・上記オによれば、基板200は、電子デバイス208をパッケージングした薄型パッケージ電子デバイス216の製作に用いられるものである。また基板200上に電気接続部202及び電気接続部204が形成されるものである。

上記摘示事項及び図面を総合勘案すると、引用文献には次の発明(以下「引用発明1」という。)が記載されている。

「電子デバイス208をパッケージングした薄型パッケージ電子デバイス216の製作に用いられる基板200であって、
前記電子デバイス208は、半導体デバイスであり、
前記電子デバイス208を搭載する電気接続部204、及び前記電子デバイス208とワイヤボンド210で結合される電気接続部202は、前記薄型パッケージ電子デバイス216の下側に設けられ、露出しており、
前記電気接続部202及び前記電気接続部204は、金属層であり、
前記基板200上に前記電気接続部202及び前記電気接続部204が形成され、
前記電気接続部204の上側に、前記電子デバイス208を搭載する陥没部が設けられている、基板200。」

(2)特表2013-513968号公報
原査定の拒絶の理由に引用された特表2013-513968号公報(以下「引用文献2」という。)には、図面と共に以下の事項が記載されている。なお、下線は当審で付与した。

「【0022】
ダイ取り付けパッド110の上面の全てではないが一部が、導電性めっき材料120でめっきされる。ダイ取り付けパッド上のめっきのジオメトリは、任意の特定の設計の必要性に応じて大きく変化し得る。最も重要な点は、めっきが、ダイ取り付けパッドのダウンボンディングされるべき領域内にあるべきであるということである。図示した実施例において、ダイ取り付けパッド上の導電性めっき材料は、ダイ取り付けパッドのめっきされていない中央領域123を囲む周辺リング122として配置される。このめっきジオメトリは多くの応用例においてうまく機能する。というのは、それによりダイ取り付けパッドの任意の外側部分へのダウンボンディングが可能になるためである。リードコンタクト113上のめっき125は、少なくとも、ワイヤボンディングのための取り付け地点として機能することが意図される、リードコンタクトの領域を覆う。」

「【0027】
キャリアがつけられる前又は後に、リードフレームの上面の選択された部分が従来の銀めっき手法を用いて銀めっきされる。銀めっき材料は、リードコンタクトのワイヤボンディングランディング領域に従来の方式で(例えば電気メッキ)塗られて、リードめっき125を形成する。同時に、ダイ取り付けパッドの全部ではないが一部もめっきされて、ダイ取り付けパッドめっき122を形成する。(ステップ204、図3C)。図3Cに示す実施例において、ダイ取り付けパッド上のめっきは、ダイ取り付けパッドの上面の外側部分を覆う周辺リングとして配置され、ダイ取り付けパッドの中央領域123をめっきされないままとする。周辺リングは、このリングが、ダイ取り付けパッドの全ての側にダウンボンディング領域を提供するため、有効なジオメトリである。このリングジオメトリは、マスクするのが容易であり、ダイ取り付けパッド110に取り付けられる仮想的にあらゆるダイと共に用いることができる。周辺リングは多くの実装例に有効であるが、多くのダイは、ダイの全ての側には接地ボンドパッドを有さないことを理解されたい。このような実装例ではダイ取り付けパッドの全ての側に銀めっきを提供する必要がない場合がある。従って、代替の実施例において、銀めっきは、例えば、ダイ取り付けパッドの1つ又は2つの側のみに沿って、ダウンボンディングされるべき特定エリアのダイ取り付けパッドの1つ又は複数の側の一部のみに沿って、又は任意のその他の所望のジオメトリになど、ダイ取り付けパッドの一層小さな領域にのみ配置されてもよい。」

「【0034】
リードフレーム処理が完了した後、種々の異なるパッケージング手法を用いて集積回路をパッケージするためにリードフレームを用いることができる。例として、例えば、ダイ取り付け接着剤141を用いる従来のダイ取り付け手法(図3E)を用いて、ステップ208で各ダイ取り付けパッド110上にダイ140が搭載され、各ダイ取り付けパッド110に接着により固定され得る。図示した実施例では、ダイ140は、ダイの各側で銀めっきが露出されるように、ダイ取り付けパッド110上の中心に置かれる。しかし、代替の実施例において、ダイはダイ取り付けパッドに対して中心に置かれる必要はない。銀めっきストリップの幅は、ダイが銀めっきに重ならないように任意で選択され得る。このような配置は、最も強いダイ取り付けを提供するという利点を有する。というのは、ダイを搭載するために用いられる接着材は、粗化された銅面123に対して貼り付くほどには銀めっきに対してうまく貼り付かないためである。しかし、これは必要条件ではなく種々の実施例において、ダイが銀めっきの一部(好ましくは、銀めっきの比較的小さな量のみ)に部分的に重なってもよい。実際には、幾らかの小さな重なりを許容することが望ましいことがある。これは、それにより導電性めっき材料を塗るとき一層フレキシブルな公差(tolerances)を利用できるためである。」

上記段落【0022】、【0027】及び【0034】並びに図1B及び3Cによれば、引用文献2には、「ダイ取り付けパッドの上面は、ダイに重ならないように、一部がめっきされる」技術事項が記載されている。

3.対比
そこで、本願補正発明と引用発明1とを対比する。

(1)引用発明1の「電子デバイス208を搭載する電気接続部204」は、電子デバイス208が半導体デバイスであり、また電気接続部204が金属層であるから、本願補正発明の「半導体素子搭載部」及び「金属部」に相当する。

(2)引用発明1の「電子デバイス208とワイヤボンド210で結合される電気接続部202」は、一般的にワイヤボンドが電極間を結合するものであり、また電気接続部202が金属層であるから、本願補正発明の「電極部」及び「金属部」に相当する。

(3)上記(1)及び(2)を踏まえると、引用発明1の「薄型パッケージ電子デバイス216」は、該薄型パッケージ電子デバイス216の下側に電気接続部202及び電気接続部204が設けられ、該電気接続部202及び該電気接続部204が露出しているから、本願補正発明の「装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置」に相当する。

(4)上記(1)及び(2)を踏まえると、引用発明1の「前記基板200上に前記電気接続部202及び前記電気接続部204が形成され」る「基板200」は、本願補正発明の「母型基板上に前記金属部がそれぞれ形成される半導体装置用基板」に相当する。

(5)上記(3)及び(4)を踏まえると、引用発明1の「薄型パッケージ電子デバイス216の製作に用いられる基板200」は、本願補正発明の「装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成される半導体装置用基板」に相当する。

(6)上記(1)を踏まえると、引用発明1の「前記電気接続部204の上側に、前記電子デバイス208を搭載する陥没部が設けられている」ことは、本願補正発明の「前記半導体素子搭載部の表面側に、半導体素子を載置可能な」「凹部が設けられて」いることに相当する。
ただし、凹部について、本願補正発明は「断面視矩形状」であるのに対し、引用発明1にはその旨の特定はされていない。

(7)本願補正発明は「前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されている」のに対し、引用発明1にはその旨の特定はされていない。

そうすると、本願補正発明と引用発明1とは、
「装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成される半導体装置用基板において、
前記半導体素子搭載部の表面側に、半導体素子を載置可能な凹部が設けられていることを特徴とする半導体装置用基板。」の点で一致し、
以下の点で相違する。

<相違点1>
凹部について、本願補正発明は「断面視矩形状」であるのに対し、引用発明1にはその旨の特定はされていない点。

<相違点2>
本願補正発明は「前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されている」のに対し、引用発明1にはその旨の特定はされていない点。

4.判断
上記相違点について検討する。

(1)<相違点1>について
半導体素子搭載部の表面側に、半導体素子を載置可能な断面視矩形状の凹部を設けることは、例えば特開2001-274312号公報(段落【0029】ないし【0041】、図1(A)の「第1の導電路51A」を参照。)、米国特許第7270867号明細書(3欄45行ないし5欄35行、FIG.1Dないし1Kの「die attach pad 202」を参照。)、特開平1-255260号公報(2頁左上欄14行ないし右上欄7行、図1の「アイランド部3」を参照。)及び特開昭55-127047号公報(2頁左上欄4行ないし左下欄7行、図2の「タブ11」を参照。)に記載されているように、周知の技術事項である。
そうすると、引用文献1(引用発明1)の電気接続部の外形は上記「第2[理由]2.(1)ウ.」によれば、他の形状をしていても良いのだから、周知の技術事項のように電子デバイス208を搭載する電気接続部204の陥没部の形状を断面視矩形状として相違点1の構成とすることは、当業者が容易になし得た事項である。

この点について、審判請求人は、審判請求書にて「本願発明の半導体装置用基板および半導体装置は、半導体素子搭載部及び電極部となる各金属部を有し、半導体素子搭載部の表面側には、半導体素子を載置可能な断面視矩形状の凹部が設けられています。このように、半導体素子搭載部の表面側に設けられた凹部の形状は断面視矩形状であるので、凹部に面する表面において、平面状の底面を除く領域(側面)に半導体素子が載置されるのを回避し、凹部の底面に半導体素子をしっかりと載置することができ、しかも、封止材による封止時に、凹部の底面に載置された半導体素子の位置ズレを防止でき、半導体装置の低背化の実現、信頼性の向上に寄与することができます。したがって、本願発明は、引用文献1および4に記載の発明に基づいて、当業者が容易に想到することができるものではありません。」旨を主張している。
しかしながら、審判請求人の主張している、断面視矩形状であるので凹部の底面に半導体素子をしっかりと載置することができる点については、引用発明1の陥没部も同様に底面に電子デバイス208をしっかりと載置することができるものである(図7を参照。)。また、断面視矩形状であるので封止材による封止時に半導体素子の位置ズレを防止できる点については、明細書には何ら記載しておらず当該主張は明細書の記載に基づくものではない。
よって、請求人の主張は採用できない。

(2)<相違点2>について
引用文献2には、「ダイ取り付けパッドの上面は、ダイに重ならないように、一部がめっきされる」技術事項が記載されている。
そうすると、引用発明1の陥没部は電子デバイス208を搭載する部分であるから、引用文献2に記載された技術事項のように電子デバイス208を搭載する該陥没部に重ならないように、電子デバイス208を搭載する電気接続部204の上面をめっきして相違点2の構成とすることは、当業者が容易になし得た事項である。
なお、半導体素子搭載部の表面側に、凹部に面する表面を除いて、表面金属層を形成することは、上記特開2001-274312号公報(段落【0049】ないし【0053】、図8の「導電被膜57」を参照。)及び上記米国特許第7270867号明細書(4欄28行ないし5欄35行、FIG.1Fないし1Kの「ground ring 204」を参照。)も参考にされたい。

したがって、本願補正発明は、引用発明1、引用文献2に記載された技術事項及び周知の技術事項から当業者が容易になし得たものである。
そして、本願補正発明の作用効果も、引用文献1、2及び周知の技術事項から当業者が予測できる範囲のものである。

5.むすび
以上のとおり、本件補正の請求項1に係る発明は、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。
したがって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について

1.本願発明
平成30年8月31日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし3に係る発明は、平成29年12月27日付けの手続補正により補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されたものであるところ、請求項1に係る発明(以下「本願発明」という。)は次のとおりである。

「 【請求項1】
装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成される半導体装置用基板において、
前記半導体素子搭載部の表面側に、半導体素子を載置可能な凹部が設けられており、
前記半導体素子搭載部の表面側には、前記凹部に面する表面を除いて、表面金属層が形成されていることを特徴とする半導体装置用基板。」

2.引用文献
原査定の拒絶の理由に引用された引用文献1の記載事項、引用発明1、引用文献2の記載事項及び引用文献2に記載された技術事項は、上記「第2[理由]2.」に記載したとおりである。

3.対比・判断
本願発明は、上記「第2[理由]」で検討した本件補正発明から「断面視矩形状」という事項を削除したものである。
そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本願補正発明が、上記「第2[理由]3.及び4.」に記載したとおり、引用発明1、引用文献2に記載された技術事項及び周知の技術事項から当業者が容易になし得たものであるところ、その周知の技術事項は「断面視矩形状」という事項の容易性の判断のために必要となったものであるので、本願発明は、引用発明1及び引用文献2に記載された技術事項から当業者が容易になし得たものである。

4.むすび
以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができない。
したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2019-09-24 
結審通知日 2019-09-25 
審決日 2019-10-10 
出願番号 特願2014-59216(P2014-59216)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 ▲吉▼澤 雅博  
特許庁審判長 酒井 朋広
特許庁審判官 須原 宏光
佐々木 洋
発明の名称 半導体装置用基板、当該基板の製造方法、及び半導体装置  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ