• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 G06F
管理番号 1359974
審判番号 不服2019-3601  
総通号数 244 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-04-24 
種別 拒絶査定不服の審決 
審判請求日 2019-03-15 
確定日 2020-03-03 
事件の表示 特願2015- 53645「ブレードサーバ、ブレードシステム、BMC、チップセットおよびエンクロージャマネージャ」拒絶査定不服審判事件〔平成28年 9月29日出願公開、特開2016-173744、請求項の数(2)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯

本願は,平成27年3月17日の出願であって,平成30年9月5日付けで拒絶の理由が通知され,同年11月9日に意見書とともに手続補正書が提出され,同年12月5日付けで拒絶査定(謄本送達日同年12月18日)がなされ,これに対して平成31年3月15日に審判請求がなされるとともに手続補正がなされ,同年4月8日付けで審査官により特許法164条3項の規定に基づく報告がなされたものである。


第2 原査定の概要

原査定(平成30年12月5日付け拒絶査定)の概要は次のとおりである。

(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

・請求項 1-3
・引用文献等 1-4

<引用文献等一覧>
1.特開2009-193453号公報
2.特開2012-150543号公報
3.特開2013-161210号公報
4.特開2008-181442号公報


第3 審判請求時の補正について

審判請求時の補正(平成31年3月15日付けの手続補正(以下,「本件補正」という。))につき,特許法17条の2第3項から第6項までの要件に適合するものか否か,以下に検討する。

1 補正の内容
本件補正により,平成30年11月9日付けの手続補正により補正された特許請求の範囲,

「 【請求項1】
CPUと、該CPUが処理の実行において使用するシステムメモリとを備えたブレードサーバであって、
インタフェースを介してエンクロージャマネージャに接続されたBMCと、前記BMCとインタフェースを介して接続されるBMCメモリと、前記システムメモリおよび前記BMCと、それぞれインタフェースを介して接続されるチップセットとを備え、
前記BMCは、AC電源が投入されると、予め格納された第1の命令コードにしたがって、自身と前記BMCメモリの初期化を行うと共に、前記エンクロージャマネージャからBMCファームウエアを読み出し、当該読み出したBMCファームウエアを前記初期化された前記BMCメモリにロードすると共に実行し、
前記チップセットは、DC電源が投入されると、予め格納された第2の命令コードにしたがって、前記BMCを介して前記エンクロージャマネージャからBIOSファームウエアを読み出し、当該読み出したBIOSファームウエアを前記システムメモリにロードすると共に実行する
ブレードサーバ。
【請求項2】
請求項1に記載の1または複数の前記ブレードサーバと、
前記ブレードサーバに対する前記BMCファームウエアと前記BIOSファームウエアとを格納する不揮発性メモリと、前記BMCから、前記BMCファームウエアまたは前記BIOSファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエアまたは前記BIOSファームウエアを読み出すコントローラとを備えた前記エンクロージャマネージャと
を備えたブレードシステム。
【請求項3】
CPUと、該CPUが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるBMCとの接続インタフェースと、
前記ブレードサーバに対するBMCファームウエアとBIOSファームウエアとを格納する不揮発性メモリと、
前記BMCから、前記BMCファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエアを読み出し、前記BIOSファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BIOSファームウエアを読み出すコントローラと
を備えたエンクロージャマネージャ。」(以下,上記引用の請求項各項を「補正前の請求項」という)は,

「 【請求項1】
CPUと、該CPUが処理の実行において使用するシステムメモリと、インタフェースを介してエンクロージャマネージャに接続されたBMCと、前記BMCとインタフェースを介して接続されるBMCメモリと、前記システムメモリおよび前記BMCと、それぞれインタフェースを介して接続されるチップセットとを備え、
前記BMCは、AC電源が投入されると、予め格納された第1の命令コードにしたがって、自身と前記BMCメモリの初期化を行うと共に、前記エンクロージャマネージャからBMCファームウエアを読み出し、当該読み出したBMCファームウエアを前記初期化された前記BMCメモリにロードすると共に実行し、
前記チップセットは、DC電源が投入されると、予め格納された第2の命令コードにしたがって、前記BMCを介して前記エンクロージャマネージャからBIOSファームウエアを読み出し、当該読み出したBIOSファームウエアを前記システムメモリにロードすると共に実行する、
1または複数のブレードサーバと、
前記ブレードサーバに対する前記BMCファームウエアと前記BIOSファームウエアとを格納する不揮発性メモリと、
前記BMCから、前記BMCファームウエアまたは前記BIOSファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエアまたは前記BIOSファームウエアを読み出すコントローラと、を備え、
前記コントローラは、自システムに、前記AC電源及び前記DC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する
前記エンクロージャマネージャと
を備えたブレードシステム。
【請求項2】
CPUと、該CPUが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるBMCとの接続インタフェースと、
前記ブレードサーバに対するBMCファームウエアとBIOSファームウエアとを格納する不揮発性メモリと、
前記BMCから、前記BMCファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエアを読み出し、前記BIOSファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BIOSファームウエアを読み出すコントローラと
を備え、
前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、AC電源及びDC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する
エンクロージャマネージャ。」(下線は審判請求人が付与したものである。以下,上記引用の請求項各項を「補正後の請求項」という。)に補正された。

2 補正事項
本件補正は,以下の補正事項1乃至3を含むものである。

(1)補正事項1
補正前の請求項1を引用する補正前の請求項2を独立形式にあらため,補正前の請求項1を削除し,補正後の請求項1とする補正。

(2)補正事項2
補正前の請求項2に対し,「前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、AC電源及びDC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する」との限定事項を付加し,補正後の請求項1とする補正。

(3)補正事項3
補正前の請求項3に対し,「前記コントローラは、自システムに、前記AC電源及び前記DC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する」との限定事項を付加し,補正後の請求項2とする補正。

3 新規事項について
本件補正が特許法17条の2第3項の規定を満たすものであるか否か,即ち,本件補正が,願書に最初に添付された,明細書,特許請求の範囲及び図面(以下,これを「当初明細書等」という)に記載した事項の範囲内でなされたものであるかについて,以下に検討する。

(1)補正の根拠
審判請求人は平成31年3月15日付け審判請求書において,特に上記補正事項2及び3に関し,当初明細書等の請求項1及び2,段落0030,0041及び0044-0055,並びに図2及び4に基づくものである旨を主張している。
そのうち,本願明細書段落0030,0041,0044乃至0055には次の記載が認められる。(下線は,当審で説明のために付加。以下同様。)

「【0030】
EMコントローラ210は、ネットワークインタフェース261を介して、管理ソフトウエア251を搭載した管理PC250に接続されており、管理ソフトウエア251により管理される。」

「【0041】
EMコントローラ210は、管理PC250の管理ソフトウエア251と通信を行うと共に、管理ソフトウエア251の指示に基づいてBMC用ROM230およびBIOS用ROM240に格納されるBMCFW、BIOSFWをアップデートする。また、管理ソフトウエア251は、EMコントローラ210によって管理されるBMC、BIOSの設定情報やログの取得等を行う。」

「【0044】
図2は、AC電源がオンされた際のブレードシステム100の動作を示すフローチャートである。図2を参照して、AC電源がオンされた際のブレードシステム100の動作について説明する。
【0045】
ブレードシステム100にAC電源がオンされると、CPUブレード110-1乃至110-nのBMC160(プロセッサ161)は、不揮発性メモリ162から命令コードを読み出すと共に実行する。これにより、EMコントローラ210との通信のために必要となるBMC160のハードウエア(HW)初期化(S101)、BMC用メモリ150の初期化が行われる(S102)。
【0046】
続いて、BMC160は、上記命令コードにしたがってEMコントローラ210に、自身が搭載されるCPUブレードの識別番号(CPUブレード番号)とともに、BMC160の起動要求を送る(S103)。EMコントローラ210は、BMC160から起動要求を受けると、受け取ったCPUブレード番号に応じたBMCFWを格納するアドレス(格納アドレス)を、管理テーブル220から取得する(S104)。
【0047】
ここで、図3は、管理テーブル220の一例を示す図である。図3に示すように、管理テーブル220は、CPUブレード番号、BMCバージョン、BMC用ROM230におけるBMC格納アドレス、BIOSバージョンおよびBIOS用ROM240におけるBIOS格納アドレスの各値を格納する。このように、管理テーブル220は、CPUブレード番号に、BMCに関連する情報(BMCバージョン、BMC格納アドレス)とBIOSに関連する情報(BIOSバージョン、BIOS格納アドレス)とを関連付けた状態で格納している。
【0048】
EMコントローラ210は、S104において取得した格納アドレスに基づいてBMC用ROM230からBMCFWイメージを読み出す(S105)。読み出されたBMCFWイメージは、EMコントローラ210からBMC160に渡される(S106)。BMC160は、取得したBMCFWイメージをBMC用メモリ150にロードする(S107)。
【0049】
ロードが完了すると、BMC160は、BMC用メモリ150にロードしたBMCFWの開始アドレスに処理を移し、BMCFWを実行することによりBMC160を起動する(S108)。
【0050】
次に、CPUブレード110-1にDC電源がオンされた際のブレードシステム100の動作を、図4を参照して説明する。
【0051】
CPUブレード110-1にDC電源がオンされると、CPU120は、リセットベクタからプログラムの実行を開始する(S201)。チップセット130(プロセッサ131)は、CPU120からリセット命令を受けると、不揮発性メモリ132から命令コードを読み出すと共に実行する。これにより、BMC160との通信のために必要となるチップセット130自身のHW初期化(S202)、システムメモリ140の初期化(S203)が行われる。
【0052】
続いてチップセット130は、上記命令コードにしたがって、BMC160にBIOSの起動要求を送る(S204)。BMC160は、BIOSの起動要求に応じて、自身が搭載されるCPUブレードの識別番号(CPUブレード番号)と共に、BIOSの起動要求をEMコントローラ210に送る(S205)。
【0053】
EMコントローラ210は、BMC160からBIOS起動要求を受けると、受け取ったCPUブレード番号に関連付けられたBIOSFWを格納する格納アドレスを、管理テーブル220から取得する(S206)。
【0054】
EMコントローラ210は、S206において取得した格納アドレスに基づいてBIOS用ROM240からBIOSFWイメージを読み出す(S207)。読み出されたBIOSFWイメージは、BMC160に渡され(S208)、さらにチップセット130に渡される(S209)。
【0055】
チップセット130は、取得したBIOSFWイメージをシステムメモリ140にロードする(S210)。ロードが完了すると、チップセット130は、CPU120に割り込み通知を行う(S211)。CPU120は、割り込み通知を受けると、システムメモリ140にロードされたBIOSFWの開始アドレスに処理を移し、BIOSFWを実行することによりBIOSを起動する(S212)。」

以上の記載(特に下線部)から,次の技術的事項を読み取ることができる。

「EMコントローラ210は,ネットワークインタフェース261を介して,管理ソフトウエア251を搭載した管理PC250に接続されており,管理ソフトウエア251により管理され,
EMコントローラ210は,管理PC250の管理ソフトウエア251と通信を行うと共に,管理ソフトウエア251の指示に基づいてBMC用ROM230およびBIOS用ROM240に格納されるBMCFW,BIOSFWをアップデートし,
AC電源がオンされた際のブレードシステム100の動作は,
EMコントローラ210が,BMC160から起動要求を受けると,受け取ったCPUブレード番号に応じたBMCFWを格納するアドレス(格納アドレス)を,管理テーブル220から取得し,
管理テーブル220は,CPUブレード番号に,BMCに関連する情報(BMCバージョン,BMC格納アドレス)とBIOSに関連する情報(BIOSバージョン,BIOS格納アドレス)とを関連付けた状態で格納していて,
EMコントローラ210は,取得した格納アドレスに基づいてBMC用ROM230からBMCFWイメージを読み出すとともに読み出されたBMCFWイメージは,EMコントローラ210からBMC160に渡され,
CPUブレード110-1にDC電源がオンされた際のブレードシステム100の動作は,
BMC160が,BIOSの起動要求に応じて,自身が搭載されるCPUブレードの識別番号(CPUブレード番号)と共に,BIOSの起動要求をEMコントローラ210に送り,
EMコントローラ210は,BMC160からBIOS起動要求を受けると,受け取ったCPUブレード番号に関連付けられたBIOSFWを格納する格納アドレスを,管理テーブル220から取得し,取得した格納アドレスに基づいてBIOS用ROM240からBIOSFWイメージを読み出すとともに読み出されたBIOSFWイメージは,BMC160に渡され,さらにチップセット130に渡されること。」

(2)当審の判断
上記技術的事項には,管理PC250の管理ソフトウェア251とEMコントローラ210との協働によって,BMC用ROM230およびBIOS用ROM240に格納されるBMCFW及びBIOSFWのアップデートが行われることを読み取ることはできるが,その時期が,ブレードシステム100のAC電源のオン及びCPUブレード110-1のDC電源のオンに対して,いつの時点であるのかの明記はない。
しかしながら,本願発明は,当初明細書等の段落0012乃至0014に記載された,

(1)BIOSFWイメージやBMCFWイメージを格納するフラッシュROMに不具合や故障が生じた場合,被疑のCPUブレードを一旦取り外して交換および調査する必要があり,復旧に時間を要するので多大な保守コストがかかること(段落0012),
(2)ネットワークを経由して接続される管理ソフトウェアにより各CPUブレードに搭載されたBMC,BIOSの管理を行う場合,使用されるネットワーク帯域によっては情報取得に時間がかかるという欠点があり,ネットワーク経由でFWイメージを配布するデプロイメントサービスを実施するシステムでは,各CPUブレード内部のBIOSおよびBMCにFWアップデートを行う最低限のプログラムが書き込まれた不揮発性メモリが実装された上で,当該プログラムとネットワークのデプロイメントシステムが連携してFWイメージのロードを行うが,このFWイメージの配布は,CPUブレード毎に個別に実施されるので,ネットワーク帯域または回線品質によってはFWアップデート完了までに時間がかかり,それに伴って保守コストがかかること(段落0013),及び
(3)BIOSFWやBMCFWを格納したフラッシュROMをブレードシステムがそれぞれ搭載する場合,フラッシュROMに格納されているBMCFW,BIOSFWのアップデートにおいて,アップデートの対象となるCPUブレードが複数ある場合,CPUブレード毎に搭載するフラッシュROMが異なる部品であるので,フラッシュROMのインタフェースが異なり,そのためにアップデートの仕組みが異なるため,フラッシュROMそれぞれ個別のアップデート用プログラムが必要となり,BMCFW,BIOSFWのアップデートのための開発コストがかかること(段落0014)

といった本願発明が解決しようとする課題に対し,開発コストおよび保守コストを削減することが可能なブレードシステム等を提供することを主要な目的とする(段落0016)ものである。
そうすると,上記「アップデート」を行うためには,ブレードシステム及びCPUブレードの電源投入がなされ,当該「アップデート」が行われる対象となるデータを事前に管理PC50から取得する必要があることを当業者は理解するといえ,補正事項2及び3に係る「自システムに、前記AC電源及び前記DC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する」とは,その程度のことを意味し,当初明細書等の記載から当業者にとって自明な事項といえる。
また,補正事項1は,当初明細書等に新たな技術的事項を加えるものでないことは明らかである。
したがって,本件補正は,当初明細書等の記載の範囲内においてなされたものといえる。

(3)新規事項のむすび
したがって,補正事項1乃至3を含む本件補正は,特許法17条の2第3項の規定に違反するものではない。

4 目的要件について
本件補正が,特許法第17条の2第5項の規定を満たすものであるか否か,即ち,本件補正が,特許法17条の2第5項に規定する請求項の削除,特許請求の範囲の減縮(特許法36条5項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであって,その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る)(以下,「限定的減縮」という),誤記の訂正,或いは,明りょうでない記載の釈明(拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る)の何れかを目的としたものであるかについて,以下に検討する。

(1)補正事項1について
補正事項1は,補正前の請求項1を引用する補正前の請求項2を独立形式にあらため,補正前の請求項1を削除し,補正後の請求項1とするものである。
そうすると,補正事項1の目的要件は,請求項の削除に該当する。

(2)補正事項2について
補正事項2は,補正前の請求項2の特定事項である「コントローラ」に対して,「自システムに、前記AC電源及び前記DC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する」という限定事項を追加するものといえる。
そうすると,補正事項2の目的要件は,限定的減縮に該当する。

(3)補正事項3について
補正事項3は,補正事項2と同じく,補正前の請求項3の「コントローラ」に対して,「前記ブレードサーバ及び自装置を備えるシステムに、AC電源及びDC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する」という限定事項を追加するものといえる。
そうすると,補正事項3の目的要件は,限定的減縮に該当する。

(4)目的要件むすび
本件補正は,特許法第17条の2第5項の規定を満たしている。

5 本件補正についてのむすび
上記「3 新規事項について」で検討したとおり,本件補正は,特許法17条の2第3項の規定に違反するものとはいえず,また,「4 目的要件について」において検討したとおり,本件補正は,特許法17条の2第5項1号及び同項2号に掲げる事項を目的として,適法になされたものである。


第4 本願発明

本願請求項1及び2に係る発明(以下「本願発明1」及び「本願発明2」という。)は,平成31年3月15日付けの手続補正書の特許請求の範囲の請求項1及び2に記載された,次のとおりのものと認める。

「 【請求項1】
CPUと、該CPUが処理の実行において使用するシステムメモリと、インタフェースを介してエンクロージャマネージャに接続されたBMCと、前記BMCとインタフェースを介して接続されるBMCメモリと、前記システムメモリおよび前記BMCと、それぞれインタフェースを介して接続されるチップセットとを備え、
前記BMCは、AC電源が投入されると、予め格納された第1の命令コードにしたがって、自身と前記BMCメモリの初期化を行うと共に、前記エンクロージャマネージャからBMCファームウエアを読み出し、当該読み出したBMCファームウエアを前記初期化された前記BMCメモリにロードすると共に実行し、
前記チップセットは、DC電源が投入されると、予め格納された第2の命令コードにしたがって、前記BMCを介して前記エンクロージャマネージャからBIOSファームウエアを読み出し、当該読み出したBIOSファームウエアを前記システムメモリにロードすると共に実行する、
1または複数のブレードサーバと、
前記ブレードサーバに対する前記BMCファームウエアと前記BIOSファームウエアとを格納する不揮発性メモリと、
前記BMCから、前記BMCファームウエアまたは前記BIOSファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエアまたは前記BIOSファームウエアを読み出すコントローラと、を備え、
前記コントローラは、自システムに、前記AC電源及び前記DC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する
前記エンクロージャマネージャと
を備えたブレードシステム。
【請求項2】
CPUと、該CPUが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるBMCとの接続インタフェースと、
前記ブレードサーバに対するBMCファームウエアとBIOSファームウエアとを格納する不揮発性メモリと、
前記BMCから、前記BMCファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエアを読み出し、前記BIOSファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BIOSファームウエアを読み出すコントローラと
を備え、
前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、AC電源及びDC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する
エンクロージャマネージャ。」


第5 引用例

1 引用例1に記載された事項及び引用発明
原査定の拒絶の理由において引用した,本願の出願前に既に公知である,特開2009-193453号公報(平成21年8月27日公開。以下,これを「引用例1」という。)には,関連する図面と共に,次の事項が記載されている。

A 「【0017】
[ブレードシステム]
まず、本発明のブレードシステムの実施形態について、図1、図2を参照して説明する。
図1は、本実施形態のブレードシステムの外観構成を示す斜視図、図2は、ブレードシステムの機能構成を示すブロック図である。
【0018】
本実施形態のブレードシステムは、図1、図2に示すように、CPUブレード(CPU Blade)10(10-1?10-n)と、エンクロージャマネージャ(Enclosure Manager、EM)40とを備えている。
CPUブレード10は、1台でサーバコンピュータとしての機能を有するブレードであって、エンクロージャ(筐体)に一又は二以上収納されている。各CPUブレード10は、図2に示すように、CPU11と、North Bridge12と、South Bridge13と、システムメモリ14と、BMC(Baseboard Management Controller)20とを有している。
【0019】
CPU11とNorth Bridge12とは、インタフェース31を介して接続されている。CPU11とSouth Bridge13とは、インタフェース32を介して接続されている。
North Bridge12とSouth Bridge13とは、インタフェース33を介して接続されている。North Bridge12とシステムメモリ14とは、インタフェース34を介して接続されている。
South Bridge13とBMC20とは、インタフェース35、36を介して接続されている。
【0020】
システムメモリ14は、図3に示すように、物理アドレスによって各メモリ空間が割り当てられている。
この割り当てられるメモリ空間には、システムRAM空間、不揮発性メモリ空間、PCIメモリホール空間、システムマネージメントRAM空間、システムRAM空間、シャドウRAM空間、コンベンショナルRAM空間がある。
システムマネージメントRAM空間には、システムマネージメントモード時のみ実行される命令が格納される。なお、システムマネージメントRAMは、システムマネージメントモードのときだけアクセス可能な空間である。
シャドウRAM空間には、ランタイムで実行される命令が格納される。
コンベンショナルRAM空間には、POSTの実行速度を上げるために、POST中のみ実行される命令が格納される。
【0021】
BMC20は、図2に示すように、BMCファームウェア(BMC用管理手段)21と、バスインタフェース制御部22と、メモリインタフェース制御部23と、KCSインタフェース制御部24と、ネットワークインタフェース制御部25と、システムBIOSイメージバッファ(BMC用記憶手段)26とを有している。
BMCファームウェア21は、BMC20の有する機能を制御するファームウェアである。
【0022】
バスインタフェース制御部22は、インタフェース35を介してSouth Bridge13と接続されている。
メモリインタフェース制御部23は、バスインタフェース制御部22とシステムBIOSイメージバッファ26との間に接続されている。
KCSインタフェース制御部24は、バスインタフェース制御部22と接続されている。
ネットワークインタフェース制御部25は、EM40と接続されている。
【0023】
システムBIOSイメージバッファ(BMC用システムBIOSイメージバッファ)26は、BMCファームウェア21から送られてきたCPUブレードシステムBIOSイメージを格納する。
BIOSは、CPU11によって実行されるソフトウエアであって、CPUブレード10に電源が供給されてから、OSブートまでの間に実行されるPOST部分と、SMI信号がSMI発生手段(図示せず)によってCPU11へ通知されたときに実行されるSMIコード部分とを有している。
【0024】
EM40は、ブレードシステム全体を管理,制御する機能を有しており、図2に示すように、EMファームウェア(EM用管理手段)41と、ネットワークインタフェース制御部(受信手段)42と、ネットワークインタフェース制御部43と、システムBIOSイメージバッファ44と、不揮発性メモリ45とを有している。
【0025】
EMファームウェア41は、EM40の有する機能を制御するファームウェアである。
ネットワークインタフェース制御部42は、管理PC50と接続されている。
ネットワークインタフェース制御部43は、BMC20と接続されている。
CPUブレードシステムBIOSイメージバッファ(EM用システムBIOSイメージバッファ)44は、CPUブレードシステムBIOSイメージを格納(記憶)する。
また、CPUブレードシステムBIOSイメージバッファ44は、CPUブレード-BIOS対応テーブルを格納している。CPUブレード-BIOS対応テーブルは、図4に示すように、装置識別番号とバージョンとCPUブレードシステムBIOSイメージとを要素として、これらを対応付けたテーブルである。
【0026】
不揮発性メモリ45は、EMファームウェア41の命令やCPUブレードシステムBIOSイメージデータを格納している。
なお、CPUブレードシステムBIOSイメージバッファ44と不揮発性メモリ45とを併せて「EM用記憶手段」という。
また、EM40は、EMファームウェア41等が1枚の基板上に組み込まれてカード状に形成することができる(EMカード)。」

B 「【0030】
(システムBIOSイメージの獲得、更新)
前提として、EM40の不揮発性メモリ45内にCPUブレードシステムBIOSイメージが格納されているものとする。
ブレードシステム1のAC電源をONすることにより、ブレードシステム1を管理するEM40が起動する。
EM40のEMファームウェア41は、不揮発性メモリ45内に格納されているCPUブレードシステムBIOSイメージを獲得し(ステップ11)、CPUブレードシステムBIOSイメージバッファ44へ格納する(ステップ12)。
【0031】
また、EMファームウェア41は、ネットワーク60を介して、管理PC50からCPUブレードシステムBIOSイメージを獲得する(ステップ13)。そして、この獲得したCPUブレードシステムBIOSイメージのバージョンと、CPUブレードシステムBIOSイメージバッファ44に格納されているCPUブレードシステムBIOSイメージのバージョンとを比較する(ステップ14)。比較の結果、管理PC50から獲得したCPUブレードシステムBIOSイメージのバージョンの方が新しい場合、CPUブレードシステムBIOSイメージバッファ44内のCPUブレードシステムBIOSイメージを管理PC50から獲得したCPUブレードシステムBIOSイメージに更新する(ステップ15)。
【0032】
EMファームウェア41は、ブレードスロット(図示せず)に装着されたCPUブレード10の装置情報を獲得するために、CPUブレード10上に実装されているBMC20とEM40との間のインタフェース70経由により、BMC20との通信を開始し、装置情報送信要求信号をBMC20へ送信する(ステップ16)。
BMC20のBMCファームウェア21は、装置情報送信要求信号を受信すると、装置情報をEM40に送信する(ステップ17)。これにより、EM40は、ブレードスロットに実装されたCPUブレード情報を獲得する(ステップ18)。
【0033】
BMCファームウェア21は、システムBIOSイメージバッファ26内に有効なシステムBIOSイメージが格納されていないことを検出した場合、EM40とBMC20との間のインタフェース70を経由して、CPUブレードシステムBIOSイメージ要求(システムBIOSイメージ送信要求)をEM40に送信する(ステップ19)。このCPUブレードシステムBIOSイメージ要求には、当該BMCファームウェア21が搭載されたCPUブレード10を特定する装置識別番号が含まれている。
【0034】
EMファームウェア41は、CPUブレードシステムBIOSイメージ要求を受信すると、CPUブレードシステムBIOSイメージバッファ44に格納されているCPUブレード-BIOS対応テーブル(図4)を参照し、要求してきたCPUブレード10の装置識別番号(受信したCPUブレードシステムBIOSイメージ要求に含まれている装置識別番号)をキーとして、この装置識別番号に対応するCPUブレードシステムBIOSイメージを検索する(ステップ20)。
検索の結果、装置識別番号に対応するCPUブレードシステムBIOSイメージがCPUブレード-BIOS対応テーブルにおいて抽出されると、このCPUブレードシステムBIOSイメージがCPUブレードシステムBIOSイメージバッファ44から取り出されBMC20へ送信される(ステップ21)。
BMCファームウェア21は、送信してきたCPUブレードシステムBIOSイメージを受信し、これをシステムBIOSイメージバッファ26に格納する(ステップ22)。
【0035】
CPUブレード10において、システムリセットが解除されると(図6のステップ30)、CPU11は、リセットベクタから命令実行を開始する(ステップ31)。
CPU11は、物理アドレス0FFFF_FFF0に対するリードリクエストを発行し(ステップ32)、インタフェース31を介して、North Bridge12へ送信する。North Bridge12は、そのリードリクエストを受信すると、インタフェース33を経由して、South Bridge13へ送信する。South Bridge13は、そのリードリクエストを受信すると、インタフェース35を経由して、BMC20へ送信する。
【0036】
BMC20のバスインタフェース制御部22は、そのリードリクエストを受信すると、メモリインタフェース制御部23へ送る。
メモリインタフェース23は、そのリードリクエストをデコードすると、システムBIOSイメージバッファ26内のデータをレスポンスとし、インタフェース35を経由して、South Bridge13へ送信する(ステップ33)。South Bridge13は、そのレスポンスを受信すると、インタフェース33を経由して、North Bridge12へ送信する。North Bridge12は、そのレスポンスを受信すると、インタフェース31を経由して、CPU11へ送信する。
CPU11は、そのレスポンスを受信すると、命令を実行していく(ステップ34)。」

以上上記A及びBより,引用例1には,次の発明(以下「引用発明」という。)が記載されているといえる。

「1又は複数のCPUブレード(CPU Blade)10(10-1?10-n)と,エンクロージャマネージャ(Enclosure Manager,EM)40とを備えた,ブレードシステムであって,
各CPUブレード10は,CPU11と,North Bridge12と,South Bridge13と,システムメモリ14と,BMC(Baseboard Management Controller)20とを有し,
CPU11とNorth Bridge12とは,インタフェース31を介して接続され,CPU11とSouth Bridge13とは,インタフェース32を介して接続され,
North Bridge12とSouth Bridge13とは,インタフェース33を介して接続され,North Bridge12とシステムメモリ14とは,インタフェース34を介して接続され,South Bridge13とBMC20とは,インタフェース35,36を介して接続され,
BMC20は,BMCファームウェア(BMC用管理手段)21と,バスインタフェース制御部22と,メモリインタフェース制御部23と,KCSインタフェース制御部24と,ネットワークインタフェース制御部25と,システムBIOSイメージバッファ(BMC用記憶手段)26とを有し,
BMCファームウェア21は,BMC20の有する機能を制御するファームウェアであり,
システムBIOSイメージバッファ(BMC用システムBIOSイメージバッファ)26は,BMCファームウェア21から送られてきたCPUブレードシステムBIOSイメージを格納し,
EM40は,ブレードシステム全体を管理,制御する機能を有し,EMファームウェア(EM用管理手段)41と,ネットワークインタフェース制御部(受信手段)42と,ネットワークインタフェース制御部43と,システムBIOSイメージバッファ44と,不揮発性メモリ45とを有し,
EMファームウェア41は,EM40の有する機能を制御するファームウェアであり,
ネットワークインタフェース制御部42は,管理PC50と接続され,
ネットワークインタフェース制御部43は,BMC20と接続され,
CPUブレードシステムBIOSイメージバッファ(EM用システムBIOSイメージバッファ)44は,CPUブレードシステムBIOSイメージを格納(記憶)し,
また,CPUブレードシステムBIOSイメージバッファ44は,CPUブレード-BIOS対応テーブルを格納していて,CPUブレード-BIOS対応テーブルは,装置識別番号とバージョンとCPUブレードシステムBIOSイメージとを要素として,これらを対応付けたテーブルであり,
不揮発性メモリ45は,EMファームウェア41の命令やCPUブレードシステムBIOSイメージデータを格納し,
ブレードシステム1のAC電源をONすることにより,ブレードシステム1を管理するEM40が起動し,
EM40のEMファームウェア41は,不揮発性メモリ45内に格納されているCPUブレードシステムBIOSイメージを獲得し,CPUブレードシステムBIOSイメージバッファ44へ格納し,
EMファームウェア41は,ネットワーク60を介して,管理PC50からCPUブレードシステムBIOSイメージを獲得し,この獲得したCPUブレードシステムBIOSイメージのバージョンと,CPUブレードシステムBIOSイメージバッファ44に格納されているCPUブレードシステムBIOSイメージのバージョンとを比較し,比較の結果,管理PC50から獲得したCPUブレードシステムBIOSイメージのバージョンの方が新しい場合,CPUブレードシステムBIOSイメージバッファ44内のCPUブレードシステムBIOSイメージを管理PC50から獲得したCPUブレードシステムBIOSイメージに更新し,
BMCファームウェア21は,EM40とBMC20との間のインタフェース70を経由して,CPUブレードシステムBIOSイメージ要求(システムBIOSイメージ送信要求)をEM40に送信し,
EMファームウェア41は,装置識別番号に対応するCPUブレードシステムBIOSイメージがCPUブレード-BIOS対応テーブルにおいて抽出されると,このCPUブレードシステムBIOSイメージがCPUブレードシステムBIOSイメージバッファ44から取り出されBMC20へ送信され,
BMCファームウェア21は,送信されてきたCPUブレードシステムBIOSイメージを受信し,これをシステムBIOSイメージバッファ26に格納し,
CPUブレード10において,システムリセットが解除されると,CPU11は,リセットベクタから命令実行を開始し,
CPU11は,リードリクエストを発行し,North Bridge12へ送信し,North Bridge12は,そのリードリクエストを受信すると,インタフェース33を経由して,South Bridge13へ送信し,South Bridge13は,そのリードリクエストを受信すると,インタフェース35を経由して,BMC20へ送信し,
BMC20のバスインタフェース制御部22は,そのリードリクエストを受信すると,システムBIOSイメージバッファ26内のデータをレスポンスとし,インタフェース35を経由して,South Bridge13へ送信し,South Bridge13は,そのレスポンスを受信すると,インタフェース33を経由して,North Bridge12へ送信し,North Bridge12は,そのレスポンスを受信すると,インタフェース31を経由して,CPU11へ送信し,
CPU11は,そのレスポンスを受信すると,命令を実行していく
ブレードシステム。」

2 引用例2に記載された事項
原査定の拒絶の理由において引用した,本願の出願前に既に公知である,特開2012-150543号公報(平成24年8月9日公開。以下,これを「引用例2」という。)には,関連する図面と共に,次の事項が記載されている。

C 「【0018】
本発明によれば、複数のマザーボードを格納した集合型のPCシステムにおいて、BIOSを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法、情報処理装置を提供することができる。」

D 「【0021】
ファームウェア管理システム1は、情報処理装置10及び管理装置20を備える構成である。情報処理装置10は、複数のマザーボード110a?110n、及びバックプレーン120を備える。
【0022】
複数のマザーボード110a?110nは、同一種類のマザーボードでなくてもよい。すなわち、情報処理装置10は、別の種類のマザーボードを複数備えることが可能である。
【0023】
マザーボード110aは、CPU(Central Processing Unit)111a、補助記憶装置112a、主記憶装置113a、及びチップセット114aを備える。」

E 「【0042】
マザーボード110aへのDC電源が投入されると、マザーボード110aに搭載されたCPU111aへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、CPU111a内の全てのレジスタが初期化される(S20)。レジスタの初期化後に、CPU111aは、命令フェッチを開始する(S21)。命令フェッチの開始に応じて、CPU111aは、BIOSイメージのリードリクエストをバックプレーン120内のBIOSイメージバッファ制御部122に対して発行する(S22)。BIOSイメージバッファ制御部122は、当該リクエストに対応するBIOSイメージバッファ123aを選択する(S23)。BIOSイメージバッファ制御部122は、選択したBIOSイメージバッファ123aに対してリードリクエストを発行する(S24)。
【0043】
BIOSイメージバッファ123aは、リードリクエストに応じてBIOSを転送する(S25)。BIOSを受信したBIOSイメージバッファ制御部122は、当該BIOSをCPU111aに転送する(S26)。CPU111aは、命令を順次実行し、BIOSを主記憶装置113aにコピーする。主記憶装置113aにコピーされたBIOSは適宜実行される。
【0044】
前述のように、バックプレーン120内には、マザーボード110a?110nの各々に対応するBIOSを記憶するBIOSイメージバッファ123a?123nが備えられている。そのため、マザーボード110aへのDC電源時に、当該マザーボード110aに対応するBIOSイメージバッファ123aを参照することにより、適切にBIOSを使用可能となる。」

F 「【0061】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態にかかる上述のファームウェア管理システムをブレードシステムに適応することも可能である。
【0062】
ブレードシステムとは、ブレード収納ユニットと呼ばれる筺体内にCPUブレードと呼ばれるブレード型のサーバを複数台収納する。さらに、ブレードシステムは、サーバシステムを構築する際に必要となるネットワークスイッチ、ファイバーチャネルスイッチ等のスイッチ等を収納可能なシステムである。
【0063】
ブレードシステムの利点として、複数サーバをブレード収納ユニット内に管理できるため、運用管理が容易になる点が挙げられる。加えて、サーバ間あるいはサーバとスイッチ間をブレード収納ユニット内に装備されたバックプレーンと呼ばれる基盤により接続できるため、ケーブル配線を大幅に削減できる。さらに、CPUブレードやスイッチモジュールは、ブレードシステム全体を停止させることなく独立して挿抜可能であり、ブレードシステムの増設が容易に行える。故障の際にもモジュールの交換を容易に行うことができる。以上、説明したように、ブレードシステムは、サーバ統合を容易に実現可能である。CPUブレードは、CPU、HDD(ハードディスクドライブ)、メモリ、I/Oバス、ストレージ等が1枚の基板上に搭載し、サーバ装置として動作可能である。
【0064】
CPUブレードを用いたブレードシステムにおいても上述のファーム管理システムの動作概念を適用することが可能である。

…(中略)…

【0069】
さらに、CPUブレードに実装されているBMC(Baseboard Management Controller)のファームウェアについても図1に示したシステムの構成を応用できる。当該システムの構成例を図7に示す。図示するようにCPUブレード内にBMCが実装されており、各BMCFW(BMCファームウェア)イメージを管理する構成である。以下に図1のシステムとの対応関係を示す。
【0070】
CPUブレード60は、マザーボード110a?110nに対応する。ミッドプレーン70は、バックプレーン120に対応する。バスインターフェイス制御部71は、バスインターフェイス制御部121a?121nに対応する。BMCFWイメージバッファ制御部72は、BIOSイメージバッファ制御部122に対応する。BMCFWイメージバッファ73a?73nは、BIOSイメージバッファ123a?123nに対応する。BMCFWイメージバッファエンコード/デコード部44は、BIOSイメージバッファエンコード/デコード部124に対応する。ネットワークインターフェイス制御部75は、ネットワークインターフェイス制御部125に対応する。管理装置80は、管理装置20に対応する。BMCFWイメージ記憶部810は、BIOS記憶部210に対応する。BMCFWイメージ811a?811nは、BIOSイメージ111a?111nに対応する。」

3 引用例3に記載された事項
原査定の拒絶の理由において引用した,本願の出願前に既に公知である,特開2013-161210号公報(平成25年8月19日公開。以下,これを「引用例3」という。)には,関連する図面と共に,次の事項が記載されている。

G 「【0022】
CPU11は、起動時にファームウェアであるBIOS112を実行し、BMC311は、ファームウェアであるBMCFW(Baseboard Management Controller Firm Ware)313を実行する。FRUストレージ111、121、131、141、312、511、521、531、541、611、711には、SMBIOSデータ作成に必要なFRU情報が格納されている。また、FRU情報には、少なくとも構成部品を識別するための識別情報(シリアル番号:SerialNumber)と、構成部品の構成内容を示す構成内容情報(CommonHeader)とが含まれる。このような構成において、CPU11上のBIOS112がFRUストレージ312のFRU情報にアクセスするとき、インターフェース81、83は、高速なデータのやり取りが可能であるが、インターフェース91は、低速なシリアルでデータのやり取りを行う。このため、インターフェース81、83と比べると、大幅に時間がかかってしまい、インターフェース91がボトルネックとなる。」

H 「【0041】
まず、AC電源がONにされると、BMC311は、図示しないメモリからBMCFW313のプログラムの情報を読み出して実行し、BMCFW313は、各構成部品のFRU情報にアクセスして情報を確認(取得)する(ステップSa1)。図1に示すMGM31上にあるFRUストレージ312を例に説明すると、BMCFW313は、FRUストレージ312にアクセスし、FRU情報から対応する構成部品のシリアル番号を取得する。」

5 引用例4に記載された事項
原査定の拒絶の理由において引用した,本願の出願前に既に公知である,特開2008-181442号公報(平成20年8月7日公開。以下,これを「引用例4」という。)には,関連する図面と共に,次の事項が記載されている。

I 「【0045】
次に、図7を参照して、実施例としてシステムが起動するまでの動作について詳細に説明する。
(1)ステップS201
最初に、システムのAC電源をOnする。AC電源をOnする場合、システム管理者の手動操作に応じた起動でも、タイマー制御による自律的な起動でも良い。
(2)ステップS202
BMC209は、AC電源がOnされると、不揮発性半導体メモリ210内の固定された位置に存在するBMCのFirmWareのBoot Blockより起動され、DC電源がOnされる前にBIOSを起動できるように準備をする。ここでは準備として、BMC209は初期化される。
(3)ステップS203
次に、システムのDC電源をOnする。DC電源をOnする場合、BIOSの起動の準備が完了した後、プログラム制御による自律的な起動が好適であるが、システム管理者の手動操作に応じた起動でも、タイマー制御による自律的な起動でも良い。
(4)ステップS204
BMC209は、DC電源がOnされると、不揮発性半導体メモリ210内にあるBIOSの領域の情報をテーブル401より取得する。そして、アドレスデコーダ207とセレクタ208を制御することで、取得したBIOSの領域をCPU101のアドレス空間にマップする。
(5)ステップS205
CPU101は、そのマップされたBIOSを実行し、システムを起動する。」


第6 対比・判断

1 本願発明1について
(1)対比
本願発明1と引用発明とを対比する。

(あ)引用発明の「1又は複数のCPUブレード(CPU Blade)10(10-1?10-n)」,「CPU11」,「North Bridge12と,South Bridge13」,「システムメモリ14」,「BMC(Baseboard Management Controller)20」,「エンクロージャマネージャ(Enclosure Manager,EM)40」及び「ブレードシステム」は,それぞれ本願発明1の「1または複数のブレードサーバ」,「CPU」,「チップセット」,「システムメモリ」,「BMC」,「エンクロージャマネージャ」及び「ブレードシステム」に相当する。

(い)引用発明の「システムメモリ14」は,「CPU11」が処理を実行する際に用いるものであることは明らかである。
また引用発明の「BMC20」は,「ネットワークインタフェース制御部25」を有し,「EM40」は,「ネットワークインタフェース制御部(受信手段)42」及び「ネットワークインタフェース制御部43」を有し,「EM40とBMC20との間のインタフェース70」を介して「BMC20と接続され」るものであるから,引用発明は“インタフェースを介してエンクロージャマネージャに接続されたBMC”を有することは明らかである。
さらに,引用発明の「North Bridge12とシステムメモリ14とは,インタフェース34を介して接続され,South Bridge13とBMC20とは,インタフェース35,36を介して接続され」ていることから,引用発明は“前記システムメモリおよび前記BMCと,それぞれインタフェースを介して接続されるチップセット”を有している。
以上のことから,上記(あ)の認定も踏まえると,引用発明と本願発明1とは,下記の点で相違するものの,“CPUと,該CPUが処理の実行において使用するシステムメモリと,インタフェースを介してエンクロージャマネージャに接続されたBMCと,前記システムメモリおよび前記BMCと,それぞれインタフェースを介して接続されるチップセットとを備え”る“1または複数のブレードサーバ”を有する点で一致する。

(う)引用発明は,「CPUブレード10において,システムリセットが解除されると,CPU11は,リセットベクタから命令実行を開始し,
CPU11は,リードリクエストを発行し,North Bridge12へ送信し,North Bridge12は,そのリードリクエストを受信すると,インタフェース33を経由して,South Bridge13へ送信し,South Bridge13は,そのリードリクエストを受信すると,インタフェース35を経由して,BMC20へ送信し,
BMC20のバスインタフェース制御部22は,そのリードリクエストを受信すると,システムBIOSイメージバッファ26内のデータをレスポンスとし,インタフェース35を経由して,South Bridge13へ送信し,South Bridge13は,そのレスポンスを受信すると,インタフェース33を経由して,North Bridge12へ送信し,North Bridge12は,そのレスポンスを受信すると,インタフェース31を経由して,CPU11へ送信」するが,当該「システムBIOSイメージバッファ26内のデータ」は,「BMCファームウェア21」が,「EM40とBMC20との間のインタフェース70を経由して,CPUブレードシステムBIOSイメージ要求(システムBIOSイメージ送信要求)をEM40に送信し」,「EMファームウェア41」が,「装置識別番号に対応するCPUブレードシステムBIOSイメージがCPUブレード-BIOS対応テーブルにおいて抽出され」て,「CPUブレードシステムBIOSイメージバッファ44から取り出され」たものであり,「CPUブレードシステムBIOSイメージ」が「BMC20へ送信され」,「BMCファームウェア21」によって,送信されてきた「CPUブレードシステムBIOSイメージ」が「システムBIOSイメージバッファ26に格納」されたものであり,当該「CPUブレードシステムBIOSイメージ」は,本願発明1の「BIOSファームウエア」に対応するといえる。
そして,「North Bridge12」及び「South Bridge13」が,上記「リードリクエスト」や「レスポンス」の処理を行うのは,「システムリセットが解除」されて,「CPU11」が「リセットベクタから命令実行を開始」した後であることから,所定のDC電源が投入された後であることは当業者にとって明らかであり,また,当該処理にあたって,所定の命令コードが存在することも当業者にとって明らかである。
上記(あ)の認定も踏まえ,以上を総合すると,引用発明は,“チップセット”が,“DC電源が投入されると,予め格納された第2の命令コードにしたがって,BMCを介してエンクロージャマネージャからBIOSファームウエアを読み出”しているともいい得ることから,引用発明と本願発明1とは,下記の点で相違するものの,“前記チップセットは,DC電源が投入されると,予め格納された第2の命令コードにしたがって,前記BMCを介して前記エンクロージャマネージャからBIOSファームウエアを読み出”す点で一致する。

(え)引用発明の「EM40」は,「不揮発性メモリ45」を備え,当該「不揮発性メモリ45」は,「EMファームウェア41の命令やCPUブレードシステムBIOSイメージデータを格納」するものであり,上記(う)の認定も踏まえれば,引用発明と本願発明1とは,下記の点で相違するものの,“エンクロージャマネージャ”が“前記ブレードサーバに対する前記BIOSファームウエアを格納する不揮発性メモリ”を備える点で一致する。

(お)引用発明は,「BMCファームウェア21」が「EM40とBMC20との間のインタフェース70を経由して,CPUブレードシステムBIOSイメージ要求(システムBIOSイメージ送信要求)をEM40に送信」し,「EMファームウェア41」が「装置識別番号に対応するCPUブレードシステムBIOSイメージがCPUブレード-BIOS対応テーブルにおいて抽出されると,このCPUブレードシステムBIOSイメージがCPUブレードシステムBIOSイメージバッファ44から取り出されBMC20へ送信され」るものであり,上記(あ)の認定も踏まえれば,引用発明と本願発明1とは,“エンクロージャマネージャ”が“前記BMCから,前記BIOSファームウエアの読み出し要求を受けると,前記メモリに格納される,当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BIOSファームウエアを読み出すコントローラ”を備える点で一致する。

(か)以上,(あ)乃至(お)の検討から,引用発明と本願発明1とは,次の一致点及び相違点を有する。

〈一致点〉
CPUと,該CPUが処理の実行において使用するシステムメモリと,インタフェースを介してエンクロージャマネージャに接続されたBMCと,前記システムメモリおよび前記BMCと,それぞれインタフェースを介して接続されるチップセットとを備え,
前記チップセットは,DC電源が投入されると,予め格納された第2の命令コードにしたがって,前記BMCを介して前記エンクロージャマネージャからBIOSファームウエアを読み出す,
1または複数のブレードサーバと,
前記ブレードサーバに対する前記BIOSファームウエアを格納する不揮発性メモリと,
前記BMCから,前記BIOSファームウエアの読み出し要求を受けると,前記メモリに格納される,当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BIOSファームウエアを読み出すコントローラとを備える
前記エンクロージャマネージャと
を備えたブレードシステム。

〈相違点1〉
本願発明1は,「BMCとインタフェースを介して接続されるBMCメモリ」を有するのに対し,引用発明は,「BMC20」が「BMCファームウェア(BMC用管理手段)21」,「メモリインタフェース制御部23」,「システムBIOSイメージバッファ(BMC用記憶手段)26」などを有するものの,いずれもBMCメモリであるとの特定がなされていない点。

〈相違点2〉
本願発明1は,「前記BMCは、AC電源が投入されると、予め格納された第1の命令コードにしたがって、自身と前記BMCメモリの初期化を行うと共に、前記エンクロージャマネージャからBMCファームウエアを読み出し、当該読み出したBMCファームウエアを前記初期化された前記BMCメモリにロードすると共に実行」するものであるのに対し,引用発明は,「ブレードシステム1のAC電源をONすることにより,ブレードシステム1を管理するEM40が起動」し,「EM40のEMファームウェア41」が「不揮発性メモリ45内に格納されているCPUブレードシステムBIOSイメージを獲得し,CPUブレードシステムBIOSイメージバッファ44へ格納」し,「BMCファームウェア21」が「EM40とBMC20との間のインタフェース70を経由して,CPUブレードシステムBIOSイメージ要求(システムBIOSイメージ送信要求)をEM40に送信」し,「EMファームウェア41」が「CPUブレードシステムBIOSイメージ」を「CPUブレードシステムBIOSイメージバッファ44から取り出」して「BMC20へ送信」し,「BMCファームウェア21は,送信されてきたCPUブレードシステムBIOSイメージを受信し,これをシステムBIOSイメージバッファ26に格納」するものであるが,「BMCメモリの初期化」や「読み出したBMCファームウエアを前記初期化された前記BMCメモリにロードすると共に実行」することなどを特定するものではない点。

〈相違点3〉
本願発明1の「チップセット」は,「読み出したBIOSファームウエアを前記システムメモリにロードすると共に実行する」ものであるのに対し,引用発明は,「レスポンス」である「システムBIOSイメージバッファ26内のデータ」が「South Bridge13」に送信され,「South Bridge13は,そのレスポンス」を「North Bridge12へ送信し,North Bridge12は,そのレスポンスを受信すると,インタフェース31を経由して,CPU11へ送信」することは特定されるものの,「South Bridge13」や「North Bridge12」が,読み出した「システムBIOSイメージバッファ26内のデータ」を「システムメモリ14」にロードすると共に実行することは特定されていない点。

〈相違点4〉
本願発明1の「エンクロージャマネージャ」に備えられる「不揮発性メモリ」が,「BIOSファームウエア」のほか「BMCファームウエア」を格納するものであるのに対し,引用発明の「EM40」に備えられる「不揮発性メモリ45」には,「EMファームウェア41の命令やCPUブレードシステムBIOSイメージデータ」は格納されるものの,「BMCファームウエア」を格納することが特定されていない点。

〈相違点5〉
本願発明1が,「BMC」から,「前記BMCファームウエア」の「読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記BMCに関連付けられた前記ブレードサーバに対する前記BMCファームウエア」を「エンクロージャマネージャ」が備える「コントローラ」が読み出すのに対し,引用発明の「BMC20」は,「BMCファームウェア(BMC用管理手段)21」を有し,「EM40」が有する「EMファームウェア41」により,「装置識別番号に対応するCPUブレードシステムBIOSイメージ」を「BMC20へ送信」するものの,BMCファームウエアを「EM40」の「EMファームウェア41」が読み出すことは特定されていない点。

〈相違点6〉
本願発明1は,「コントローラは、自システムに、前記AC電源及び前記DC電源が投入される前に、前記コントローラを管理する管理PCと通信を行い、前記BMCファームウエアと前記BIOSファームウエアとを前記不揮発性メモリに格納する」のに対し,引用発明は,「EMファームウェア41は,ネットワーク60を介して,管理PC50からCPUブレードシステムBIOSイメージを獲得し,この獲得したCPUブレードシステムBIOSイメージのバージョンと,CPUブレードシステムBIOSイメージバッファ44に格納されているCPUブレードシステムBIOSイメージのバージョンとを比較し,比較の結果,管理PC50から獲得したCPUブレードシステムBIOSイメージのバージョンの方が新しい場合,CPUブレードシステムBIOSイメージバッファ44内のCPUブレードシステムBIOSイメージを管理PC50から獲得したCPUブレードシステムBIOSイメージに更新」するものであり,「前記AC電源及び前記DC電源」の投入と「管理PC50」との通信のタイミングや,「CPUブレードシステムBIOSイメージ」のほかにBMCファームウエアの不揮発性メモリへの格納については特定されていない点。

(2)相違点についての判断
事案に鑑み,先に上記相違点4及び5について検討する。
引用発明は,「BMC20の有する機能を制御するファームウェア」であるところの「BMCファームウェア21」を「BMC20」が有し,当該「BMCファームウェア21」が「EM40とBMC20との間のインタフェース70を経由して,CPUブレードシステムBIOSイメージ要求(システムBIOSイメージ送信要求)をEM40に送信」したり,「装置識別番号に対応するCPUブレードシステムBIOSイメージ」が「EM40」側の「CPUブレードシステムBIOSイメージバッファ44」から取り出されて「BMC20」の「BMCファームウェア21」が「これをシステムBIOSイメージバッファ26に格納」したりするものである。このことはすなわち,引用発明において,「BMCファームウェア21」自体を「EM40」側から取得する動機付けを欠くものといわざるを得ない。
この点,すなわちエンクロージャマネージャ側からBMCファームウエアをBMC側に送信して,BMCが当該送信されたBMCファームウエアによって動作を行うことは,その他引用例2乃至4の上記記載事項C乃至Iにも記載がなく,当業者といえども,引用発明及び引用例2乃至4に記載の技術に基づいて本願発明1を容易に発明できたとまではいえない。
したがって,上記その余の相違点について判断するまでもなく,本願発明1は,当業者であっても,引用発明及び引用例2乃至4に記載された技術的事項に基づいて容易に発明できたものとはいえない。

2 本願発明2について
本願発明2も,本願発明1の上記相違点4及び5と同様の構成を備えるものであるから,本願発明1と同じ理由により,当業者であっても,引用発明及び引用例2乃至4に記載された技術的事項に基づいて容易に発明できたものとはいえない。


第7 原査定について

<特許法29条2項について>
審判請求時の補正により,本願発明1及び2は,上記第4に示したとおりに補正され,上記第6に示したとおり,当業者であっても,拒絶査定において引用された引用文献1乃至4(上記第5における引用例1乃至4)に基づいて,容易に発明できたものとはいえない。したがって,原査定の理由を維持することはできない。


第8 むすび

以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2020-02-17 
出願番号 特願2015-53645(P2015-53645)
審決分類 P 1 8・ 121- WY (G06F)
最終処分 成立  
前審関与審査官 吉倉 大智坂庭 剛史多賀 実  
特許庁審判長 田中 秀人
特許庁審判官 山崎 慎一
松平 英
発明の名称 ブレードサーバ、ブレードシステム、BMC、チップセットおよびエンクロージャマネージャ  
代理人 机 昌彦  
代理人 下坂 直樹  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ