• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H03M
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H03M
管理番号 1364290
審判番号 不服2019-4833  
総通号数 249 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-09-25 
種別 拒絶査定不服の審決 
審判請求日 2019-04-11 
確定日 2020-07-16 
事件の表示 特願2016-105608「ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および/または訂正」拒絶査定不服審判事件〔平成28年 9月23日出願公開、特開2016-171593〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯

本願は、2003年(平成15年)12月3日(パリ条約による優先権主張外国庁受理2002年12月16日 米国、2003年1月30日 米国、2003年5月15日 米国、2003年8月11日 米国)を国際出願日とする出願である特願2005-508547号の一部を、平成21年7月22日に新たな特許出願としたものである特願2009-171342号の一部を、平成22年5月27日に新たな特許出願としたものである特願2010-121336号の一部を、平成25年10月28日に新たな特許出願としたものである特願2013-223339号の一部を、平成28年5月26日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。

平成29年 5月 8日付け:拒絶理由通知書
平成29年 9月13日 :意見書、手続補正書の提出
平成30年 2月 6日付け:拒絶理由通知書
平成30年 8月14日 :意見書、手続補正書の提出
平成30年12月 3日付け:拒絶査定
平成31年 4月11日 :拒絶査定不服審判の審判請求書、手続補正 書の提出


第2 平成31年4月11日にされた手続補正についての補正の却下の決定

[補正の却下の決定の結論]
平成31年4月11日にされた手続補正(以下、「本件補正」という。)を却下する。

[理由]

1 本件補正について(補正の内容)

(1)本件補正後の特許請求の範囲の記載
本件補正により、特許請求の範囲の請求項1の記載は、次のとおり補正された。(下線部は、補正箇所である。)

「【請求項1】
無線通信において使用する装置において、
系統的なビットをインタリーブし、第1のパリティビットをインタリーブし、第2のパリティビットをインタリーブするように構成された、一つ以上のインタリーバと、
前記インタリーブされた系統的なビット、前記インタリーブされた第1のパリティビット、及び前記インタリーブされた第2のパリティビットを、バッファリングするように構成されたバッファと、
複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも1つについて、前記インタリーブされた第1のパリティビットおよび前記インタリーブされた第2のパリティビットより優先して前記インタリーブされた系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも1つについて、前記インタリーブされた系統的なビットより優先して前記インタリーブされた第1のパリティビットおよび前記インタリーブされた第2のパリティビットを選択する、レートマッチングユニットと、を備え、
前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットは交互に前記バッファに書き込まれる、
装置。」

(2)本件補正前の特許請求の範囲
本件補正前の、平成30年8月14日にされた手続補正により補正された特許請求の範囲の請求項1の記載は次のとおりである。

「【請求項1】
無線通信において使用する装置において、
系統的なビットをインタリーブし、第1のパリティビットをインタリーブし、第2のパリティビットをインタリーブするように構成された、一つ以上のインタリーバと、
前記インタリーブされた系統的なビット、前記インタリーブされた第1のパリティビット、及び前記インタリーブされた第2のパリティビットを、バッファリングするように構成されたバッファと、
複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも1つについて、前記インタリーブされた第1のパリティビットおよび前記インタリーブされた第2のパリティビットより優先して前記インタリーブされた系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも1つについて、前記インタリーブされた系統的なビットより優先して前記インタリーブされた第1のパリティビットおよび前記インタリーブされた第2のパリティビットを選択する、レートマッチングユニットと、
を備える装置。」


2 補正の適否

(2-1)補正事項について

本件補正は、本件補正前の請求項1に記載された発明を特定するために必要な事項である「前記インタリーブされた系統的なビット、前記インタリーブされた第1のパリティビット、及び前記インタリーブされた第2のパリティビットを、バッファリングするように構成されたバッファ」について、「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットは交互に前記バッファに書き込まれる」と限定する補正事項(以下、「本件補正事項」という。)を含むものである。

(2-2)本件補正による新規事項の有無について

事案に鑑み、本件補正事項が本願の願書に最初に添付された明細書、特許請求の範囲又は図面(以下、「当初明細書等」という。)に記載された事項の範囲内においてなされたものであるか否かについて検討する。

本件補正による新規事項の有無について検討するにあたって、当初明細書等には、次の記載がある。(下線は当審にて付与した。)

(ア)「【0035】
一実施形態においては、パリティビットP1およびP2に対するパンクチャのバイアスは、1つの段階のレートマッチングに対して実施される。図10は、ターボ符号化されたHS-DSCHを使用する、HSDPA用の3GPPのレートマッチングのための回路600を示す図式的なブロック図である。回路600は、HSDPA用の3GPPのレートマッチング法を実現する。回路600は、ビットの分離回路605、第1レートマッチング段階610、仮想のインクリメンタルな冗長(IR)のバッファ615、第2レートマッチング段階620およびビットの集合化回路625を含む。第1レートマッチング段階610は、パリティ1(P1)のビットのレートマッチング回路630およびパリティ2(P2)のビットのレートマッチング回路635を含む。第2レートマッチング段階620は、系統的なビットのレートマッチング回路640、第2レートマッチングのためのパリティ1(P1)のビットのレートマッチング回路645、および第2レートマッチングのためのパリティ2(P2)のビットのレートマッチング回路650を含む。動作においては、系統的なビット、パリティ1(P1)およびパリティ2(P2)のビットは、第1レートマッチング段階610、仮想のIRのバッファ615、第2レートマッチング段階620およびビットの集合化回路625を介して処理される。パリティ1(P1)およびパリティ2(P2)のビットは個別に処理されることに留意されたい。系統的なビット、パリティ1(P1)およびパリティ2(P2)のビットは、ビットの集合化回路625において結合されて、単一のデータ出力Ndataが得られる。符号化のビット数が仮想のIRのバッファ615のサイズ以下の場合には、第1レートマッチング段階630は透過的(ｔｒanｓｐaｒenｔ)である。透過的な第1段階の場合およびRel-4のレートマッチングについて考察する。」

(イ)「【0206】
HARQのビットの集合化は、Nrow×Ncolのサイズの矩形のインターリーバを使用して達成される。行および列の数は次式で求められる。
【0207】
16QAMに対してNrow=4、およびQPSKに対してNrow=2
Ncol=Ndata/Nrow
ただし、Ndataが使用される。
【0208】
データは、第1の列から開始して、インターリーバへ一列毎に書き込まれるとともに、インターリーバから一列毎に読み取られる。」

(ウ)「【0212】
Nc=0およびNr＞0の場合には、系統的なビットは、行1...Nrに書き込まれる。
【0213】
そうでない場合には、系統的なビットは、最初のNc列において行1...Nr+1に書き込まれ、およびNr＞0であれば、残りのNcol?Nc列においてやはり行1...Nrに書き込まれる。
【0214】
残りの空所は、パリティビットで充填される。パリティビットは、列に関して、それぞれの列の残りの行に書き込まれる。パリティ1のビットおよびパリティ2のビットは、最低インデックス数を有する第1の利用可能な列におけるパリティ2ビットから開始して、交互の順で書き込まれる。2つのパリティストリームの長さが異なる場合には、パリティ1のビットおよびパリティ2のビットが、再びパリティ2のビットから開始して、短い方のパリティストリームの終端まで、交互の順で書き込まれ、次いで長い方のストリームからの残りのパリティビットが書き込まれるようにする。」

(エ)図10


(2-2-1)「バッファ」について

本件補正事項である「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットは交互に前記バッファに書き込まれる」における「前記バッファ」は、請求項1の記載から明らかな様に「前記インタリーブされた系統的なビット、前記インタリーブされた第1のパリティビット、及び前記インタリーブされた第2のパリティビットを、バッファリングするように構成されたバッファ」を指すものであり、この「バッファ」は、「系統的なビットをインタリーブし、第1のパリティビットをインタリーブし、第2のパリティビットをインタリーブするように構成された、一つ以上のインタリーバ」から出力されたものを受けるものであり、当初明細書等の記載に照らすと、参照符号615で示される「仮想のインクリメンタルな冗長(IR)のバッファ615」のことと解される。

また、当初明細書等には、「バッファ」なる文言が、【0035】や【図10】以外の【0025】、【0073】、【0101】、【0104】、【0107】、【0142】、【0143】、【0150】、【0154】にも存在するが、これらが“参照符号615で示される「仮想のインクリメンタルな冗長(IR)のバッファ615」”以外のバッファを意図するものである旨の記載や示唆はなく、ましてや、「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットが交互に書き込まれる」対象である「バッファ」であることを示す記載や示唆はない。


(2-2-2)「レートマッチングユニット」について

当初明細書等には、レートマッチングユニットの具体例として、「第1レートマッチング段階610」及び「第2レートマッチング段階620」が記載されている。

第1レートマッチング段階(なお、【0149】では、「第1段階レートマッチング」と表現されている。)については、その具体的な機能に関して、当初明細書等の【0149】から【0154】に記載されており、要約すると、「第1レートマッチング段階では、仮想のIRのバッファにおいて利用可能なソフトビットの最大数であるN_(IR)がレートマッチング前のTTIにおける符号化されるビット数であるN^(TTI)以上である場合には透過的となり、N_(IR)がN^(TTI)より小さい場合には、パリティビットのストリームは、パンクチャ(消去)が行われる」というものである。

一方、第2レートマッチング段階については、その具体的な機能に関して、当初明細書等の【0165】から【0170】に記載されており、要約すると、「第2レートマッチング段階では、RV(冗長型)のパラメータｓ及びｒにより、系統的なビット(ｓ=1)に優先順位をつける伝送と系統的ではないビット(ｓ=0)に優先順位をつける伝送とを区別することができ、N_(daｔa)≦N_(ｓｙｓ)+N_(ｐ1)+N_(ｐ2)に対してパンクチャリングが実行され、N_(daｔa )> N_(ｓｙｓ )+ N_(ｐ1 )+ N_(ｐ2)に対して反復が行われる」というものである。(なお、N_(daｔa)は、1つのTTIにおけるHS-DSCHに対して利用可能なビット数であり、N_(daｔa)=P×3×N_(daｔa1)と定義されるもの。N_(ｓｙｓ)は、第2レートマッチング前の系統的なビット数。N_(P1)は、第2レートマッチング前のパリティ1のビット数。N_(P2)は、第2レートマッチング前のパリティ2のビット数。Pは、HS-DSCHに使用される物理チャネルの数。)

してみると、系統的なビットと系統的ではないビットの優先順位を区別できる機能を備えているのは、第2レートマッチング段階であるのだから、請求項1に記載されている「レートマッチングユニット」は、当初明細書等の記載に照らすと、参照符号620で示される「第2レートマッチング段階620」のことと解される。

(2-2-3)「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットが交互に書き込まれる書き込み先」について

「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットが交互に書き込まれる書き込み先」について検討するにあたって、上記(ア)から(エ)の記載を参酌すると、上記(ア)と(エ)には、回路600において、ビットの分離回路605で分離された系統的なビット、パリティ1(P1)およびパリティ2(P2)のビットが第1レートマッチング段階610に入力され、該第1レートマッチング段階610からの出力が、仮想のインクリメンタルな冗長(IR)のバッファ615に入力され、該仮想のインクリメンタルな冗長(IR)のバッファ615からの出力が第2レートマッチング段階620に入力され、該第2レートマッチング段階620からの出力がビットの集合化回路625に入力されることが認められる。

また、上記(ア)の記載にあるように、最終的に、上記回路600では、「系統的なビット、パリティ1(P1)およびパリティ2(P2)のビットは、ビットの集合化回路625において結合されて、単一のデータ出力Ndataが得られる」ものである。

そして、上記(イ)には上記ビットの集合化回路625におけるビットの集合化のための具体的な方法として、「Nrow×Ncolのサイズの矩形のインターリーバ」を用いることが記載されており、上記(ウ)には、上記「Nrow×Ncolのサイズの矩形のインターリーバ」に系統的なビットを書き込んだ後の、「残りの空所」にパリティビットを充填することが示されてされている。

さらに、上記(ウ)には、このパリティビットの「Nrow×Ncolのサイズの矩形のインターリーバ」への充填方法、すなわち書き込み方法として、「パリティ1のビットおよびパリティ2のビットは、最低インデックス数を有する第1の利用可能な列におけるパリティ2ビットから開始して、交互の順で書き込まれる」ことが記載されている。

以上の記載を踏まえると、上記(ウ)の「パリティ1のビットおよびパリティ2のビットは、最低インデックス数を有する第1の利用可能な列におけるパリティ2ビットから開始して、交互の順で書き込まれる。」という記載における「パリティ1のビットおよびパリティ2のビット」が「交互の順で書き込まれる」対象は、「第2レートマッチング段階620」の後段に位置する「ビットの集合化回路625」が備える「Nrow×Ncolのサイズの矩形のインターリーバ」である。

してみると、「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットが交互に書き込まれる書き込み先」は、当初明細書等の記載に照らすと、参照符号625で示されるビットの集合化回路625が備える「Nrow×Ncolのサイズの矩形のインターリーバ」であると解される。


(2-2-4)小活

上記(2-2-1)から(2-2-3)で検討した様に、「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットが交互に書き込まれる書き込み先」は、参照符号625で示されるビットの集合化回路625が備える「Nrow×Ncolのサイズの矩形のインターリーバ」であり、本件補正事項で特定されている「前記バッファ」(即ち、「仮想のインクリメンタルな冗長(IR)のバッファ615」)ではないから、本件補正事項である「前記インタリーブされた第1のパリティビットのビット及び前記インタリーブされた第2のパリティビットのビットは交互に前記バッファに書き込まれる」との事項は、当初明細書等に記載されておらず、その旨を示唆する記載もない。

なお、上記(ア)や(エ)には「第2レートマッチング段階620」の前段に「仮想のインクリメンタルな冗長(IR)のバッファ615」が設けられ、「パリティ1(P1)およびパリティ2(P2)のビット」が該「バッファ615」に入力されることは示されているものの、具体的な書き込みについては当初明細書等のその他の箇所にも何ら記載されていない。

以上のとおりであるから、本件補正事項は当初明細書等には記載されておらず、また、当該本件補正事項が当初明細書等の記載から自明であるとする根拠も見いだせない。

そうすると、本件補正は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものである。


(2-3)請求人の主張について

請求人は、拒絶査定不服審判の審判請求書において、本願発明の詳細な説明の段落【0214】の記載を補正の根拠と主張しているが、上記(2-2)で検討したとおり、段落【0214】に記載された事項は、本件補正事項に関するものではないから、請求人の上記主張を採用することはできない。


(2-4)まとめ

以上のとおりであるから、本件補正は、特許法第17条の2第3項の規定(新規事項の追加)に違反するものであり、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

よって、上記補正却下の決定の結論のとおり決定する。


第3 本願発明について

1 本願発明

本件補正は、上記のとおり却下されたので、本願の請求項に係る発明は、平成30年8月14日にされた手続補正により補正された特許請求の範囲の請求項1ないし12に記載された事項により特定されるものであるところ、その請求項1に係る発明(以下、「本願発明」という。)は、その請求項1に記載された事項により特定される前記「第2[理由]1(2)」に記載のとおりのものである。


2 原査定の拒絶の理由

原査定の拒絶の理由の概要は、この出願の請求項1ないし12に係る発明は、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献1に記載された発明及び、引用文献2と引用文献3に記載された周知な技術的事項に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない、というものである。

引用文献1:Technical Specification Group Radio Access Network; High Speed Downlink Packet Access: Physical Layer Aspects (Release 5),3GPP TR 25.858,3GPP,2002年3月,V5.0.0
引用文献2:特開2001-57521号公報
引用文献3:Nortel Networks,Proposal for rate matching for Turbo Codes,3GPP R1-99467,1999年5月12日(利用可能日),URL http://www.3gpp.org/ftp/tsg_ran/wg1_rl1/TSGR1_04/Docs/Pdfs/


3 引用文献の記載事項

(1)引用文献1の記載事項

原査定の拒絶の理由で引用された引用文献1には、図面とともに、以下の記載事項がある。(なお、下線は当審にて付与した。)

(カ)表紙「3GPP TR 25.858 V5.0.0(2002-03)
Technical Report

3rd Generation Partnership Project;
Technical Specification Group Radio Access Network;
High Speed Downlink Packet Access:
Physical Layer Aspects
(Release 5)」

(仮訳:3GPP TR 25.858 V5.0.0(2002年3月)
技術レポート

第3世代パートナーシッププロジェクト;
技術仕様グループ無線アクセスネットワーク;
高速ダウンリンクパケットアクセス:
物理層の側面
(リリース5))

(キ)「1 Scope
The purpose of this document is to capture the agreements and evaluation criteria of the different techniques being considered for HSDPA with regards to the overall support of UTRAN for HSDPA.」

(仮訳:1 範囲
この資料の目的はHSDPAのためのUTRANの総合的なサポートに関し、HSDPAに関して考えられている様々な技術の合意と評価基準を獲得することである。)

(ク)「5.5 Physical-layer Hybrid-ARQ functionality
The physical-layer Hybrid-ARQ functionality is an extension of the release 99 rate matching. The Hybrid-ARQ functionality matches the number of bits at the output of the channel (turbo) coder to the total number of bits of the HS-DSCH physical channels. The Hybrid-ARQ functionality is controlled by the parameter RV (Redundancy Version), i.e. the exact set of bits at the output of the physical-layer Hybrid-ARQ functionality depends on the number of input bits, the number of output bits, and the RV parameter.

The physical-layer Hybrid ARQ functionality consists of two rate-matching stages as shown in Figure 2.

The first rate-matching stage is identical to the release 99 rate-matching functionality except that the number of output bits does not match to the number of physical-channel bits available in the HS-DSCH TTI. Instead, the number of output bits matches to the available UE soft-buffering capability, information about which is provided by higher layers. Note that, if the number of input bits does not exceed the UE soft-buffering capability, the first rate-matching stage is transparent.

The second rate matching stage matches the number of bits after first rate matching to the number of physical channel bits available in the HS-DSCH TTI. The second rate matching also uses the release 99 rate matching algorithm. However, the rate matching only considers bits that have not been punctured by the first rate matching stage and the rate matching parameters used in a particular transmission are controlled by the redundancy version (RV) parameter.」

(仮訳:5.5 物理層ハイブリッドARQ機能

物理層ハイブリッドARQ機能はリリース99のレートマッチングの拡張版である。ハイブリッドARQ機能はチャネル(ターボ)符号器の出力におけるビット数をHS-DSCH物理チャネルの総ビット数に合わせる。ハイブリッドARQ機能はパラメータRV(冗長バージョン)によって制御され、すなわち、物理層ハイブリッドARQ機能の出力における正確なビットのセットは、入力ビット数、出力ビット数及びRVパラメータに依存する。

物理層ハイブリッドARQ機能は図2に示すように2つのレートマッチング段階から構成される。

第1レートマッチング段階は、出力ビット数がHS-DSCH TTIにおいて利用可能な物理チャネルビット数に一致しない点を除き、リリース99のレートマッチング機能と同一である。代わりに、出力ビット数は、利用可能なUEのソフトバッファリング容量に合わせ、これについての情報は上位のレイヤーより供給される。入力ビット数がUEのソフトバッファリング容量を超えない場合、第1レートマッチング段階は透過的であることに留意されたい。

第2レートマッチング段階は、第1レートマッチング段階後のビット数を、HS-DSCH TTIにおいて利用可能な物理チャネルビット数に合わせる。第2レートマッチング段階もリリース99のレートマッチングアルゴリズムを用いる。ただし、該レートマッチングは、第1レートマッチング段階でパンクチャされなかったビットのみを考慮し、特定の送信に用いられるレートマッチングパラメータは冗長バージョン(RV)のパラメータによって制御される。)

(ケ)「Figure 2. Physical layer Hybrid ARQ functionality」
(仮訳:図2.物理層ハイブリッドARQ機能)




(コ)「5.5.2 Parameter of Second Rate Matching Stage (Channel Rate Matching)

HARQ second stage rate matching for the HS-DSCH transport channel shall be done with the general method described in4.2.7.5 of TS25.212 with the following specific parameters.

The parameters of the second rate matching stage depend on the value of the RV parameters s and r. The parameter s can take the value 0 or 1 to distinguish self-decodable (s = 1) and non self-decodable (s = 0) transmissions. The parameter r (range 0 to r_(max)) changes the initial error variable e_(ini) in the case of puncturing. In case of repetition both parameters r and s change the initial error variable e_(ini). The parameters X, e_(plus) and e_(minus) are calculated as per table 1 below.

Denote the number of bits before second rate matching as N_(sys) for the systematic bits, N_(p1) for the parity 1 bits, and N_(p2) for the parity 2 bits, respectively. Denote the number of physical channels used for the CCTrCH by P. N_(data) is the number of bits available to the CCTrCH in one radio frame and defined as N_(data)=P×3×N_(data1), where N_(data1) is defined in TS25.212. The rate matching parameters are determined as follows.

For N_(data)≦ N_(sys )+ N_(p1 )+ N_(p2 ), puncturing is performed in the second rate matching stage. The number of transmitted systematic bits in a retransmission is N_(t,sys) = mim{N_(sys ),N_(data)} for a transmission of self-decodable type and N_(t,sys) = max{N_(data)-(N_(p1)+N_(p2)),0} in the non self-decodable case.

For N_(data )> N_(sys )+ N_(p1 )+ N_(p2 )repetition is performed in the second rate matching stage.」

(仮訳:5.5.2 第2レートマッチング段階(チャネルレートマッチング)のパラメータ

HS-DSCH転送チャネルのためのHARQの第2段階のレートマッチングは、TS25.212の4.2.7.5に記載された一般的な方法に以下の特定のパラメータを用いて行われる。

第2レートマッチング段階のパラメータはRVパラメータsとrの値に依存する。パラメータsは、自己復号可能な送信(s = 1)と非自己復号可能な送信(s = 0)とを区別するために、0または1の値をとる。パラメータr(範囲 0からr_(max))はパンクチャリングの場合に初期誤り変数e_(ini)を変更する。反復する場合、rとsの両方のパラメータが初期誤り変数e_(ini)を変更する。パラメータX、e_(plus)及び、e_(minus)は以下の表1のとおり計算される。

第2レートマッチング前のビット数を、系統的なビットに対してはN_(sys)、パリティ1ビットに対してはN_(p1)、パリティ2ビットに対してはN_(p2)でそれぞれ表す。CCTｒCHで使用される物理チャネル数をPとする。N_(data)は、1つの無線フレームにおけるCCTｒCHに対して利用可能なビット数であり、N_(data)=P × 3 × N_(data1)と定義され、ここでいうN_(data1)はTS25.212で定義されたものである。レートマッチングのパラメータは以下のとおり決定される。

N_(data) ≦ N_(sys )+ N_(p1 )+ N_(p2 )に対して、パンクチャリングは第2レートマッチング段階で実行される。再送信において送信される系統的なビット数は、自己復号可能なタイプの送信に対してはN_(t,sys) = mim{N_(sys ),N_(data)}、非自己復号可能な場合は、N_(t,sys) = max{N_(data)-(N_(p1)+N_(p2)),0}である。

N_(data )> N_(sys )+ N_(p1 )+ N_(p2)に対して、第2レートマッチング段階において反復が行われる。)

(a)引用文献1の表題及び上記(カ)と(キ)から明らかなように、引用文献1は無線アクセスネットワークにおける高速ダウンリンクパケットアクセス(High Speed Downlink Packet Access(HSDPA))の技術仕様に関する技術レポートであるから、上記(ク)ないし(コ)の記載が無線通信において使用する装置に関するものであることは明らかである。

(b)上記(ケ)には「物理層ハイブリッドARQ機能」が、入力側から順に、「bit separation」(仮訳:ビット分割)、「First Rate Matching」(仮訳:第1レートマッチング)、「Virtual IR Buffer」(仮訳:仮想IRバッファ)、「Second RateMatching」(仮訳:第2レートマッチング)、「bit collection」(仮訳:ビット集合化)から構成されることが示されている。

(c)上記(ク)に記載されているように、上記(ケ)の「図2.物理層ハイブリッドARQ機能」は、「チャネル(ターボ)符号器の出力におけるビット数をHS-DSCH物理チャネルの総ビット数に合わせる」ものであり、上記(ケ)からは、チャネル(ターボ)符号の「Systematic bits」(仮訳:系統的なビット)、「Parity 1 bits」(仮訳:パリティ1ビット)及び、「Parity 2 bits」(仮訳:パリティ2ビット)が、「First Rate Matching」(仮訳:第1レートマッチング)を介して、「Virtual IR Buffer」(仮訳:仮想IRバッファ)にそれぞれ入力されることが認められる。
また、上記「Virtual IR Buffer」(仮訳:仮想IRバッファ)を通過した「Systematic bits」(仮訳:系統的なビット)、「Parity 1 bits」(仮訳:パリティ1ビット)及び、「Parity 2 bits」(仮訳:パリティ2ビット)が、後段の「Second Rate Matching」(仮訳:第2レートマッチング)にそれぞれ入力されることも上記(ケ)から認められる。

(d)上記(ク)は上記(ケ)に示される図を説明するものであり、上記(ク)に「物理層ハイブリッドARQ機能は図2に示すように2つのレートマッチング段階から構成される」と記載されていることから、上記(ク)における「The first rate-matching stage」(仮訳:第1レートマッチング段階)と「The second rate matching stage」(仮訳:第2レートマッチング段階)は、それぞれ、上記(ケ)における「First Rate Matching」(仮訳:第1レートマッチング)と「Second Rate Matching」(仮訳:第2レートマッチング)を意味するものであることは明らかであるといえる。

上記(カ)から(コ)及び、(a)から(d)を総合すると、引用文献1には以下の発明が記載されている。(以下、「引用発明」という。)

「無線通信において使用する装置であって、
ハイブリッドARQ機能を備え、
前記ハイブリッドARQ機能はチャネル(ターボ)符号器の出力におけるビット数をHS-DSCH物理チャネルの総ビット数に合わせるものであり、
前記ハイブリッドARQ機能はパラメータRV(冗長バージョン)によって制御され、
前記ハイブリッドARQ機能は、仮想IRバッファと第2レートマッチング段階を含み、
前記仮想IRバッファには第2レートマッチング前の系統的なビット、パリティ1ビット、パリティ2ビットが入力され、
前記第2レートマッチング段階のパラメータはRVパラメータsに依存し、
前記パラメータsは、自己復号可能な送信(s = 1)と非自己復号可能な送信(s = 0)とを区別するために、0または1の値をとり、
前記第2レートマッチング段階では、第2レートマッチング前のビット数を、系統的なビットに対してはN_(sys)、パリティ1ビットに対してはN_(p1)、パリティ2ビットに対してはN_(p2)でそれぞれ表し、1つの無線フレームにおけるCCTｒCHに対して利用可能なビット数をN_(data)と表した場合、N_(data) ≦ N_(sys )+ N_(p1 )+ N_(p2 )に対して、パンクチャリングは第2レートマッチング段階で実行され、再送信において送信される系統的なビット数は、自己復号可能なタイプの送信に対してはN_(t,sys) = mim{N_(sys ),N_(data)}、非自己復号可能な場合は、N_(t,sys) = max{N_(data)-(N_(p1)+N_(p2)),0}であり、N_(data )> N_(sys )+ N_(p1 )+ N_(p2)に対して、第2レートマッチング段階において反復が行われる、
装置。」


(2)引用文献2、3の記載事項

原査定の拒絶の理由で引用された引用文献2には、図面とともに、以下の記載事項がある。(なお、下線は当審にて付与した。)

(サ)「【0001】
【発明の属する技術分野】この発明は、通信システムのためのレート・マッチングおよびチャネル・インターリービングに関する。
【0002】
【従来の技術】通信システムにおいて、前方誤り訂正(FEC)を使用してデータのインターリービング(interleaving)を実行することにより、デインターリービング(deinterleaving)の際に、エラーを分散させてそれらの訂正を容易にすることは周知である。典型的には、そのようなインターリービングは、データブロックをインターリーブするブロック・インターリーバーを使用する。いわゆるターボ符号化(並列連接畳み込み符号化)は、インターリービングの前後で入力データからそれぞれのパリティビットを生成する2つの畳み込み符号器への入力間に置かれたインターリーバを使用する。特に無線通信システムにおいて、ターボ符号化の使用が注目されてきており、よってインターリーバの形態も注目されてきている。
【0003】また、いわゆる第3世代のCDMA(符号分割多重アクセス)無線通信システムでは、典型的には10mｓの無線フレーム持続時間に対応するブロックにおいてデータをインターリーブする(すなわち順序を並べ替える)よう動作するチャネルすなわちフレーム間インターリーバを必要とする無線通信システムが開発されてきている。そのようなシステムでは、チャネル・インターリーバーは、レートマッチング機能の前または後ろのいずれかに設けられる。ここで、レートマッチング機能は、様々なデータレートが無線フレームレートに整合(マッチング)するよう、および典型的にはデータシンボル(このケースではデータビット)のパンクチャリング(puncturing:切り捨て)または反復(repetition)を実行するよう動作する。」

(シ)「【0064】上記に説明したように、所望のレートマッチングを達成するためのビットのパンクチャリングは、符号器22によって提供されるFEC符号化に起因した冗長性を持つデータビットに適用される。符号化の1つの好ましい形は、いわゆるターボ(並列連接畳み込み)符号化である。この場合、符号化されたデータビットは入力データビットそのものを有し、これを組織(systematic)データビットSと呼ぶ。さらに、符号化されたデータビットはパリティビットP1およびP2を有し、これらは、入力データビットおよびインターリーブされた入力データビットについて処理する畳み込み符号器によって提供される。パリティビットP1およびP2は、典型的にはターボ符号器内でパンクチャリングされ、所望のレートのターボ符号器を提供する。ターボ符号器によって構成される符号器22については、次のレートマッチング機能26が、組織ビットSのいずれをもパンクチャリングしないが、パリティビットP1および(または)P2のみをパンクチャリングすることを確実にする必要がある。反復の場合には、組織ビットSの反復の2倍または3倍のオーダーを持つファクターによって、パリティビットP1およびP2を反復することにより、パフォーマンス利得を提供することが求められる。」

(ス)「【0065】このため、図5は、ターボ符号化によって符号化されたデータのチャネル・インターリービングおよびレートマッチングについての、図1の構成の一部に修正を加えたものを示す。図5を参照すると、FEC符号器22のうちの1つを構成するターボ符号器は、破線ボックス90内に示され、周知なように、入力データビットをインターリーブするターボ符号インターリーバ91と、インターリービングの前後で入力データビットを処理し、パリティビットP1およびP2を生成する2つの従来の符号器92を備える。また、入力データビットは、組織ビットSとして符号器出力に供給される。また、図示しないパンクチャリング・ブロックを、符号器出力への供給のために、パリティビットP1およびP2のいくつかのみを選択して、符号器出力に供給させるために設けることができる。
【0066】上記説明した1つのチャネル・インターリーバーの代わりに、図5は、組織ビットストリームおよびパリティビットストリームに、個々のチャネル・インターリーバー93が提供されることを示す。図5に示されるように、3つのチャネル・インターリーバー93があるが、パリティビットP1およびP2のストリームを組み合わせて一緒にインターリーブするようにして、2つのみのチャネル・インターリーブを設け、一方は組織ビットストリーム用に、他方はパリティビットストリーム用にすることができるのは、明らかである。図5のチャネル・インターリーバー93へのさらなる入力は、複数のチャネルについての組織ビットストリームおよびパリティビットストリームの多重化をそれぞれ示し、これは図1のマルチプレクサ24に対応するものである。
【0067】チャネル・インターリーバー93に続くレートマッチング機能を、破線ボックス94内に示す。パンクチャリング機能95を、チャネル・インターリーブされたパリティビットストリームにのみ適用し、それに対し反復機能96を、パリティビットストリームおよび組織ビットストリームに提供することができる。それに応じて、選択器97が、チャネル・インターリーブされたビットを結合するよう示されている。パンクチャリングおよび反復は、上記に説明したものと同じであることができる。この点で、図5に示されるものが、レートマッチング機能の実際の実現を示すというよりも、パンクチャリングが組織ビットに適用されない原則を図によって表すことを意図したものである、ということは明らかであろう。たとえば、必要とされるパンクチャリングまたは反復を、パリティビットストリームにのみ適用して、組織ビットストリームのパンクチャリングも反復も行うことなく、所望のレートマッチングを提供することもできるということは明らかであろう。」

(セ)図5


(e)上記(シ)には「ターボ(並列連接畳み込み)符号化である。この場合、符号化されたデータビットは入力データビットそのものを有し、これを組織(systematic)データビットSと呼ぶ」と記載されており、ターボ符号化されたデータービットを「組織データビット」という用語で表現している。
この「組織」という表現は「systematic」という英単語に対応するものであるから、引用文献2における「組織データビット」は、引用文献1においてターボ符号を構成する「systematic bits」の仮訳として用いている「系統的なビット」と同じであるといえる。

(f)上記(ス)と(セ)から、「ターボ符号器90」より出力された「組織ビットS」、「パリティビットP1」及び、「パリティビットP2」のそれぞれが、それぞれに対応する「チャネル・インターリーバ93」に入力され、インターリーブされた後に「レートマッチング94」に入力されることが認められる。

また、原査定の拒絶の理由で引用された引用文献3には、図面とともに、以下の記載事項がある。(なお、下線は当審にて付与した。)

(タ)「1.0 Introduction

In 3GPP, the current assumption is that 8PCCC Turbo Codes are the coding scheme selected for data services requiring BER 10^(-3) to 10^(-6) inclusive. Puncturing might be needed to ensure rate matching on these services.」

(仮訳:1.0 イントロダクション

3GPPにおいて、現在の想定では、8PCCCターボ符号はBER10^(-3)から10^(-6)の全てを要求するデータサービスの符号化方法である。当該サービスにおけるレートマッチングを保証するためにはパンクチュアリングが必要となろう。)

(チ)「FIGURE 1. Channel Interelaving Rate Matching for Turbo Coding」
(仮訳:図1.ターボ符号のためのチャネルインタリーブレートマッチング)



(g)上記(チ)は「ターボ符号のためのチャネルインタリーブレートマッチング」を図示したものであり、左ブロックは「Turbo Interleaver」(仮訳:ターボインタリーバ)、「Encoder#1」(仮訳:符号器#1)と「Encoder#2」(仮訳:符号器#2)を構成要素として含むことから、「ターボ符号器」であることは明らかである。
上記「ターボ符号器」からは3つの出力がなされており、ターボ符号に関する技術常識やターボ符号器についても開示されている引用文献2の記載を踏まえれば、当該3つの出力のうち、「符号器#1」や「符号器#2」を介さない出力が一般的に英語にて”systematic bits”(引用文献1と同様に、仮訳として「系統的なビット」を用いることとする。)などと呼ばれるものであり、「符号器#1」や「符号器#2」を介する出力が一般的に第1のパリティビットや第2のパリティビットなどと呼ばれるものであることは自明であるといえる。

(h)上記(g)を踏まえると、上記(チ)から、「ターボ符号器」からの3つの出力(系統的ビット、第1のパリティビット、第2のパリティビット)が、それぞれに対応する「Channel Interleaver」(仮訳:チャネルインタリーバ)に入力されることが認められる。

(i)上記(チ)の右ブロックは「RM-Puncture」(仮訳:RMパンクチャ)と「RM-Repetition」(仮訳:RM反復)を構成要素として含んでいる。上記(タ)には「レートマッチングを保証するためにはパンクチュアリングが必要となろう。」と記載されており、上記(チ)が「ターボ符号のためのチャネルインタリーブレートマッチング」を図示したものであることを踏まえると、「RM-Puncture」や「RM-Repetition」における「RM」は「rate matching」(仮訳:レートマッチング)を意味していると理解することができる。
したがって、上記(チ)の右ブロックは「レートマッチング」を示すブロックであると認められる。また、上記(チ)から、上記「レートマッチング」には「チャネルインタリーバ」を介して、「ターボ符号器」からの出力が入力されることも認められる。


上記(サ)から(セ)、(タ)、(チ)、(e)から(i)の記載事項から、引用文献2、3には以下の周知技術が開示されている。

「ターボ符号器の出力である“系統的なビット”、“第1のパリティビット”及び、“第2のパリティビット”のそれぞれに対して“チャネル・インターリーバ”を設け、各ビットをインタリーブした後に“レートマッチング”を行う。」との周知技術。


4 対比

本願発明と引用発明とを対比する。

本願発明において符号化方式は特定されておらず、本願発明の名称が『ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および/または訂正』であること、当初明細書等の段落【0001】の『本発明は、一般的には、ターボ符号の使用全般に関し、より詳細には、ターボ符号器を使用して、パンクチャが行われたターボ符号における性能劣化の検出および訂正の方法に関する。』との記載、同段落【0035】の『図10は、ターボ符号化されたHS-DSCHを使用する、HSDPA用の3GPPのレートマッチングのための回路600を示す図式的なブロック図である。』との記載、ターボ符号が系統ビット(systematic bit)と複数のパリティビットから構成されることが技術常識であることを鑑みると、本願発明は、当初明細書等に開示されているターボ符号化方式を前提としたもの、もしくは、少なくともターボ符号化方式を用いた実施例を包含していると解される。


(4-1)「前記インタリーブされた系統的なビット、前記インタリーブされた第1のパリティビット、及び前記インタリーブされた第2のパリティビットを、バッファリングするように構成されたバッファ」について

引用発明における「ハイブリッドARQ機能」は、「仮想IRバッファと第2レートマッチング段階を含み、前記仮想IRバッファには第2レートマッチング前の系統的なビット、パリティ1ビット、パリティ2ビットが入力され」るものである。
そして、前記「系統的なビット、パリティ1ビット、パリティ2ビット」は、「チャネル(ターボ)符号器の出力におけるビット数をHS-DSCH物理チャネルの総ビット数に合わせる」ために「ハイブリッドARQ機能」で処理されるものであるから、それぞれ、本願発明でいう『系統的なビット』、『第1のパリティビット』及び、『第2のパリティビット』に相当する。

また、引用発明における「ハイブリッドARQ機能」が備える「仮想IRバッファ」には、第2レートマッチング前の「系統的なビット、パリティ1ビット、パリティ2ビット」が入力、すなわち、バッファリングされるのであるから、引用発明における「仮想IRバッファ」と本願発明における『バッファ』とは、本願発明における『系統的なビット』、『第1のパリティビット』及び、『第2のパリティビット』が、それぞれ『インタリーブされた』ものであるという点は別として、『系統的なビット、第1のパリティビット、及び第2のパリティビットを、バッファリングするように構成されたバッファ』という点で共通する。


(4-2)「複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも1つについて、前記インタリーブされた第1のパリティビットおよび前記インタリーブされた第2のパリティビットより優先して前記インタリーブされた系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも1つについて、前記インタリーブされた系統的なビットより優先して前記インタリーブされた第1のパリティビットおよび前記インタリーブされた第2のパリティビットを選択する、レートマッチングユニット」について

(4-2-1)
当初明細書等には、「レートマッチングユニット」の具体例として、「第1レートマッチング段階610」及び「第2レートマッチング段階620」が記載されているが、「レートマッチングユニット」については、平成31年4月11日に請求された拒絶査定不服審判の請求の際に同時に提出された補正書において補正されていない構成であるから、本願発明における『レートマッチングユニット』とは、上記「第2 平成31年4月11日にされた手続補正についての補正の却下の決定」2(2-2-2)で言及したとおり、具体的には当初明細書等の記載において、参照符号620で示される「第2レートマッチング段階620」のことと解される。

(4-2-2)
本願発明に係る「レートマッチングユニット」である「第2レートマッチング段階620」で実行する具体的な処理内容について、当初明細書等の段落【0165】から段落【0170】には、以下のとおり記載されている。(以下、当初明細書等の段落【0165】から段落【0170】に記載されている「第2レートマッチング段階620」で実行する具体的な処理内容を単に「本願実施例」という。また、下線は当審にて付与した。)

『【0165】
第2レートマッチング段階のパラメータは、RVのパラメータｓおよびｒの値に依存する。パラメータｓは、0または1の値をとり、系統的なビット(ｓ=1)に優先順位をつける伝送と系統的ではないビット(ｓ=0)に優先順位をつける伝送とを区別することができる。パラメータｒ(範囲0?ｒ_(max)-1)は、パンクチャリングの場合には初期誤り変数e_(ini)を変更する。反復する場合には、両方のパラメータｒおよびｓが、初期誤り変数e_(ini)を変更する。パラメータXi、e_(plus)およびe_(minus)は、以下の表1のとおりに計算される。
【0166】
第2レートマッチング前のビット数を、系統的なビットに対してはN_(sys)、パリティ1のビットに対してはN_(p1)、パリティ2のビットに対してはN_(p2)でそれぞれ表す。HS-DSCHに使用される物理チャネルの数をPで表す。N_(data)は、1つのTTIにおけるHS-DSCHに対して利用可能なビット数であり、N_(data)=P×3×N_(data1)と定義する。レートマッチングのパラメータは以下のとおりに求められる。
【0167】
N_(data)≦N_(sys)+N_(pl)+N_(p2)に対して、パンクチャリングは第2レートマッチング段階で実行される。伝送において伝送される系統的なビットの数は、系統的なビットを優先する伝送に対しては、N_(t,sys)=min｛N_(sys),N_(data)｝であり、系統的ではないビットを優先させる伝送に対しては、N_(t,sys)=maｘ｛N_(data)-(N_(p1)+N_(p2)),0｝である。』
【0168】
N_(data)＞N_(SYS)+N_(pl)+N_(p2)に対して、第2レートマッチング段階において反復が行われる。・・・以下省略・・・』

(4-2-3)
そこで、本願発明に係る「レートマッチングユニット」の実施例と引用発明における「第2レートマッチング段階」で実行する処理内容とを比較する。

引用発明における「第2レートマッチング段階」で実行する処理内容は、「第2レートマッチング段階のパラメータは、RVパラメータｓに依存し、前記パラメータｓは、自己復号可能な送信(ｓ = 1)と非自己復号可能な送信(s = 0)とを区別するために、0または1の値をとり、」、そして、1つの無線フレームにおけるCCTｒCHに対して利用可能なビット数であるN_(data)と第2レートマッチング前の“系統的なビット数であるN_(ｓｙｓ)”、“パリティ1ビットのビット数であるN_(ｐ1)”、“パリティ2ビットのビット数であるN_(ｐ2)”との関係が「N_(data)≦N_(sys)+N_(pl)+N_(p2)」の場合、「再送信において送信される系統的なビット数」は、「自己復号可能なタイプの送信(ｓ=1)」に対しては、「N_(t,sys)=min｛N_(sys),N_(data)｝」となり、「非自己復号可能な場合(ｓ=0)」に対しては、「N_(t,sys)=maｘ｛N_(data)-(N_(p1)+N_(p2)),0｝」というものである。

一方、本願実施例は、「第2レートマッチング段階のパラメータは、RVのパラメータｓおよびｒの値に依存し、パラメータｓは、0または1の値をとり、系統的なビット(ｓ=1)に優先順位をつける伝送と系統的ではないビット(ｓ=0)に優先順位をつける伝送とを区別することができ」、そして、「1つのTTIにおけるHS-DSCHに対して利用可能なビット数であるN_(data)と第2レートマッチング前の“系統的なビット数であるN_(ｓｙｓ)”、“パリティ1ビットのビット数であるN_(ｐ1)”、“パリティ2ビットのビット数であるN_(ｐ2)”との関係が「N_(data)≦N_(sys)+N_(pl)+N_(p2)」の場合、「伝送において伝送される系統的なビット数」は、「系統的なビットを優先する伝送(ｓ=1)」に対しては、「N_(t,sys)=min｛N_(sys),N_(data)｝」となり、「系統的でないビットを優先する伝送(ｓ=0)」に対しては、「N_(t,sys)=maｘ｛N_(data)-(N_(p1)+N_(p2)),0｝」というものである。

ここで、本願実施例と引用発明における「N_(data)」について着目すると、本願実施例では「N_(data)」は「1つのTTIにおけるHS-DSCHに対して利用可能なビット数」と定義されている一方で、引用発明では「N_(data)」は「1つの無線フレームにおけるCCTｒCHに対して利用可能なビット数」と定義されている。
まず、本願実施例における「1つのTTI」と引用発明における「1つの無線フレーム」との関係について検討する。本願の当初明細書等の段落【0003】に『3GPPの通信システムのUｕ無線インターフェースは、ユーザデータの転送およびUEとノードBとの間の信号の送受信(ｓignaling)に、転送チャネル(TｒCH)を使用する。3GPPの時分割複信(TDD)の通信において、TｒCHのデータは、互いに排他的な物理資源によって定義される1つまたは複数の物理チャネルによって伝達される。各TBSは、複数の連続したシステム時間のフレームにまたがることのできる所与の伝送時間の間隔(TTI:Tｒanｓmiｓｓiｏn Time Inｔeｒｖal)で伝送される。代表的なシステム時間のフレームは、10ミリ秒であり、およびTTIは、現在、1、2、4または8個のそのような時間フレームにまたがって指定される。』(下線は当審にて付与した。)との記載があるように、「TTI」は「無線インターフェース」における1つの「システム時間のフレーム」が指定される場合を含むものであるから、本願実施例における「1つのTTI」は、引用発明における「1つの無線フレーム」を包含するものであるといえる。
次に、本願実施例と引用発明とで送信に用いられるチャネルについて検討すると、本願実施例では「HS-DSCH」であるのに対し、引用発明では「CCTｒCH」である点で相違している。しかしながら、レートマッチング後のデータをどのようなチャネルを用いて送信するかということは、本願実施例における「第2レートマッチング段階」や引用発明における「第2レートマッチング段階」が共に「N_(data)」というビット数を出力するために行う処理内容自体に影響するものではない。(なお、規格文書である「3GPP TS 25.308 v5.2.0 (2002-3), Technical Specification, 3rd Generation Partnership Project; Technical Specification Group Radio Access Network; High Speed Downlink Packet Access (HSDPA); Overall description; Stage2 (Release 5)」(仮訳:3GPP TR 25.308 V5.2.0(2002年3月)、技術レポート、第3世代パートナーシッププロジェクト;技術仕様グループ無線アクセスネットワーク;高速ダウンリンクパケットアクセス(HSDPA);全体的な説明;ステージ2(リリース5))の「5.2.1 HS-DSCH Characteristics」(仮訳:5.2.1 HS-DSCHの特徴)には「An HS-DSCH transport channel is processed and decoded from one CCTrCH;」(仮訳:1つのHS-DSCHトランスポートチャネルは1つのCCTｒCHから処理され、復号される。)と記載されており、「CCTｒCH」と「HS-DSCH」は1対1の対応関係にあることが示されている。)
してみると、本願実施例と引用発明とにおける上記チャネルに関する相違は、本願実施例における「第2レートマッチング段階」における処理内容と引用発明における「第2レートマッチング段階」の処理内容との対比判断に影響を与えるものではないといえる。

そして、「N_(data)≦N_(sys)+N_(pl)+N_(p2)」の場合、RVパラメータｓが「1」であるときに送信される「系統的なビット数」とRVパラメータｓが「0」であるときに送信される「系統的でないビット数」は、それぞれ、「N_(t,sys)=min｛N_(sys),N_(data)｝」と「N_(t,sys)=maｘ｛N_(data)-(N_(p1)+N_(p2)),0｝」であり、引用発明における「第2レートマッチング段階」で実行する処理内容と本願実施例との間では、同じであることを踏まえると、引用発明の「自己復号可能なタイプの送信(ｓ=1)」及び「非自己復号可能な場合(ｓ=0)」との文言は、表現上の差異はあるものの、それぞれ、本願実施例の「系統的なビットを優先する伝送(ｓ=1)」及び「系統的でないビットを優先する伝送(ｓ=0)」を意味するものと解される。

してみると、引用発明における「第2レートマッチング段階」で実行する処理内容は、本願実施例と同様のものといえるから、引用発明における「第2レートマッチング段階」と本願発明の「レートマッチングユニット」とは、『複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも1つについて、前記第1のパリティビットおよび前記第2のパリティビットより優先して前記系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも1つについて、前記系統的なビットより優先して前記第1のパリティビットおよび前記第2のパリティビットを選択する、レートマッチングユニット』という点で共通する。


5.一致点及び相違点

上記「4.対比」で検討したことを踏まえると、本願発明と引用発明とは、

「無線通信において使用する装置において、
系統的なビット、第1のパリティビット、第2のパリティビットを、バッファリングするように構成されたバッファと、
複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも1つについて、前記第1のパリティビットおよび前記第2のパリティビットより優先して前記系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも1つについて、前記系統的なビットより優先して前記第1のパリティビットおよび前記第2のパリティビットを選択する、レートマッチングユニットと、
を備える装置。」で一致し、以下の点で相違している。

[相違点]
本願発明は『系統的なビットをインタリーブし、第1のパリティビットをインタリーブし、第2のパリティビットをインタリーブするように構成された、一つ以上のインタリーバ』を『バッファ』の前段に備えるのに対し、引用発明がこれらのインタリーバを備えるかどうかは明らかでない点。


6 判断

引用文献2、3に開示されているように、「ターボ符号器の出力における系統的なビット、第1のパリティビット及び、第2のパリティビットのそれぞれに対するチャネル・インターリーバを設け、各ビットをインタリーブした後にレートマッチングを行う技術事項」は、ターボ符号器の出力に対してレートマッチングを行う際に用いられる周知技術である。
そこで、バースト誤りなどによるデータ欠損に対する耐性を高めるため、引用発明に引用文献2、3に開示されている周知技術を適用して、本願発明とすることは、当業者であれば、容易に想到し得たものである。

したがって、本願発明は、引用発明及び、引用文献2と引用文献3に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。


第4 むすび

以上のとおり、本願発明は、引用発明及び、引用文献2と引用文献3に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。

よって、結論のとおり審決する。

 
別掲
 
審理終結日 2020-02-12 
結審通知日 2020-02-19 
審決日 2020-03-03 
出願番号 特願2016-105608(P2016-105608)
審決分類 P 1 8・ 121- Z (H03M)
P 1 8・ 561- Z (H03M)
最終処分 不成立  
前審関与審査官 岡 裕之、大野 友輝  
特許庁審判長 佐藤 智康
特許庁審判官 岡本 正紀
丸山 高政
発明の名称 ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および/または訂正  
代理人 長門 侃二  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ