ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G06F |
|---|---|
| 管理番号 | 1365251 |
| 審判番号 | 不服2019-9159 |
| 総通号数 | 250 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2020-10-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2019-07-08 |
| 確定日 | 2020-09-04 |
| 事件の表示 | 特願2014-160802「情報処理装置、並びに、データ転送装置の制御方法」拒絶査定不服審判事件〔平成27年 7月16日出願公開、特開2015-130147、請求項の数(15)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続きの経緯 本件審判請求に係る出願(以下,「本願」という。)は,平成25年12月6日(以下,「優先日」という。)に出願した特願2013-253609号の一部を,平成26年8月6日に新たな特許出願としたものであって,平成29年7月28日付けで手続補正がされ,平成30年7月27日付けで拒絶理由通知がされ,平成30年10月2日に意見書が提出されるとともに手続補正がされたものの,平成31年3月28日付けで拒絶査定(以下,「原査定」という。)がされ,これに対し,令和1年7月8日付けで拒絶査定不服審判の請求がされると同時に手続補正がされたものである。 第2 原査定の概要 原査定(平成31年3月28日付け拒絶査定)の概要は次のとおりである。 1.理由2(特許法第29条第2項) 本願請求項1-8,14-16に係る発明は,以下の引用文献1-4に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献等一覧 1.特開2009-048399号公報 2.特開2012-058761号公報 3.特開2008-112066号公報 4.特開2010-218142号公報 第3 本願発明 本願請求項1-15に係る発明(以下,それぞれ「本願発明1」-「本願発明15」という。)は,令和1年7月8日付けの手続補正で補正された特許請求の範囲の請求項1-15に記載された事項により特定される発明であり,本願発明1は以下のとおりの発明である。 「【請求項1】 複数のマスタモジュールと少なくとも一つのスレーブモジュールとの間のデータ転送を行う複数のバスモジュールを有するデータ転送手段と、 前記複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信及び機器状態に応じて調整された所定の時間が経過したか否かに基づき、各バスモジュールの省電力モードへの移行を制御する電力制御手段と、 を有し、 前記電力制御手段は、前記複数のバスモジュールそれぞれに対応し、対応するバスモジュールとの間で電力制御信号により前記通信を行う複数の制御手段を有する情報処理装置。」 本願発明2-13は,本願発明1を減縮した発明である。 本願発明14は,本願発明1に対応する方法の発明であり,本願発明1とカテゴリ表現が異なるだけの発明である。 本願発明15は,本願発明1-13に対応するプログラムの発明である。 第4 引用文献,引用発明等 1.引用文献1について 原査定の拒絶の理由に引用された引用文献1(特開2009-048399号公報)には,図面とともに次の事項が記載されている。 (当審注:下線は,参考のために当審で付与したものである。) A「【0008】 すなわち、半導体装置はリクエスト信号(ｒeｑ)により転送を要求することが可能な複数の第1回路モジュール(102)と、レスポンス信号(ｒeｓ)により前記転送要求に応答することが可能な複数の第2回路モジュール(103)と、前記第1回路モジュールと第2回路モジュールとの間において転送の要求と応答を中継するルータ(104)とを有する。前記ルータは、リクエスト信号に基づいてリクエスト処理側の同期クロックを停止するリクエスト側停止制御と、レスポンス信号に基づいてレスポンス処理側の同期クロックを停止するレスポンス側停止制御を行う。リクエスト側停止制御においては、レジスタ(403)の設定値で指定される所定期間に一群の前記第1回路モジュールから転送要求がないとき、新たに前記一群の第1回路モジュールから転送要求があるまで、当該一群の第1回路モジュールからの転送要求を処理する回路部分の同期クロック信号(320)を停止する。レスポンス側停止制御においては、レジスタの設定値で指定される所定期間に一群の前記第1回路モジュールからの転送要求に応答し得る一群の前記第2回路モジュールからレスポンス信号による応答がないとき、新たに前記一群の第2回路モジュールから応答があるまで、当該一群の第2回路モジュールからの応答を処理する回路部分の同期クロック信号を停止する。 【0009】 ルータはその中継機能が必要とされないとき同期クロック信号が停止されるからルータの消費電力を低減することができる。同期クロック停止タイミングはレジスタ値によって決まるから、必要とするシステム性能に応じてレジスタ値を変更することにより、クロック停止の頻度を制御でき、必要なシステム性能の低下を抑制することが可能である。リクエスト側の同期クロック停止はリクエスト信号の発生によって解除され、レスポンス側の同期クロック停止はレスポンス信号の発生によって解除されるから、ルータの中継機能が必要にされたときは即座に同期クロックの停止を解除することができ、この点においても、システム性能を低下させない。」 B「【0034】 《マイクロコンピュータ》 図2には本発明の半導体装置の一例に係るマイクロコンピュータ101が例示される。このマイクロコンピュータ101は例えばSｏCとして1個の半導体基板に相補型MOS集積回路技術等により形成される。これに形成されるMOSトランジスタは、SOI(シリコン・オン・インシュレート)構造、あるいはトランジスタの分離をその導電型等に応じてウェル分離で行うバルク構造等を採用することができる。 【0035】 マイクロコンピュータ101は内部バスインタフェースにスプリット・トランザクション・バスインタフェースを用いる。このバスアーキテクチャにおいて、リクエスト信号によって転送を要求することが可能な第1回路モジュールとして、例えば2個の中央処理装置(CPU_F、CPU_S)102A,102B、デバッグ支援ユニット(DBGS)102C、及びATAインタフェース回路(ATAIF)102Dを備える。また、このバスアーキテクチャにおいて、レスポンス信号により前記転送要求に応答することが可能な第2回路モジュールとして、例えばダブルデータレートのシンクロナスDRAMが外部に接続可能にされるDDRインタフェース回路(DDRIF)103A、画像処理ユニット(GRFC)103C、PCIインタフェース回路(PCIIF)103D、及びその他の周辺回路(PRPH)103Bを備える。前記第1回路モジュールと第2回路モジュールとには、それらの間において転送の要求と応答を中継するルータ(ROOT)104が接続される。」 C「【0037】 図3には第1回路モジュール及び第2回路モジュールに対するルータ104の入出力信号が例示される。ここでは一つの第1回路モジュールを単にマスタ(MST)102と称し、一つの第2回路モジュールを単にスレーブ(SLV)103と称する。」 D「【0040】 ルータは前記信号206?211に基づいてリクエストとレスポンスのルーティングを行い、マスタ102が発行する転送要求の処理を行うリクエスト処理回路(TRSCT_REQ)204と、マスタ102が発行する転送要求に対する応答の処理を行うレスポンス処理回路(TRSCT_RES)205とを有する。リクエスト処理回路(TRSCT_REQ)204に対する低消費電力制御はマスタ側低消費電力制御回路(LP_MST)202が行う。レスポンス処理回路(TRSCT_RES)205に対する低消費電力制御はスレーブ側低消費電力制御回路(LP_SLV)203が行う。」 E「【0057】 《マスタ及びスレーブの複数グループ化》 図13にはマスタ及びスレーブを複数グループ化した場合の低消費電力制御形態について例示される。例えばマスタ102A及び102Bとスレーブ103A及び103Bを第1群とし、マスタ102C及び102Dとスレーブ103C及び103Dを第2群とする。ルータ104には、第1群に対応してリクエスト処理回路(TRSCT_REQ_1)204_1、レスポンス処理回路(TRSCT_RES_1)205_1、マスタ側低消費電力制御回路(LP_MST_1)202_1、及びスレーブ側低消費電力制御回路(LP_SLV_1)203_1が配置される。また、ルータ104には、第2群に対応してリクエスト処理回路(TRSCT_REQ_2)204_2、レスポンス処理回路(TRSCT_RES_2)205_2、マスタ側低消費電力制御回路(LP_MST_1)202_2、及びスレーブ側低消費電力制御回路(LP_SLV_2)203_2が配置される。夫々の回路の基本的な構成は図1及び図12と同様であり、接続されるマスタとスレーブの数が相違されるだけである。」 したがって,上記引用文献1には次の発明(以下,「引用発明」という。)が記載されているものと認められる。 「半導体装置であって, 半導体装置は,複数の第1回路モジュールと,複数の第2回路モジュールと,前記第1回路モジュールと第2回路モジュールとの間において転送の要求と応答を中継するルータとを有し,ルータは,リクエスト側停止制御を行い,リクエスト側停止制御においては,所定期間に一群の前記第1回路モジュールから転送要求がないとき,当該一群の第1回路モジュールからの転送要求を処理する回路部分の同期クロック信号を停止するものであり,ルータはその中継機能が必要とされないとき同期クロック信号が停止されるからルータの消費電力を低減することができるものであり,半導体装置の一例に係るマイクロコンピュータは例えばSｏCとして形成されるものであり,マイクロコンピュータは内部バスインタフェースにスプリット・トランザクション・バスインタフェースを用い,このバスアーキテクチャにおいて,転送を要求することが可能な第1回路モジュールを備えるものであり,第1回路モジュールをマスタと称し,第2回路モジュールをスレーブと称するものであり,マスタが発行する転送要求の処理を行うリクエスト処理回路に対する低消費電力制御はマスタ側低消費電力制御回路が行うものであり,マスタ及びスレーブを複数グループ化した場合,ルータには,第1群に対応してリクエスト処理回路,マスタ側低消費電力制御回路が配置され,ルータには,第2群に対応してリクエスト処理回路,マスタ側低消費電力制御回路,が配置されるものである,半導体装置。」 2.引用文献2-4について (1)引用文献2 原査定の拒絶の理由に引用された引用文献2(特開2012-058761号公報)には,図面とともに次の事項が記載されている。 (当審注:下線は,参考のために当審で付与したものである。) F「【0054】 図3は、コントローラプログラムでの省電力モード移行手順を示すフローチャートである。 【0055】 コントローラCPUは、ホストコンピュータからの印字要求を監視する。印字要求があると(S201でYES)、給紙口・用紙メディアなどの印字モードをエンジンに通知し、画像データの準備ができるとプリントコマンドを送信し、画像データを出力する印字処理(S202)を行なう。エンジンはコントローラからの指示に従い、画像作像制御を行ない、用紙に画像を転写する。 【0056】 コントローラは印字要求が無い場合には(S201でNO)、印字が終了してから15分経過したかを判断する(S203)。15分は省電力モードへ移行するまでの所定時間である。15分以外の時間でも良い。15分経過していない場合は(S203でNO)、印字要求の判断(S201)へ戻る。 【0057】 15分経過した場合には(S203でYES)、省電力モードに移るために、省電力コマンドをエンジンCPUに送信する(S204)。エンジンCPUは、省電力コマンドを受信すると、省電力レポートをコントローラに返信する。省電力レポートには、エンジンが省電力モードに移行可能な状態にあるかを示す省電力モード移行許可データが含まれている。エンジンの印字制御中などに省電力コマンドが送信されると、省電力モード移行許可データは禁止を示すデータとなり、エンジンが省電力モードに移行できないことが示される。 【0058】 コントローラCPUは、エンジンCPUから省電力レポートを受信して、省電力モード移行許可判定を行なう(S205)。省電力許可判定で移行できないと判断された場合には(S205でNO)、再度、省電力コマンド送信(S204)に戻り、省電力コマンド送信、および省電力モード移行許可の判定を繰り返す。 【0059】 ただし、図示しないタイムアウト処理が入っており、所定回数繰り返しても、省電力モードに移行できない場合は、ステップS201のの印字要求判定に戻るものとする。 【0060】 コントローラは、エンジンからの省電力レポートを受信して、省電力移行許可ならば(S205でYES)、エンジンCPUの電源をOFFにして省電力モードとなる(S206)。」 したがって,上記引用文献2には,“省電力モード移行手順であって,コントローラCPUは,ホストコンピュータからの印字要求を監視し,印字要求が無い場合には,印字が終了してから所定時間経過したかを判断し,所定時間経過した場合には省電力コマンドをエンジンCPUに送信し,エンジンCPUからの省電力モード移行許可データが含まれている省電力レポートを受信して,省電力モード移行許可判定を行い,省電力移行許可ならば,エンジンCPUの電源をOFFにし,省電力許可判定で移行できないと判断された場合には,省電力コマンド送信,および省電力モード移行許可の判定を繰り返し,所定回数繰り返しても,省電力モードに移行できない場合は,印字要求判定に戻る,省電力モード移行手順”,という技術的事項が記載されていると認められる。 (2)引用文献3 原査定の拒絶の理由に引用された引用文献3(特開2008-112066号公報)には,特に段落【0055】-【0061】,図3に,引用文献2の記載Fと同様の内容が記載されており,してみれば,引用文献3には,引用文献2に記載されたものと同様の技術的事項が記載されていると認められる。 (3)引用文献4 原査定の拒絶の理由に引用された引用文献4(特開2010-218142号公報)には,図面とともに次の事項が記載されている。 (当審注:下線は,参考のために当審で付与したものである。) G「【0029】 208はDRAMコントローラであり、DRAMバス115を介してDRAM101との間でデータの送受信を行うようDRAM101の動作を制御する。DRAMコントローラ208は、CPU201、DMAC(A)202、DMAC(B)203及びDMAC(C)204からのDRAM101に対するアクセス要求を調停するとともに、DRAM101に対するアクセスを制御するコントローラである。」 H「【0048】 次に、図6のタイミングチャートを用いて、DRAMコントローラ208の省電力制御における、省電力制御回路213が実行する動作について説明する。 図6は、DRAMコントローラ208の省電力制御において省電力制御回路213が実行する動作を説明するタイミングチャートである。 図6には、省電力制御回路213の入出力信号、VT電源106の出力状態、DRAMバス115における出力信号310?319を示す。なお、図6に示す省電力制御回路213の入出力信号のレベルは、回路構成に依存するものであり、回路構成に応じて変更されるものとする。なお、図6中、T0?T11は時を示す。 【0049】 T0において、省電力制御回路213がCPU201から省電力制御要求信号(図5のS402の信号)を受けると、T1において、省電力制御回路213は、アクセス制御回路210にDRAM101のセルフリフレッシュ状態への移行制御を行う。なお、省電力制御回路213は、DRAM101のセルフリフレッシュ状態への移行制御は、セルフリフレッシュ移行要求信号で通知することにより行う。 【0050】 ここで、セルフリフレッシュ移行要求を受けたアクセス制御回路210は、DRAMバス115に対し、セルフリフレッシュコマンドを出力後、CKE信号319をHIGHからLOWに信号レベルを設定する。これにより、DRAM101のセルフリフレッシュ状態への移行が実行される。そして、DRAM101のセルフリフレッシュ状態への移行が完了すると、アクセス制御回路210は、省電力制御回路213に、セルフリフレッシュ状態への移行完了信号で通知する。 【0051】 T2において、省電力制御回路213は、アクセス制御回路210からセルフリフレッシュ状態への移行完了を検知すると、T3において、セレクタ回路211にDRAMバスセレクト信号を出力する。 DRAMバスセレクト信号を受けたセレクタ回路211は、DRAMバス115の出力信号線312?319への出力信号を、アクセス制御回路210からの出力信号から、LOWレベル(DRAMバス115の出力信号線310?319の基準電圧より電圧値の低いローレベル信号)に固定された信号に切り替える(信号状態固定)。 【0052】 T4において、省電力制御回路213はDLL制御回路214に対し、DLLスタンバイ制御信号223を出力して、DLL制御回路214をスタンバイ状態へと移行させ、クロック信号CK及びクロック信号/CKのDRAMバス115への出力を停止させる。ここまで発信しているCK310、/CK311もLOWレベルに固定される。 なお、クロック信号CK及びクロック信号/CKのDRAMバス115への出力を停止させるために、アクセス制御回路210からDRAMクロック生成回路214に出力されるクロックを停止させるようにしても良い。その場合、DRAMクロック生成回路214の消費電力を更に低減させることができる。 【0053】 T5において、省電力制御回路213は、VT電源106に対してVT電源遮断信号117を出力し、VT電源106からDRAMバス115への基準電圧の供給を停止させる。なお、図6のタイミングチャートでは、DLLスタンバイ制御信号223をT4において出力された後に、VT電源遮断信号117がT5において出力されるものとしたが、同時に行っても良い。 T5でVT電源遮断信号117が出力されると、VT電源106が出力する電圧は1.25Vから0Vへと遷移するが、VT電源106が接続される配線の負荷容量(基板上のパターンやコンデンサ等の容量)により、遷移する時間が異なる。図6のタイミングチャートでは、遷移する時間を数百μｓec程度とし、他の信号よりもなだらかに遷移している。」 したがって,上記引用文献4には,“CPU,DMAC等からのDRAMに対するアクセス要求を調停するとともに,DRAMに対するアクセスを制御するDRAMコントローラの省電力制御であって,T1時において,省電力制御回路は,アクセス制御回路にセルフリフレッシュ移行要求信号でセルフリフレッシュ状態への移行制御を通知し,T2時において,省電力制御回路213は,アクセス制御回路からの移行完了信号で通知されるセルフリフレッシュ状態への移行完了を検知し,T4時において,省電力制御回路はクロック信号CK及びクロック信号/CKのDRAMバスへの出力を停止させ,T5時において,省電力制御回路は,VT電源からDRAMバスへの基準電圧の供給を停止させる,DRAMコントローラの省電力制御”,という技術的事項が記載されていると認められる。 第5 対比・判断 1.本願発明1について (1)対比 本願発明1と引用発明とを対比すると,次のことがいえる。 ア 引用発明では,「半導体装置」の「一例に係る」ものとして「マイクロコンピュータ」が示されているところ,「マイクロコンピュータ」は情報処理装置の一種といえるから,引用発明の「半導体装置」は,本願発明1の「情報処理装置」に相当する。 イ 引用発明の「半導体装置」は,「複数の第1回路モジュールと,複数の第2回路モジュールと」「を有」するものであるところ,引用発明では,「第1回路モジュールをマスタと称し,第2回路モジュールをスレーブと称する」のであるから,引用発明の「複数の第1回路モジュール」及び「複数の第2回路モジュール」は,それぞれ本願発明1の「複数のマスタモジュール」及び「少なくとも一つのスレーブモジュール」に相当する。また,引用発明の「ルータ」は,「第1回路モジュールと第2回路モジュールとの間において転送の要求と応答を中継する」ものであるから,本願発明1の「データ転送手段」に相当する。さらに,引用発明の「ルータ」は,「マスタ及びスレーブを複数グループ化した場合」,「第1群に対応してリクエスト処理回路」「が配置され」,「第2群に対応してリクエスト処理回路」「が配置される」ものであることから,複数のリクエスト処理回路を備えるものである。加えて,引用発明では,「第1回路モジュール」は,「バスアーキテクチャにおいて,転送を要求することが可能な」ものであるところ,「マスタが発行する転送要求の処理を行う」のは,「リクエスト処理回路」であることから,引用発明の「リクエスト処理回路」は,「バスアーキテクチャ」を構成するためのモジュールであるといえる。 してみると,本願発明1の「情報処理装置」と引用発明の「半導体装置」とは,“複数のマスタモジュールと少なくとも一つのスレーブモジュールとの間のデータ転送を行う複数のバスモジュールを有するデータ転送手段”を有する点において一致する。 ウ 引用発明では,「ルータ」が「行う」「リクエスト側停止制御において」,「所定期間に一群の前記第1回路モジュールから転送要求がないとき,当該一群の第1回路モジュールからの転送要求を処理する回路部分の同期クロック信号を停止」し,「ルータはその中継機能が必要とされないとき同期クロック信号が停止されるからルータの消費電力を低減することができ」,「リクエスト処理回路に対する低消費電力制御はマスタ側低消費電力制御回路が行う」のであるから,引用発明の「マスタ側低消費電力制御回路」は,所定期間が経過したか否かに基づき,同期クロック信号を停止することで,リクエスト処理回路の低消費電力状態への移行を制御するものであるといえる。 してみると,本願発明1の「情報処理装置」と引用発明の「半導体装置」とは,“所定の時間が経過したか否かに基づき,各バスモジュールの省電力モードへの移行を制御する電力制御手段”を有する点において一致する。 エ 引用発明の「ルータ」は,「第1群に対応して」「マスタ側低消費電力制御回路が配置され」,「第2群に対応して」「マスタ側低消費電力制御回路が配置される」ものであるところ,第1群側の「マスタ側低消費電力制御回路」は,第1群側の「リクエスト処理回路」に対応し,第2群側の「マスタ側低消費電力制御回路」は,第2群側の「リクエスト処理回路」に対応するものであるといえる。 してみると,上記「イ」の検討内容も踏まえると,本願発明1の「電力制御手段」と引用発明の「低消費電力制御回路」とは,“複数のバスモジュールそれぞれに対応する,複数の制御手段を有する”ものである点において一致する。 したがって,本願発明1と引用発明との間には,次の一致点,相違点があるといえる。 (一致点) 「複数のマスタモジュールと少なくとも一つのスレーブモジュールとの間のデータ転送を行う複数のバスモジュールを有するデータ転送手段と, 所定の時間が経過したか否かに基づき,各バスモジュールの省電力モードへの移行を制御する電力制御手段と, を有し, 前記電力制御手段は,前記複数のバスモジュールそれぞれに対応し,複数の制御手段を有する情報処理装置。」 (相違点) (相違点1)本願発明1の「所定の時間」が,「機器状態に応じて調整された」ものであるのに対し,引用発明の「所定期間」は,そのような特定がなされていない点。 (相違点2)本願発明1の「電力制御手段」が,「複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信及び機器状態に応じて調整された所定の時間が経過したか否かに基づき、各バスモジュールの省電力モードへの移行を制御する」ものであるのに対し,引用発明は,そのような特定がなされていない点。 (相違点3)本願発明1の「複数の制御手段」が,「対応するバスモジュールとの間で電力制御信号により前記通信を行う」ものであるのに対し,引用発明の「低消費電力制御回路」はそのように構成されていない点。 (2)相違点についての判断 事案に鑑みて,上記相違点2について先に検討する。相違点2に係る本願発明1の「複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信」「に基づき、各バスモジュールの省電力モードへの移行を制御する」という構成は,上記引用文献1-4には記載されておらず,本願の優先日前において周知技術であるともいえない。 したがって,引用発明に基づいて,相違点2に係る本願発明1の構成とすることは,当業者が容易になし得ることであるとはいえない。 したがって,本願発明1は,他の相違点を検討するまでもなく,当業者であっても引用発明,引用文献2-4に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。 2.本願発明2-13について 本願発明2-13は,直接・間接に本願発明1を引用するものであり,本願発明1の「複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信」「に基づき、各バスモジュールの省電力モードへの移行を制御する」ことと同一の構成を備えるものであるから,本願発明1と同様の理由により,当業者であっても,引用発明,引用文献2-4に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。 3.本願発明14について 本願発明14は,本願発明1に対応する方法の発明であり,本願発明1の「複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信」「に基づき、各バスモジュールの省電力モードへの移行を制御する」ことに対応する構成を備えるものであるから,本願発明1と同様の理由により,当業者であっても引用発明,引用文献2-4に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。 4.本願発明15について 本願発明15は,本願発明1-13に対応するプログラムの発明であり,本願発明1の「複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信」「に基づき、各バスモジュールの省電力モードへの移行を制御する」ことに対応する構成を備えるものであるから,本願発明1と同様の理由により,当業者であっても引用発明,引用文献2-4に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。 第6 原査定について 1.理由2(特許法第29条第2項)について 本願発明1-15は,「複数のバスモジュールそれぞれとの省電力モードへの移行の可否を示す通信」「に基づき、各バスモジュールの省電力モードへの移行を制御する」という事項を有するものとなっており,当業者であっても,拒絶査定において引用された引用文献1-4に基づいて,容易に発明できたものとはいえない。したがって,原査定の理由2を維持することはできない。 第7 むすび 以上のとおり,原査定の理由によっては,本願を拒絶することはできない。 また,他に本願を拒絶すべき理由を発見しない。 よって,結論のとおり審決する。 |
| 審決日 | 2020-08-17 |
| 出願番号 | 特願2014-160802(P2014-160802) |
| 審決分類 |
P
1
8・
121-
WY
(G06F)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 圓道 浩史 |
| 特許庁審判長 |
田中 秀人 |
| 特許庁審判官 |
月野 洋一郎 小林 秀和 |
| 発明の名称 | 情報処理装置、並びに、データ転送装置の制御方法 |
| 代理人 | 下山 治 |
| 代理人 | 大塚 康弘 |
| 代理人 | 永川 行光 |
| 代理人 | 大塚 康徳 |
| 代理人 | 木村 秀二 |
| 代理人 | 高柳 司郎 |
