• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H03F
審判 査定不服 2項進歩性 取り消して特許、登録 H03F
管理番号 1366726
審判番号 不服2019-8246  
総通号数 251 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-11-27 
種別 拒絶査定不服の審決 
審判請求日 2019-06-20 
確定日 2020-10-20 
事件の表示 特願2014-248798「インピーダンス調整回路を備えたドハティ増幅回路」拒絶査定不服審判事件〔平成28年 6月20日出願公開、特開2016-111590、請求項の数(6)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成26年12月 9日の出願であって、その手続の経緯は、以下のとおりである。
平成30年 9月25日付け:拒絶理由通知
平成30年11月30日 :意見書、手続補正書の提出
平成31年 3月18日付け:拒絶査定(原査定)
令和 元年 6月20日 :拒絶査定不服審判の請求、手続補正書の提出
令和 2年 2月13日付け:拒絶理由通知(以下、「当審拒絶理由通知1」という。)
令和 2年 4月16日 :意見書、手続補正書の提出
令和 2年 6月16日付け:拒絶理由通知(以下、「当審拒絶理由通知2」という。)
令和 2年 8月21日 :意見書、手続補正書の提出

第2 本願発明
本願請求項1?6に係る発明(以下、それぞれ「本願発明1」?「本願発明6」という。)は、令和 2年 8月21日に提出された手続補正書で補正された特許請求の範囲の請求項1?6に記載された事項により特定される発明であり、本願発明1?6は以下のとおりの発明である。

「 【請求項1】
電力分配器、前記電力分配器で分配された信号が入力されるメインアンプとピークアンプ、前記メインアンプと前記ピークアンプの出力が入力されるインピーダンス調整回路を備えたドハティ増幅回路であって、前記メインアンプの出力に接続される第1のサーキュレータおよび第1のリアクタンス可変素子および前記ピークアンプの出力に接続される第2のサーキュレータおよび第2のリアクタンス可変素子を備え、前記ピークアンプが動作オフの状態では、前記メインアンプの出力側から見た、前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路がオープンであるように、前記第2のリアクタンス可変素子を調整するものであり、かつ前記メインアンプと前記ピークアンプの出力の合成点から前記第2のサーキュレータへの部分、前記第2のサーキュレータから前記第2のリアクタンス可変素子を介して前記第2のリアクタンス可変素子の先で全反射されて前記第2のサーキュレータへ折り返す部分、前記第2のサーキュレータから前記ピークアンプの出力点で全反射されて前記第2のサーキュレータへ折り返す部分、前記第2のサーキュレータから前記合成点へ戻る部分からなる経路の電気長が、λ/2(λは使用周波数)の整数倍に相当するように前記第2のリアクタンス可変素子を調整することを特徴とするインピーダンス調整回路を備えたドハティ増幅回路。
【請求項2】
前記第1のリアクタンス可変素子のインピーダンスを調整して、前記メインアンプの出力側から見た、前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路の負荷インピーダンスが略100Ωとなるようにする請求項1に記載のインピーダンス調整回路を備えたドハティ増幅回路。
【請求項3】
前記メインアンプの出力側から見た前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路がオープンであるのは、使用する周波数帯域においてである請求項1または2に記載のインピーダンス調整回路を備えたドハティ増幅回路。
【請求項4】
前記第1のリアクタンス可変素子及び前記第2のリアクタンス可変素子として、電気長が可変の伝送線路、可変コンデンサ、可変インダクタ、または、可変コンデンサと可変インダクタの並列接続回路を用いる請求項1から3のいずれか1項に記載のインピーダンス調整回路を備えたドハティ増幅回路。
【請求項5】
前記メインアンプと前記ピークアンプの出力の合成点をハイブリッドカプラで構成した請求項1から4のいずれか1項に記載のインピーダンス調整回路を備えたドハティ増幅回路。
【請求項6】
使用する周波数帯域によって前記第1のリアクタンス可変素子及び前記第2のリアクタンス可変素子を調整する請求項1から5のいずれか1項に記載のインピーダンス調整回路を備えたドハティ増幅回路。」

第3 引用文献、引用発明等
1.引用文献1について
原査定の拒絶の理由に引用された特開2006-332829号公報(以下、「引用文献1」という。)には、図面とともに次の事項が記載されている。

「【0016】
本発明は、上述した背景からなされたものであり、従来のドハティ増幅器を超えた高電力効率である上、出力歪を低減して安定な品質を維持する増幅器を提供することを目的とする。」

「【0020】
図1は、本発明の最良の形態に係る実施例1の増幅器の構成図である。図1の増幅器は、インピーダンス変換器32、64を0からλ/2以上に調整できるようにしたこと、位相器31においても位相調整ができるようにされたことで従来と異なり、他の構成は定数の違いはあるものの基本的に同じである。
1は、増幅器への入力信号が入力される入力端子である。
2は、入力端子1に入力された信号を分配する分配器である。分配器2は、例えば配線板上に形成されたウィルキンソン分配器、あるいはカプラ等である。
31は、入力に対して出力を遅らせることを基本とし、入力端子1からキャリア増幅器4を経由する時間、位相と入力端子1からピーク増幅器5を経由する時間、位相を出力合成端において等しくさせるような線路を有する位相可変型の位相器である。実装位置はキャリア増幅器4を経由する方に挿入することもある。また位相量をオフセットした方が良い場合もある。
41は、分配器2で分配された信号のインピーダンスを後段の増幅素子42の入力インピーダンスに変換する入力整合回路である。
42は、信号を増幅する増幅素子である。増幅素子42はAB級にバイアスされる。
43は、増幅素子42の出力端に接続される出力整合回路である。
4は、41、42及び43で構成されるキャリア増幅器である。
51は、分配器2で分配され、位相器31経た信号のインピーダンスを、後段の増幅素子52の入力インピーダンスに変換する、入力整合回路である。
52は、信号を増幅する増幅素子である。増幅素子52はB級またはC級にバイアスされる。
増幅素子42及び52は通常、LD-MOS(Lateral Double-diffused MOS)、GaAｓ-FET、HEMT(High Elecｔｒｏn Mｏbiliｔｙ Tｒanｓiｓｔｏｒ)、HBT(Heｔeｒｏjｕncｔiｏn Biｐｏlaｒ Tｒanｓiｓｔｏｒ)等の半導体デバイスである。
53は、増幅素子52の負荷インピーダンスをZ_(5)(通常2Z_(7))に整合させる出力整合回路である。
5は、51,52及び53で構成されるピーク増幅器である。
入力整合回路41、51及び出力整合回路43、53は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれの回路で構成されても良く、プリント基板などへの実装上、避けられないストレーキャパシタンスやストレーインダクタンス等を含んでもかまわない。
32は、出力整合回路53とともに増幅素子52の負荷インピーダンスを入力レベルのA,B区間においてはZ_(A)を中心とした周囲のインピーダンスに変換し、C領域においてはZ_(A)に変換するインピーダンス変換器である。このインピーダンス変換器32は、長さL=0?λ/2以上の可変型の電気長を有する伝送線路であり、その特性インピーダンスZ_(1)は2Z_(7)=2Z_(2)^(2)/Z_(0)に等しい。(詳細は図2により後述する。)
62は、出力整合回路43及び53からの出力信号をそれぞれ伝送線路64、インピーダンス変換器32を経て結合させるノード(同相合成端)であり、インピーダンス変換器32の伝送線路上の信号が電気長0λ位相の時は、その構造は配線板上で単に接続線とされるものである。
64は合成部の構成部位であるインピーダンス変換の伝送線路である。本発明においては、長さL=0?λ/2あるいは、それ以上の可変型電気長を有する伝送線路からなるインピーダンス変換器であり、その特性インピーダンスZ_(1)は2Z_(7)=2Z_(2)^(2)/Z_(0)に等しい。
6は、62及び64で構成される合成部である。
71は、ノード62から負荷側をみたインピーダンスZ_(7)を出力負荷Z_(0)に変換するλ/4変成器である。λ/4変成器71は、その特性インピーダンスZ_(2)に相当する線幅、及びλ/4に相当する電気長の長さを有する導体パターンとして配線基板上に形成させても良い。
以上に用いられた各λ/4変成器を多段構成にすると比較的広い周波数範囲で整合が取れるが、整合さえ取れればλ/4変成器以外の整合手段を用いても良い。
8は、増幅器の出力端子である。9は、特性インピーダンスZ_(0)を有する出力負荷である。
【0021】
本発明の増幅器の主たる構成を説明する。
二つの増幅回路(キャリア増幅器4、ピーク増幅器5)の出力を合成して出力とする増幅器であって、二つの増幅回路のうち、増幅素子をAB級で動作させる第1の増幅回路(キャリア増幅器4)と、第1の増幅回路(キャリア増幅器4)の出力に接続されるλ/4以外の電気長を有する第1の伝送線路(インピーダンス変換器64)と、 二つの増幅回路のうち、増幅素子をBまたはC級で動作させる第2の増幅回路(ピーク増幅器5)と、第2の増幅回路(ピーク増幅器5)の出力に接続される任意の電気長を有する第2の伝送線路(インピーダンス変換器32)と、第2の増幅回路(ピーク増幅器5)の入力側に備えられた位相器(位相器31)と、第1の伝送線路(インピーダンス変換器64)の出力と第2の伝送線路(インピーダンス変換器32)の出力とを合成して出力する合成端(ノード62)とを備えている。
上記の備えによって、第2の増幅回路(ピーク増幅器5)が増幅出力を出さない低入力レベル範囲(A区間)のとき、第1の増幅回路(キャリア増幅器4)は増幅を行い増幅信号が出力され、このとき合成部62から第2の伝送線路をみたインピーダンスZ_(12)が概ね大きくなる(無限大より若干ずれた)ような第2の伝送線路(32)の長さとなるものである。
更に、低入力レベル以上の入力レベル範囲(B区間、C領域)のときは、第1及び第2の増幅回路(キャリア増幅器4、ピーク増幅器5)は増幅を行い増幅信号がそれぞれ出力され、このとき第1の増幅回路(キャリア増幅器4)の出力から第1の伝送線路(インピーダンス変換器64)側をみたインピーダンスZ_(4)及び第2の増幅回路(ピーク増幅器5)の出力から第2の伝送線路(インピーダンス変換器32)側をみたインピーダンスZ_(5)が増幅素子の機能(効率、利得、歪み等)を最良にする値となるように第1及び第2の伝送線路(インピーダンス変換器64、32)の電気長を選択されているものである。
従って、第2の伝送線路長は、A区間においてインピーダンスZ_(12)が概ね大きくなり、かつ、B区間、C領域で増幅器の機能が良くなるような長さとなる増幅器である。
【0022】
図2は、図1のピーク増幅器5側に着眼して、出力整合回路53及びインピーダンス変換器32による負荷側との整合状態を示すスミスチャートである。これによって本発明のインピーダンス整合状態を説明する。
出力整合回路53から負荷側をみたインピーダンスZ_(5)の値が2Z_(7)の値であった時に、所定の電力値P_(0)を出力できるように構成されることを基準としている。
このとき、ピーク増幅器5単体としては最大出力の状態となる。
即ち、C領域において、増幅素子52から負荷側をみたインピーダンスはZ_(A)に整合され、このときインピーダンス変換器32は単なる伝送路を成す状態となる。
一方、A区間において、増幅素子52は入力が予め設定された閾値以下の入力レベルであり、電力は供給しないので、インピーダンス変換器32から負荷側をみたインピーダンスZ_(10)が概ね無限大となる。
次に、B区間において、入力信号のレベルが少しづつ予め設定された閾値を超えて供給され始めるとインピーダンス変換器32から負荷側をみたインヒ゜ータ゛ンスZ_(10)(変数)は概ね無限大から次第に低下する変数値を示すこととなる。
出力整合回路53から負荷側をみたインピーダンスZ_(5)は、図2に示されるように、点a1で示される電気長の長さL=0またはλ/2のときにZ_(10)となり、点c_(1)で示される電気長の長さL=λ/4のときに(2Z_(7))^(2)/Z_(10)となる。
そして電気長の長さLを0?λ/2の範囲で動かすと、Z_(5)は、2Z_(7)を中心とし、点a_(1)-点c_(1)間の距離を直径とする円上を右回りに変化するインピーダンス軌跡を示す。
この2Z_(7)を中心とする円上のインピーダンス軌跡は、出力整合回路53によりZ_(A)を中心とするほぼ円上に写像される。
点a_(1)、b_(1)、c_(1)、d_(1)と点a_(1)’、b_(1)’、c_(1)’、d_(1)’はそれぞれ対応しており、Lを変化されれば、出力整合回路53から負荷側をみたインピーダンスZ_(5)を点a_(1)’、b_(1)’、c_(1)’、d_(1)’に可変できることを示している。
従って、点d_(1)’が性能の最も優れる位置であれば、点d_(1)’になるように、電気長の長さLを設定すればよい。
Z_(10)は無限大から2Z_(7)まで変わるものであるが、図1に示された増幅器全体の特性に影響を及ぼすZ_(10)の範囲は2Z_(7)の10倍以下程度なので、図2ではZ_(10)の値を無限大値に比較して小さな値にして作図した状態を示している。
また増幅素子の種別によっては最適位置がZ_(A)を中心とした、ほぼ円周上のどこにあっても電気長の長さLを変えることにより得られる。
次に、B区間において入力が増えるに従い,即ち増幅素子52の出力が増えるに従い増幅素子52の出力インピーダンスは点d_(1)’から図2の矢印のように進みC領域でZ_(A)になる。
ここで増幅器全体としての特性を良くするためにインピーダンス変換器32の線路の長さを変えるがこの長さによってキャリア増幅器4も影響を受けるので,例えばA区間でピーク増幅器5が動作していない時ノート゛62からインピーダンス変換器32を見たインピーダンスZ_(12)がある程度大きくなるような電気長の長さが良い。
しかしながらあくまでA区間からC領域までの増幅器全体の特性を見てインピーダンス変換器32の電気長の長さを調整して決める。
さらに位相器31の位相を調整によりオフセットさせて回路定数のばらつきによる位相誤差を補正して増幅器全体の特性を良くする。
又ここの説明はインピーダンス変換器32の伝送線路の電気長の長さLを0?λ/2としたが、増幅素子の大きさが大きく占めるので、伝送路としての電気長の長さがλ/2以下に出来ない場合も実装上ありえるので、更に長くしてλ/2以上としても問題はない。
又Z_(A)は通常において最大出力時の負荷インピーダンスに合わせることになるが、増幅器全体特性から多少ずらしても良い。
【0023】
図3(A)は位相器31の図例である。これは3dBカプラを利用した反射型位相器の例である。
カプラ300に入力端子301から入った信号はカプラ300の出力として303と304に等分配されるが伝送線路305とリアクタンス307及び伝送線路306とリアクタンス308の同一係数を持った無損失線路で反射され出力端子302に出力される。
これは3dBカプラの反射端で90度位相が遅れることを利用して位相器を構成している。
伝送線路305、306の電気長の長さは全体の位相との絡みで零の場合もある。また301の入力側、302の出力側に入れてもよい。
リアクタンス307,308はコンデンサ或いはインダクタンスでもよい。図8で示された従来の位相器3は伝送線路で構成された直列部品であり、これは一旦電気長の長さが決まれば調整は不可能であったが、本発明は反射型の3dBカプラを使用しているので、リアクタンスを変えたとしても等価的に並列となって位相の調整が可能となる。すなわちリアクタンス値を変えても入力端子301と出力端子302の関係は位相のみしか変わらないこととなる。
原理上、305と306の電気長の長さは同じ、また307と308の値も同じにするのが一般的で、これにより本来の伝送線路と同じ対称回路になるが、これに限るものではない。
他方、図3(B)では可変コンデンサ307、308を利用している。可変コンデンサは手動調整用でもよいし、電子的に可変できるコンデンサでもよい。またリアクタンス307、308を実装しないで伝送線路305、306の先端を開放にしても線路長をカットして位相量を調整してもよいし又は先端をショートにするためショートバーを貼り付けて位相量を調整してもよい。
位相器の位相部位300は3dBカプラを利用したがブランチライン型等反射型の同一機能であれば拘わらない。
位相器としてはサーキュレータを使用する場合もある。
【0024】
次に、図4(A)、(B)、(C)に本発明の増幅器の位相特性を表した図を示す。
図4(A)はABクラスのキャリア増幅器4のAM/PM特性(振幅/位相特性)である。
図4(B)はB又はCクラスのピーク増幅器5のAM/PM特性である。
図4(C)は増幅器全体のAM/PM特性である。
増幅器4,5のAM/PM特性曲線はそれぞれ図4に示すようにa、bである。
キャリア増幅器4は増幅器全体の飽和前よりAM/PM変化は始まり、ピーク増幅器5はある程度の出力レベルでの出力点を境にAM/PM変化方向が逆に変わる。
これらの増幅回路全体の特性は、増幅器4と5のベクトル合成で、結果のAM/PM特性曲線はcとなり、これは良いAM/PM特性といえる。
仮にピーク増幅器5のAM/PM特性がb1のように位相レベル変化することになると合成AM/PM特性はc1のようになり劣化してしまう。
この時、位相器31で位相オフセットを与えれば、すなわち(b-b1)分の特性を予め与えればもともとのcになることが分かる。
以上の説明はピーク増幅器5の特性が変わった場合であるがキャリア増幅器4の特性が変わっても、その分を位相器31でオフセットを与えればよい。
【0025】
図5は合成部6を含む合成部の詳細説明図である。
図8に示された合成部60では、従来の伝送線路で構成しているものであり、伝送線路も固定の電気長となり回路がばらついた場合は調整できず特性がが一定とならなかった。
図5に示されたインピーダンス変換器である伝送線路64は、その主要な回路素子として3dBカプラを用いている。
この3dBカプラを利用した位相器は先程説明したように入力と出力は位相のみ変わるだけであるので伝送線路の電気長の長さを変えた時と等価になる。
伝送線路はλ/4に限られているわけでなく増幅素子である各FETの特性に最適な合成長があるので本回路を追加することにより合成効率が悪くなる事はない。
キャリア増幅器4から端子501を介して伝送線路64に入った信号は3dBカプラ500で分配され伝送線路505、リアクタンス素子507と伝送線路506、リアクタンス素子508で反射され、インピーダンス変換された出力が端子502に現れる。
またピーク増幅器5から端子401を介してインピーダンス変換器32に入った信号は3dBカプラ400で分配され伝送線路405、リアクタンス素子407と伝送線路406、リアクタンス素子408で反射されインピーダンス変換された出力が出力端子402に現れる。
上記502と402の信号を合成端62にて合成し合成出力を得る。
本実施例はキャリア増幅器4から62の間に入れる3dBカプラ(位相器)500とピーク増幅器5から62の間に入れる3dBカプラ400の両方を採用しているが片方だけで従来のような伝送線路をしてもよい場合もある。
【0026】
特に高出力を伝送する場合、リアクタンス素子507、508、407.408をオープン又はショートにして歪み発生を抑え、伝送線路403、404、503、504の長さを調整するために、その長さを変えることはプリント基板配線のパターンカットやパターン追加で容易である。」

「【図1】

」
「【図5】

」

【0023】、【0025】の記載より、インピーダンス変換器である伝送線路64、及び32は、3dBカプラを用いた位相器である。

そうすると、上記引用文献1には次の発明(以下、「引用発明」という。)が記載されていると認められる。
「分配器2、分配器2で分配された信号が入力されるキャリア増幅器4と分配器2で分配され、位相器31を経た信号が入力されるピーク増幅器5、ノード62から負荷側をみたインピーダンスZ_(7)を出力負荷Z_(0)に変換するλ/4変成器を備えたドハティ増幅器であって、
キャリア増幅器4の出力に接続される、長さL=0?λ/2あるいは、それ以上の可変型電気長を有する第1の伝送線路からなるインピーダンス変換器64と、
ピーク増幅器5の出力に接続される長さL=0?λ/2以上の可変型の電気長を有する第2の伝送線路からなるインピーダンス変換器32を備え、
ノード(同相合成端)62は、キャリア増幅器4及びピーク増幅器5からの出力信号をそれぞれ伝送線路64、インピーダンス変換器32を経て結合させるものであり、
ピーク増幅器5が増幅出力を出さない低入力レベル範囲のとき、合成部62から第2の伝送線路をみたインピーダンスZ_(12)が概ね大きくなるような第2の伝送線路32の長さとなるものである、ドハティ増幅器。」

2.引用文献2について
原査定の拒絶の理由に引用された特開2014-033404号公報(以下、「引用文献2」という。)には、図面とともに次の事項が記載されている。

「【0016】
増幅器2は、メインアンプ21と、ピークアンプ22とを有する。実施形態では、メインアンプ21及びピークアンプ22のいずれもFET(電界効果トランジスタ)とする。メインアンプ21及びピークアンプ22は、直流電源(DC Supply)から駆動電力を供給される。
【0017】
メインアンプ21は、合成器15からの信号を入力される。ピークアンプ22は、合成器15からの信号を入力される。合成部15からピークアンプ22に至る線路(符号なし)には、インピーダンス整合をとるための1/4波長線路231が設けられる。
【0018】
メインアンプ21及びピークアンプ22の出力は、L型接続される1/4波長線路232,233により合成される。これにより増幅されたRF信号(RF Output)が増幅器2から出力される。」

「【0027】
ピークアンプ22がオフの場合、メインアンプ21とピークアンプ22の合成点からピークアンプ22側をみたインピーダンスは、オープンとなるように合成点からピークアンプ22の線路長を設定しておく。このとき、メインアンプ21の出力は1/4波長線路(インピーダンス変換器)232と1/4波長線路(インピーダンス変換器)233を通って負荷に接続される。
【0028】
1/4波長線路(インピーダンス変換器)232のインピーダンスを50Ω、1/4波長線路(インピーダンス変換器)233のインピーダンスを35.4Ωとすることにより増幅器2の負荷インピーダンスを50Ωとすれば、メインアンプ21から出力側をみたインピーダンスは100Ωとなる。
【0029】
このようにすることにより、増幅器2の出力レベルは、後述するケース(c)の場合の最大出力レベルから6dB低下した出力レベルではあるが、メインアンプ21は最大出力電力時の負荷(50Ω)の2倍の100Ωで動作しているため、電圧的に飽和動作となり、またピークアンプ22はオフとなるため、増幅器2は高効率動作を行うことができる。」

上記記載から、引用文献2には、「メインアンプとピークアンプを有する増幅器において、ピークアンプがオフの場合、メインアンプとピークアンプの合成点からピークアンプ側をみたインピーダンスは、オープンとなるように合成点からピークアンプの線路長を設定しておく」技術的事項が記載されている。

3.引用文献3について
原査定の拒絶の理由に引用された特表2007-535828号公報(以下、「引用文献3」という。)には、図面とともに次の事項が記載されている。

「【0021】
図3Aおよび3Bは、本発明の原理によりハイブリッドカプラを通じて出力が結合されている、主増幅器回路および補助増幅器回路を使用する本発明のいくつかの実施形態を例示する。図3Aは、増幅器20が主増幅器回路または搬送波増幅器22および補助増幅器回路またはピーキング増幅器24を組み込んでいる本発明の一実施形態のブロック図を例示している。本発明の一態様によれば、補助増幅器回路24は、主増幅器回路22と組み合わせて選択された時間に動作するように選択的に動作可能である。つまり、補助増幅器回路24は、ピーク電力要件により増幅器20からのさらに大きな電力出力が要求されるまでOFF状態に保つことができ、要求されたときに、オンになって動作し、増幅器20の電力出力を上げる。ここで、「選択的に動作可能」という用語は、外部信号に応答して増幅器動作状態が変化することを意味する。その外部信号は、限定はしないが、増幅される入力信号、アナログ制御信号、またはデジタル制御信号とすることができる。例えば、C級増幅器の動作状態は、その入力信号に応答して変化する。ここで、「増幅器回路」という用語は、信号を増幅する動作をし、それ自体増幅器20などのより大きな増幅器全体の一部であってよい、様々な増幅器コンポーネントを示すために使用される。したがって、「増幅器回路」という用語は、単一の増幅器または単一の増幅段に限定されない。例えば、主増幅器回路22および補助増幅器回路24のそれぞれは、様々な増幅段を組み込むことが可能であるが、本明細書では、一般的に増幅器回路と呼ぶ。
(中略)
【0024】
本発明の一態様によれば、ハイブリッドカプラ回路44は、主増幅器回路22および補助増幅器回路24の出力と結合される。特に、増幅された出力信号40、42は、それぞれ、カプラ回路44の入力ポート3、2に結合される。ハイブリッドカプラ回路44は、ハイブリッドカプラ回路30と似ており、例えば、-3dBハイブリッドカプラとすることができる。本発明の一態様によれば、以下で詳しく説明するが、位相線46、48は、増幅器回路出力40、42で、それぞれの増幅器回路22および24と出力ハイブリッドカプラ回路44との間でインラインに、結合される。一般に、位相線46、48は、短い長さの伝送線路であり、これらは、選択可能な長さを持ち、所望の特性インピーダンスをカプラ回路44の入力に送るために使用される。位相線46、48は、使用されるハイブリッドカプラ構成に応じて、実効増幅器出力インピーダンスZ_(out)を最大または最小にするために、後述のように、増幅器回路の出力整合回路と連動して動作するように選択される。一実施形態では、補助増幅器回路24は、電力要件を取り扱うために必要に応じてONおよびOFFになるように選択的に動作可能である。他の実施形態では、主増幅器22は、さらに、OFFになるように選択的に動作可能とすることも可能である。
」

「図3A

」

上記記載及び図面より、引用文献3には、「主増幅器及びピーキング増幅器の出力がハイブリッドカプラに入力される増幅器」の技術的事項が記載されている。

第4 対比・判断
1.本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、次のことがいえる。
引用発明における「分配器2」、「キャリア増幅器4」、「ピーク増幅器5」、「λ/4変成器」は、それぞれ、本願発明1における「電力分配器」、「メインアンプ」、「ピークアンプ」、「インピーダンス調整回路」に相当する。
引用発明の、「ピーク増幅器5が増幅出力を出さない低入力レベル範囲のとき」は、本願発明1の「ピークアンプが動作オフの状態」に対応する。
引用発明の「長さL=0?λ/2あるいは、それ以上の可変型電気長を有する第1の伝送線路からなるインピーダンス変換器64」と、本願発明1の「第1のサーキュレータおよび第1のリアクタンス可変素子」とは、「第1の素子」である点で共通する。
引用発明の「長さL=0?λ/2以上の可変型の電気長を有する第2の伝送線路からなるインピーダンス変換器32」と、本願発明1の「第2のサーキュレータおよび第2のリアクタンス可変素子」とは、「第2の素子」である点で共通し、引用発明の「合成部62から第2の伝送線路をみたインピーダンスZ_(12)が概ね大きくなるような第2の伝送線路32の長さとなるものであり」と、本願発明1の「前記メインアンプの出力側から見た、前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路がオープンであるように、前記第2のリアクタンス可変素子を調整するものであり」とは、「メインアンプの出力側から見た、第2の素子を含む回路がオープンであるように、調整する」点で共通する。

したがって、本願発明1と引用発明との間には、次の一致点、相違点があるといえる。

(一致点)
「 電力分配器、前記電力分配器で分配された信号が入力されるメインアンプとピークアンプ、前記メインアンプと前記ピークアンプの出力が入力されるインピーダンス調整回路を備えたドハティ増幅回路であって、前記メインアンプの出力に接続される第1の素子および前記ピークアンプの出力に接続される第2の素子を備え、前記ピークアンプが動作オフの状態では、前記メインアンプの出力側から見た、第2の素子を含む回路がオープンであるように、調整するものである、ドハティ増幅回路。」

(相違点1)
本願発明1では、「前記メインアンプの出力に接続される第1の素子」が「サーキュレータおよび第1のリアクタンス可変素子」であるのに対して、引用発明は、「長さL=0?λ/2あるいは、それ以上の可変型電気長を有する第1の伝送線路からなるインピーダンス変換器64」である点。
(相違点2)
本願発明1では、「前記ピークアンプの出力に接続される第2の素子」が「サーキュレータおよび第2のリアクタンス可変素子」であり、「前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路がオープンであるように、前記第2のリアクタンス可変素子を調整するものであり、かつ前記メインアンプと前記ピークアンプの出力の合成点から前記第2のサーキュレータへの部分、前記第2のサーキュレータから前記第2のリアクタンス可変素子を介して前記第2のリアクタンス可変素子の先で全反射されて前記第2のサーキュレータへ折り返す部分、前記第2のサーキュレータから前記ピークアンプの出力点で全反射されて前記第2のサーキュレータへ折り返す部分、前記第2のサーキュレータから前記合成点へ戻る部分からなる経路の電気長が、λ/2(λは使用周波数)の整数倍に相当するように前記第2のリアクタンス可変素子を調整する」「インピーダンス調整回路」を備えているのに対して、引用発明は、「長さL=0?λ/2以上の可変型の電気長を有する第2の伝送線路からなるインピーダンス変換器32」であり、「第2の伝送線路をみたインピーダンスZ_(12)が概ね大きくなるような第2の伝送線路32の長さとなるものである」点。

(2)相違点についての判断
事案に鑑みて、相違点2から検討すると、ピークアンプの出力に「サーキュレータおよびリアクタンス可変素子」を設けることが、引用文献2、3のいずれにも記載されておらず,「前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路がオープンであるように、前記第2のリアクタンス可変素子を調整するものであり、かつ前記メインアンプと前記ピークアンプの出力の合成点から前記第2のサーキュレータへの部分、前記第2のサーキュレータから前記第2のリアクタンス可変素子を介して前記第2のリアクタンス可変素子の先で全反射されて前記第2のサーキュレータへ折り返す部分、前記第2のサーキュレータから前記ピークアンプの出力点で全反射されて前記第2のサーキュレータへ折り返す部分、前記第2のサーキュレータから前記合成点へ戻る部分からなる経路の電気長が、λ/2(λは使用周波数)の整数倍に相当するように前記第2のリアクタンス可変素子を調整する」ような「インピーダンス調整回路」も、引用文献2、3のいずれにも、記載されておらず、本願出願時に、周知なものともいえない。

したがって、上記相違点1について判断するまでもなく、本願発明1は、当業者であっても引用発明、引用文献2、3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

2.本願発明2?6について
本願発明2?6は、本願発明1をさらに限定する発明であって、上記1.で検討した相違点3に係る構成を備えるものであるから、本願発明1と同じ理由により、当業者であっても、引用発明、引用文献2、3に記載された技術的事項に基づいて容易に発明できたものとはいえない。

第5 原査定の概要及び原査定についての判断
原査定は、請求項1?7について上記引用文献1?3に基づいて、当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら、請求項は、令和 2年 8月21日に提出された手続補正書により補正されており、上記第4のとおり、本願発明1?6は、上記引用文献1に記載された発明及び上記引用文献2、3に記載された技術的事項に基づいて、当業者が容易に発明できたものではない。
したがって、原査定を維持することはできない。

第6 当審拒絶理由について
1.当審拒絶理由通知1の概略
(1)(サポート要件)この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第1号に規定する要件を満たしていない。
(2)(明確性)この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。

ア.請求項1?6
請求項1に記載される「前記メインアンプと前記ピークアンプの出力の合成点、前記第2のサーキュレータ、前記第2のリアクタンス可変素子、前記ピークアンプの出力点及び前記第2のサーキュレータを結ぶ経路のインピーダンスが、λ/2(λは使用周波数)の整数倍に相当するように前記リアクタンス可変素子を調整する」の「経路」が、発明の詳細な説明の記載(特に、【0018】)と対応していない(サポート要件)。
「前記リアクタンス可変素子」が「第1のリアクタンス可変素子」であるのか、「第2のリアクタンス可変素子」であるのか、不明である(明確性)。

イ.請求項3?6
請求項3に記載される「前記ピークアンプの出力側から見た前記第2のサーキュレータおよび前記第2のリアクタンス可変素子を含む回路がオープンである」構成について、「ピークアンプの出力側から」見ることについて、発明の詳細な説明に記載されていない(サポート要件)。

ウ.請求項4?6
請求項4の「前記リアクタンス可変素子」が「第1のリアクタンス可変素子」であるのか、「第2のリアクタンス可変素子」であるのか、不明である(明確性)。

エ.請求項6
請求項6の「前記リアクタンス可変素子」が「第1のリアクタンス可変素子」であるのか、「第2のリアクタンス可変素子」であるのか、不明である(明確性)。

2.当審拒絶理由通知2の概略
(1)(明確性)この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。

ア.請求項1?6
請求項1の「前記メインアンプと前記ピークアンプの出力の合成点、前記第2のサーキュレータ、前記第2のリアクタンス可変素子、前記ピークアンプの出力点及び前記第2のサーキュレータを結ぶ経路、第2のリアクタンス可変素子の先で全反射されて第2のサーキュレータへ折り返される部分の経路、及び、第2のサーキュレータから合成点へ戻る部分の経路」について、複数の個別の経路を有するものであり、複数の経路の間の接続関係が明確でないため、経路全体として連続するものでなく、どの様な経路を特定しているのか不明である。
請求項1の「経路のインピーダンスが、λ/2(λは使用周波数)の整数倍に相当するように前記第2のリアクタンス可変素子を調整する」との記載について、経路のインピーダンスと、λ/2の整数倍という長さとの関係が明確でない。

3.当審拒絶理由通知についての判断
上記1.ア.の点は、令和 2年 8月21日に提出された手続補正書により、請求項1?6は補正されて、発明の詳細な説明に記載したものとなり、かつ明確となり、この拒絶の理由は解消した。
上記1.イ.の点は、令和 2年 8月21日に提出された手続補正書により、請求項3?6は補正されて、発明の詳細な説明に記載したものとなり、この拒絶の理由は解消した。
上記1.ウ.の点は、令和 2年 8月21日に提出された手続補正書により、請求項4?6は補正されて明確となり、この拒絶の理由は解消した。
上記1.エ.の点は、令和 2年 8月21日に提出された手続補正書により、請求項6は補正されて明確となり、この拒絶の理由は解消した。
上記2.ア.の点は、令和 2年 8月21日に提出された手続補正書により、請求項1?6は補正されて明確となり、この拒絶の理由は解消した。

第7 むすび
以上のとおり、本願発明1?6は、当業者が引用発明及び引用文献2、3に記載された技術的事項に基づいて容易に発明をすることができたものではない。
したがって、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。

 
審決日 2020-09-29 
出願番号 特願2014-248798(P2014-248798)
審決分類 P 1 8・ 121- WY (H03F)
P 1 8・ 537- WY (H03F)
最終処分 成立  
前審関与審査官 竹内 亨、齋藤 正貴  
特許庁審判長 吉田 隆之
特許庁審判官 衣鳩 文彦
中野 浩昌
発明の名称 インピーダンス調整回路を備えたドハティ増幅回路  
代理人 下坂 直樹  
代理人 机 昌彦  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ