• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1366800
審判番号 不服2020-724  
総通号数 251 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-11-27 
種別 拒絶査定不服の審決 
審判請求日 2020-01-20 
確定日 2020-10-27 
事件の表示 特願2016-547595「3Dフラッシュメモリ応用のための誘電体金属スタック」拒絶査定不服審判事件〔平成27年 7月30日国際公開、WO2015/112327、平成29年 4月 6日国内公表、特表2017-510059、請求項の数(15)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,2015年(平成27年)1月6日(パリ条約による優先権主張外国庁受理2014年1月21日 米国)を国際出願日とする出願であって,その手続の経緯は以下のとおりである。
平成30年12月14日付け:拒絶理由通知書
令和元年5月7日 :意見書,手続補正書の提出
令和元年9月26日付け :拒絶査定
令和2年1月20日 :審判請求書,手続補正書の提出
令和2年2月25日付け :前置報告書
令和2年4月16日 :前置報告書に対する上申書の提出


第2 原査定の概要
原査定(令和元年9月26日付け拒絶査定)の概要は,本願請求項1-15に係る発明は,以下の引用例1-3に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法29条2項の規定により特許を受けることができないというものである。

引用例一覧
1.特開2011-199177号公報
2.国際公開第2014/011596号
3.特開2012-174866号公報


第3 審判請求時の補正について
審判請求時の補正は,特許法17条の2第3項から第6項までの要件に違反しているものとはいえない。
審判請求時の補正により請求項1に「前記金属層の表面に窒素を添加することによって」との事項を追加する補正は,出願当初の明細書の段落[0019]に記載された事項であり,新規事項を追加するものではなく,また,特許請求の範囲の減縮を目的とするものである。さらに,請求項1において,当該補正前の「金属窒化物層を有する」を補正後の「前記金属窒化物接着層のうちの1つを有する」とする補正は,当初明細書の段落[0021],[0022]に記載された事項に基づく補正であり,新規事項を追加するものではなく,また,特許請求の範囲の減縮を目的とするものである。請求項9,15についての補正も同様である。
上記補正による請求項4,6?7,12についての補正も,新規事項を追加するものではなく,特許法17条の2第5項各号に掲げる事項を目的とするものである。
そして,「第4 本願発明」から「第6 対比・判断」までに示すように,補正後の請求項1?15に係る発明は,独立特許要件を満たすものである。

第4 本願発明
本願請求項1?15に係る発明(以下,それぞれ「本願発明1」?「本願発明15」という。)は,令和2年1月20日付けの手続補正書により補正された特許請求の範囲の請求項1?15に記載された事項により特定される発明であり,そのうちの本願発明1は以下のとおりの発明である。

「【請求項1】
3Dメモリデバイスで使用される薄膜層のスタックを形成するための方法であって,
堆積リアクタの処理チャンバに基板を提供することと,
前記堆積リアクタの前記処理チャンバへ誘電体層形成に適した一又は複数のプロセスガスを供給することと,
前記基板上に誘電体層を形成することと,
前記堆積リアクタの前記処理チャンバへ金属層形成に適した一又は複数のプロセスガスを供給することと,
前記基板上に金属層を形成することと,
前記堆積リアクタの前記処理チャンバへ金属窒化物接着層形成に適した一又は複数のプロセスガスを供給することと,
前記誘電体層と前記金属層との間に,前記金属層の表面に窒素を添加することによって金属窒化物接着層を形成することと,
前記堆積リアクタの前記処理チャンバへ誘電体層形成に適した一又は複数のプロセスガスを前記供給すること,前記基板上に誘電体層を前記形成すること,前記堆積リアクタの前記処理チャンバへ金属層形成に適した一又は複数のプロセスガスを前記供給すること,前記基板上に金属層を前記形成すること,前記堆積リアクタの前記処理チャンバへ金属窒化物接着層形成に適した一又は複数のプロセスガスを前記供給すること,並びに,前記誘電体層と前記金属層との間に金属窒化物接着層を前記形成することを繰り返して,各誘電体層と隣接する金属層との間に前記金属窒化物接着層のうちの1つを有する誘電体層と金属層を交互に重ねたスタックを形成することと
を含む方法。」

なお,本願発明2?15の概要は以下のとおりである。
・本願発明9は,本願発明1における「誘電体層」,「金属層」及び「金属窒化物接着層」を,「酸化物層」,「タングステン層」及び「タングステン窒化物接着層」に限定するものである。
・本願発明15は,本願発明9の「タングステン窒化物接着層」について,「各酸化物層と隣接するタングステン層との間の界面に形成されている酸化物層とタングステン層の一連の交互層を形成するため,前記堆積リアクタの前記処理チャンバへ供給されるプロセスガスをイオン化し,前記タングステン層の表面に窒素を添加することによって前記タングステン窒化物接着層を形成すること」との事項を特定するものである。
・本願発明2-8は本願発明1を限定するものであり,本願発明10-14は本願発明9を限定するものである。


第5 引用例の記載と引用発明1
1.引用例1について
原査定の拒絶の理由に引用された引用例1には,次の記載がされている。(下線は当審による。以下同じ。)
「【0010】
本発明は,電荷蓄積層が側面に形成された柱状の半導体膜と交差するゲート電極膜が高さ方向に複数配置されるメモリストリングスが2次元的にマトリックス状に配置され,第1の方向に隣接する同じ高さのゲート電極膜が接続され,第1の方向に交差する第2の方向に隣接するメモリストリングス間の底部が半導体層で接続された構造の不揮発性半導体記憶装置において,従来に比して抵抗を低くすることができる不揮発性半導体記憶装置およびその製造方法を提供することを目的とする。」

「【0029】
ここで,半導体基板101および柱状の半導体膜133として,たとえば,Si,Ge,SiGe,SiSn,PbS,GaAs,InP,GaP,GaN,ZnSeまたはInGaAsPなどの中から選択することができる。また,制御ゲート電極膜122と選択ゲート電極膜124として,たとえばW,TaN,TiN,TiAlN,WN,WSi,CoSi,NiSi,PrSi,NiPtSi,PtSi,Pt,Ru,RuO_(2),Bドープ多結晶シリコン膜,Pドープ多結晶シリコン膜などの導電体膜を単独で,または積層して用いることができる。さらに,スペーサ膜121として,シリコン酸化膜やシリコン窒化膜などの絶縁材料を用いることができ,ゲート絶縁膜134として,シリコン酸化膜などを用いることができる。」

「【0033】
つぎに,このような構造の不揮発性半導体記憶装置の製造方法について説明する。図3-1?図3-5は,第1の実施の形態による不揮発性半導体記憶装置の製造方法の手順の一例を模式的に示す断面図である。これらの図では,ワード線方向に垂直な方向の断面を示している。
【0034】
まず,図3-1(a)に示されるように,半導体基板101上に図示しない周辺回路を形成し,周辺回路を形成した半導体基板101上に絶縁膜102および多結晶シリコン膜などからなるバックゲート線103を形成する。ついで,図3-1(b)に示されるように,リソグラフィ技術とエッチング技術を用いて,接続部を形成するためのトレンチ135を形成する。このトレンチ135は,ビット線方向に隣接する2つのメモリストリングスMSを接続することができる長さで形成される。その後,図3-1(c)に示されるように,トレンチ135内に,たとえばポリイミドなどの犠牲膜136を埋め込む。
【0035】
ついで,図3-2(a)に示されるように,犠牲膜136を埋め込んだバックゲート線103上に,スパッタ法やCVD(Chemical Vapor Deposition)法などの成膜法によって,スペーサ膜121と,メモリセルMCの制御ゲート電極となる制御ゲート電極膜122とを交互に複数層積層し,最上層はスペーサ膜121で終わるようにする。スペーサ膜121は,上下の制御ゲート電極膜122を電気的に分離するシリコン酸化膜などの絶縁材料を用いることができ,制御ゲート電極膜122は,たとえばn型多結晶シリコン膜,またはp型多結晶シリコン膜を用いることができる。」

以上によれば,上記引用例1には次の発明(以下,「引用発明1」という。)が記載されているものと認められる。
「電荷蓄積層が側面に形成された柱状の半導体膜と交差するゲート電極膜が高さ方向に複数配置されるメモリストリングスが2次元的にマトリックス状に配置され,第1の方向に隣接する同じ高さのゲート電極膜が接続され,第1の方向に交差する第2の方向に隣接するメモリストリングス間の底部が半導体層で接続された構造の不揮発性半導体記憶装置の製造方法であって,
半導体基板101上に,シリコン酸化膜などの絶縁材料を用いたスペーサ膜121と,多結晶シリコン膜を用いた制御ゲート電極膜122とを,CVD法によって交互に複数層積層することを含む,
半導体記憶装置の製造方法。」

2.引用例2について
原査定の拒絶の理由に引用された上記引用例2には,次の記載がされている。(和訳は当審による。)
“[0021] During the purge,typically an inert gas is introduced into the processing chamber to purge the reaction zone or otherwise remove any residual reactive compound or by-products from the reaction zone. Alternatively, the purge gas may flow continuously throughout the deposition process so that only the purge gas flows during a time delay between disposure of the reactant gases.
Figures 1 and 2 show exemplary embodiments ofcomposite film stacks that can be formed according to embodiments of the invention. The embodiments shown in Figures 1 and 2 are not limiting, and many other configurations can be provided according to alternative embodiments. In Figures 1 and 2, examples of film stacks are shown using TiN and Hf-containing layers. In Figure 1 , a TiN layer is formed on a substrate, and an oxygen deficient deposition cycle forms a Hf-containing layer on the TiN layer. Then, an metal oxide deposition cycle forms a Hf0_(2 )layer on the Hf layer. Thereafter, another Hf-containing layer is formed in the composite film stack with a oxygen deficient deposition cycle. A TiN layer is then formed on the composite film stack. Figure 2 shows a variant of film stack with a TiN layer havingalternativing layers of Hf-containing layer and Hf0_(2)respectively formed during oxygen deficient deposition cycles and oxygen-containing deposition cycles. The film stack is completed in Figure with a TiN layer.“
(和訳:[0021]パージの間,典型的には,不活性ガスが処理チャンバ内に導入され,反応ゾーンをパージするか,または反応ゾーンから残留する反応性化合物や副生成物を除去する。あるいは,パージガスは,堆積プロセス全体にわたって連続的に流れることができ,その結果,反応ガスを入れ換える間の時間にはパージガスのみが流れる。
図1および図2は,本発明の実施形態に従って形成することができる複合膜スタックの例示的な実施形態を示す。図1および図2に示す実施形態は限定的ではなく,他の実施形態に従って多くの他の構成を提供することができる。図1および2において,膜スタックの例は,TiNおよびHf含有層を使用して示される。図1において,基板上にTiN層が形成され,酸素欠乏堆積サイクルによりTiN層上にHf含有層を形成する。その後,金属酸化物堆積サイクルによりHf層上にHfO_(2)層を形成する。その後,酸素欠乏堆積サイクルを用いて,複合膜スタック中に別のHf含有層を形成する。次に,複合膜スタック上にTiN層を形成する。図2は,酸素欠乏堆積サイクルおよび酸素含有堆積サイクル中にそれぞれ形成されたHf含有層およびHfO_(2)の交互層を有するTiN層を有する膜スタックの変形例を示す。図において膜スタックはTiN層で完結する。)

以上によれば,上記引用例2には以下の事項が記載されていると理解できる。
・TiN膜の上にHf膜及びHfO_(2)膜を堆積すること。

3.引用例3について
原査定の拒絶の理由に引用された上記引用例3には,次の記載がされている。
「【0053】
次に,図14に示すように,ビット線用レジストパターン15を除去した後,高濃度不純物拡散領域62上に,ビット線51を形成する。具体的には,まず,コンタクトホール51Cにより露出している半導体基板1の表面及び第1層間絶縁膜41の表面を覆うように,例えば,n型の不純物であるりんを1×10^(20)/cm^(3)程度の濃度でドープした,膜厚が80nm程度のポリシリコン51Aを形成する。この際,コンタクトホール51C内に,ポリシリコン51Aを確実に埋め込むように形成する。次いで,このポリシリコン51Aの上に,例えば,膜厚が5nm程度の窒化タングステン(WN)と,膜厚70nm程度のタングステン(W)膜とを順次堆積させることにより,W/WN膜51Bを形成する。」

以上の記載から,上記引用例3には以下の事項が記載されていると理解できる。
・膜厚が80nm程度のポリシリコン51Aの上に,膜厚が5nm程度の窒化タングステン(WN)と膜厚70nm程度のタングステン(W)とを順次堆積させることにより,ビット線51を形成すること。

4.その他の文献について
前置報告書において周知技術を示す文献として引用された引用例4(特表2013-542583号公報)には,次の記載がされている。
「【0012】
基板110上に抵抗スイッチング要素106を備えるメモリセル100の例示的な実施形態を,図1Aに示す。抵抗スイッチング要素106は,刺激信号に応答して,少なくとも第1の固有抵抗(または抵抗)から第2の固有抵抗(または抵抗)への規定の抵抗変化を呈する。刺激信号はたとえば,印加電流もしくは電圧または温度変化とすることができる。抵抗スイッチング要素106の2つの異なる固有抵抗または抵抗(空中の寸法および厚さは一定のままである)状態は,情報,データ,または信号を記憶するために使用することができる。可変抵抗スイッチング要素106を有するメモリセル100は,抵抗変化メモリセル(RRAM)を含む異なる用途に使用することができ,基板110上に複数の層で構築される2次元または3次元構造とすることができる。メモリセル100はまた,書換え可能とすることができ,またはアンチヒューズセルなどのワンタイムプログラマブルとすることができる。これらのセルでは,低い固有抵抗から高い固有抵抗へ,またはその逆に切り換えることによって,2進情報を記憶することができる。」

「【0015】
任意選択で,第1の電極112aの表面上に第1の接着層114aを形成することができる。第1の接着層114aは,上にある層と電極112aとの間の結合を促進し,また,メモリセル100と基板110を電気的に分離する働きをすることもできる。接着層114aはたとえば,金属酸化物または窒化物などの酸化物または窒化物層とすることができ,一形態では,電極112a,bに使用される材料と同じ金属を使用することができる。たとえば,第1の電極112aがタングステンから作られるとき,接着層114aは,酸化タングステンもしくは窒化タングステン,またはその混合物を含む。接着層114aはまた,第1の電極112aの表面に位置する原子と次に堆積させた層との結合または化学的な親和性を変化させるために,吸着された酸素または窒素原子を含むことができる。一例では,第1の電極112aの表面は,抵抗性の金属酸化物層内の金属原子との結合のために,表面上へ酸素および/または窒素原子を吸着するように酸素および/または窒素含有ガスで処理され,100またはさらには約10オングストローム未満の厚さを有する単分子層を形成する。別の実施形態では,第1の電極112aの処理された表面は,第1の電極112aとアモルファスカーボン層120との間に溶体境界を形成し,溶体境界で炭素層120の原子と第1の電極112aの原子と混ぜ合わせることによって,改善された接着を提供する。第1の電極112aの表面上へ窒素原子を吸着させてから,アモルファスカーボン層120を堆積させて,炭素/金属の境界面に溶体境界を作ることができる。適した接着層114a,bは,全体として参照により本明細書に組み込まれている,本発明の譲受人に譲渡された2009年9月25日出願のChengらによる「GLUELAYER TO IMPROVE AMORPHOUS CARBON TO METAL ADHESION」という名称の米国特許出願第12/566,948号に記載されている。
【0016】
抵抗スイッチング要素106は,第1の電極112aまたは接着層114aの上方に,またはその上に直接形成される。「上方に(over)」とは,1つまたは複数の介在層が存在しうることを意味し,「上に直接(directlyon)」とは,下層上に位置し,下層と物理的に直接接触することを意味する。これらの形態のいずれにおいても,可変抵抗スイッチング要素106は,下にある第1の電極112aと電気的に接触する。1つの例示的な実施形態では,抵抗スイッチング要素106は,セット電流,セットもしくはプログラミング電圧,またはセットもしくはプログラミングパルスなどのセット刺激信号によって制御されるセット遷移において,より高い固有抵抗状態または抵抗値からより低い固有抵抗状態または抵抗値へ遷移することが可能な少なくとも1つの抵抗スイッチング材料118を含む。より低い固有抵抗状態からより高い固有抵抗状態への逆の遷移をリセット遷移と呼び,抵抗スイッチング要素106をプログラムされていない状態にするリセット電流,リセット電圧,またはリセットパルスによる影響を受ける。
【0017】
1つの例示的な実施形態では,抵抗スイッチング材料118は,アモルファスカーボン層120を含み,または本質的にアモルファスカーボン層120からなる。アモルファスカーボン層120は,長距離秩序のないアモルファスカーボン,微結晶炭素,ガラス状炭素,グラフェン,またはさらには単層,多層,もしくは単層と多層を組み合わせたナノチューブであるカーボンナノチューブを含有することができる。アモルファスカーボン層120はまた,水素,窒素,または酸素などの他の元素を含むことができる。一形態では,アモルファスカーボン層120は,約100?約1000オングストローム,またはさらには約100?約500オングストローム(たとえば,約300オングストローム)の厚さを有する。さらなる実施形態では,約2000オングストロームの厚さを有する層の場合,アモルファスカーボン層120のシート抵抗(「Ω/□」または「オーム/スクエア」)は,1×10^(8)Ω/□を超える。図示の抵抗スイッチング要素106は,アモルファスカーボン層120である抵抗スイッチング材料118を含むが,抵抗スイッチング要素106は,他の材料から単独で構成することもでき,または他の材料もしくは層の組合せを含むこともできる。たとえば,他の適した抵抗スイッチング材料は,酸化ニッケルまたは炭素水素材料を含むことができ,単独で,またはアモルファスカーボン層120と組み合わせて使用することができる。また,抵抗スイッチング材料は,アモルファスカーボン材料内で見られることの多いケイ素,窒素,および水素などの他の元素を含むこともできる。」

以上の記載から,上記引用例4には以下の事項が記載されていると理解できる。
・タングステンから作られる第1の電極112aの表面上に,窒化タングステンから作られる接着層114aを形成し,その上にアモルファスカーボン層120からなる抵抗スイッチング材料118を含む抵抗スイッチング要素106を形成すること。また,第1の電極112aの表面上に窒素原子が吸着するように窒素含有ガスで処理することで上記接着層112aを形成すること。


第6 対比・判断
1.本願発明1について
(1)引用発明1との一致点及び相違点
本願発明1と引用発明1とを比較する。

ア 引用発明1における「半導体基板101」及び「スペーサ膜121」が,本願発明1における「基板」及び「誘電体層」に相当する。

イ 引用発明1における「電荷蓄積層が側面に形成された柱状の半導体膜と交差するゲート電極膜が高さ方向に複数配置されるメモリストリングスが2次元的にマトリックス状に配置され,第1の方向に隣接する同じ高さのゲート電極膜が接続され,第1の方向に交差する第2の方向に隣接するメモリストリングス間の底部が半導体層で接続された構造の不揮発性半導体記憶装置」が,本願発明1における「3Dメモリデバイス」に相当する。

ウ 引用発明1は,「半導体基板101」上に「スペーサ膜121」と「制御ゲート電極膜122」を「CVD法によって交互に複数積層」するものである。
ここで,引用発明1の上記「積層」が本願発明1の「薄膜層のスタック」に相当する。また,引用発明1における「スペーサ膜121」を「積層」することが,本願発明1における「前記基板上に誘電体層を形成すること」に相当する。さらに,CVD法において「堆積リアクタの処理チャンバに基板を提供すること」及び各層に対応する「一又は複数のプロセスガスを供給すること」は必然の工程である。

エ 上記イ,ウから,本願発明1と引用発明1は,ともに「3Dメモリデバイスで使用される薄膜層のスタックを形成するための方法」である点で一致する。

オ 上記ア,ウから,本願発明1と引用発明1は,ともに「堆積リアクタの処理チャンバに基板を提供すること」,「前記堆積リアクタの前記処理チャンバへ誘電体層形成に適した一又は複数のプロセスガスを供給すること」,「前記基板上に誘電体層を形成すること」との工程を有する点で一致する。

カ 引用発明1における「制御ゲート電極膜122」は,本願発明1における「金属層」に対応するものであり,両者は「導電体層」である点で共通する。そうすると,本願発明1における「前記基板上に金属層を形成すること」と,引用発明1における「制御ゲート電極膜122」を「積層」することは,ともに「前記基板上に導電体層を形成すること」である点で共通する。また,本願発明1と引用発明1は,「導電体層形成に適した一又は複数のプロセスガスを供給すること」との工程を有する点で共通する。

キ 引用発明1における「半導体基板101上に,シリコン酸化膜などの絶縁材料を用いたスペーサ膜121と,多結晶シリコン膜を用いた制御ゲート電極膜122とを,CVD法によって交互に複数層積層すること」は,本願発明1における「前記堆積リアクタの前記処理チャンバへ誘電体層形成・・・(中略)・・・前記誘電体層と前記金属層との間に金属窒化物接着層を前記形成することを繰り返して,各誘電体層と隣接する金属層との間に前記金属窒化物接着層のうちの1つを有する誘電体層と金属層を交互に重ねたスタックを形成すること」に対応し,「金属層」の形成及び「金属窒化物接着層」の形成の点を除き,両者は共通する。
すなわち,本願発明1と引用発明1は「誘電体層形成に適した一又は複数のプロセスガスを前記供給すること,前記基板上に誘電体層を前記形成すること,導電体層形成に適した一又は複数のプロセスガスを前記供給すること,前記基板上に導電体層を前記形成することを繰り返して,誘電体層と導電体層を交互に重ねたスタックを形成すること」との工程を有する点で共通する。

以上によれば,本願発明1と引用発明1の一致点及び相違点は以下のとおりである。

<一致点>
「3Dメモリデバイスで使用される薄膜層のスタックを形成するための方法であって,
堆積リアクタの処理チャンバに基板を提供することと,
誘電体層形成に適した一又は複数のプロセスガスを供給することと,
前記基板上に誘電体層を形成することと,
導電体層形成に適した一又は複数のプロセスガスを供給することと,
前記基板上に導電体層を形成することと,
誘電体層形成に適した一又は複数のプロセスガスを前記供給すること,前記基板上に誘電体層を前記形成すること,導電体層形成に適した一又は複数のプロセスガスを前記供給すること,前記基板上に導電体層を前記形成することを繰り返して,誘電体層と導電体層を交互に重ねたスタックを形成することと
を含む方法。」
<相違点1>
本願発明1では,「前記堆積リアクタの前記処理チャンバへ誘電体層形成に適した一又は複数のプロセスガスを供給する」のに対し,引用発明1では,誘電体層形成に適した一又は複数のプロセスガスを供給するのが「前記堆積リアクタの前記処理チャンバ」であることは特定されていない点。
<相違点2>
本願発明1と引用発明1は,「導電体層形成に適した一又は複数のプロセスガスを供給する」点では一致するが,本願発明1では,「前記堆積リアクタの前記処理チャンバへ金属層形成に適した一又は複数のプロセスガスを供給する」のに対し,引用発明1では,導電体層形成に適した一又は複数のプロセスガスを供給するのが「前記堆積リアクタの前記処理チャンバ」であることは特定されていない点。
<相違点3>
本願発明1では「金属層を形成する」のに対し,引用発明1では「多結晶シリコンを用いた制御ゲート電極膜122」を「積層」している点。
<相違点4>
本願発明1では,「前記堆積リアクタの前記処理チャンバへ金属窒化物接着層形成に適した一又は複数のプロセスガスを供給することと」及び「前記誘電体層と前記金属層との間に,前記金属層の表面に窒素を添加することによって金属窒化物接着層を形成すること」との工程を行うのに対し,引用発明1では,当該工程を行うことが特定されていない点。
<相違点5>
本願発明1では,「前記堆積リアクタの前記処理チャンバへ誘電体層形成・・・(中略)・・・前記誘電体層と前記金属層との間に金属窒化物接着層を前記形成することを繰り返して,各誘電体層と隣接する金属層との間に前記金属窒化物接着層のうちの1つを有する誘電体層と金属層を交互に重ねたスタックを形成すること」との工程を行うのに対し,引用発明1では,「CVD法」により「交互に複数層」する工程を有するものの,上記相違点3?4に伴い,「各誘電体層と隣接する金属層との間に前記金属窒化物接着層のうちの1つを有する誘電体層と金属層を交互に重ねたスタックを形成」していない点。

(2)相違点についての判断
事案に鑑み,はじめに相違点4について検討する。
上記引用例1には,「金属層の表面に窒素を添加することによって金属窒化物接着層を形成すること」は記載されていない。引用例1の段落[0029]には,ゲート電極膜124として「TaN,TiN,TiAlN,WN」等の金属窒化物が記載されているが,これらを金属層と誘電体層との間の接着層として用いることは記載されていない。さらに,上記引用例1には,これらの金属窒化物を「金属層の表面に窒素を添加することによって」形成することは記載されていない。
また,上記第5の4.で検討したとおり,上記引用例4には,タングステンから作られる第1の電極112aの表面上に窒化タングステンから作られる接着層114aを形成すること,及び,当該接着層を上記第1の電極112aを窒素含有ガスで処理することで形成することが記載されている。
しかしながら,上記引用例4における接着層はタングステンとアモルファスカーボン層を含む抵抗スイッチング層との結合を促進するためのものであり,引用発明1において交互に複数層積層される「スペーサ層121」及び「制御ゲート電極膜122」とは,材料としても機能としても相違するから,引用例4に記載された技術的事項を引用発明1に適用する動機がない。
さらに,上記引用例2,3にも,「金属層の表面に窒素を添加することによって金属窒化物接着層を形成すること」は記載されていない。

したがって,上記相違点1?3,5について判断するまでもなく,本願発明1は,当業者であっても引用発明1,引用例2?4に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

2.本願発明2?15について
本願発明9,15は,引用発明1の「金属層の表面に窒素を添加することによって金属窒化物接着層を形成する」という事項を限定した「タングステン層の表面に窒素を添加することによってタングステン窒化物接着層を形成する」旨の事項を有するから,本願発明1と同様に,上記引用例1?4に基づいて当業者が容易に発明できたものであるとはいえない。
また,本願発明2?8は本願発明1を限定した発明であり,本願発明10?14は本願発明9を限定したものであるから,上記引用例1?4に基づいて当業者が容易に発明できたものであるとはいえない。

第7 原査定について
審判請求時の補正により,本願発明1?8は「金属層の表面に窒素を添加することによって金属窒化物接着層を形成する」という事項を,本願発明9?15は「タングステン層の表面に窒素を添加することによってタングステン窒化物接着層を形成する」旨の事項を有するものとなっており,当業者であっても,拒絶査定において引用された引用例1?3に基づいて容易に発明できたものであるとはいえない。したがって,原査定の理由を維持することはできない。


第8 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2020-10-07 
出願番号 特願2016-547595(P2016-547595)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 加藤 俊哉  
特許庁審判長 恩田 春香
特許庁審判官 小川 将之
▲吉▼澤 雅博
発明の名称 3Dフラッシュメモリ応用のための誘電体金属スタック  
代理人 園田・小林特許業務法人  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ