• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1368035
審判番号 不服2020-3232  
総通号数 252 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-12-25 
種別 拒絶査定不服の審決 
審判請求日 2020-03-09 
確定日 2020-12-01 
事件の表示 特願2015-167416「プラズマ処理方法」拒絶査定不服審判事件〔平成29年 3月 2日出願公開、特開2017- 45869、請求項の数(4)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成27年8月27日の出願であって,令和元年6月17日付けで拒絶理由通知がされ,令和元年7月17日に意見書及び手続補正書が提出され,令和元年12月3日付けで拒絶査定(原査定)がされ,これに対し,令和2年3月9日に拒絶査定不服審判の請求がされると同時に手続補正がされたものである。


第2 原査定の概要
原査定(令和元年12月3日付け拒絶査定)の概要は,本願の請求項1?6に係る発明は,以下の引用例1?6に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法29条2項の規定により特許を受けることができない(理由2)というものである。

<引用例一覧>
引用例1.米国特許出願公開第2015/0228497号明細書
引用例2.特開2008-218959号公報
引用例3.特開2005-072518号公報
引用例4.特開2005-223360号公報
引用例5.特開2005-302811号公報
引用例6.特開2015-012178号公報


第3 本願発明
本願の請求項1?4に係る発明(以下,それぞれ「本願発明1」?「本願発明4」という。)は,令和2年3月9日付けの手続補正で補正された特許請求の範囲の請求項1?4に記載された事項により特定される発明であり,以下のとおりの発明である。
「 【請求項1】
プラズマ処理方法であって,
有機膜,シリコン含有反射防止膜,及びパターンが形成されたレジスト膜がこの順に積層され,前記有機膜の下に絶縁膜を含む被処理体をチャンバ内に提供する工程と,
前記チャンバ内にH2ガス,ハロゲン化水素ガス,または,希ガスとH2ガスまたはハロゲン化水素ガスとを含む混合ガスである改質ガスを供給する工程と,
-20℃以下の処理温度で,前記改質ガスのプラズマにより前記被処理体の前記レジスト膜を改質する改質工程と,
前記チャンバ内にエッチング用の第1の処理ガスを供給する工程と,
0℃以上40℃以下の範囲内の処理温度で,前記第1の処理ガスのプラズマにより,前記改質工程で改質された前記レジスト膜をマスクとして,前記レジスト膜の下層の前記シリコン含有反射防止膜をエッチングする第1のエッチング工程と,
前記チャンバ内にエッチング用の第2の処理ガスを供給する工程と,
-20℃以下の処理温度で,前記第2の処理ガスのプラズマにより,前記第1のエッチング工程でエッチングされた前記シリコン含有反射防止膜をマスクとして,前記シリコン含有反射防止膜の下層の前記有機膜をエッチングし,前記有機膜の下の前記絶縁膜をエッチングするためのマスクを形成する第2のエッチング工程と
を有することを特徴とするプラズマ処理方法。
【請求項2】
前記第1の処理ガスには,
ハロゲン化化合物ガスであって,CF結合またはSF結合を含むガスが含まれることを特徴とする請求項1に記載のプラズマ処理方法。
【請求項3】
前記第2の処理ガスには,
希ガスと酸素原子を含むガスとの混合ガスが含まれることを特徴とする請求項2に記載のプラズマ処理方法。
【請求項4】
前記第1の処理ガスのプラズマは,前記チャンバ内に設けられた一対の電極間で生成されたプラズマであることを特徴とする請求項1から3のいずれか一項に記載のプラズマ処理方法。」


第4 引用例の記載と引用発明
1.引用例1について
(1)引用例1の記載
原査定の拒絶の理由に引用された引用例1には,図2,4とともに次の記載がある。(下線部及び和訳は当審による。以下同じ。)
“[0006] The challenge referred to above is further explained on the basis of FIG. 2. The standard lithography steps are illustrated. On a substrate 1, a resist layer 2 is deposited. Substrate 1 can be bulk silicon, onto which a sequence of different materials with various purposes (such as hard mask and anti-reflective coating) have been deposited through PVD, CVD, ALD, or spin-coating, but not restricted to these examples. The resist layer 2 is exposed to a light source through a mask, to thereby produce a pattern which can form parallel resist lines 3 after development. Using the resist lines 3 as a mask, the line pattern is then transferred into the underlying materials, through various etch processes, to obtain the line structures 4 fabricated in the material. One potential issue is that the roughness of the patterned resist lines 3 may be transferred into the underlying substrate during the etch processes using the resist as an etch mask. The transfer of LWR into the final substrate is important with respect to the device behaviour when these structures are further processed into micro-electronic components. The best LWR that currently can be achieved with EUV lithography is about 3 to 4 nm for the 30 nm lines (referring to the line width). Nevertheless, an improvement in LWR with a factor of two is desired in order to meet the requirements for 14 nm lines and beyond.”
(和訳)
“[0006] 上述の課題は,図2によりさらに説明される。標準的なリソグラフィー工程が示されている。基板1上にレジスト層2が堆積される。基板1はバルクシリコンで,その上に一連の異なる材料が様々な目的(ハードマスクや反射防止コーティングなど)のため,PVD,CVD,ALDまたはスピンコーティングにより堆積されたものであってよく,これらの実施例に制約されない。レジスト層2は,マスクを介して光源に露光され,現像後のレジストライン3を形成することができるパターンを生成する。レジストパターン3をマスクとして用いて,ラインパターンがその下の材料に種々のエッチング・プロセスを通じて転写され,ライン構造4が得られる。1つの潜在的な問題は,パターン化されたレジストライン3の粗さが,レジストをエッチングマスクとして使用するエッチング工程において,下にある基板に転写されるかもしれないことである。最終的な基板にLWRが転写されることは,これらの構造がマイクロ電子部品に更に加工されるときの装置の挙動に関連し重要である。現在,EUVリソグラフィで達成できる最良のLWRは30nmライン(ライン幅)において約3?4nmである。それにもかかわらず,14nmライン超の要請を満たすために,2の因数でのLWRの改善が望まれている。”

“[0026] The present disclosure is related generally to a method for treating a resist structure located on a substrate, by a plasma treatment, wherein the surface roughness of the resist structure may be significantly decreased, without causing any substantial loss in the critical dimension of the structure. The method, in one example, includes producing one or more resist structures on a substrate, introducing the substrate in a plasma reactor, and subjecting the substrate to a plasma treatment at a temperature lower than zero degrees Celsius, such as at a temperature between zero and -110℃. According to a specific embodiment, the temperature is between -10℃. and -100℃. According to a more specific embodiment, the temperature is between -10℃. and -30℃.
[0027] The resist structures can be parallel lines arranged in an array of lines, as illustrated in FIG. 2. In one example, the width of the lines is lower than 30 nm.”
(和訳)
“[0026] 本開示は,プラズマ処理による構造の臨界寸法の実質的な損失を引き起こすことなくレジスト構造の表面粗さを著しく低減することのできる,基板上に配置されたレジスト構造を処理する方法に概して関連する。この方法は,一例として,基板上に1つ又はそれ以上のレジスト構造を形成すること,その基板をプラズマ反応炉に導入すること,そして,0℃以下,例えば0℃から-110℃の低い温度で基板をプラズマ処理することを含む。特定の実施形態によれば,温度は-10℃から-100℃の間である。より具体的な実施形態によれば,温度は-10℃から-30℃である。
[0027] レジスト構造は図2に示すようなアレー状に配置された平行線であってもよい。一例では,ラインの幅は30nm未満である。“

“[0035] Under the conditions defined by the present disclosure, the plasma treatment may cause either one of the following phenomena to take place, depending on the choice of parameters in terms of the type of resist, the plasma temperature, the plasma treatment duration and/or other parameters. One phenomenon is a shrinkage of the CD, without visible reflow, together with a significant reduction of the LWR value. Without being bound to theory, the CD-shrinkage is believed to be due to a loss of functional groups under the influence of the plasma, allowing the polymer chains to re-arrange and become more dense. CD shrinkage has been reported in the above-cited reference by De Schepper et al, but not in combination with an improvement of LWR. CD shrinkage as defined hereinabove and illustrated by the examples given further in this application do not represent a substantial loss in the critical dimension.
[0036] Another phenomenon is a reflow of the resist material, smoothening the resist surface, but wherein the reflow is limited to a very thin layer at the surface of the resist structure. In this way, the critical dimension of the structure is maintained or only marginally increased. FIG. 4 illustrates the difference between excessive reflow observed under prior art conditions, and limited reflow observed under conditions according to the disclosure. The substrate 1 (normally consisting of a bulk substrate and a plurality of layers), and the resist lines 3 are indicated by the same numerals as in FIG. 2.
[0037] According to one embodiment, the method of the disclosure obtains a reduction of the LWR with at least 7% and a shrinkage between 0 and 10%, such as between 2% and 8%.
[0038] The plasma-resist treatment is followed by one or more etching processes for transferring the resist patterns into the substrate material. The preferred etching method is Reactive Ion Etching, e.g., plasma etching. The pattern transfer may be done in the same reactor as the plasma treatment. The transfer may also take place at temperatures lower than zero degrees Celsius, such as between zero and -110℃, or between -10℃. and -100℃. At temperatures below zero degrees, the etch resistance of the photoresist to RIE etching may generally increase. Therefore, the disclosure allows a more economic resist budget. The resist budget refers to the loss of resist material during plasma etching. For example, 10% resist budget refers to 10% loss from the initial deposited resist thickness. When the resist budget is lower, the initial thickness of the resist layer 2 in the lithography process can be chosen lower, because the resist is less quickly removed during the etch process. Furthermore, the disclosure allows broadening the process window toward stack definition and for further etching steps. The plasma composition used for RIE may contain one or more of the following components HBr, CF_(4), SF_(6), O_(2) or other components known in the art for this purpose.”
(和訳)
“[0035] 本開示で規定された条件下において,関連するパラメータであるレジストの種類,プラズマ温度,プラズマ処理時間及び/又は他のパラメータの選択に依存して,プラズマ処理は次の現象のうちのいずれかの発生を引き起こし得る。第1の現象は‘CDの収縮‘であり,目に見えるリフローがなく,LWR値の顕著な低下を伴う。理論に拘束されないが,CD収縮は,プラズマの影響下で官能基の損失に起因すると考えられ,ポリマー鎖が再配列し,より密になることを可能にする。CDの収縮は,上述したDe Schepperらの参考文献において報告されているが,LWRの改善と組み合わせたものではない。上記において定義され,この出願において次に提示する例に示すように,CD収縮は臨界寸法の’実質的な損失‘を示すものではない。
[0036] もうひとつの現象はレジスト材料のリフローであり,レジスト表面をなめらかにするが,ここでのリフローはレジスト構造の表面のごく薄い層に限定される。このようにして,構造の臨界寸法は維持され,またはわずかに増加する。図4は,従来技術の条件下で観察された過剰なリフローと,本開示による条件下で観察された制限されたリフローとの違いを図示している。基板1(通常はバルク基板および複数の層からなる),及びレジストライン3は図2と同じ符号が付されている。
[0037] 一実施形態によれば,本開示の方法は,少なくとも7%のLWRの減少と0%から10%の間,例えば2%から8%の収縮を得る。
[0038] プラズマレジスト処理に引き続き,レジストパターンを基板材料に転写するための1つ以上のエッチングプロセスが行われる。好ましいエッチング方法は,反応性イオンエッチング,例えば,プラズマエッチングである。パターン転写は,プラズマ処理と同じ反応器で行うことができる。転写は0℃よりも低い温度,例えば0℃から-110℃あるいは-10℃から-100℃で行われてもよい。0℃以下の温度において,RIEエッチングに対するフォトレジストのエッチング耐性は一般に増加することができる。したがって,本開示はより経済的なレジストバジェットを可能とする。レジストバジェットはプラズマエッチング時のレジスト材料の損失を指す。例えば,10%のレジストバジェットは最初に堆積されたレジスト厚さからの10%のレジスト損失を指す。レジストバジェットが低いと,リソグラフィ工程においてレジスト層2の最初の厚さが低いものが選択され得る。なぜなら,エッチングプロセスの間にレジストが速く除去されることが少ないからである。さらに本開示は,スタックの限定と更なるエッチングステップに向けたプロセスウインドウを広げることを可能とする。RIEに使用するプラズマ組成は,HBr,CF_(4),SF_(6),O_(2)の1つ以上またはこの目的のために当該技術分野で知られている他の成分を含有してもよい。“

“[0039] Nine silicon wafers were provided as test samples. A PMMA based photo resist with a layer thickness of 60 nm was used. Pattern samples were generated with 30 nm wide resist lines and 30 nm wide spaces between two adjacent lines.
[0040] The samples were treated by H2 plasma at temperatures of -20℃. down to -140℃, and with treatment durations of 30 s or 60 s, in an ICP reactor of the type shown in FIG. 3a. Parameters that were equal for all tested samples were: plasma power 300W, pressure 10 Torr, H_(2) flow: 100 sccm, and distance d1 about 20 cm. The results are illustrated in FIG. 5. All tested samples showed an improvement of LWR with a slight CD-shrinkage between 4% and 8%. The best result of 17.5% LWR reduction was achieved by a plasma treatment at -20℃
during 60 s. The temperature range of 0℃. to -110℃ was derived from the results. Lower than -110℃, LWR reduction became smaller than about 7%. At temperatures above 0 ℃, it is expected that the known effects at room temperature will start to become manifest, e.g., high LWR reduction but also loss of control over CD. LWR reduction at a 60 s treatment time was slightly better than at 30 s. Longer treatment times than 30 s may therefore provide benefits. The results show that the low temperature approach is valid in obtaining an improvement of LWR while controlling the CD.”
(和訳)
“[0039] 9個のシリコンウェハを試験試料として用意した。層厚60nmのPMMAベースのフォトレジストが使用された。パターンサンプルは30nm幅のレジストライン及び隣接する2つのライン間の幅30nmのスペースで生成された。
[0040] サンプルは,温度-20℃から-140℃のH_(2)プラズマにより,処理時間30秒から60秒で,図3aで示したタイプのICP反応炉で処理された。パラメータは全ての試験されたサンプルで同一の,次のとおりであった:プラズマパワーを300W,圧力10Torr,H2流量:100sccm,距離d_(1)は約20cmである。結果は図5に示されている。すべての試験したサンプルは,4%と8%の間のわずかのCD収縮で,LWRの改善を示した。17.5%のLWR低減という最善の結果は-20℃で60秒間のプラズマ処理により達成された。0℃から-110℃という温度範囲が結果から導き出された。-110℃より低いとLWRの減少が7%よりも低くなった。温度0℃以上では,室温に置いて知られている効果,例えば,LWR減少は高いがCDに対する制御を失う,といった効果が明らかになり始めると予想される。処理時間60秒のLWR低減の方が30秒よりも若干良い。30秒よりも長い処理時間はそれゆえ利益をもたらすだろう。実験結果は,低温のアプローチが,一方でCDを制御しつつLWRの改善を得るのに有効であることを示している。“

引用例1の図2として,以下の図面が示されている。


引用例1の図4として,以下の図面が示されている。



(2)摘記の整理
上記(1)の摘記によれば,引用例1には次の事項が記載されている。
ア ハードマスクや反射防止コーティングなどが形成された基板1の上にレジスト層2を堆積すること(段落[0006])。
イ 基板1上にレジスト層2を形成した後,当該レジスト層2が形成された基板1をプラズマ反応炉に導入してプラズマ処理をすること(段落[0026])。
ウ 上記ア及びイから,上記ハードマスクや反射防止コーティングなどが形成された基板1上にレジスト層2が形成された構成は,1つの積層構造をなすものと理解できる。
エ プラズマ処理は,H_(2)プラズマにより行うこと(段落[0040])。
オ レジストを0℃から-110℃の温度でプラズマ処理することで,レジストのライン幅粗さ(LWR)を改善すること(段落[0026],[0040])。
カ レジスト層のプラズマ処理の後に,0℃から-110℃の温度でプラズマエッチングを行い,レジストパターンを基板材料に転写すること(段落[0038])。

(3)引用発明1
上記(2)ア?カによれば,引用例1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。
「ハードマスクや反射防止コーティングなどが形成された基板1の上にレジスト層2の堆積された積層構造を,プラズマ反応炉に導入する工程と,
前記積層構造を,0℃から-110℃の温度でH_(2)プラズマ処理することにより,レジストのライン幅粗さを改善する工程と,
前記プラズマ処理の後,0℃から-110℃の温度でプラズマエッチングを行い,前記レジスト層2のパターンを前記基板1に転写する工程と,
を含む処理方法。」


2.引用例2の記載
ア 原査定の拒絶の理由で引用された引用例2には,図3とともに次の記載がある。
「【0033】
次に,このようなプラズマ処理装置において,実施される本実施形態のプラズマエッチング方法について図2のフローチャートおよび図3の工程断面図を参照して説明する。
【0034】
まず,図3の(a)に示すような,シリコン基板300上に例えばSiCNからなるエッチングストッパ層301を例えば10nmの厚さで形成し,その上にフッ素添加カーボン膜(CF_(x)膜)302を例えば270nmの厚さで形成し,その上にSi含有材料,例えばSiCNからなるハードマスク層303を例えば30nmの厚さで形成し,その上に例えばKrFレジストからなるレジスト膜304を例えば400nmの厚さで形成し,このレジスト膜304をフォトリソグラフィ工程によりパターン形成した半導体ウエハWを準備する(ステップ1)。
【0035】
次いで,このような構造の半導体ウエハを図1のプラズマ処理装置10に搬入し,サセプタ15上に載置する(ステップ2)。そして,図3の(b)に示すように,フォトリソグラフィ工程の現像処理により残存した現像残渣305をデスカム処理する(ステップ3)。この処理は,処理ガスとして例えばArガスおよびO_(2)ガスを用い,これらを例えばそれぞれ135mL/min(sccm)および65mL/min(sccm)流して,処理チャンバ11内の圧力を1.33Pa(10mTorr)程度にし,印加する高周波電力を例えば,上部電極:500W,下部電極:200Wとして行う。
【0036】
このようなデスカム処理の後,図3の(c)に示すように,レジスト膜304をエッチングマスクとしてハードマスク層303を途中までエッチングする(ステップ4)。この処理は,処理ガスとして例えばN_(2)ガスおよびCF_(4)ガスを用い,これらを例えばそれぞれ20?200 mL/min(sccm),例えば30mL/minおよび60?200mL/min,例えば90mL/min(sccm)流して,処理チャンバ11内を1.33?13.3Pa(10?100mTorr),例えば6Pa(45mTorr)とし,印加する高周波電力を上部電極:0.8?1.8W/cm^(2),例えば1.6W/cm^(2),下部電極:0.18?0.45W/cm^(2),例えば0.22W/cm^(2)として行う。
【0037】
そして,図3の(d)に示すように,ハードマスク層303の厚さが元の膜厚の1/5?1/3程度になったときに,ハードマスク層303のエッチングを一旦停止し,処理ガスをO_(2)ガスに切り替えてレジスト膜104をアッシングにより除去する(ステップ5)。このアッシング処理は,O_(2)ガスの流量を100?500mL/min(sccm),例えば300mL/min(sccm)流して,処理チャンバ11内を 0.67?6.7Pa(5?50mTorr),例えば1.3Pa(10mTorr)とし,印加する高周波電力を上部電極:0.3?1.8 W/cm^(2),例えば0.37W/cm^(2),下部電極:0.04?0.4W/cm^(2),例えば0.14W/cm^(2)として行う。
【0038】
このようにしてアッシングによりレジスト膜304を除去後,図3の(e)に示すように,ステップ4と同様の条件でハードマスク層303のエッチングを再開してハードマスク層303を貫通させ,CF_(x)膜302を露出させる(ステップ6)。
【0039】
次に,図3の(f)に示すように,ハードマスク層303をエッチングマスクとしてCF_(x)膜302の第1段階のエッチングを行う(ステップ7)。この処理は,処理ガスとして酸素を含むガス,典型的にはO_(2)ガスを含むガスにより行う。O_(2)ガス単独であってもよいが,安定したプラズマを形成する観点からはArガス等を添加することが好ましい。この場合に,O2ガスの流量を40?150mL/min(sccm),例えば65mL/min(sccm),Arガスを80?300mL/min(sccm),例えば135mL/min(sccm)とし,処理チャンバ11内を13.3Pa(100mTorr)以下の低圧条件,好ましくは6.7Pa(50mTorr)以下,例えば1.3Pa(10mTorr)とし,印加する高周波電力を上部電極:0.4?1.7W/cm^(2),例えば0.62W/cm^(2),下部電極:0.2?0.55W/cm^(2)例えば0.4W/cm^(2)とし,ラジカルの少ない条件で行う。このように,第1段階のエッチングを酸素を含むガス,典型的にはO_(2)を含むガスにより行うことにより,Si含有材料からなるハードマスク層303に対する選択比を高め,エッチング形状を良好とすることができる。上記特開2005-123406号公報に開示されたC_(x)F_(y)ガスによるエッチングでは,この種の技術で通常用いられるSiCN,SiN等のSi含有ハードマスク層に対して十分な選択比がとれず,形状性が十分ではなかったが,このように酸素を含むガスによるエッチングにより十分な形状性を得ることができる。
【0040】
しかし,この第1段階のエッチングは酸素を含むガスで行うため,そのままでは,エッチング面に酸素が残存し,次にメタル層を形成する場合に酸化する懸念がある。そこで,酸素を含むガスで第1段階のエッチングを行った後,図3の(g)に示すように,フッ素を含むガス,典型的には,C_(x)F_(y)(x,yは自然数)で表されるガスを含むガスにより第2段階のエッチングを行う(ステップ8)。この場合に,CxFyガス単独であってもよいが,これにさらに希ガス,例えばArガスを加えてもよい。この第2段階のエッチングは,第1段階のエッチングが終了した後に酸素が残存した表面部分を除去する程度に極薄い厚さでエッチングを行えばよい。CxFyで表されるガスとしては,CF_(4)ガス,C_(2)F_(6)ガス,C_(3)F_(6)ガス,C_(4)F_(6)ガス,C_(3)F_(8)ガス,C_(4)F_(8)ガスおよびC_(5)F_(8)ガスを例示することができる。この際のエッチング条件としては,フッ素を含むガスであるC_(x)F_(y)(x,yは自然数)ガスとして,例えばCF_(4)ガスを,100?400mL/min(sccm),例えば100mL/min(sccm)の流量で供給し,処理チャンバ11内を0.67?5.3Pa(5?40mTorr),例えば1.3Pa(10mTorr)とし,印加する高周波電力を上部電極:0.4?0.9W/cm^(2),例えば0.62W/cm^(2)とし,下部電極へのバイアスは,0?20W/cm^(2),好ましくはダメージを防止する観点では印加せずに行う。処理ガスとしては,さらにArガス等の希ガスを希釈ガスとして含んでもよい。
【0041】
以上のような工程により,CF_(x)膜302のエッチングが終了する。このように,CF_(x)膜302のエッチングを酸素を含むガスを用いた第1段階と,フッ素を含むガスを用いた第2段階の2段階で行うことにより,第1段階でマスクに対する選択性が高く形状性が良好な低ダメージのエッチングを行い,第2段階で,酸素含有ガスによってエッチング面に残存する酸素の多い極薄い部分をフッ素を含むガスにより除去するので,表面性状を良好にすることができる。このため,良好な形状性と表面性状を兼備したCF_(x)膜のエッチングを実現することができる。
【0042】
なお,これらの処理において,サセプタ15の温度は,10?30℃にすることが好ましく,電極間ギャップは30?60mm程度であることが好ましい。
【0043】
以上の例においては,一連の工程を同一処理チャンバで行ったが,一または複数の工程を他の処理チャンバで行うようにしてもよい。これにより,ガスの切り替えやパージの回数を減らしてスループットを高めることができる。この場合に,処理チャンバ間の半導体ウエハWの搬送は,真空を破らずに行うことが好ましい。特に,CF_(x)膜302の第1段階のエッチングと第2段階のエッチングは,その必要性が高い。」

引用例2の図3として,以下の図面が示されている。




イ 以上によれば,引用例2には次の事項が記載されていると理解できる。
・シリコン基板300上にフッ素添加カーボン膜(CF_(x)膜)302を形成し,その上にハードマスク層303及びパターン形成したレジスト膜304をこの順に形成し,ハードマスク層303のパターン形成とレジスト除去を行った後に,ハードマスク層303をエッチングマスクとしてCF_(x)膜302のエッチングを10?30℃の温度で行うこと。

3.引用例3の記載
ア 原査定の拒絶の理由で引用された引用例3には,図1とともに次の記載がある。
「【0014】
図1には, エキシマレーザを光源としたリソグラフィーにて形成したレジストパターンをマスクとしてコンタクトホールを形成する工程を示した断面図を示す。図1(a)は,本実施例のエッチング方法が適用される試料断面図の一例である。膜構造は,ArFリソグラフィー対応レジスト1,レーザの反射干渉による異常パターン形成を抑制するための有機系反射防止膜(BARC)2,被加工膜であるシリコン酸化膜3,下地シリコン基板4からなっている。ここでは,ArFリソグラフィー対応レジストの膜厚を350nm,BARC膜厚を60nmとした。なお,図1(a)?(e)の各図において,レジスト1の中央部の白抜き部は,コンタクトホールの内壁を示している。 図1(b),(d)には,図1(a)に示した試料に対して,従来技術によるエッチングプロセスを適用した際の試料断面,図1(c),(e)には,本実施例で説明するエッチングプロセスを適用した際の試料断面それぞれ示した。
【0015】
まず,BARC加工をプラズマエッチングにて行う。ArFリソグラフィー世代以前のKrFリソグラフィー世代で用いていたBARC加工では,Ar/CF_(4)混合ガスを用いていた。エッチング条件は,例えば,ガス流量はAr=500ml/min,CF_(4)=125ml/minで圧力は2Paである。Arを添加することで,CF_(4)の分圧を制御し,BARC加工時の垂直形状を実現していた。その条件をArFリソグラフィー世代に適用した場合を図1(b)に示す。KrFレジストでは問題にならなかったが,ArFレジストではレジスト表面に数10nmのラフネスが発生し,また特に密パターン部のレジストホール側壁には縦スジであるストライエーション5が発生した。一方,図1(c)に本発明のプロセス条件であるArレス条件を適用した例を示す。この場合,CF_(4)を100ml/minないし500ml/minで供給し,圧力を2Paないし10Paとした。さらに,半導体基板に印加する高周波バイアス電力を0.32W/cm2とした。本条件を用いると,スパッタ効率の高いArイオンの入射を無くし,レジスト中のC-H結合及びOC-O結合の切断を抑制することで,図1(b)とは異なりレジスト表面のラフネス及びレジストパターン側壁のストライエーション5を改善できる。ここで,プラズマガスにArを用いないことと,半導体基板に印加する高周波バイアスを抑制することがArFレジストダメージを抑制する上で重要であることを示す。
【0016】
図2(a)はCF_(4)単独ガスのプラズマで高周波バイアス電力を0.32W/cm^(2)とした場合のArFレジスト状態,図2(b)はArとCF_(4)混合ガス条件で高周波バイアス電力を0.32W/cm^(2)とした場合のArFレジスト状態,図2(c)は図2(b)と同一ガス条件で高周波バイアス電力を0.64W/cm^(2)とした場合のArFレジスト状態をそれぞれ示す断面SEM写真である。これらの観察結果から,Arガスを用いずに且つ高周波バイアスを抑制した図2(a)が一番ArFレジスト表面が滑らかであることがわかる。また,図示していないが,本BARC加工ではArガスを用いない条件でも高周波バイアス電力を0.5W/cm^(2)以上とすることで,レジスト表面荒れの発生が確認された。 次に図1(b),図1(c)のBARC加工後のArFレジストをマスクとして,被加工膜であるシリコン酸化膜のエッチングを行う。エッチング条件には,Ar/C_(4)F_(6)/O_(2)/COの混合ガス系を用いる。具体的には,例えばArを300ml/minないし2000ml/min,C_(4)F_(6)を20ml/minないし70ml/min,O_(2)を25ml/minないし100ml/min,COを0ml/mnないし300ml/minで供給する。そのときの圧力は1Paないし10Paに設定する。
【0017】
図1(d)は,図1(b)のBARC加工後に上記シリコン酸化膜加工を行った場合の断面図である。BARC加工後は数10nmであったレジスト表面ラフネスはシリコン酸化膜加工を行うことにより増幅されて,パターンのない部分でもレジストに微細孔が形成され,BARCを突き抜けて被加工膜であるシリコン酸化膜まで達している。これを以下レジスト突き抜け6と呼ぶ。また,パターン側壁にはレジスト部の縦スジを反映してストライエーション7が発生している。本シリコン酸化膜加工条件は,対レジスト選択比を向上させるために,C_(4)F_(6)のようなC/F比の高いフロロカーボンガスやCOガスを用いている。したがって,シリコン酸化膜加工前のレジスト表面ラフネスが少しでもあると,エッチング中のCFポリマー膜質が比較的Cリッチであるために,レジスト表面をポリマーが完全に覆えず,微細な窪み部はポリマーが少ないためにエッチングが進行しやすく,レジスト突き抜けが発生する。また,特にパターン側壁部では,入射イオンによるスパッタの影響で実効的なポリマー量自体が少なく,場所によるポリマーの有無は顕著となり,ストライエーションが発生し易い。 一方,図1(c)をマスクとしたシリコン酸化膜加工後の断面形状を図1(e)に示す。本条件では,シリコン酸化膜加工前のレジスト表面ラフネスが非常に小さいため,エッチング中のCFポリマー量が多い本シリコン酸化膜加工条件においても,場所によるポリマー有無の差が小さく,レジスト変質は少ない。従って,図1(d)に示すようなレジスト突き抜け,ストライエーションの発生を抑制できる。 ここでは,BARC加工ガス条件としてCF_(4)単体を用いた例を示したが,CF_(4)単体に限らず,CF_(4)などのCxHyFz(x,z=1?10,y=0?10)ガスにO_(2)やSF_(6),NF_(3)のようなOラジカルやFラジカルを供給できるガスを添加しても良い。この場合は,レジストのC-H結合,OC-O結合の切断により発生するCリッチなダメージ層を上記OラジカルやFラジカルによって除去し,BARC加工後のレジストダメージを抑制できる。
【0018】
プロセスガスに含まれるフロロカーボン系のガスとしては,C_(x)H_(y)F_(z)(に含まれるCの数がなるべく少ない方がよい(x=1,y=0?10,z=1?10)。被加工層の材質が無機低誘電率絶縁材(例えばSiOC)の場合,CH3などC成分を含有していることが多く,フロロカーボンガス中のC含有比率が小さいと,エッチング停止抑制とレジストダメージ改善の両立を図ることが可能であるためである。プロセスガスとしては,フロロカーボン系ガスに,N_(2),O_(2),SF_(6),NF_(3),H_(2),CH_(4)の内少なくとも1種類のガスを混合して用いる。
【0019】
また本発明に係わる半導体装置の製造方法および半導体装置の製造装置は,前記被加工層エッチングにヨウ素を含むガスを添加することを特徴としている。これにより,質量の重いヨウ素イオンをエッチング中にレジスト表面に入射させることで,レジスト極表面層の改質効果を得ることが可能となる。 また,図1(b)のようにBARC加工後にレジストダメージが発生しても,その後にO_(2),SF_(6),NF_(3)等のプラズマによりOラジカルやFラジカル,Nラジカルを供給して,BARC加工後に形成されたレジストダメージを取り除き,次にシリコン酸化膜加工を行っても同様の効果が得られる。さらに,BARC加工時のみレジスト表面温度を-40℃ないし0℃の低温に制御することで,レジストの反応自体を抑制し,レジストダメージを改善できることも言うまでもない。この場合,温度制御手段としては,ウエハとウエハを保持するステージ間に溜め込むガス圧力を制御することが考えられる。」


引用例3の図1として,以下の図面が示されている。



イ 以上によれば,引用例3には以下の事項が記載されていると理解できる。
・ArFレジスト1,有機系反射防止膜(BARC)2,シリコン酸化膜3,下地シリコン基板4からなる積層構造を形成し,ArFレジスト1をマスクとして有機系反射防止膜(BARC)2を-40℃ないし0℃の温度でプラズマエッチングした後,当該ArFレジスト1をマスクとしてシリコン酸化膜3をエッチングすること。

4.引用例4?6について
(1)引用例4について
原査定の拒絶の理由で引用された引用例4には次の記載がある。
「【0017】
まず,SiO_(2)やSiNはフッ素を含んだ有機膜であるフッ素添加カーボン膜との密着性が低いため,ハードマスクがはがれやすいという問題がある。前述したように,ハードマスクとして絶縁材料を用いているので,ハードマスクも層間絶縁膜の一部として用いるようにしている。しかしながら,層間絶縁膜としてのフッ素添加カーボン膜を微細加工した後,配線電極用の金属膜をそれらの上に形成したときのように,後のプロセスにおいて応力が加わると,ハードマスクがフッ素添加カーボン膜よりはがれてしまうことがある。また,その配線電極用の金属膜を形成した後,化学的機械研磨法により平坦化しようとすれば,大きな応力が加わるので,ほぼ確実にハードマスクがフッ素添加カーボン膜よりはがれてしまう。」

(2)引用例5について
原査定の拒絶の理由で引用された引用例5には次の記載がある。
「【0003】
このため特許文献1には,原料ガスとしてC_(5)F_(8)ガスを用い,2.45GHzのマイクロ波と875ガウスの磁場との相互作用により電子サイクロトロン共鳴(Electron Cyclotron Resonance)を起こしてアルゴン(Ar)ガスなどのプラズマ発生用のガスをプラズマ化し,このプラズマにより原料ガスをプラズマ化して半導体ウエハ(以下,ウエハという。)上にフッ素添加カーボン膜を成膜する技術が記載されている。ところで,この特許文献1にも記載されているように,フッ素添加カーボン膜は,いわば有機系の膜であることから,エッチング工程において,フッ素添加カーボン膜をエッチングするガスは,同時に有機系材料であるレジスト膜をもエッチングしてしまう。このため一般のエッチングのようにフッ素添加カーボン膜の上にレジスト膜を積層すると,両者の膜の選択比が近似するため,レジスト膜の膜厚をフッ素添加カーボン膜以上の厚さにしなければならないなどの不都合が生じるし,また,レジスト膜を酸素プラズマでアッシングして除去するときに,フッ素添加カーボン膜までもアッシングされてしまう。」

(3)引用例6について
原査定の拒絶の理由で引用された引用例6には次の記載がある。
「【0031】
本実施形態におけるエッチング対象膜である有機膜202としては,通常この分野で用いられる有機膜であって,シリコンが含まれていないものであれば制限はなく,アモルファスカーボン(a-C)やSOC(スピンオンカーボン),SOH(スピンオンハードマスク)等を好適に用いることができる。有機膜202の厚さは100?1000nm程度で,例えば200nmである。」

(4)小括
上記(1)?(3)から,引用例4?6には,「フッ素添加カーボンが有機膜であること」が記載されていると理解できる。


第5 対比・判断
1.本願発明1について
1.1.本願発明1と引用発明1の対比
本願発明1と引用発明1を対比する。

ア 引用発明1の「処理方法」は,「H2プラズマ処理」や「プラズマエッチング」を含むから,本願発明1の「プラズマ処理方法」に相当する。

イ 引用発明1における「レジスト層2」及び「プラズマ反応炉」が,本願発明1の「レジスト膜」及び「チャンバ」に相当する。

ウ 引用発明1における「反射防止コーティング」は本願発明1における「シリコン含有反射防止膜」に対応し,両者はともに「反射防止膜」である点で共通する。

エ 引用発明1における「積層構造」は本願発明1における「被処理体」に対応する。ここで,引用発明1における「レジスト層2」は,「ハードマスクや反射防止コーティングなどが形成された基板1の上に」堆積された層であることから,本願発明1の「被処理体」と引用発明1の「積層構造」は,ともに「反射防止膜及びパターンが形成されたレジスト膜がこの順に積層された被処理体」である点で共通する。

オ 引用発明1の「H_(2)プラズマ処理」は,プラズマ反応炉内にH_(2)ガスを供給して行う処理であることは技術的に明らかである。また,引用発明1の「H_(2)プラズマ処理」は「レジストのライン幅粗さを改善する」ものであるから,本願発明1の「前記レジスト膜を改質する改質工程」であるといえる。さらに,上記プラズマ反応炉内に供給されるH_(2)ガスは,本願発明1における「改質ガス」に相当するものといえる。
そうすると,引用発明1の「前記構造体を,0℃から-110℃の温度でH_(2)プラズマ処理することにより,レジストのライン幅粗さを改善する工程」は,本願発明1の「前記チャンバ内にH2ガス,ハロゲン化水素ガス,または,希ガスとH2ガスまたはハロゲン化水素ガスとを含む混合ガスである改質ガスを供給する工程」及び「-20℃以下の処理温度で,前記改質ガスのプラズマにより前記被処理体の前記レジスト膜を改質する改質工程」に相当する。

カ 引用発明1における「プラズマエッチング行い,前記レジスト層2のパターンを前記基板1に転写する工程」においても,当然に「プラズマエッチング」用のガスを供給してからエッチングを行っていると理解できるから,引用発明1における「前記プラズマ処理の後,0℃から-110℃の温度でプラズマエッチングを行い,前記レジスト層2のパターンを前記基板1に転写する工程」は,本願発明1の「前記チャンバ内にエッチング用の第1の処理ガスを供給する工程」を含むものと理解できる。

キ 引用発明1の「基板1」は,「ハードマスクや反射防止コーティングなどが形成された」ものであるから,引用発明1において「プラズマエッチングを行い,前記レジスト層2のパターンを前記基板1に転写する」工程は,「レジスト層2」をマスクとして,当該「レジスト層2」の下層にある「反射防止コーティング」を「プラズマエッチング」することを含むものと理解できる。
そうすると,引用発明1における「プラズマエッチング行い,前記レジスト層2のパターンを前記基板1に転写する工程」は,本願発明1の「前記改質工程で改質された前記レジスト膜をマスクとして,前記レジスト膜の下層の前記シリコン含有反射防止膜をエッチングする第1のエッチング工程」に対応するものであるといえる。

ク 上記キから更に,引用発明1における「前記プラズマ処理の後,0℃から-110℃の温度でプラズマエッチングを行い,前記レジスト層2のパターンを前記基板1に転写する工程」と,本願発明1の「0℃以上40℃以下の範囲内の処理温度で,前記第1の処理ガスのプラズマにより,前記改質工程で改質された前記レジスト膜をマスクとして,前記レジスト膜の下層の前記シリコン含有反射防止膜をエッチングする第1のエッチング工程」は,「0℃以上40℃以下の範囲内の処理温度」及び「前記シリコン含有反射防止膜」以外の点,すなわち,「所定範囲内の処理温度で,前記第1の処理ガスのプラズマにより,前記改質工程で改質された前記レジスト膜をマスクとして,前記レジスト膜の下層の前記反射防止膜をエッチングする第1のエッチング工程」である点で共通する。

以上のア?クによれば,本願発明1と引用発明1の一致点及び相違点は次のとおりとなる。

<一致点>
「プラズマ処理方法であって,
反射防止膜,及びパターンが形成されたレジスト膜がこの順に積層された被処理体をチャンバ内に提供する工程と,
前記チャンバ内にH2ガス,ハロゲン化水素ガス,または,希ガスとH2ガスまたはハロゲン化水素ガスとを含む混合ガスである改質ガスを供給する工程と,
-20℃以下の処理温度で,前記改質ガスのプラズマにより前記被処理体の前記レジスト膜を改質する改質工程と,
前記チャンバ内にエッチング用の第1の処理ガスを供給する工程と,
所定範囲内の処理温度で,前記第1の処理ガスのプラズマにより,前記改質工程で改質された前記レジスト膜をマスクとして,前記レジスト膜の下層の前記反射防止膜をエッチングする第1のエッチング工程と,
を有することを特徴とするプラズマ処理方法。」

<相違点1>
本願発明1は,「被処理体」が「有機膜,シリコン含有反射防止膜,及びパターンが形成されたレジスト膜がこの順に積層され,前記有機膜の下に絶縁膜を含む」層構成であるのに対し,引用発明1は,「積層構造」が「反射防止コーティング」及び「レジスト層2」を含むことは特定されているものの,上記層構成は特定されていない点。

<相違点2>
本願発明1の「第1のエッチング工程」は,「0℃以上40℃以下の範囲内の処理温度」で「前記シリコン含有反射防止膜」に対し行われるのに対し,引用発明1の「プラズマエッチング」は,「0℃から-110℃の温度」で「反射防止コーティング」に対し行われる点。

<相違点3>
本願発明1は,「前記チャンバ内にエッチング用の第2の処理ガスを供給する工程」と,「-20℃以下の処理温度で,前記第2の処理ガスのプラズマにより,前記第1のエッチング工程でエッチングされた前記シリコン含有反射防止膜をマスクとして,前記シリコン含有反射防止膜の下層の前記有機膜をエッチングし,前記有機膜の下の前記絶縁膜をエッチングするためのマスクを形成する第2のエッチング工程」とを有しているのに対し,引用発明1は上記「第2の処理ガスを供給する工程」及び「第2のエッチング工程」を有さない点。

1.2.相違点についての判断
(1)相違点1について
上記第4の2.イ,から,引用例2には,シリコン基板300上にフッ素添加カーボン膜(CF_(x)膜)302を形成し,その上にハードマスク層303及びパターン形成したレジスト膜304をこの順に形成した層構成が記載されている。また,上記第4の3.イ,から,引用例3には,ArFレジスト1,有機系反射防止膜(BARC)2,シリコン酸化膜3,下地シリコン基板4からなる積層構造が記載されている。
しかしながら,本願発明1の「有機膜,シリコン含有反射防止膜,及びパターンが形成されたレジスト膜がこの順に積層され,前記有機膜の下に絶縁膜を含む」層構成は,上記引用例2?3には記載されていない。すなわち,引用例2には,フッ素添加カーボン膜(CFx膜)302(有機膜に相当)の上に「シリコン含有反射防止膜」を形成することが記載されておらず,引用例3には,「有機膜」及び「シリコン含有反射防止膜」が「この順に形成された」層構成が記載されていない。また,引用例1?3を組み合わせたとしても,上記相違点1に係る構成を想到することが当業者にとって容易とはいえない。また,引用例4?6にも,上記相違点1に係る構成は記載されていない。

(2)相違点2,3について
上記(1)のとおり,引用発明1及び引用例2?6から本願発明1の層構成を想到することは,当業者が容易になし得たことではないから,当該層構成を前提とする本願発明1の「第1のエッチング工程」及び「第2のエッチング工程」もまた,当業者が容易に想到し得たものとはいえない。

1.3.小括
以上のとおり,引用発明1及び引用例2?6に記載された事項に基づいて,上記相違点1?3に係る構成を想到することは,当業者が容易になし得たことではないから,本願発明1は,引用発明1及び引用例2?6から当業者が容易に発明をすることができたものではない。

2.本願発明2?4について
本願発明2?4は,本願発明1を減縮した発明であるから,本願発明1と同じ理由により,引用発明1及び引用例2?6から当業者が容易になし得たものではない。


第6 原査定について
審判請求時の補正により,本願発明1?4は「有機膜,シリコン含有反射防止膜,及びパターンが形成されたレジスト膜がこの順に積層され,前記有機膜の下に絶縁膜を含む被処理体」,「0℃以上40℃以下の範囲内の処理温度で,前記第1の処理ガスのプラズマにより,前記改質工程で改質された前記レジスト膜をマスクとして,前記レジスト膜の下層の前記シリコン含有反射防止膜をエッチングする第1のエッチング工程」,「前記チャンバ内にエッチング用の第2の処理ガスを供給する工程」,及び,「-20℃以下の処理温度で,前記第2の処理ガスのプラズマにより,前記第1のエッチング工程でエッチングされた前記シリコン含有反射防止膜をマスクとして,前記シリコン含有反射防止膜の下層の前記有機膜をエッチングし,前記有機膜の下の前記絶縁膜をエッチングするためのマスクを形成する第2のエッチング工程」という事項を有するものとなっており,当業者であっても,拒絶査定において引用された引用例1?6に基づいて,容易に発明できたものとはいえない。したがって,原査定の理由2を維持することはできない。

第7 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。


 
審決日 2020-11-10 
出願番号 特願2015-167416(P2015-167416)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 鈴木 聡一郎馬場 慎  
特許庁審判長 加藤 浩一
特許庁審判官 小川 将之
▲吉▼澤 雅博
発明の名称 プラズマ処理方法  
代理人 特許業務法人酒井国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ