• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て (特120条の4,3項)(平成8年1月1日以降)  H04N
審判 全部申し立て 判示事項別分類コード:857  H04N
審判 全部申し立て ただし書き1号特許請求の範囲の減縮  H04N
審判 全部申し立て 1項3号刊行物記載  H04N
審判 全部申し立て 2項進歩性  H04N
審判 全部申し立て 特許請求の範囲の実質的変更  H04N
審判 全部申し立て 3項(134条5項)特許請求の範囲の実質的拡張  H04N
管理番号 1368041
異議申立番号 異議2019-700050  
総通号数 252 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2020-12-25 
種別 異議の決定 
異議申立日 2019-01-25 
確定日 2020-09-02 
異議申立件数
訂正明細書 有 
事件の表示 特許第6362694号発明「半導体装置」の特許異議申立事件について、次のとおり決定する。 
結論 特許第6362694号の特許請求の範囲を訂正請求書に添付された訂正特許請求の範囲のとおり、訂正後の請求項〔1?8、10?13、15?18、20〕、9、14、19について訂正することを認める。 特許第6362694号の請求項〔1、3?5、11、12、16、17〕、9、14、19に係る特許を維持する。 特許第6362694号の請求項2、6?8、10、13、15、18、20に係る特許についての特許異議の申立てを却下する。 
理由 第1 手続の経緯
特許第6362694号(以下、「本件特許」という。)の請求項1?20に係る特許についての出願は、2014年7月9日を国際出願日とする出願であって、平成30年7月6日付けでその特許権の設定登録(特許公報発行日 平成30年7月25日)がされた。
これに対して、平成31年1月25日に特許異議申立人小林孝次より請求項1?20に対して特許異議の申立てがされたものであり、その後の手続の経緯は以下のとおりである。

令和 1年 5月30日 取消理由通知
令和 1年 8月 2日 意見書提出及び訂正請求(特許権者)
令和 1年 8月20日 訂正拒絶理由通知
令和 1年 9月25日 意見書提出及び(訂正請求書及び訂正特許請求の範囲の)手続補正(特許権者)
令和 1年11月 6日 意見書提出(特許異議申立人)
令和 2年 1月 6日 取消理由通知(決定の予告)
令和 2年 3月12日 意見書提出及び訂正請求(特許権者)
令和 2年 5月 1日 意見書提出(特許異議申立人)

第2 訂正の適否
1 訂正請求の趣旨
令和2年3月12日の訂正請求(以下、「本件訂正請求」という。)により、特許権者が請求する訂正の趣旨は、特許第6362694号の特許請求の範囲を、本訂正請求書に添付した訂正特許請求の範囲のとおり、訂正後の請求項1から20について訂正することを求めるものである。

2 訂正事項
本件訂正請求による訂正の内容は、以下のとおりである。
また、下線は訂正箇所である。

(1)訂正事項A
特許請求の範囲の請求項1に
「前記転送トランジスタから出力される電気信号を受ける第1のトランジスタとを備え、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、」
と記載されているのを、
「前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、」
に訂正する。

(2)訂正事項B
特許請求の範囲の請求項1に、
「前記2つの光電変換素子が単一の前記活性領域内に配置されている、半導体装置。」
と記載されているのを、
「前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在し、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記配線を介して接続される、半導体装置。」
に訂正する。

(3)訂正事項C
特許請求の範囲の請求項2を削除する。

(4)訂正事項D
特許請求の範囲の請求項6を削除する。

(5)訂正事項E
特許請求の範囲の請求項7を削除する。

(6)訂正事項F
特許請求の範囲の請求項8を削除する。

(7)訂正事項G
特許請求の範囲の請求項9に、
「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、請求項1に記載の半導体装置。」
と記載されているのを、独立形式にして、
「半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタはソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、半導体装置。」
に訂正する。

(8)訂正事項H
特許請求の範囲の請求項10を削除する。

(9)訂正事項I
特許請求の範囲の請求項13を削除する。

(10)訂正事項J
特許請求の範囲の請求項14に、
「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、請求項11に記載の半導体装置。」
と記載されているのを、独立形式にして、
「半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタはソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、半導体装置。」
に訂正する。

(11)訂正事項K
特許請求の範囲の請求項15を削除する。

(12)訂正事項L
特許請求の範囲の請求項18を削除する。

(13)訂正事項M
特許請求の範囲の請求項19に、
「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、請求項16に記載の半導体装置。」
と記載されているのを、独立形式にして、
「半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタはソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、半導体装置。」
に訂正する。

(14)訂正事項N
特許請求の範囲の請求項20を削除する。

3 訂正の適否の判断
(1)一群の請求項について
訂正事項A?Nに係る訂正前の請求項1?20について、請求項2?20は、請求項1を直接的又は間接的に引用しているものであって、訂正事項A及びBによって記載が訂正される請求項1に連動して訂正されるものである。
したがって、訂正前の請求項1?20に対応する訂正後の請求項1?20は、特許法第120条の5第4項に規定する一群の請求項である。

(2)訂正の目的
ア 訂正事項A
訂正事項Aは、訂正前の請求項1の半導体装置に、「前記第1のトランジスタと接続される第2のトランジスタ」と、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第1のトランジスタは第1のゲート電極」を含み、「前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域」を含む構成を追加するための訂正であるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

イ 訂正事項B
訂正事項Bは、訂正前の請求項1の半導体装置に、「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在し、前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記配線を介して接続される」構成を追加するための訂正であるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

ウ 訂正事項C
訂正事項Cは、請求項2を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

エ 訂正事項D
訂正事項Dは、請求項6を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

オ 訂正事項E
訂正事項Eは、請求項7を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

カ 訂正事項F
訂正事項Fは、請求項8を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

キ 訂正事項G
訂正事項Gは、訂正前の請求項9が請求項1を引用するものであったのを、請求項間の引用関係を解消し独立形式請求項へ改めるための訂正である。
更に、「前記第1のトランジスタと接続される第2のトランジスタ」と、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第1のトランジスタは第1のゲート電極」を含み、「前記第2のトランジスタはソース/ドレイン領域」を含み、「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され」る構成を追加するための訂正である。
したがって、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とし、特許法第120条の5第2項ただし書第4号に規定する請求項間の引用関係の解消を目的とするものである。

ク 訂正事項H
訂正事項Hは、請求項10を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

ケ 訂正事項I
訂正事項Iは、請求項13を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

コ 訂正事項J
訂正事項Jは、訂正前の請求項14が請求項11を引用するものであったのを、請求項間の引用関係を解消し独立形式請求項へ改めるための訂正である。
更に、「前記第1のトランジスタと接続される第2のトランジスタ」と、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第1のトランジスタは第1のゲート電極」を含み、「前記第2のトランジスタはソース/ドレイン領域」を含み、「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され」る構成を追加するための訂正である。
したがって、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とし、特許法第120条の5第2項ただし書第4号に規定する請求項間の引用関係の解消を目的とするものである。

サ 訂正事項K
訂正事項Kは、請求項15を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

シ 訂正事項L
訂正事項Lは、請求項18を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

ス 訂正事項M
訂正事項Mは、訂正前の請求項19が請求項16を引用するものであったのを、請求項間の引用関係を解消し独立形式請求項へ改めるための訂正である。
更に、「前記第1のトランジスタと接続される第2のトランジスタ」と、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」とを備え、「前記第1のトランジスタは第1のゲート電極」を含み、「前記第2のトランジスタはソース/ドレイン領域」を含み、「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され」る構成を追加するための訂正である。
したがって、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とし、特許法第120条の5第2項ただし書第4号に規定する請求項間の引用関係の解消を目的とするものである。

セ 訂正事項N
訂正事項Nは、請求項20を削除するものであるから、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

(3)願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であること
ア 訂正事項A
訂正事項Aは、明細書の段落0022、0028、0045、0046の
「【0022】
増幅トランジスタAMIは、ソース/ドレイン領域としての増幅活性領域Aaと、ゲート電極としての増幅ゲート電極Agとを有する電界効果トランジスタの一種である。同様に、リセットトランジスタRSTは、ソース/ドレイン領域としてのリセット活性領域Raと、ゲート電極としてのリセットゲート電極Rgとを有し、(後略)」
「【0028】
(前略)そして上記の2つのフローティング拡散領域FDのそれぞれと、これらの間の増幅トランジスタAMIのたとえば増幅ゲート電極Agと、リセットトランジスタRSTのリセット活性領域Raとが、たとえばコンタクトCTを介在して図の左右方向に一直線状に延びる配線M1に電気的に接続される。(後略)」
「【0045】
上記の各種トランジスタを覆うように層間絶縁膜II1が形成され、層間絶縁膜II1を覆うように層間絶縁膜II2が、層間絶縁膜II2を覆うように層間絶縁膜II3が、層間絶縁膜II3を覆うように層間絶縁膜II4が形成されている。(後略)」
「【0046】
層間絶縁膜II1の上面の一部に接するように配線M1が形成され、同様に層間絶縁膜II2の上面の一部に接するように配線M2が、層間絶縁膜II3の上面の一部に接するように配線M3が、それぞれ形成されている。(後略)」
の記載に基づくものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
よって、訂正事項Aは、特許法第120条の5第9項で準用する特許法第126条第5項の規定に適合するものである。

イ 訂正事項B
訂正事項Bは、明細書の段落0028、0079の
「【0028】
リセットトランジスタRSTは、平面視において2つのフローティング拡散領域FDとこれらの間の増幅トランジスタAMIとを結ぶ一直線の(図3および図4の右側の)延長線上に配置されている。言い換えればリセットトランジスタRSTは2つのフローティング拡散領域FDのそれぞれと、平面視において一直線上に並んでいる。そして上記の2つのフローティング拡散領域FDのそれぞれと、これらの間の増幅トランジスタAMIのたとえば増幅ゲート電極Agと、リセットトランジスタRSTのリセット活性領域Raとが、たとえばコンタクトCTを介在して図の左右方向に一直線状に延びる配線M1に電気的に接続される。(後略)」
「【0079】
なお本実施の形態においては、増幅トランジスタAMIの増幅ゲート電極Agはたとえば図16?図19における左右方向に延び、リセットトランジスタRSTのリセットゲート電極Rgはたとえば図16?図19における上下方向に延びている。すなわち本実施の形態においては、増幅トランジスタAMIの増幅ゲート電極Ag(第1のゲート電極)とリセットトランジスタRSTのリセットゲート電極Rg(第2のゲート電極)とは、平面視において互いに交差(たとえば直交)する方向に延びている。(後略)」
の記載に基づくものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
よって、訂正事項Bは、特許法第120条の5第9項で準用する特許法第126条第5項の規定に適合するものである。

ウ 訂正事項C?F、H、I、K、L、N
訂正事項C?F、H、I、K、L、Nは、請求項を削除するものであるから、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
よって、訂正事項C?F、H、I、K、L、Nは、特許法第120条の5第9項で準用する特許法第126条第5項の規定に適合するものである。

エ 訂正事項G、J、M
訂正事項G、J、Mは、明細書の段落0022、0028、0045、0046の記載に基づくものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。
よって、訂正事項G、J、Mは、特許法第120条の5第9項で準用する特許法第126条第5項の規定に適合するものである。

(4)実質上特許請求の範囲を拡張し、又は変更する訂正ではないこと
ア 訂正事項A
訂正事項Aは、上記(2)アに示したように、特許請求の範囲の減縮を目的とする訂正であり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第120条の5第9項で準用する特許法第126条第6項の規定に適合するものである。

イ 訂正事項B
訂正事項Bは、上記(2)イに示したように、特許請求の範囲の減縮を目的とする訂正であり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第120条の5第9項で準用する特許法第126条第6項の規定に適合するものである。

ウ 訂正事項C?F、H、I、K、L、N
訂正事項C?F、H、I、K、L、Nは、請求項を削除するものであり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第120条の5第9項で準用する特許法第126条第6項の規定に適合するものである。

エ 訂正事項G、J、M
訂正事項G、J、Mは、上記(2)キ、コ、スに示したように、独立形式請求項へ改めるための訂正を行い、特許請求の範囲の減縮を目的とする訂正であり、発明のカテゴリーや発明の対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更する訂正でなく、特許法第120条の5第9項で準用する特許法第126条第6項の規定に適合するものである。

(5)独立特許要件について
訂正前の請求項1?20は、本件特許異議申立事件において特許異議の申立てがされている請求項であるから、訂正事項A?Nについては、特許法第120条の5第9項で準用する特許法第126条第7項に基づき、独立特許要件は課されない。

4 むすび
以上のとおり、本件訂正請求は、特許法第120条の5第2項ただし書第1号及び第4号に掲げる事項を目的としており、かつ、同条第4項、及び第9項で準用する同法第126条第5項及び第6項の規定に適合している。

したがって、訂正後の請求項〔1?8、10?13、15?18、20〕、9、14、19についての訂正を認める。

第3 本件訂正発明
令和2年3月12日の本件訂正請求により訂正された本件特許請求の範囲の請求項1?20に係る発明(以下、項番にしたがい「本件訂正発明1」?「本件訂正発明20」といい、これらを総称して「本件訂正発明」という。)は、訂正請求書に添付された訂正特許請求の範囲に記載された以下のとおりのものである。
なお、説明のために、本件訂正発明1、9、14、19については、(A)?(V)の記号を当審において付与した。以下、「構成A」?「構成V」と称する。

(本件訂正発明)
【請求項1】(本件訂正発明1)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
(I)前記層間絶縁膜の上面に接する配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(N)前記2つの光電変換素子が単一の前記活性領域内に配置されており、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在し、
(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記配線を介して接続される、
(A)半導体装置。

【請求項2】(本件訂正発明2)
(削除)

【請求項3】(本件訂正発明3)
前記第1のトランジスタは、前記複数の画素領域のうち前記第1のトランジスタが配置される第1の画素領域の前記活性領域と、前記第1の画素領域の前記活性領域から見て前記第1の画素領域の前記一方および他方の浮遊容量領域側に隣り合う第2の画素領域の前記活性領域との間に配置される、請求項1に記載の半導体装置。

【請求項4】(本件訂正発明4)
前記一方および他方の浮遊容量領域は、前記第1の画素領域と前記第2の画素領域とにより共用される、請求項3に記載の半導体装置。

【請求項5】(本件訂正発明5)
前記第1のトランジスタは、前記2つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
単一の前記増幅トランジスタが、前記2つの転送トランジスタにより共用される、請求項1に記載の半導体装置。

【請求項6】(本件訂正発明6)
(削除)

【請求項7】(本件訂正発明7)
(削除)

【請求項8】(本件訂正発明8)
(削除)

【請求項9】(本件訂正発明9)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
(I)前記層間絶縁膜の上面に接する配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(N)前記2つの光電変換素子が単一の前記活性領域内に配置されており、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
(R)前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

【請求項10】(本件訂正発明10)
(削除)

【請求項11】(本件訂正発明11)
前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置される、請求項1に記載の半導体装置。

【請求項12】(本件訂正発明12)
前記第1のトランジスタは、前記2つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
単一の前記増幅トランジスタが、前記2つの転送トランジスタにより共用される、請求項11に記載の半導体装置。

【請求項13】(本件訂正発明13)
(削除)

【請求項14】(本件訂正発明14)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
(I)前記層間絶縁膜の上面に接する配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(N)前記2つの光電変換素子が単一の前記活性領域内に配置されており、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
(T)前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
(U)前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
(R)前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

【請求項15】(本件訂正発明15)
(削除)

【請求項16】(本件訂正発明16)
前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置される、請求項1に記載の半導体装置。

【請求項17】(本件訂正発明17)
前記第1のトランジスタは、前記2つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
単一の前記増幅トランジスタが、前記2つの転送トランジスタにより共用される、請求項16に記載の半導体装置。

【請求項18】(本件訂正発明18)
(削除)

【請求項19】(本件訂正発明19)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
(I)前記層間絶縁膜の上面に接する配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(N)前記2つの光電変換素子が単一の前記活性領域内に配置されており、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
(V)前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され
(R)前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

【請求項20】(本件訂正発明20)
(削除)

第4 取消理由通知(決定の予告)に記載した取消理由について
1 取消理由の要旨
令和1年9月25日の手続補正により補正された令和1年8月2日の訂正請求(以下、「第1訂正」という。)により訂正された特許請求の範囲の請求項1?20に係る発明(以下、それぞれの発明を「本件第1訂正発明1」、「本件第1訂正発明2」などという。)に対して、当審が令和2年1月6日付けで特許権者に通知した取消理由の要旨は、次のとおりである。

(1)本件第1訂正発明1、3、5、11、12、16、17は、甲第1号証に記載された発明、甲第15号証に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
(2)本件第1訂正発明4は、甲第1号証に記載された発明、甲第15号証に記載された技術、甲第6号証に記載された技術、甲第8号証に記載された技術、甲第12号証に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
(3)本件第1訂正発明1、3、5、11、12、16、17は、甲第2号証に記載された発明、甲第1号証に記載された発明、甲第15号証に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
(4)本件第1訂正発明4は、甲第2号証に記載された発明、甲第1号証に記載された発明、甲第15号証に記載された技術、甲第6号証に記載された技術、甲第8号証に記載された技術、甲第12号証に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
(5)本件第1訂正発明1、3、4、5、10、11、12、15、16、17、20は、甲第12号証に記載された発明、甲第1号証に記載された発明、甲第15号証に記載された技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

甲第1号証:特開2012-182426号公報
甲第2号証:特開2008-270299号公報
甲第6号証:特開平11-126895号公報
甲第8号証:特開2000-232216号公報
甲第12号証:特表2009-506548号公報
甲第15号証:特開2012-191116号公報

2 当審の判断
(1)各甲号証について
ア 甲第1号証(特開2012-182426号公報)
(ア)甲第1号証に記載された事項
甲第1号証には、「固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0012】
また、固体撮像装置は、半導体基板に配された複数の光電変換部と、複数の光電変換部の上に配置された反射防止膜として機能する第1の絶縁膜と、第1の絶縁膜の上に、複数の光電変換部に対応して設けられた複数の第2の絶縁膜と、を有する。そして、更に、固体撮像装置は、底面が前記第2の絶縁膜と接し、前記第2の絶縁膜と同じ材料からなるコアと、クラッドとを有する複数の導波路を有する。このような構成によって、固体撮像装置の感度を向上することが可能となる。」

「【0014】
また、開口とは、複数の層間絶縁膜を貫通する場合あるいは貫通しない場合(凹部)のいずれの場合も含み、孔とも言える。開口を用いる構成として、実施例では導波路の構成を説明するが、限定されない。また、本発明は半導体装置一般に適用可能である。また、エッチング選択比とは、ある部材のエッチングされる速度に対する別の部材のエッチングされる速度の比であり、大きいほど別の部材のみがエッチングされる。エッチング選択比が小さいほど、ある部材もエッチングされることを示す。同じ材料とは、主成分が同一材料からなるものであり、例えば、窒化シリコンという材料においては、窒素の含有量が異なる場合も同じ材料とみなす。」

「【0016】
図1は、本実施例の固体撮像装置の画素セルの回路図である。画素セル100は、4つのフォトダイオード(以下PDとする)101?104と、4つの転送トランジスタ105?108と、1つのリセットトランジスタ110と、1つの増幅トランジスタ112とを有する。そして、フローティングディフュージョンノード(以下FDノードとする)109を有する。ここで、信号電荷は電子であり、トランジスタがN型である場合について説明する。」

「【0019】
図10は、固体撮像装置及び撮像システムの概略構成を示す図である。図10において、固体撮像装置1001は、画素部1011と、垂直走査回路1012と、2つの読み出し回路1013と、2つの水平走査回路1014と、2つの出力アンプ1015を備えている。画素部1011以外の領域を周辺回路部1016と称する。
【0020】
図10において、画素部1011には、図1に示した複数の画素セルが2次元状に配列されて構成される。つまり、画素部1011には複数の画素が配列されている。各画素セルは、複数の画素を含んで構成される。読み出し回路1013は、例えば、列アンプ、CDS回路、加算回路等を含み、垂直走査回路1012によって選択された行の画素から垂直信号線を介して読み出された信号に対して増幅、加算等を行う。列アンプ、CDS回路、加算回路等は、例えば、画素列又は複数の画素列毎に配置される。水平走査回路1014は、読み出し回路1013の信号を順番に読み出すための信号を生成する。出力アンプ1015は、水平走査回路1014によって選択された列の信号を増幅して出力する。以上の構成は、固体撮像装置の一つの構成例に過ぎず、本実施形態は、これに限定されるものではない。例えば、読み出し回路1013と水平走査回路1014と出力アンプ1015とは、2系統の出力経路を構成するため、画素部1011を挟んで上下に1つずつ配置されている。しかし、出力経路は3つ以上設けられていてもよい。
【0021】
次に、図2を用いて、図1に対応した平面レイアウトを説明する。図2は、平面レイアウトを説明する模式図であり、半導体基板の主面に任意の構成の外縁を投影した図である。図2において、第1?第4のPD201?204が配置されている。ここでは、簡単のためにPDの一部である電荷蓄積領域(N型半導体領域)の部分を示している。第1?第4のPD201?204に対応して第1?第4の転送トランジスタのゲート電極205?208が配置されている。そして、第1の転送トランジスタのドレインと第2の転送トランジスタのドレインは共通の領域からなり、第1のフローティングディフュージョン領域209(以下、第1のFD領域)である。第3の転送トランジスタのドレインと第4の転送トランジスタのドレインは共通の領域からなり、第2のフローティングディフュージョン領域210(以下、第2のFD領域)である。この第1のFD領域209と第2のFD領域210と増幅トランジスタのゲート電極212とを接続配線213が接続している。増幅トランジスタのゲート電極212と接続配線213とは一体となっている。第1のFD領域209と接続配線213とをシェアードコンタクト214が接続し、第2のFD領域210と接続配線213とはシェアードコンタクト215とで接続されている。シェアードコンタクトとは、半導体領域同士、半導体領域とゲート電極との間、あるいはゲート電極同士を、配線層を介することなく接続するコンタクトのことである。また、図2においては、第2のFD領域210がリセットトランジスタのソースあるいはドレインと共通の領域となっている。211はリセットトランジスタのゲート電極である。
【0022】
ここで、図2において、PDとトランジスタのソース・ドレイン及びチャネルとなる領域とが形成された領域は活性領域であり、その他の領域は素子分離領域217となっている。また、活性領域のPDとPDの間や転送トランジスタのゲート電極とゲート電極との間には、半導体領域である信号電荷に対するポテンシャルバリア216が配置されている。ポテンシャルバリア216はPDとPDとの間の信号電荷の行き来を抑制する、素子分離領域としての機能を有する。」

「【0029】
そして、図3(a)において、画素部1011と周辺回路部1016に渡って窒化シリコンからなる絶縁膜307を、例えば低圧プラズマCVD法(LP-CVD法)によって堆積する。ここで、絶縁膜307を形成する前に、画素部1011と周辺回路部1016に渡って酸化シリコンからなる膜(不図示)をプラズマCVD法によって堆積しておいてもよい。これは、周辺回路部のトランジスタ304のソース・ドレイン領域311において半導体基板の主面302が露出しないようにするためである。
【0030】
図3(b)において、画素部1011と周辺回路部1016に形成されている絶縁膜307を、公知のリソグラフィ技術及びエッチング技術によって、所望の形状にパターニングし、絶縁膜317と絶縁膜318とを形成する。ここで、絶縁膜317は、電荷蓄積領域202、203の上、すなわち光電変換部の上から転送トランジスタのゲート電極の一部上に延在して設けられる。絶縁膜317及び絶縁膜318の上面はゲート電極の形状を踏襲した形状を有する。この図3(a)及び図3(b)の工程は、図7に示した絶縁膜701?704が形成される工程であり、図3(b)の絶縁膜317aは図7の絶縁膜702に対応し、図3(b)の絶縁膜317bは図7の絶縁膜703に対応する。画素部1011の他の領域においては、図3(a)の絶縁膜307はエッチングによって除去されている。周辺回路部1016において図3(a)の絶縁膜307はエッチングされることなく、絶縁膜318となる。
【0031】
次に、図3(c)において、図3(b)の構成上に、複数の層間絶縁膜319と、コンタクト320と、第1の配線層321と、ビアを含む第2の配線層322とを形成する。コンタクトや配線層の配線は複数配置されている。複数の層間絶縁膜319は、酸化シリコンからなる絶縁膜と窒化シリコンからなる絶縁膜とが交互に積層されている。酸化シリコンからなる複数の絶縁膜は、プラズマCVD法によって、約120nm?1000nmの膜厚にそれぞれが形成される。窒化シリコンからなる複数の絶縁膜は、プラズマCVD法によって、約10nm?200nmの膜厚にそれぞれが形成される。よって、複数の層間絶縁膜319の大部分は酸化シリコンである。窒化シリコンからなる複数の絶縁膜は、配線層やビアを形成する際のエッチングストップ膜や配線層を構成する金属の拡散防止膜として機能する。複数の層間絶縁膜319は後に導波路のクラッドとなる部材である。」



(イ)甲第1号証に記載された発明
上記甲第1号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第1号証に記載された発明を認定する。

a 段落0014の記載から、甲第1号証には、半導体装置が記載され、段落0012の記載から、甲第1号証の半導体装置は、半導体基板に複数の光電変換部が配され、段落0020の記載から、複数の画素を含んで構成される複数の画素セル100が2次元状に配列されて構成されていることから、甲第1号証には、半導体基板に複数の画素セル100が2次元状に配されている半導体装置が記載されている。

b 段落0016、0022の記載から、甲第1号証には、複数の画素セル100のそれぞれは、4つのフォトダイオード(PD)と、4つの転送トランジスタと、1つのリセットトランジスタと、1つの増幅トランジスタと、フローティングディフュージョンノード(FDノード)とを有し、PDとトランジスタのソース・ドレイン及びチャネルとなる領域が形成された活性領域を含むことが記載されている。
また、段落0021の記載から、甲第1号証のリセットトランジスタは、ゲート電極を有している。

c 段落0022の記載、図2の記載から、甲第1号証には、第2のPD202と第3のPD203の間は、ポテンシャルバリア216が配置されていることが記載されている。
ここで、図3の記載から、ポテンシャルバリア216は、シリコンからなる半導体基板とその上の層であるP型半導体領域315までは達していない構成であることが見て取れる。

d 段落0021の記載、図2の記載から、甲第1号証には、第2のPD202と第3のPD203とに対応して、第2の転送トランジスタのゲート電極206と第3の転送トランジスタのゲート電極207とが配置され、第2の転送トランジスタのドレインは第1のフローティングディフュージョン領域209(第1のFD領域)、第3の転送トランジスタのドレインは第2のフローティングディフュージョン領域210(第2のFD領域)からなり、第1のFD領域209と第2のFD領域210と増幅トランジスタのゲート電極212とを接続配線213が接続し、ここで、増幅トランジスタのゲート電極212と接続配線213とは一体となっており、第1のFD領域209と接続配線213とは配線層を介することなく接続するシェアードコンタクト214が接続し、第2のFD領域210と接続配線213とは配線層を介することなく接続するシェアードコンタクト215が接続しており、第2のFD領域210がリセットトランジスタのソースあるいはドレインと共通の領域になっていることが記載されている。

e 段落0029?0031の記載から、甲第1号証には、画素部1011と周辺回路部1016の上に、複数の層間絶縁膜と配線層が形成されることが記載され、図3より、層間絶縁膜と配線が交互に形成されているといえる。
また、段落0019より、画素部1011以外の領域を周辺回路部1016と称していることから、増幅トランジスタ及びリセットトランジスタは、周辺回路部1016に含まれるものといえ、周辺回路部1016の上、すなわち、増幅トランジスタ及びリセットトランジスタの上に複数の層間絶縁膜と配線層が形成されることといえる。

f 図2の記載から、増幅トランジスタのゲート電極212は、第1のFD領域209と第2のFD領域210との並ぶ方向に関して第1のFD領域209と第2のFD領域210との間に配置され、第1のFD領域209及び第2のFD領域210のそれぞれと、増幅トランジスタのゲート電極212とリセットトランジスタは平面視において第1のFD領域209及び第2のFD領域210との並ぶ方向に関して一直線上に並ぶこと、増幅トランジスタのゲート電極212の延在する方向とリセットトランジスタのゲート電極211の延在する方向が平行であることが見て取れる。

g 上記a?fより、甲第1号証には、次の発明(以下、「甲1発明」という。)が記載されていると認められる。なお、説明のために(1a)?(1i)の記号を当審において付与した。以下、構成1a?構成1iと称する。

(甲1発明)
(1a)半導体基板に複数の画素セル100が2次元状に配されている半導体装置であり、
(1b)複数の画素セル100のそれぞれは、
(1c)4つのフォトダイオード(PD)と、4つの転送トランジスタと、ゲート電極を有している1つのリセットトランジスタと、1つの増幅トランジスタと、フローティングディフュージョンノード(FDノード)とを有し、PDとトランジスタのソース・ドレイン及びチャネルとなる領域が形成された活性領域を含み、
(1d)第2のPD202と第3のPD203の間は、ポテンシャルバリア216が配置され、ポテンシャルバリア216は、シリコンからなる半導体基板とその上の層であるP型半導体領域315までは達していないものであり、
(1e)第2のPD202と第3のPD203とに対応して、第2の転送トランジスタのゲート電極206と第3の転送トランジスタのゲート電極207とが配置され、第2の転送トランジスタのドレインは第1のフローティングディフュージョン領域209(第1のFD領域)、第3の転送トランジスタのドレインは第2のフローティングディフュージョン領域210(第2のFD領域)からなり、第1のFD領域209と第2のFD領域210と増幅トランジスタのゲート電極212とを接続配線213が接続し、ここで、増幅トランジスタのゲート電極212と接続配線213とは一体となっており、第1のFD領域209と接続配線213とは配線層を介することなく接続するシェアードコンタクト214が接続し、第2のFD領域210と接続配線213とは配線層を介することなく接続するシェアードコンタクト215が接続しており、第2のFD領域210がリセットトランジスタのソースあるいはドレインと共通の領域になっており、
(1f)増幅トランジスタ及びリセットトランジスタの上に複数の層間絶縁膜と配線層が形成され、層間絶縁膜と配線が交互に形成されており、
(1g)増幅トランジスタのゲート電極212は、第1のFD領域209と第2のFD領域210との並ぶ方向に関して第1のFD領域209と第2のFD領域210との間に配置され、
(1h)第1のFD領域209及び第2のFD領域210のそれぞれと、増幅トランジスタのゲート電極212とリセットトランジスタは平面視において第1のFD領域209及び第2のFD領域210との並ぶ方向に関して一直線上に並び、
(1i)増幅トランジスタのゲート電極212の延在する方向とリセットトランジスタのゲート電極211の延在する方向が平行である
(1a)半導体装置。

イ 甲第2号証(特開2008-270299号公報)
(ア)甲第2号証に記載された事項
甲第2号証には、「光電変換装置及び撮像装置」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0001】
本発明は、複数の光電変換素子を含む単位セルがウェルに配列された光電変換装置及びそれを含む撮像装置に関する。」

「【0009】
画素アレイ部11は、複数の単位セルが半導体基板18のウェル(後述のPウェル62に相当)に2次元状に配列されて構成されうる。各単位セルは、複数の画素(光電変換素子)を含んで構成され、典型的には、1つの画素が1つの行に対応する。」

「【0013】
図2は、1つの単位セルの構成例を示す回路図である。各単位セル20は、回路要素として、例えば、複数の光電変換素子21a?21d、複数の転送トランジスタ22a?22d、1つのフローティングディフュージョン(以下、FD)25、1つの増幅トランジスタ23及び1つのリセットトランジスタ24を含む。ここでは、各単位セル20が4個の光電変換素子21a?21d、即ち、4画素を含む構成を例示する。」

「【0016】
転送トランジスタ22a?22dは、複数の光電変換素子21a?21dと1つの増幅トランジスタ23のゲート電極との間に配置されている。転送制御信号線30a?30dの電位がハイレベルになると、光電変換素子21a?21d内に蓄積された電荷をFD25に転送する。FD25は、複数の光電変換素子21a?21bから選択される1つの光電変換素子からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積する。FD25の電位は、転送された信号電荷の量によって定まる。
【0017】
増幅トランジスタ23は、ゲートがFD25に接続され、ドレインが電源線32に接続され、ソースが信号出力線33に接続されていて、FD25に蓄積された信号電荷に基づいて信号出力線33に信号を出力する。
【0018】
リセットトランジスタ24は、ソースがFD25及び増幅トランジスタ23のゲートに接続され、ドレインが電源線32に接続され、ゲートがリセット信号線31に接続されている。リセットトランジスタ24は、リセット信号線31がハイレベルになると、FD25の電位、つまり、増幅トランジスタ23のゲートの電位を電源線32の電位にリセットする。
【0019】
この実施形態では、複数の転送トランジスタ22a?22dのそれぞれのドレインが相互に接続されて1つのFD25が形成されている。すなわち、複数の光電変換素子21によって増幅トランジスタ23が共有化されている。これにより、1つの画素あたりのトランジスタが占める面積を小さくし、開口率(1つの画素の面積に対する光電変換素子の開口面積の比率)を高くすることができる。転送トランジスタ22a?22d、増幅トランジスタ23及びリセットトランジスタ24は、N型MOSトランジスタで構成されることが好ましいが、P型MOSトランジスタで構成されてもよい。」

「【0024】
図3は、図2に示す単位セルの構造の一例を示す平面パターン図(レイアウト図)である。図3において、ゲート電極41a?41dは、それぞれ、光電変換素子21a?21dの光電変換領域(活性領域)42a?42dとFD43a?43dとの間に配置されて、転送トランジスタ22a?22dのゲート電極を形成している。FD43a?43dは、それぞれ、転送トランジスタ22a?22dのドレイン領域である。ゲート電極46、ソース領域47及びドレイン領域45bは、増幅トランジスタ23を構成している。ゲート電極44、ソース領域43e及びドレイン領域45aは、リセットトランジスタ24を構成している。」

「【0026】
FD43a?43d、増幅トランジスタ23のゲート電極46及びリセットトランジスタ24のソース領域43eは、コンタクト部50a?50d、51a、51b及び50e及び導電線(不図示)を介して電気的に接続され、FD25として利用される。リセットトランジスタ24のドレイン領域45aと増幅トランジスタ23のドレイン領域45bは、コンタクト部54a、54bを介して導電線(不図示)である電源線32に接続されている。増幅トランジスタ23のソース領域47は、コンタクト部55を介して導電線(不図示)である信号出力線33に接続されている。」

「【0043】
この実施形態では、複数の光電変換素子は、少なくとも第1光電変換領域42b(第1光電変換素子21b)及び第2光電変換領域42c(第2光電変換素子21c)を含む。そして、各単位セル20の領域内において、第1光電変換領域42b及び第2光電変換領域42cが同一の活性領域(図5のおいて、2つの素子分離領域66の間の領域)に配置されている。更に、ウェルコンタクト領域67(ウェルコンタクト部56)も、第1光電変換素子42b及び第2光電変換素子42cと同一の活性領域に配置されている。このような構成により、ウェルコンタクト領域67(ウェルコンタクト部56)を配置することによる開口率の低下を抑えることができる。」



(イ)甲第2号証に記載された発明
上記甲第2号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第2号証に記載された発明を認定する。

a 段落0001の記載から、甲第2号証には、撮像装置が記載され、段落0009の記載から、甲第2号証の撮像装置は、半導体基板18のウエルに複数の単位セル20が2次元状に配列されていることから、甲第2号証には、半導体基板18のウエルに複数の単位セル20が2次元状に配列されている撮像装置が記載されている。

b 段落0013の記載から、甲第2号証の各単位セル20は、回路要素として、複数の光電変換素子21a?21d、複数の転送トランジスタ22a?22d、1つのフローティングディフュージョン(以下、FD)25、1つの増幅トランジスタ23及び1つのリセットトランジスタ24を含み、段落0024の記載から、光電変換素子の光電変換領域は活性領域であることが記載されている。

c 図5、図6の記載から、第1光電変換領域42b及び第2光電変換領域42cは、互いに間隔をあけて配置されていることが見て取れる。

d 段落0016、0024の記載から、甲第2号証には、光電変換素子21a?21dの光電変換領域(活性領域)42a?42dとFD43a?43dとの間に転送トランジスタ22a?22dのゲート電極を形成し、FD43a?43dは、それぞれ、転送トランジスタ22a?22dのドレイン領域であり、複数の光電変換素子21a?21bから選択される1つの光電変換素子からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積するものであることが記載されている。

e 段落0017、0024の記載から、甲第2号証には、ゲート電極46、ソース領域47及びドレイン領域45bを構成し、ゲートがFD25に接続され、ドレインが電源線32に接続され、ソースが信号出力線33に接続されていて、FD25に蓄積された信号電荷に基づいて信号出力線33に信号を出力する増幅トランジスタが記載されている。

f 段落0018、0024の記載から、甲第2号証のゲート電極44、ソース領域43e及びドレイン領域45aを構成するリセットトランジスタ24は、ソースがFD25及び増幅トランジスタ23のゲートに接続されていることが記載されている。

g 図5、図6の記載から、増幅トランジスタは、単位セル20内において、FD43b及びFD43cの並ぶ方向に関して、FD43bとFD43cとの間に配置されていることが見て取れる。

h 段落0043の記載から、甲第2号証の第1光電変換領域42b及び第2光電変換領域42cは、同一の活性領域に配置されている。

i 図5、図6の記載から、FD43b及びFD43cのそれぞれと、増幅トランジスタのゲート電極46とリセットトランジスタのソース領域43e及びドレイン領域45aは平面視においてFD43b及びFD43cとの並ぶ方向に関して一直線上に並ぶことが見て取れる。

j 図5の記載から、増幅トランジスタのゲート電極46は、凸を左に90度回転した形状であり、リセットトランジスタのゲート電極44は横長の長方形状であることが見て取れる。

k 段落0026の記載から、甲第2号証には、FD43a?43d、増幅トランジスタ23のゲート電極46及びリセットトランジスタ24のソース領域43eは、コンタクト部50a?50d、51a、51b及び50e及び導電線を介して電気的に接続されていることが記載されている。

l 上記a?kより、甲第2号証には、次の発明(以下、「甲2発明」という。)が記載されていると認められる。
なお、説明のために(2a)?(2l)の記号を当審において付与した。以下、構成2a?構成2lと称する。

(甲2発明)
(2a)半導体基板18のウエルに複数の単位セル20が2次元状に配列されている撮像装置であり、
(2b)各単位セル20は、
(2c)回路要素として、複数の光電変換素子21a?21d、複数の転送トランジスタ22a?22d、1つのフローティングディフュージョン(以下、FD)25、1つの増幅トランジスタ23及び1つのリセットトランジスタ24を含み、光電変換素子の光電変換領域は活性領域であり、
(2d)第1光電変換領域42b及び第2光電変換領域42cは、互いに間隔をあけて配置され、
(2e)光電変換素子21a?21dの光電変換領域(活性領域)42a?42dとFD43a?43dとの間に転送トランジスタ22a?22dのゲート電極を形成し、FD43a?43dは、それぞれ、転送トランジスタ22a?22dのドレイン領域であり、複数の光電変換素子21a?21bから選択される1つの光電変換素子からそれに対応する転送トランジスタを介して転送される信号電荷を蓄積するものであり、
(2f)ゲート電極46、ソース領域47及びドレイン領域45bを構成し、ゲートがFD25に接続され、ドレインが電源線32に接続され、ソースが信号出力線33に接続されていて、FD25に蓄積された信号電荷に基づいて信号出力線33に信号を出力する増幅トランジスタを有し、
(2g)ゲート電極44、ソース領域43e及びドレイン領域45aを構成するリセットトランジスタ24は、ソースがFD25及び増幅トランジスタ23のゲートに接続され、
(2h)増幅トランジスタは、単位セル20内において、FD43b及びFD43cの並ぶ方向に関して、FD43bとFD43cとの間に配置され、
(2i)第1光電変換領域42b及び第2光電変換領域42cは、同一の活性領域に配置され、
(2j)FD43b及びFD43cのそれぞれと、増幅トランジスタのゲート電極46とリセットトランジスタのソース領域43e及びドレイン領域45aは平面視においてFD43b及びFD43cとの並ぶ方向に関して一直線上に並び、
(2k)増幅トランジスタのゲート電極46は、凸を左に90度回転した形状であり、リセットトランジスタのゲート電極44は紙面における横長の長方形状であり、
(2l)FD43a?43d、増幅トランジスタ23のゲート電極46及びリセットトランジスタ24のソース領域43eは、コンタクト部50a?50d、51a、51b及び50e及び導電線を介して電気的に接続される
(2a)撮像装置。

ウ 甲第12号証(特表2009-506548号公報)
(ア)甲第12号証に記載された事項
甲第12号証には、「撮像素子画素用のイオン注入された分離領域」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0005】
図1で示されているような従来のCMOSイメージでは、画素100の半分以下が光を電荷担体に変換するための光センサーとして使用されることを意味する、約50%もしくはそれ以下のフィルファクターを一般的に得る。図1で示されているように、セル100のほんの小さな部分が感光素子(すなわち、光センサー120)を含んでいる。残りの画素セル100は、基板101内のシャロートレンチ分離(STI)領域もしくはシリコン上の局所的酸化(LOCOS)領域として示されている分離領域102(図2)と、転送トランジスタ106のトランジスタゲート106’に接続された浮遊拡散領域110と、それぞれゲート107’、108’、および109’を有するリセットトランジスタ107、ソースフォロワトランジスタ108、および行選択トランジスタ109用のソース/ドレイン領域115とを含んでいる。更に、(所望のスケーリングのために)全体の画素領域が縮小し続けるにつれ、表層域を最小限に使用している高感度の光センサーを作成すること、および/もしくは、感光領域のサイズをより大きくするようにセルの非感光要素に対してより効率的な画素アレイのレイアウトを開発すること、が益々重要になる。

「【0009】
本発明は、様々な例示的実施形態として、画素セルアレイ内における画素の隣接するアクティブ領域間の分離領域としてイオン注入領域を有する画素セルアレイ構造を提供する。例えば、一つの例示的実施形態として、本発明では、隣り合った画素の光センサーを分離しているイオン注入ウェル領域を設けている。注入分離領域の使用により、光センサー間に必要な間隙が減少し、従来のシャロートレンチ分離領域に関連する不利益を被ることなく画素のフィルファクターが増加する。」

「【0013】
本明細書で用いられている用語「ウェハ」および「基板」は、シリコン、エピタキシャルシリコン、シリコン・オン・インシュレータ(SOI)技術またはシリコン・オン・サファイア(SOS)技術、ドープされた半導体およびドープされない半導体、および他の半導体構造を含むものとして理解されたい。さらに、以下の記載において「ウェハ」または「基板」を参照するときには、ベースとなる半導体構造あるいは基礎の中もしくは上に領域、接合、または材料層を形成するために、先行する処理工程が利用されていてもよい。更に、半導体は、シリコンベースである必要はなく、シリコンゲルマニウム、ゲルマニウム、ヒ化ガリウム、あるいはその他の半導体をベースにすることもできる。」

「【0016】
ここで図面に立ち返ると、ここでは同様な番号は同様な構成要素を示しており、図3は、本発明に従って構成された、分離領域222によって分離されている光センサー303、304を有する2つの隣接している画素セル301、302の断面図を描いている。特に、分離領域222は、p+基板上におけるp型エピタキシャル層300内の2つのn型電荷蓄積領域313、314の間に形成されている少なくとも一つのpウェルイオン注入250からなっている。描かれている分離領域222は、エピタキシャル層300の最上面から始まり、隣接している電荷蓄積領域313、314よりもより深いエピタキシャル層300中の深さで終わっている。」

「【0018】
各画素セル301、302は、入射光に応じて光電荷を生成する光センサー303、304を有している。光センサー303、304は、p-/n-/p+フォトダイオードの実例であるが、本発明がフォトダイオード光センサーや特定のn型濃度やp型濃度を有するフォトダイオードに限定されないことを理解されたい。光電荷は、n型蓄積領域313、314内に蓄積され、転送トランジスタ315、316によってそれぞれ関連づけられている浮遊拡散領域309、310へ転送される。他の画素回路(不図示)がそれぞれ浮遊拡散領域309、310に接続され、浮遊拡散領域309、310に転送された電荷量を示す信号を生成して読み出す。この読み出し回路は、図1を参照して上述したようなソースフォロワトランジスタおよび行選択トランジスタ、ならびに、例えば、先に参照した特許で述べられている他の公知の4トランジスタ(4T)画素セル回路を含んでいてもよい。」

「【0022】
図4は、本発明の第二の例示的実施形態に従って構成された画素アレイ198の一部分の平面図を示している。図4で示されているように、各2つの隣接している画素セル201、202は、それぞれ、それに関係づけられた光センサー203、204を有している。光センサー203、204のアクティブ領域は、セルの平面透視図でそれらをみることができないために破線で描かれており、例えば、フォトダイオードの蓄積領域を含んでいてもよい。光センサー203、204を、好ましくはSTI分離領域である分離領域320で分離している。」

「【0025】
図4の実施形態において、各画素セル201、202は、各対となっている転送トランジスタのトランジスタゲート215、216を有しており、好ましくは、画素セル211、212のフィルファクターを向上させるために、トランジスタゲートの少なくとも一つの縁部(エッジ)229を光センサー203、204に対して傾けて(角度を付けて)いる。光センサー203、204の角に位置している転送トランジスタは、光センサー203、204によって生成された光電荷を、トランジスタゲート215、216を介して、画素201、202に対して共通の蓄積ノードとして作用する共有の浮遊拡散領域210に転送する。本実施形態においてその他の共有されている画素の構成要素は、浮遊拡散領域210における光センサー203、204とは反対の側に位置しているゲート206’を有するリセットトランジスタ206を含んでいる。ソース/ドレイン領域217が、リセットトランジスタゲート206’のもう一方(第二)の側に位置しており、電源電圧Vaa-pixを受けることが可能である。浮遊拡散領域210は、また、Vaa-pixに接続されたドレインを有するソースフォロワトランジスタ207のゲート207’と電気的に接続されている。ソースフォロワトランジスタ207は、浮遊拡散領域210に蓄積されている電荷に基づいて電圧出力信号を生成する。ゲート208’を有している行選択トランジスタ208は、列ライン220へ画素信号を選択的に読み出すためのソースフォロワトランジスタ207のソースに接続されたドレインを有している。」

「【0030】
各画素セルは、光センサー601、602、603、604からの電荷を転送するための、関連づけられている転送トランジスタゲート605、606、607、608を有している。端部692など、各転送ゲート605、606、607、608の少なくとも一箇所が、図6に示されているように光センサー601、602、603、604に対して角度692を有していることが好ましい。また、本実施形態の転送トランジスタゲート605、606、607、608が、それぞれ列において隣接している2つ画素間で共有されていることに留意されたい。例えば、列方向に隣接している画素の光センサー601および521は、転送ゲート605をそれぞれ共有している。しかしながら、転送トランジスタゲート(605)を共有している(関連づけられた光センサー601、521を有する)2つの図示された画素は、浮遊拡散領域または読み出し回路を共有していない。むしろ、本実施形態は、第一の浮遊拡散領域610を共有している光センサー601および602を有する2つの行方向に隣接した画素、ならびに、第二の浮遊拡散領域620を共有している2つの行方向に隣接した光センサーおよび603、604を有している。
【0031】
2つの浮遊拡散領域610、620が、画素アレイ550の表面上に形成されている第一の金属化層を介して、互いに電気的に接続され、かつ、関連づけられているコンデンサー518の一方の電極およびソースフォロワトランジスタ514と電気的に接続されている。図6で示されているように、各コンデンサー518は、他の側で、第二の金属化層を介してソース/ドレイン領域513においてソース電圧、例えばVaa-pix、を受けるコンタクトと接続されている。
【0032】
浮遊拡散領域610、620およびそれに関連づけられたコンデンサー518の両方の電荷をリセットするために、ゲート512を有する一つのリセットトランジスタを使用している。リセットゲート512の一方の側には、電源電圧Vaa-pixを受けることが可能であるソース/ドレイン領域513がある。関連づけられている光センサー601、602、603、604を有する4つの画素セルは、ゲート514を有しているソースフォロワトランジスタと、ゲート516を有している行選択トランジスタとを含んでいる共通の読み出し回路を共有している。また、これら4つの画素は、2つの関連づけられている浮遊拡散領域510、520の蓄積容量を増加させることができる任意のコンデンサー518を共有している。」

【図1】


【図3】


【図4】


【図6】


(イ)甲第12号証に記載された発明
上記甲第12号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第12号証に記載された発明を認定する。

a 段落0013の記載から、甲第12号証の基板は、半導体基板であり、段落0016の記載から、基板上に複数の画素セルがあり、段落0009の記載、図6の記載から、画素セルはアレイ状に並んでいる。
すなわち、甲第12号証には、半導体基板に、複数の画素セルがアレイ状に並んでいる撮像装置が記載されている。

b 段落0018の記載から、各画素セル301、302は、光センサー303、304を有し、転送トランジスタ315、316、浮遊拡散領域309、310を有している。

c 段落0022の記載、図4の記載から、基板上の画素セル201、202に関係づけられた光センサー203、204はアクティブ領域を有しており、当該構成は、図6においても同様である。
また、図6の記載から、2つの光センサー601、603は、互いに間隔をあけて配置されている。
さらに、段落0016の記載、図3の記載から、光センサー303、304を分離する分離領域222は、p型エピタキシャル層300の最上面から始まり、隣接している電荷蓄積領域313、314よりもより深いp型エピタキシャル層300中の深さで終わっている。

以上より、甲第12号証の撮像装置は、アクティブ領域を有し、互いに間隔をあけて配置されている2つの光センサー601、603を備え、光センサー303、304を分離する分離領域222は、p型エピタキシャル層300の最上面から始まり、隣接している電荷蓄積領域313、314よりもより深いp型エピタキシャル層300中の深さで終わっている。

d 段落0030の記載、図6の記載から、甲第12号証の撮像装置は、光センサー601、603からの電荷を転送するための関連づけられている転送トランジスタゲート605、607を有し、第一の浮遊拡散領域610、第二の浮遊拡散領域620を備えている。
ここで、段落0025に記載されているように、転送トランジスタは、光電荷を浮遊拡散領域に転送するものであり、段落0030及び図6の実施形態についても同様のものである。

e 段落0031、0032の記載から、甲第12号証の撮像装置は、2つの浮遊拡散領域610、620が、ゲート514を有しているソースフォロワトランジスタと電気的に接続されている。

f 段落0032の記載から、甲第12号証の撮像装置は、2つの浮遊拡散領域610、620の電荷をリセットするためのゲート512、ソース/ドレイン領域513を有するリセットトランジスタを備えている。

g 図6の記載から、2つの浮遊拡散領域610、620の並ぶ方向に関して、ソースフォロワトランジスタとリセットトランジスタは、2つの浮遊拡散領域610、620の間に配置されていることが見て取れる。

h 図6の記載から、2つの浮遊拡散領域610、620のそれぞれと、ゲート514を有しているソースフォロワトランジスタと、ソース/ドレイン領域513を有するリセットトランジスタと、ゲート516を有する行選択トランジスタは、平面視において、2つの浮遊拡散領域610、620の並ぶ方向に関して一直線上に並んでいることが見て取れる。また、段落0032の記載から、ゲート514を有しているソースフォロワトランジスタと、ゲート516を有する行選択トランジスタは、共通の読み出し回路を共有するものである。さらに、段落0005の記載から、行選択トランジスタは、ソース/ドレイン領域を含んでいる。

i 図6の記載から、ソースフォロワトランジスタのゲート514の延在する方向とリセットトランジスタのゲート512の延在する方向が平行であることが見て取れる。

j 段落0031の記載から、2つの浮遊拡散領域610、620は、画素アレイの表面上に形成されている第一の金属化層を介して、コンデンサー518の電極、ソースフォロワトランジスタ514と電気的に接続され、コンデンサー518は、第二の金属化層を介して、ソース/ドレイン領域513において接続されている。

k 上記a?jより、甲第12号証には、次の発明(以下、「甲12発明」という。)が記載されていると認められる。なお、説明のために(12a)?(12j)の記号を当審において付与した。以下、構成12a?構成12jと称する。

(甲12発明)
(12a)半導体基板に、複数の画素セルがアレイ状に並んでいる撮像装置であり、
(12b)各画素セル301、302は、光センサー303、304を有し、転送トランジスタ315、316、浮遊拡散領域309、310を有し、
(12c)アクティブ領域を有し、互いに間隔をあけて配置されている2つの光センサー601、603を備え、光センサー303、304を分離する分離領域222は、p型エピタキシャル層300の最上面から始まり、隣接している電荷蓄積領域313、314よりもより深いp型エピタキシャル層300中の深さで終わっており、
(12d)光センサー601、603からの電荷を転送するための関連づけられている転送トランジスタゲート605、607を有し、第一の浮遊拡散領域610、第二の浮遊拡散領域620を備え、転送トランジスタは、光電荷を浮遊拡散領域に転送するものであり、
(12e)2つの浮遊拡散領域610、620が、ゲート514を有しているソースフォロワトランジスタと電気的に接続され、
(12f)2つの浮遊拡散領域610、620の電荷をリセットするためのゲート512、ソース/ドレイン領域513を有するリセットトランジスタを備え、
(12g)2つの浮遊拡散領域610、620の並ぶ方向に関して、ソースフォロワトランジスタとリセットトランジスタは、2つの浮遊拡散領域610、620の間に配置され、
(12h)2つの浮遊拡散領域610、620のそれぞれと、ゲート514を有しているソースフォロワトランジスタと、ソース/ドレイン領域513を有するリセットトランジスタと、ソース/ドレイン領域を含み、ゲート516を有する行選択トランジスタは、平面視において、2つの浮遊拡散領域610、620の並ぶ方向に関して一直線上に並び、ゲート514を有しているソースフォロワトランジスタと、ゲート516を有する行選択トランジスタは、共通の読み出し回路を共有し、
(12i)ソースフォロワトランジスタのゲート514の延在する方向とリセットトランジスタのゲート512の延在する方向が平行であり、
(12j)2つの浮遊拡散領域610、620は、画素アレイの表面上に形成されている第一の金属化層を介して、コンデンサー518の電極、ソースフォロワトランジスタ514と電気的に接続され、コンデンサー518は、第二の金属化層を介して、ソース/ドレイン領域513において接続されている
(12a)撮像装置。

エ 甲第6号証(特開平11-126895号公報)
(ア)甲第6号証に記載された事項
甲第6号証には、「共有された増幅器読出しを有する能動画素画像センサ」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0012】簡単に要約すれば、本発明の一つの態様によれば、本発明は1連の行と列に配置された複数の画素を有する画像センサであって、その基板内に形成された少なくとも2行の近接した画素および少なくとも2列の近接した画素とを有する第1の導電型の半導体基板と、前記の近接した画素内に集積され前記の近接した画素間で共用される少なくとも1種類の電気的機能とを備えることを特徴とする画像センサである。」

「【0015】図5と関連して理解される図4を参照すれば、新しい画素アーキテクチャの一つの物理的態様を現す本発明の好適な実施形態を理解することができる。その他の特定の物理的態様も実現可能であり、当業者であれば容易に明らかとなるに違いない。図4および図5において、新しい画素アーキテクチャ30は、画素11、12、21、および22の間での電気的機能を共有していることを表現しており、画素11、12、21および22は行隣接画素が画素11と12及び画素21と22であり列隣接画素11と21及び画素12と22として配置されている。図4は画素アーキテクチャ30の平面図を示し、図5は、図4の装置の概略図である。図からわかるように、画素アーキテクチャ30は、行1の行隣接画素11、12間に共有の浮動拡散部41を有し、行隣接画素21、22間に共有の浮動拡散部42を有している。増幅器32は、好適にはソースフォロワトランジスタ構成であって、行選択トランジスタ34やリセットトランジスタ36のように、共有されている画素11、12、21、22の4個の全てに共有される。
【0016】図4と図5に示されているように、行1、2の両方に対する行選択ゲート35は同一のゲートであり、列a、bの両方に対する列出力バス87も、実際には、同一のバスである。画像信号の分離は、隣接画素11、12、21、および22のそれぞれが別個の伝達ゲート51、52、61、および62を有することによって達成される。別個の伝達ゲートが、1列内の全ての画素にそれぞれに対して走っており、2列に一本の列出力バスは、列の各組に対して多重化されている。」



(イ)甲第6号証に記載された発明
上記甲第6号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第6号証に記載された発明を認定する。

a 図4より、
画素12と22は、伝達ゲート52と62を介して、浮動拡散部41、42に接続され、浮動拡散部41、42は、リセットトランジスタ36に接続されること、
浮動拡散部41、42のそれぞれとリセットトランジスタ36とは平面視において一直線上に並び、リセットトランジスタ36は、浮動拡散部41、42の並ぶ方向に関して浮動拡散部41、42の間に配置されること、
増幅器32とリセットゲート37とは、平面視において互いに交差する方向に延びること、
増幅器32、リセットトランジスタ36は、画素アーキテクチャ30内において、伝達ゲート52と伝達ゲート62とが並ぶ方向に関して、伝達ゲート52と伝達ゲート62との間に配置されること、
増幅器32、リセットトランジスタ36は、画素アーキテクチャ30内において、光検出器PD1a、PD2aの並ぶ方向において、光検出器PD1aとPD2aとの間に配置されること
が見て取れる。

b 図5より、
増幅器32とリセットトランジスタ36とは、接続されていること
が見て取れる。

c 上記(ア)の記載、上記a、bの記載より、甲第6号証には、次の発明(以下、「甲6発明」という。)が記載されていると認められる。なお、説明のために(6a)?(6k)の記号を当審において付与した。以下、構成6a?構成6kと称する。

(甲6発明)
(6a)1連の行と列に配置された複数の画素を有する画像センサであって、その基板内に形成された少なくとも2行の近接した画素および少なくとも2列の近接した画素とを有する第1の導電型の半導体基板と、前記の近接した画素内に集積され前記の近接した画素間で共用される少なくとも1種類の電気的機能とを備えることを特徴とする画像センサであって、
(6b)画素11、12、21および22は行隣接画素が画素11と12及び画素21と22であり列隣接画素11と21及び画素12と22として配置され、
(6c)画素アーキテクチャ30は、行1の行隣接画素11、12間に共有の浮動拡散部41を有し、行隣接画素21、22間に共有の浮動拡散部42を有し、
(6d)増幅器32は、ソースフォロワトランジスタ構成であって、行選択トランジスタ34やリセットトランジスタ36のように、共有されている画素11、12、21、22の4個の全てに共有され、
(6e)隣接画素11、12、21、および22のそれぞれが別個の伝達ゲート51、52、61、および62を有し、
(6f)画素12と22は、伝達ゲート52と62を介して、浮動拡散部41、42に接続され、浮動拡散部41、42は、リセットトランジスタ36に接続され、
(6g)浮動拡散部41、42のそれぞれとリセットトランジスタ36とは平面視において一直線上に並び、リセットトランジスタ36は、浮動拡散部41、42の並ぶ方向に関して浮動拡散部41、42の間に配置され、
(6h)増幅器32とリセットゲート37とは、平面視において互いに交差する方向に延び、
(6i)増幅器32、リセットトランジスタ36は、画素アーキテクチャ30内において、伝達ゲート52と伝達ゲート62とが並ぶ方向に関して、伝達ゲート52と伝達ゲート62との間に配置され、
(6j)増幅器32、リセットトランジスタ36は、画素アーキテクチャ30内において、光検出器PD1a、PD2aの並ぶ方向において、光検出器PD1aとPD2aとの間に配置され、
(6k)増幅器32とリセットトランジスタ36とは、接続されている
(6a)画像センサ。

オ 甲第8号証(特開2000-232216号公報)
(ア)甲第8号証に記載された事項
甲第8号証には、「撮像装置」に関し、図面とともに以下の事項が記載されている。ここで、段落0008、0010については、平成18年12月20日付けの手続補正書により補正された記載である。
なお、説明のために、下線を当審において付与した。

「【0008】
【課題を解決するための手段】上記の目的は、行と列に形成された複数のピクセルを有する半導体基板からなる一連の行及び列に配された複数のピクセルを有する画像センサにより達成される。少なくとも2つのピクセルの夫々は、互いに空間的に分離され、単一のリセットトランジスターのソースに電気的に接続された電荷- 電荷変換領域を有する。更に、リセットトランジスターを共有するピクセルは、増幅器と選択電気的機能を共有する。好ましい実施態様では隣接ピクセルを考慮するが、ただし、すぐ隣のピクセルである必要はない。4つのトランジスターピクセルの機能性は維持され、単一のフローティングディフュージョン領域の必要性と、付随する電荷-電圧変換の非線形性とピクセルアレイ内の隣接光検出器配置の非対称性とを排除しながら、共有増幅器ピクセルアーキテクチャの高い充填比は維持される。
【0009】
【発明の実施の形態】図4及び図5には、本発明により考えられたアクティブピクセルセンサ(APS)の共有増幅器トランジスターピクセルのアーキテクチャの平面図を示す。図4及び図5に示す実施態様は、発明者が知るかぎりでのベストモードを示す。他の物理的実施態様は実現可能であり、後述の説明から図4及び図5に示す実施態様のさまざまな変形態様である。図4に示すピクセル10は、数多の行及び列を有するピクセルのアレイ内での単一のピクセルである。2つの隣接ピクセルを図4に示し、各ピクセルで物理的に分離したフローティングディフュージョンを相互に、またソースフォロワ入力トランジスターとどのように相結合しているかを示す。図4に示す実施態様は2つの行の隣接ピクセル間に共有された増幅器のあるフォトダイオードピクセルを示す。なお、この新規なアーキテクチャはフォトゲートピクセルにも利用可能であることを指摘しておく。
【0010】図4から分かるように、ピクセル10は、フォトダイオード光検出器12と、トランスファーゲート23と、フローティングディフュージョン25と、リセットゲート15のあるリセットトランジスター14とソースフォロワ入力信号トランジスター21(SIG)と、リセットトランジスター14とソースフォロワ入力トランジスター21の電源8(VDD)と、行選択ゲート(RSG)31のある行選択トランジスター30とからなる。図4に示すアーキテクチャは、フローティングディフュージョンが2つの行隣接ピクセルにより電気的に共有される2つの物理的及び空間的に分離された分離フローティングディフュージョン領域からなる以外は、図2に示す先行技術での共有増幅器ピクセルのそれと同じである。図4では、フローティングディフュージョン25は相互に物理的及び空間的に分離され、導電性インターコネクト層44により相互に及びソースフォロワ入力トランジスター21に電気的に接続している。図4に示すように、フローティングディフュージョン25、FDbはリセットトランジスター14のソース16により通常占有される面積を占有するように統合される。フローティングディフュージョン25、FDbと同じ電気的ノードにありながら、フローティングディフュージョン25、FDaはフローティングディフュージョン25、FDbから空間的に分離している。したがって、フローティングディフュージョン25、FDbと同じ電気的ノードにありながら、フローティングディフュージョン25、FDaはリセットトランジスター14のソース16として働かず、一方、フローティングディフュージョン25、FDbはリセットトランジスター14のソース16として働く。これは図2に示すピクセルとは対照的であり、図2では2つのフォトダイオードとトランスファーゲートは単一のフローティングディフュージョン領域と結合している。相接続した2つの物理的に分離したフローティングディフュージョンを有することにより、トランスファーゲートは光電荷を同じ物理的フローティングディフュージョン領域へ移動させる必要はないので、ピクセル境界内でのフォトダイオードとトランスファーゲートの配置に制限を与えることはない。このことはピクセル境界内でのフォトダイオードの同じ配置を一層容易に可能とし、よって図2に示すような同じでない配置を有することによる生じる起こり得る別のアーティファクトを軽減する。フローティングディフュージョンは相互に配線され、単一の電荷- 電圧変換ノードを形成するので、フローティングディフュージョン25は電気的に共有される。フローティングディフュージョンは導電性層36により相互に接続されているので、フローティングディフュージョン25FDbがリセットされると、フローティングディフュージョン25 FDaもリセットされて同じ電圧になる。」



(イ)甲第8号証に記載された発明
上記甲第8号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第8号証に記載された発明を認定する。

a 図4より、
ソースフォロア入力トランジスター21は、2つのフローティングディフュージョンFDa、FDbとの並ぶ方向に関して2つのフローティングディフュージョンFDa、FDbとの間に配置されること、
2つのフローティングディフュージョンFDa、FDbのそれぞれとソースフォロア入力トランジスター21の紙面に対して横方向に延びる構成とリセットトランジスター14のソースとは平面視において一直線上に並ぶこと、
ソースフォロア入力トランジスター21は、紙面に対して、横方向に延びる構成と導電性インターコネクト層44が接続すること、
リセットゲート15は、紙面に対して、横方向に延びる構成であること、
導電性インターコネクト層44は一直線状に延びるものであること
が見て取れる。

b 上記(ア)の記載、上記aの記載より、甲第8号証には、次の発明(以下、「甲8発明」という。)が記載されていると認められる。なお、説明のために(8a)?(8o)の記号を当審において付与した。以下、構成8a?構成8oと称する。

(甲8発明)
(8a)行と列に形成された複数のピクセルを有する半導体基板からなる一連の行及び列に配された複数のピクセルを有する画像センサであり、
(8b)2つの行の隣接ピクセル間に共有された増幅器のあるフォトダイオードピクセルであり、
(8c)ピクセル10は、フォトダイオード光検出器12と、トランスファーゲート23と、フローティングディフュージョン25と、リセットゲート15のあるリセットトランジスター14とソースフォロワ入力信号トランジスター21(SIG)と、リセットトランジスター14とソースフォロワ入力トランジスター21の電源8(VDD)と、行選択ゲート(RSG)31のある行選択トランジスター30とからなり、
(8d)フローティングディフュージョンが2つの行隣接ピクセルにより電気的に共有される2つの物理的及び空間的に分離された分離フローティングディフュージョン領域からなり、
(8e)フローティングディフュージョン25は相互に物理的及び空間的に分離され、導電性インターコネクト層44により相互に及びソースフォロワ入力トランジスター21に電気的に接続し、
(8f)フローティングディフュージョン25、FDbはリセットトランジスター14のソース16により通常占有される面積を占有するように統合され、
(8g)フローティングディフュージョン25、FDaはフローティングディフュージョン25、FDbから空間的に分離し、
(8h)フローティングディフュージョン25、FDaはリセットトランジスター14のソース16として働かず、一方、フローティングディフュージョン25、FDbはリセットトランジスター14のソース16として働き、
(8i)フローティングディフュージョンは相互に配線され、単一の電荷- 電圧変換ノードを形成するので、フローティングディフュージョン25は電気的に共有され、
(8j)ソースフォロア入力トランジスター21は、2つのフローティングディフュージョンFDa、FDbとの並ぶ方向に関して2つのフローティングディフュージョンFDa、FDbとの間に配置され、
(8k)2つのフローティングディフュージョンFDa、FDbのそれぞれとソースフォロア入力トランジスター21の紙面に対して横方向に延びる構成とリセットトランジスター14のソースとは平面視において一直線上に並び、
(8l)ソースフォロア入力トランジスター21は、紙面に対して、横方向に延びる構成と導電性インターコネクト層44が接続すること、
(8m)リセットゲート15は、紙面に対して、横方向に延びる構成であること、
(8n)導電性インターコネクト層44は一直線状に延びるものである
(8o)ピクセルセンサ。

カ 甲第15号証(特開2012-191116号公報)
(ア)甲第15号証に記載された事項
甲第15号証には、「光電変換装置、撮像システム及びその製造方法」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0019】
図5(b)は、図5(a)に示した画素回路の平面レイアウト図である。図5(b)において、フォトダイオードPDとFD部FDとの間に、転送トランジスタのゲート電極GTTが配置されている。また、FD部FDとリセットトランジスタのドレイン501の間に、リセットトランジスタのゲート電極GRTが配置されている。ここで、FD部FDは、前述したように転送トランジスタTTのドレインでもあり、リセットトランジスタRTのソースでもある。そして、増幅トランジスタのソース502及びドレイン503との間に増幅トランジスタのゲート電極GATが配されている。この増幅トランジスタのゲート電極GATはシェアードコンタクトを介してFD部FDと接続される。この時、増幅トランジスタのゲート電極GATは、FD部FDから増幅トランジスタまで延在し、FD部FDと増幅トランジスタのゲート電極GATとを接続する配線を兼ねている。なお、図5(b)において、バツ印が四角で囲われた部分はコンタクトである。


「【0052】 (第3の実施形態) 本実施形態の光電変換装置は、第1の実施形態のシェアードコンタクト構造を用いない構成を有する。本実施形態の光電変換装置について、図7(a)を用いて説明を行う。図7(a)は図1と対応した図面であり、同様の構成には同じ符号を付し、説明を省略する。(後略)」

「【0058】
最初に、図9を用いて本実施形態の画素回路の平面レイアウトについて説明する。図9は、図5(b)に示した画素回路の平面レイアウト図の別の構成を示すものである。図9において、図5(b)と同一の構成には同一の符号を付して説明を省略する。図9において、第1の配線層に含まれる配線906が配置されている。配線906aは、FD部と、増幅トランジスタのゲート電極GATと、リセットトランジスタのドレインとを接続するための配線である。配線906cは、第2の配線層に含まれる配線と転送トランジスタのゲート電極GTTとを接続するための配線である。配線906dは、第2の配線層に含まれる配線と任意の半導体基板とを接続するための配線である。」

「【0060】
本実施形態の光電変換装置について図10を用いて説明する。図10は、図9に基づく光電変換装置の断面模式図であり、図7(a)に示した構成の変形例を示したものである。図7(a)及び図9と同様の構成については説明を省略する。
【0061】
図10の画素領域601及び周辺回路領域602において、半導体基板101の主面112の上に、配線部が配されている.配線部は、画素領域601及び周辺回路領域602において、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数のプラグは、第1の層間絶縁膜201と第2の層間絶縁膜202と第3の層間絶縁膜203に配されたプラグを含む。第1の層間絶縁膜201に配されたプラグはプラグ904、905、911等である。第2の層間絶縁膜202に配されたプラグはプラグ907a、907b、913a、913bである。第3の層間絶縁膜203に配されたプラグは、プラグ909、915である。複数の配線層は、第1の層間絶縁膜201上に配された第1の配線層と、第2の層間絶縁膜202上に配された第2の配線層と、第3の層間絶縁膜203上に配された第3の配線層とを有する。第1の配線層は配線906、912を有し、第2の配線層は配線908、914を有し、第3の配線層は配線910、916を有する。」



(イ)甲第15号証に記載された技術
上記甲第15号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第15号証に記載された技術を認定する。

a 図5(b)の記載から、リセットトランジスタのゲート電極GRTが図5(b)の縦方向に延び、増幅トランジスタのゲート電極GATが図5(b)の横方向に延びる構成が見て取れる。

b 上記(ア)の記載、上記aの記載より、甲第15号証には、以下の技術(以下、「甲15技術」という。)が記載されていると認められる。

(甲15技術)
リセットトランジスタのゲート電極GRTが図5(b)の縦方向に延び、増幅トランジスタのゲート電極GATが図5(b)の横方向に延び、
FD部FDは、リセットトランジスタRTのソースであり、
増幅トランジスタのゲート電極GATは、シェアードコンタクトを介してFD部FDと接続され、FD部FDから増幅トランジスタまで延在し、FD部FDと増幅トランジスタのゲート電極GATとを接続する配線を兼ね、
シェアードコンタクト構造を用いずに、層間絶縁膜と配線層とを有し、配線層の配線によりFD部と、増幅トランジスタのゲート電極GATと、リセットトランジスタのドレインとを接続する技術。

(2)本件訂正発明1についての検討
ア 本件訂正発明1と甲1発明との対比、判断
(ア)対比
a 構成Aについて
構成1aの「画素セル100」のそれぞれは、構成1b、1cより、「4つのフォトダイオード(PD)と、4つの転送トランジスタと、1つのリセットトランジスタと、1つの増幅トランジスタと、フローティングディフュージョンノード(FDノード)」からなる領域であるといえ、構成1aの「半導体基板に複数の画素セル100が2次元状に配されている半導体装置」は、構成Aの「半導体基板に複数の画素領域が行列状に並ぶ半導体装置」に相当する。

b 構成Bについて
構成1bの「複数の画素セル100のそれぞれ」は、構成Bの「複数の画素領域のそれぞれ」に相当する。

c 構成Cについて
構成1cの「活性領域」は、構成1aから、半導体基板に配されている「画素セル100」に含まれているものであるから、半導体基板に形成されているといえ、構成Cの「前記半導体基板に形成された活性領域」に相当する。

d 構成Dについて
構成1dの「第2のPD202と第3のPD203」は、構成1cから、活性領域に形成されている。また、「第2のPD202と第3のPD203の間は、ポテンシャルバリア216が配置」されていることから、互いに間隔をあけて配置されているといえる。
したがって、構成1dの「第2のPD202と第3のPD203」は、「前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子」であるといえ、構成Dに相当する。

e 構成Eについて
構成1eの「第2のPD202と第3のPD203とに対応して、第2の転送トランジスタのゲート電極206と第3の転送トランジスタのゲート電極207とが配置」されることは、構成Eの「前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能」であることに相当する。
また、構成1eの「第2の転送トランジスタのドレインは第1のフローティングディフュージョン領域209(第1のFD領域)、第3の転送トランジスタのドレインは第2のフローティングディフュージョン領域210(第2のFD領域)から」なることにおける第1のFD領域及び第2のFD領域は、第2のPD202と第3のPD203からの信号を転送トランジスタを介して取り出していることといえるので、構成Eの「前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域」に相当する。
したがって、構成1eの「第2のPD202と第3のPD203とに対応して、第2の転送トランジスタのゲート電極206と第3の転送トランジスタのゲート電極207とが配置され、第2の転送トランジスタのドレインは第1のフローティングディフュージョン領域209(第1のFD領域)、第3の転送トランジスタのドレインは第2のフローティングディフュージョン領域210(第2のFD領域)から」なることは、構成Eに相当する。

f 構成Fについて
構成1eの「増幅トランジスタ」は、「第1のFD領域209と第2のFD領域210と増幅トランジスタのゲート電極212」が接続し、「第2の転送トランジスタのドレインは第1のフローティングディフュージョン領域209(第1のFD領域)、第3の転送トランジスタのドレインは第2のフローティングディフュージョン領域210(第2のFD領域)」からなるので、転送トランジスタから出力される信号をFD領域を介して受ける構成であることより、構成Fの「前記転送トランジスタから出力される電気信号を受ける第1のトランジスタ」に相当する。

g 構成Gについて
構成1eは、「第1のFD領域209と第2のFD領域210と増幅トランジスタのゲート電極212とを接続配線213が接続し、」「第2のFD領域210がリセットトランジスタのソースあるいはドレインと共通の領域」になっていることから、構成1eの「リセットトランジスタ」は、増幅トランジスタと接続されているといえ、構成Gの「前記第1のトランジスタと接続される第2のトランジスタ」に相当する。

h 構成H、Iについて
構成1fの「層間絶縁膜」は、増幅トランジスタ及びリセットトランジスタの上に形成されていることから、構成Hの「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」に相当し、構成1fの「配線」は、層間絶縁膜と配線が交互に形成されていることから、層間絶縁膜の上面に配線が接しているといえるので、構成Iの「前記層間絶縁膜の上面に接する配線」に相当する。

i 構成J、Kについて
構成1cより、「リセットトランジスタ」は、ゲート電極を有し、構成1eより、「増幅トランジスタ」は、ゲート電極212を有し、「リセットトランジスタ」は、ソース/ドレイン領域を含むことから、甲1発明は、構成J、Kの「前記第1のトランジスタは第1のゲート電極」を含む構成、「前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域」を含む構成を有する。

j 構成Lについて
構成1eの「第2のPD202と第3のPD203とに対応して、第2の転送トランジスタのゲート電極206と第3の転送トランジスタのゲート電極207とが配置され、第2の転送トランジスタのドレインは第1のフローティングディフュージョン領域209(第1のFD領域)、第3の転送トランジスタのドレインは第2のフローティングディフュージョン領域210(第2のFD領域)から」なることに関して、「PD」、「フローティングディフュージョン領域」、「転送トランジスタ」は、それぞれ、構成Lの「光電変換素子」、「浮遊容量領域」、「転送トランジスタ」に相当することから、構成Lの「前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ」る構成に相当する。

k 構成Mについて
構成1gの「増幅トランジスタのゲート電極212は、第1のFD領域209と第2のFD領域210との並ぶ方向に関して第1のFD領域209と第2のFD領域210との間に配置され」ることは、構成Mの「前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され」ることに相当する。

l 構成Nについて
甲1発明の「第2のPD202と第3のPD203」は、単一の活性領域内に配置されているものでなく、甲1発明は、構成Nに相当する構成を有するものではない。

m 構成Oについて
構成1hの「第1のFD領域209及び第2のFD領域210のそれぞれと、増幅トランジスタのゲート電極212とリセットトランジスタは平面視において第1のFD領域209及び第2のFD領域210との並ぶ方向に関して一直線上に並ぶ」ことは、構成Oの「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶことに相当する。

n 構成Pについて
構成1iの「増幅トランジスタのゲート電極212」と「リセットトランジスタのゲート電極211」は、それぞれ、構成Pの「前記第1のゲート電極」と「前記第2のゲート電極」に相当する。
しかし、構成1iは、「増幅トランジスタのゲート電極212の延在する方向とリセットトランジスタのゲート電極211の延在する方向が平行」するものであり、構成Pのように、「前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」するものではない。
したがって、甲1発明は、構成Pに相当する構成を有するものではない。

o 構成Qについて
構成1eは、「第1のFD領域209と第2のFD領域210と増幅トランジスタのゲート電極212とを接続配線213が接続し、」「第2のFD領域210がリセットトランジスタのソースあるいはドレインと共通の領域になって」いることから、第1のFD領域209と増幅トランジスタとは接続配線213を介して接続され、リセットトランジスタと、第1のFD領域209及び増幅トランジスタとは、第2のFD領域210を経由して接続配線213を介して接続されている。
ここで、構成1eの「第1のFD領域209」が、構成Qの「一方の前記浮遊容量領域」に相当するので、構成1eと構成Qとは、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと前記第2のトランジスタとは配線を介して接続される」点で共通する。
しかしながら、浮遊容量領域と第1のトランジスタと第2のトランジスタを接続する配線に関して、構成1eは接続配線213を用いるものであり、FD領域と接続配線とは、「配線層を介することなく接続するシェアードコンタクトが接続する」ものであるのに対し、構成Qは、「一直線上に延びる前記(層間絶縁膜の上面に接する)配線」を用いるものである点で相違する。

p 上記a?oより、本件訂正発明1と甲1発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
(I)前記層間絶縁膜の上面に接する配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(Q’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは配線を介して接続される、
(A)半導体装置。

(相違点1)
本件訂正発明1は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲1発明は、そのような構成でない点。

(相違点2)
本件訂正発明1は、「(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」するものであるのに対し、甲1発明は、そのような構成でない点。

(相違点3)
浮遊容量領域と第1のトランジスタと第2のトランジスタを接続する配線に関して、本件訂正発明1は、「一直線上に延びる前記(層間絶縁膜の上面に接する)配線」を用いるものであるのに対し、甲1発明は接続配線213を用いるものであり、FD領域と接続配線とは、「配線層を介することなく接続するシェアードコンタクトが接続する」ものである点。

(イ)判断
事案に鑑みて、上記相違点のうち、まず相違点2について検討する。
相違点2に係る本件訂正発明1の構成について、異議申立人は、令和2年5月1日に提出した意見書の3.(2)(2-1)ウにおいて、甲第2号証、甲第6号証、甲第13号証、甲第12号証、甲第15号証に記載されているように周知技術である旨の主張をしている。
そこで、以下では、甲1発明に、甲第2号証、甲第6号証、甲第13号証、甲第12号証、甲第15号証に記載されている発明若しくは技術を適用することにより、相違点2に係る構成が容易に想到し得るものであるか否かについて検討する。

a 甲第2号証について
下記イ(ア)nで後述するように、甲2発明の構成2kにおいて、リセットトランジスタのゲート電極44は、増幅トランジスタのゲート電極46の縦方向に延在する構成とは、交差する方向に延在するものである。
しかし、甲1発明は、構成1eのように、「増幅トランジスタのゲート電極212と接続配線213とは一体となって」いるものであり、そのような接続配線と一体となっている甲1発明の増幅トランジスタを、甲2発明のようなゲート電極の形状の増幅トランジスタに置き換える動機はない。

b 甲第6号証について
甲6発明は「増幅器32とリセットゲート37とは、平面視において互いに交差する方向に延び」る構成(構成6h)である。
しかし、増幅器32のゲート電極がどの方向に延びているかについては不明である。

したがって、甲1発明に甲6発明を適用しても、相違点2に係る構成が容易に想到し得るものであるといえない。

また、仮に、甲6発明の増幅器32がゲート電極を指すものであるとしても、甲6発明は「浮動拡散部41、42のそれぞれとリセットトランジスタ36とは平面視において一直線上に並」ぶ構成(構成6g)であるが、増幅器32とリセットトランジスタ36とは、浮動拡散部41と浮動拡散部42との並ぶ方向に関して一直線上に並ぶ構成でなく、そのような甲1発明と異なる構成を前提とした甲第6発明のリセットトランジスタ及び増幅器の構成を、甲1発明に適用することは、当業者であっても容易に想到し得るものではない。

c 甲第13号証について
下記第5の2(1)コ(イ)で後述するように、甲13技術は「リセットトランジスタRTのゲートは、リセットトランジスタRTをオン/オフするためのリセットパルス信号が供給される制御線Cn5に接続され、各転送トランジスタTX1?TX4のドレインとリセットトランジスタRTのソース間のいわゆるフローティングディフュージョンFDは、ソースフォロワアンプトランジスタSFのゲートに接続され、」「ソースフォロワアンプトランジスタSFとリセットトランジスタRTとが、フローティングディフュージョンFDに配され、互いに交差する方向に延びる」技術である。

しかし、リセットトランジスタRTのゲート電極とソースフォロワアンプトランジスタSFのゲート電極が、互いに交差する方向に延びるものであるか否かは明らかでない。

したがって、甲1発明に甲13技術を適用しても、相違点2に係る構成が容易に想到し得るものであるといえない。

また、仮に、甲13技術のソースフォロワアンプトランジスタSFとリセットトランジスタRTとが、ともにゲート電極を指すものであるとしても、甲13技術は、フローティングディフュージョンFDとソースフォロワアンプトランジスタSFとリセットトランジスタRTとは配線を介して接続されているものでなく、そのような甲1発明と異なる構成を前提とした甲13技術のソースフォロワアンプトランジスタSFとリセットトランジスタRTの構成を甲1発明に適用することは、当業者であっても容易に想到し得るものではない。

d 甲第12号証について
上記(1)ウ(ア)で摘記した段落0005の記載及び図1の記載から、甲12発明の従来技術である図1に示されたCMOSイメージは、リセットトランジスタ107のゲート電極107’が図1の縦方向に延び、ソースフォロアトランジスタ108のゲート電極108’が図1の横方向に延びる構成が見て取れる。
しかし、図1に示された従来のCMOSイメージの構成は、ソースフォロアトランジスタ108とリセットトランジスタ107とが、一直線上に並ぶ構成でなく、そのことにより、リセットトランジスタ107のゲート電極は、ソースフォロアトランジスタ108のゲート電極が延在する方向と交差する方向に延在するものとなるのであるから、そのような甲1発明と異なる構成を前提とした甲第12号証のリセットトランジスタ及びソースフォロアトランジスタの構成を、甲1発明に適用することは、当業者であっても容易に想到し得るものではない。

e 甲第15号証について
上記(1)エ(イ)に記載したように、甲15技術は、「リセットトランジスタのゲート電極GRTが図5(b)の縦方向に延び、増幅トランジスタのゲート電極GATが図5(b)の横方向に延び、FD部FDは、リセットトランジスタRTのソースであり、増幅トランジスタのゲート電極GATは、シェアードコンタクトを介してFD部FDと接続され、FD部FDから増幅トランジスタまで延在し、FD部FDと増幅トランジスタのゲート電極GATとを接続する配線を兼ね」ている技術である。

すなわち、甲15技術のリセットトランジスタと増幅トランジスタとFD部FDは、配線を介して接続されているものではなく、そのような甲1発明と異なる構成を前提とした甲15技術のリセットトランジスタと増幅トランジスタの構成を甲1発明に適用することは、当業者であっても容易に想到し得るものではない。

f まとめ
したがって、相違点1及び3について検討するまでもなく、本件訂正発明1は、当業者であっても、甲1発明、甲第2号証、甲第6号証、甲第13号証、甲第12号証、甲第15号証に記載されている技術に基づいて容易に発明できたものであるとはいえない。

イ 本件訂正発明1と甲2発明との対比、判断
(ア)対比
a 構成Aについて
構成2aの「単位セル20」のそれぞれは、構成2b、2cより、「複数の光電変換素子21a?21d、複数の転送トランジスタ22a?22d、1つのフローティングディフュージョン(以下、FD)25、1つの増幅トランジスタ23及び1つのリセットトランジスタ24」からなる領域であるといえる。
構成2aの「撮像装置」は、半導体基板を含むものであり、半導体装置であるといえる。
したがって、構成2aの「半導体基板18のウエルに複数の単位セル20が2次元状に配されている撮像装置」は、構成Aの「半導体基板に複数の画素領域が行列状に並ぶ半導体装置」に相当する。

b 構成Bについて
構成2bの「各単位セル20」は、構成Bの「複数の画素領域のそれぞれ」に相当する。

c 構成Cについて
構成2cの「活性領域」は、構成2aから、半導体基板に配されている「単位セル20」に含まれているものであるから、半導体基板に形成されているといえ、構成Cの「前記半導体基板に形成された活性領域」に相当する。

d 構成Dについて
構成2dの「第1光電変換領域42b及び第2光電変換領域42c」は、構成2cから、活性領域である。また、「互いに間隔をあけて配置され」ている。
したがって、構成2dの「第1光電変換領域42b及び第2光電変換領域42c」は、「前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子」であるといえ、構成Dに相当する。

e 構成Eについて
構成2eの「光電変換素子21a?21dの光電変換領域(活性領域)42a?42dとFD43a?43dとの間に転送トランジスタ22a?22dのゲート電極を形成」することにおける「光電変換素子21b及び21c」について考えると、それぞれに対応して転送トランジスタ22b及び22cのゲート電極が形成されるものであるから、構成Eの「前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能」であることに相当する。
また、構成2eの「FD43a?43dは、それぞれ、転送トランジスタ22a?22dのドレイン領域」におけるFD領域43b及び43cは、光電変換素子21b及び21cからの信号を転送トランジスタを介して取り出していることといえるので、構成Eの「前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域」に相当する。
したがって、構成2eは構成Eに相当する。

f 構成Fについて
構成2fの「増幅トランジスタ」は、「ゲートがFD25に接続され、」「FD25に蓄積された信号電荷に基づいて信号出力線33に信号を出力する」ものであり、構成2eより、「FD43a?43dは、それぞれ、転送トランジスタ22a?22dのドレイン領域」であるから、転送トランジスタから出力される信号をFD領域を介して受ける構成である。
したがって、構成2fの「増幅トランジスタ」は、構成Fの「前記転送トランジスタから出力される電気信号を受ける第1のトランジスタ」に相当する。

g 構成Gについて
構成2gより、「リセットトランジスタ24は、」「増幅トランジスタ23のゲートに接続され」ていることから、構成2gの「リセットトランジスタ」は、構成Gの「前記第1のトランジスタと接続される第2のトランジスタ」に相当する。

h 構成H、Iについて
甲2発明は、本件訂正発明1のように「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備えるものではない。

i 構成J、Kについて
構成2f、2gより、「増幅トランジスタ」は、ゲート電極を含み、「リセットトランジスタ」は、ゲート電極、ソース/ドレイン領域を含むことから、甲2発明は、構成J、Kの「前記第1のトランジスタは第1のゲート電極」を含む構成、「前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域」を含む構成を有する。

j 構成Lについて
構成2eの「光電変換素子21a?21dの光電変換領域(活性領域)42a?42dとFD43a?43dとの間に転送トランジスタ22a?22dのゲート電極を形成」することは、光電変換領域42b、42cのそれぞれには、光電変換素子21b、21cのそれぞれと、FD43b、43cのそれぞれとを有する転送トランジスタ22b、22cが含まれることといえるから、構成Lの「前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ」る構成に相当する。

k 構成Mについて
構成2hの「増幅トランジスタは、単位セル20内において、FD43b及びFD43cの並ぶ方向に関して、FD43bとFD43cとの間に配置され」ることは、構成Mの「前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され」ることに相当する。

l 構成Nについて
構成2iにおいて、「第1光電変換領域42b及び第2光電変換領域42cは、同一の活性領域に配置され」ていることから、構成2iは、構成Nに相当する。

m 構成Oについて
構成2jの「FD43b及びFD43cのそれぞれと、増幅トランジスタのゲート電極46とリセットトランジスタのソース領域43e及びドレイン領域45aは平面視においてFD43b及びFD43cとの並ぶ方向に関して一直線上に並」ぶことは、構成Oの「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶことに相当する。

n 構成Pについて
構成2kより、増幅トランジスタのゲート電極46は、縦方向と横方向に延在する形状であるといえ、リセットトランジスタのゲート電極44は横方向に延在する形状であるといえる。
そうすると、甲2発明の構成2kにおいて、リセットトランジスタのゲート電極44は、増幅トランジスタのゲート電極46の縦方向に延在する構成とは、交差する方向に延在するものである。
したがって、構成2kは、構成Pに相当する。

o 構成Qについて
構成2lは、「FD43a?43d、増幅トランジスタ23のゲート電極46及びリセットトランジスタ24のソース領域43eは、コンタクト部50a?50d、51a、51b及び50e及び導電線を介して電気的に接続される」ものである。
しかしながら、上記hで検討したように、甲2発明は、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」に相当する構成を有していないため、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記(層間絶縁膜の上面に接する)配線を介して接続される」構成でない。
したがって、甲12発明は、構成Qに相当する構成を有するものではない。

p 上記a?oより、本件訂正発明1と甲2発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(N)前記2つの光電変換素子が単一の前記活性領域内に配置されており
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在し、
(A)半導体装置。

(相違点4)
本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲2発明は、そのような構成ではない点。

(イ)判断
相違点4について検討する。

甲1発明の構成1fや甲15技術のように、層間絶縁膜と層間絶縁膜の上面に接する配線を備えるような構成が知られているものであり、また、下記第5の2(1)オで後述する甲7発明の構成7mのように、配線を一直線にする構成が知られているものである。

しかし、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備えるものでなく、「一直線上に延びる前記(層間絶縁膜の上面に接する)配線」を介して接続する構成でもない甲2発明において、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備え、さらに、配線を一直線にする構成を採用する動機がない。

したがって、本件訂正発明1は、当業者であっても、甲2発明、甲1発明、甲第15号証に記載されている技術に基づいて容易に発明できたものであるとはいえない。

ウ 本件訂正発明1と甲12発明との対比、判断
(ア)対比
a 構成Aについて
構成12aの「画素セル」のそれぞれは、構成12b、12cより、2つの「光センサー601、603」、2つの「転送トランジスタ」、2つの「浮遊拡散領域」等からなる領域であるといえる。
構成12aの「撮像装置」は、半導体基板を含むものであり、半導体装置であるといえる。
したがって、構成12aの「半導体基板に複数の画素セルがアレイ状に並んでいる撮像装置」は、構成Aの「半導体基板に複数の画素領域が行列状に並ぶ半導体装置」に相当する。

b 構成Bについて
構成12bの「各画素セル301、302」は、「光センサー303、304を有し、転送トランジスタ315、316、浮遊拡散領域309、310を有し」ていることから、画素セルのそれぞれは、光センサー、転送トランジスタ、浮遊拡散領域を含む領域を構成するものといえ、構成Bの「複数の画素領域のそれぞれ」に相当する。

c 構成Cについて
構成12cの「アクティブ領域」は、構成12a、12bから、半導体基板に配されている「画素セル」に含まれているものであるから、半導体基板に形成されているといえ、構成Cの「前記半導体基板に形成された活性領域」に相当する。

d 構成Dについて
構成12cの「2つの光センサー601、603」は、「アクティブ領域を有し」、「互いに間隔をあけて配置され」ている。
したがって、構成12cの「2つの光センサー601、603」は、「前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子」であるといえ、構成Dに相当する。

e 構成Eについて
構成12dの「光センサー601、603からの電荷を転送するための関連づけられている転送トランジスタゲート605、607を有」することは、構成Eの「前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能」であることに相当する。
また、構成12dの「第一の浮遊拡散領域610、第二の浮遊拡散領域620」は、光センサー601と光センサー603からの信号を転送トランジスタを介して取り出していることといえるので、構成Eの「前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域」に相当する。
したがって、構成12dの「光センサー601、603からの電荷を転送するための関連づけられている転送トランジスタゲート605、607を有し、第一の浮遊拡散領域610、第二の浮遊拡散領域620を備え」ることは、構成Eに相当する。

f 構成Fについて
構成12eの「ソースフォロワトランジスタ」は、「2つの浮遊拡散領域610、620」と電気的に接続されており、構成12dより、「転送トランジスタは、光電荷を浮遊拡散領域に転送する」ものであるから、転送トランジスタから出力される信号を浮遊拡散領域を介して受ける構成である。
したがって、構成12eの「ソースフォロワトランジスタ」は、構成Fの「前記転送トランジスタから出力される電気信号を受ける第1のトランジスタ」に相当する。

g 構成Gについて
構成12eより、「ソースフォロワトランジスタ」は、「2つの浮遊拡散領域610、620」と電気的に接続されており、構成12fより、「リセットトランジスタ」は、「2つの浮遊拡散領域610、620の電荷をリセットする」ものであるから、浮遊拡散領域と接続されているものであるといえる。
そうすると、構成12fの「リセットトランジスタ」は、「ソースフォロワトランジスタ」と接続されているといえるので、甲12発明は、構成Gの「前記第1のトランジスタと接続される第2のトランジスタ」を含む構成を有する。

h 構成H、Iについて
甲12発明は、本件訂正発明1のように「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」を備えるものではない。

i 構成J、Kについて
構成12e、12fより、「ソースフォロワトランジスタ」は、ゲートを有し、「リセットトランジスタ」は、ゲート、ソース/ドレイン領域を有することから、甲12発明は、構成J、Kの「前記第1のトランジスタは第1のゲート電極」を含む構成、「前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域」を含む構成を有する。

j 構成Lについて
構成12bより、各画素セルは、2つの光センサーと、2つの浮遊拡散領域と、2つの転送トランジスタを含むことから、甲12発明は、構成Lの「前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ」る構成を有する。

k 構成Mについて
構成12gの「2つの浮遊拡散領域610、620の並ぶ方向に関して、ソースフォロアトランジスタは、2つの浮遊拡散領域610、620の間に配置され」ることは、構成Mの「前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され」ることに相当する。

l 構成Nについて
甲12発明の「2つの光センサー601、603」は、単一の活性領域内に配置されているものでなく、甲12発明は、構成Nに相当する構成を有するものではない。

m 構成Oについて
構成12hの「2つの浮遊拡散領域610、620のそれぞれと、ゲート514を有しているソースフォロアトランジスタと、ソース/ドレイン領域513を有するリセットトランジスタと」は、「平面視において、2つの浮遊拡散領域610、620の並ぶ方向に関して一直線上に並」ぶことは、構成Oの「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶことに相当する。

n 構成Pについて
構成12iの「ソースフォロワトランジスタのゲート514」と「リセットトランジスタのゲート512」は、それぞれ、構成Pの「前記第1のゲート電極」と「前記第2のゲート電極」に相当する。
しかし、構成12iは、「ソースフォロワトランジスタのゲート514の延在する方向とリセットトランジスタのゲート512の延在する方向が平行」するものであり、構成Pのように、「前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」するものではない。
したがって、甲12発明は、構成Pに相当する構成を有するものではない。

o 構成Qについて
甲12発明のソース/ドレイン領域513は、構成12hより、リセットトランジスタのソース/ドレイン領域513である。
そうすると、構成12jは、2つの浮遊拡散領域とソースフォロアトランジスタとリセットトランジスタとを金属化層を介して接続している構成であるといえる。
しかしながら、上記hで検討したように、甲12発明は、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「前記層間絶縁膜の上面に接する配線」に相当する構成を有していないため、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記(層間絶縁膜の上面に接する)配線を介して接続される」構成でない。
したがって、甲12発明は、構成Qに相当する構成を有するものではない。

p 上記a?oより、本件訂正発明1と甲12発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(A)半導体装置。

(相違点5)
本件訂正発明1は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲12発明は、そのような構成でない点。

(相違点6)
本件訂正発明1は、「(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」するものであるのに対し、甲12発明は、そのような構成でない点。

(相違点7)
本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲12発明は、そのような構成ではない点。

(イ)判断
事案に鑑みて、上記相違点のうち、まず相違点6について検討する。
相違点6に係る本件訂正発明1の構成について、異議申立人は、令和2年5月1日に提出した意見書の3.(2)(2-1)オにおいて、甲第12号証に記載されている旨の主張をしている。
そこで、甲第12号証について更なる検討を行う。

a 甲第12号証について
上記ア(イ)dに記載したように、甲第12号証の図1には、リセットトランジスタ107のゲート電極107’が図1の縦方向に延び、ソースフォロアトランジスタ108のゲート電極108’が図1の横方向に延びる構成が見て取れる。
しかし、甲12発明において、図1を参酌して、リセットトランジスタのゲートは、ソースフォロアトランジスタのゲートが延在する方向と交差する方向に延在するように構成した場合には、図6の構成を、リセットトランジスタのゲートは、ソースフォロアトランジスタのゲートが延在する方向と交差する方向に延在するように変更するのではなく、図1の構成そのものを採用することが自然であり、その場合には、ソースフォロアトランジスタ108とリセットトランジスタ107とは、一直線上に並ぶ構成でなくなる。
そうすると、甲12発明に、甲第12号証の図1に示された構成を適用しても、本件訂正発明1のような構成にはならない。

また、上記ア(イ)で検討したように、甲第12号証以外にも、甲第2号証、甲第6号証、甲第13号証、甲第15号証には、リセットトランジスタが、ソースフォロアトランジスタが延在する方向と交差する方向に延在する構成が見て取れるので、以下では、甲第2号証、甲第6号証、甲第13号証、甲第15号証についての検討を行う。

b 甲第2号証について
上記ア(イ)aの検討と同様に、ソースフォロワトランジスタのゲート514の延在する方向とリセットトランジスタのゲート512の延在する方向が平行である甲12発明のソースフォロアトランジスタを、甲2発明のようなゲート電極の形状の増幅トランジスタに置き換える動機はない。

c 甲第6号証について
上記ア(イ)bの検討と同様に、増幅器32のゲート電極がどの方向に延びているかについては不明である。

したがって、甲12発明に甲6発明を適用しても、相違点6に係る構成が容易に想到し得るものであるといえない。

また、仮に、甲6発明の増幅器32がゲート電極を指すものであるとしても、甲6発明の増幅器32とリセットトランジスタ36とは、浮動拡散部41と浮動拡散部42との並ぶ方向に関して一直線上に並ぶ構成でなく、そのような甲12発明と異なる構成を前提とした甲6発明のリセットトランジスタ及び増幅器の構成を、甲12発明に適用することは、当業者であっても容易に想到し得るものではない。

d 甲第13号証について
上記ア(イ)cの検討と同様に、リセットトランジスタRTのゲート電極とソースフォロワアンプトランジスタSFのゲート電極が、互いに交差する方向に延びるものであるか否かは明らかでない。

したがって、甲12発明に甲13技術を適用しても、相違点6に係る構成が容易に想到し得るものであるといえない。

また、仮に、甲13技術のソースフォロワアンプトランジスタSFとリセットトランジスタRTとが、ともにゲート電極を指すものであるとしても、甲13技術は、フローティングディフュージョンFDとソースフォロワアンプトランジスタSFとリセットトランジスタRTとは配線を介して接続されているものでなく、そのような甲12発明と異なる構成を前提とした甲13技術のソースフォロワアンプトランジスタSFとリセットトランジスタRTの構成を甲12発明に適用することは、当業者であっても容易に想到し得るものではない。

e 甲第15号証について
上記ア(イ)eの検討と同様に、甲15技術のリセットトランジスタと増幅トランジスタとFD部FDは、配線を介して接続されているものではなく、そのような甲12発明と異なる構成を前提とした甲15技術のリセットトランジスタと増幅トランジスタの構成を甲12発明に適用することは、当業者であっても容易に想到し得るものではない。

f まとめ
したがって、相違点5及び7について検討するまでもなく、本件訂正発明1は、当業者であっても、甲12発明、甲第2号証、甲第6号証、甲第13号証、甲第15号証に記載されている技術に基づいて容易に発明できたものであるとはいえない。

エ 本件訂正発明1についてのまとめ
本件訂正発明1は、甲第1号証に記載された発明、甲第2号証に記載された発明、甲第12号証に記載された発明のいずれかの発明と周知技術に基づいて、当業者が容易に発明をすることができたとすることはできない。

(3)本件訂正発明3、4、5、11、12、16、17についての検討
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記(2)のように、本件訂正発明1が当業者が容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

第5 取消理由通知(決定の予告)において採用しなかった特許異議申立理由について
1 特許異議申立書における特許異議申立理由
特許異議申立書における、請求項1?20に係る特許に対しての特許異議申立理由は、以下のとおりである。(特許異議申立書の「3.申立ての理由(5)むすび」)
(1)理由1:特許法第29条第1項第3号(同法第113条第2号)
ア 請求項1?3、5?8、11?13、16?18に係る発明は、甲第1号証に記載された発明である。
イ 請求項1?3、5、6、11?13、16?18に係る発明は、甲第2号証に記載された発明である。
ウ 請求項1?3、5?7、9?20に係る発明は、甲第3号証に記載された発明である。
エ 請求項1?3、5?7、9?20に係る発明は、甲第4号証に記載された発明である。
オ 請求項1、3、5、11、12、16、17に係る発明は、甲第5号証に記載された発明である。
カ 請求項1?20に係る発明は、甲第6号証に記載された発明である。
キ 請求項1?7、10?13、15?18、20に係る発明は、甲第12号証に記載された発明である。

(2)理由2:特許法第29条第2項(同法第113条第2号)
ア 請求項1?8、11?13、16?18に係る発明は、甲第1号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
イ 請求項1?8、11?13、16?18に係る発明は、甲第2号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
ウ 請求項1?20に係る発明は、甲第3号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
エ 請求項1?20に係る発明は、甲第4号証及び周知技術に基づき、容易にすることができた発明である。
オ 請求項1、3?5、11、12、16、17に係る発明は、甲第5号証及び周知技術に基づき、容易にすることができた発明である。
カ 請求項1?20に係る発明は、甲第6号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
キ 請求項1?6、10?13、15?18、20に係る発明は、甲第7号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
ク 請求項1?7、10?13、15?18、20に係る発明は、甲第8号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。
ケ 請求項1?8、10?13、15?18、20に係る発明は、甲第12号証に記載された発明及び周知技術に基づき、容易にすることができた発明である。

このうち、(2)ア、イ、ケについては、取消理由通知(決定の予告)で採用した取消理由であり、上記第4で判断したのでここでは言及しない。

2 当審の判断
(1)各甲号証について
異議申立人は、異議申立書にて、甲第1号証?甲第14号証を提示し、令和1年11月6日付け意見書にて、甲第15号証?甲第19号証を提示している。
このうち、甲第1号証、甲第2号証、甲第12号証、甲第6号証、甲第8号証、甲第15号証に記載された事項、各甲号証に記載された発明若しくは技術については、上記第4の2(1)に記載したとおりである。
したがって、以下では甲第3号証?甲第5号証、甲第7号証、甲第9号証?甲第11号証、甲第13号証、甲第14号証、甲第16号証?甲第19号証に記載された事項、各甲号証に記載された発明若しくは技術について検討する。

ア 甲第3号証(特開2013-149742号公報)
(ア)甲第3号証に記載された事項
甲第3号証には、「撮像装置および撮像システム」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0021】
本明細書において、2次元状に配された複数の光電変換部のうち、並列に信号が読み出される光電変換部の単位を行と呼ぶ。各行に含まれる複数の光電変換部は第1方向に沿って配されうる。1行に含まれる複数の光電変換部から信号が並列に読み出されてもいいし、複数行に含まれる複数の光電変換部から信号が並列に読み出されてもよい。そして、光電変換部で生じた信号を読み出すため、それぞれの光電変換部に対応してトランジスタが配される。光電変換部からの信号を読み出すためのトランジスタは、画素回路を構成する。つまり、光電変換部からの信号を読み出すためのトランジスタとは、撮像領域において、光電変換部毎に繰り返し配された読み出し回路を構成するトランジスタである。具体的に、光電変換部からの信号を読み出すためのトランジスタは、増幅トランジスタ、リセットトランジスタ、選択トランジスタなどである。光電変換部と、光電変換部からの信号を読み出すためのトランジスタが画素を構成しうる。つまり、画素に光電変換部と、画素回路が含まれる。」

「【0033】
図1(a)は実施例1の撮像装置の平面レイアウトを示す概略図である。本実施例の撮像装置は、フィールド領域101と活性領域102とを含む半導体基板を有する。半導体基板は例えばシリコン基板である。フィールド領域101はSTIやLOCOSなどの絶縁体分離部である。絶縁体は例えばシリコン酸化膜である。活性領域102には光電変換部やトランジスタを構成する半導体領域が配される。
【0034】
活性領域102には、PD3A、PD3B、PD4A、PD4Bが配される。PDはそれぞれN型半導体領域を含む。N型半導体領域と、当該N型半導体領域とPN接合を構成するP型半導体領域とがPDを構成する。P型半導体領域は、例えば表面に配された暗電流防止層、ポテンシャルバリアを構成する半導体領域、絶縁体分離部に隣接して配された暗電流防止層、チャネルストップ層、ウェル、半導体基板などである。PDを構成するN型半導体領域に、信号電荷である電子が蓄積される。」

「【0038】
本実施例では、同色の2つのPD3A、PD3Bの間に、P型の半導体領域で構成されるポテンシャルバリア103が形成されうる。また、異なる色の2つのPD3BとPD4Aとの間に、P型の半導体領域で構成されるポテンシャルバリア104が形成されうる。ポテンシャルバリア104を構成するP型半導体領域の第1方向における長さは、ポテンシャルバリア103を構成するP型半導体領域の第1方向における長さより長い。P型半導体領域の端は、PN接合面である。つまり、PD3Bに含まれるN型半導体領域とPD4Acに含まれるN型半導体領域との間隔は、PD3Aに含まれるN型半導体領域とPD3Bに含まれるN型半導体領域との間隔より広い。」

「【0043】
活性領域102には、PDからの電荷が転送されるフローティングディフュージョン(以下、FD)領域21A、21B、22A、22Bが配される。そして、PDの電荷をFD領域に転送する転送トランジスタ5A、5B、6A、6Bが設けられている。FD領域は、それぞれ不図示の配線によって、増幅トランジスタ7A、7B、8A、8Bに接続される。増幅トランジスタはPDで発生した信号を増幅する増幅手段である。さらに、リセットトランジスタ9A、9B、10A、10B、および選択トランジスタ11A、11B、12A、12Bが配される。リセットトランジスタは、増幅トランジスタの入力ノードを所定電圧にリセットする。選択トランジスタは、増幅トランジスタのソースと不図示の信号出力線との導通を制御する。この信号出力線は、複数の配線層のうち電源配線2A?2Cと同じ配線層に配される。各トランジスタは、ソースあるいはドレインを構成する半導体領域、及びポリシリコンなどで構成されるゲート電極を含んでいる。」

「【0073】
図3(a)は実施例3の撮像装置の平面レイアウトを示す概略図である。本実施例において、増幅トランジスタ7A、7Bのドレインは共通の半導体領域で構成される。そして、増幅トランジスタ7A、7Bのドレインは共通のコンタクトプラグ110を介して電源配線2Aに接続される。また、増幅トランジスタ8A、8Bのドレインは共通の半導体領域で構成される。そして増幅トランジスタ8A、8Bのドレインは共通のコンタクトプラグ111を介して電源配線2Bに接続される。
【0074】
さらに、本実施例において、リセットトランジスタ9A、9Bのドレインは共通の半導体領域で構成される。そして、リセットトランジスタ9A、9Bのドレインは共通のコンタクトプラグ201を介して電源配線2Aに接続される。また、リセットトランジスタ10A、10Bのドレインは共通の半導体領域で構成される。そしてリセットトランジスタ10A、10Bのドレインは共通のコンタクトプラグ202を介して電源配線2Bに接続される。」



(イ)甲第3号証に記載された発明
上記甲第3号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第3号証に記載された発明を認定する。

a 段落0043には、「FD領域は、それぞれ不図示の配線によって、増幅トランジスタ7A、7B、8A、8Bに接続される。」と記載されており、ここで、「不図示の配線」との記載から、当該配線は、電源配線2A?2Cとは異なる配線であるといえる。また、段落0043の「選択トランジスタは、増幅トランジスタのソースと不図示の信号出力線との導通を制御する。」との記載から、信号出力線とも異なる配線といえる。

b 図3(b)より、
増幅トランジスタ7A、7Bは、リセットトランジスタ9A、9Bと接続していること、
リセットトランジスタ9A、9Bは、FD領域21AとFD領域21Bからの信号を受けることが見て取れる。

c 図3(a)より、
リセットトランジスタ9A、9Bは、FD領域21AとFD領域21Bとの並ぶ方向に関してFD領域21AとFD領域21Bとの間に配置され、一直線上に並ぶこと、
リセットトランジス夕9A、9Bは、画素内において、転送トランジスタ5Aと転送トランジスタ5Bとが並ぶ方向に関して、転送トランジスタの5Aと転送トランジスタ5Bとの間に配置されること、
リセットトランジスタ9A、9Bは、画素内において、PD3A、3Bの並ぶ方向において、PD3AとPD3Bとの間に配置されること、
リセットトランジスタ9A、9Bは、転送トランジスタの5A、転送トランジスタ5Bと、FD領域21A、FD領域21Bを介して接続されていること
が見て取れる。

d 上記(ア)の記載、上記a?cの記載より、甲第3号証には、次の発明(以下、「甲3発明」という。)が記載されていると認められる。なお、説明のために(3a)?(3t)の記号を当審において付与した。以下、構成3a?構成3tと称する。

(甲3発明)
(3a)2次元状に配された複数の光電変換部と、画素回路を構成する光電変換部からの信号を読み出すためのトランジスタである増幅トランジスタ、リセットトランジスタ、選択トランジスタを有し、
(3b)光電変換部と、光電変換部からの信号を読み出すためのトランジスタが画素を構成し、
(3c)フィールド領域101と活性領域102とを含む半導体基板を有し、
(3d)活性領域102には光電変換部やトランジスタを構成する半導体領域が配され、
(3e)活性領域102には、PD3A、PD3B、PD4A、PD4Bが配され、
(3f)2つのPD3A、PD3Bの間に、P型の半導体領域で構成されるポテンシャルバリア103が形成され、
(3g)活性領域102には、PDからの電荷が転送されるFD領域21A、21B、22A、22Bが配され、PDの電荷をプラグを介して転送トランジスタ5A、5B、6A、6Bが設けられ、
(3h)信号出力線は、複数の配線層のうち電源配線2A?2Cと同じ配線層に配され、
(3i)FD領域は、電源配線2A?2C及び信号出力線と異なる配線によって、増幅トランジスタ7A、7B、8A、8Bに接続され、
(3j)リセットトランジスタ9A、9B、10A、10B、および選択トランジスタ11A、11B、12A、12Bが配され、リセットトランジスタは、増幅トランジスタの入力ノードを所定電圧にリセットし、
(3k)各トランジスタは、ソースあるいはドレインを構成する半導体領域、及びポリシリコンなどで構成されるゲート電極を含んでおり、
(3l)増幅トランジスタ7A、7Bのドレインは共通のコンタクトプラグ110を介して電源配線2Aに接続され、
(3m)増幅トランジスタ7A、7Bは、リセットトランジスタ9A、9Bと接続し
(3n)リセットトランジスタ9A、9Bのドレインは共通のコンタクトプラグ201を介して電源配線2Aに接続され、
(3o)リセットトランジスタ9A、9Bは、FD領域21AとFD領域21Bからの信号を受け、
(3p)リセットトランジスタ9A、9Bは、FD領域21AとFD領域21Bとの並ぶ方向に関してFD領域21AとFD領域21Bとの間に配置され、一直線上に並び、
(3q)リセットトランジス夕9A、9Bは、画素内において、転送トランジスタ5Aと転送トランジスタ5Bとが並ぶ方向に関して、転送トランジスタの5Aと転送トランジスタ5Bとの間に配置され、
(3r)リセットトランジスタ9A、9Bは、画素内において、PD3A、3Bの並ぶ方向において、PD3AとPD3Bとの間に配置され、
(3s)リセットトランジスタ9A、9Bは、転送トランジスタの5A、転送トランジスタ5Bと、FD領域21A、FD領域21Bを介して接続されている
(3t)撮像装置。

イ 甲第4号証(特開2013-149740号公報)
(ア)甲第4号証に記載された事項
甲第4号証には、「撮像装置および撮像システム」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0020】
[第1の実施形態]本発明の第1の実施形態について、図1を例に説明する。本発明の第1の実施形態に係る撮像装置は、複数の光電変換部を有する。複数の光電変換部が配された領域が撮像領域である。複数の光電変換部が行列状に配された場合、撮像領域は、もっとも外周に配された光電変換部を結ぶ線が囲む領域であってもよい。光電変換部は例えばフォトダイオード(以下、PD)11である。PDはN型(第1導電型)の半導体領域と、当該N型の半導体領域とPN接合を構成するP型(第2導電型)の半導体領域とを含む。P型の半導体領域は、例えばP型ウェルである。これらの光電変換部が第1方向に沿って並んで配される。これらの光電変換部の間にはポテンシャルバリア3、4が形成されうる。また分離部が、光電変換部とトランジスタなどの素子とを電気的に分離してもよい。」

「【0043】
本実施例の撮像装置は、フィールド領域1と活性領域2とを含む半導体基板を有する。半導体基板は例えばシリコン基板である。フィールド領域1はSTIやLOCOSなどの絶縁体分離部である。絶縁体はたとえばシリコン酸化膜である。活性領域2には光電変換部やトランジスタを構成する半導体領域が配される。
【0044】
活性領域2には、PD11a?11hが配される。PDはそれぞれN型半導体領域を含む。N型半導体領域と、当該N型半導体領域とPN接合を構成するP型半導体領域とがPDを構成する。PDを構成するP型半導体領域は、例えば表面に配された暗電流防止層、ポテンシャルバリアを構成する半導体領域、絶縁体分離部と隣り合うように配された暗電流防止層、チャネルストップ層、ウェル、半導体基板などである。PDを構成するN型半導体領域に、信号電荷である電子が蓄積される。」

「【0048】
活性領域2には、PDからの電荷が転送されるフローティングディフュージョン(以下、FD)領域13a、13bが配される。そして、PD11の電荷をFD領域13に転送する転送トランジスタ12a、12bが設けられている。FD領域13a、13bは、それぞれ不図示の配線によって、増幅トランジスタ15a、15bに接続される。増幅トランジスタ15a、15bはPDで発生した信号を増幅する増幅手段である。さらに、リセットトランジスタ14a、14b、および選択トランジスタ16a、16bが配される。リセットトランジスタ14は、増幅トランジスタの入力を所定電圧にリセットする。選択トランジスタ16は、増幅トランジスタのソースと不図示の垂直出力線との導通を制御する。本実施例において、増幅トランジスタ15a、15bのドレインは共通の半導体領域で構成され、共通のコンタクトプラグ19を介して電源配線に接続される。一方、異なる色の光電変換部に対応する2つのリセットトランジスタ14のドレインは共通の半導体領域で構成され、共通のコンタクトプラグ18に接続される。」

「【0057】
また、図2(b)では省略されているが、ウェルコンタクトプラグ17とポテンシャルバリア3との間に配された絶縁体分離部の上に、転送トランジスタ12のゲート電極が配される。光電変換部が信号電荷を蓄積しているときに、転送トランジスタ12のゲート電極には、当該信号電荷に対するポテンシャルバリアを生じるような電圧が供給されうる。たとえば、信号電荷が電子であれば、ウェルに供給されるGND電圧と同じ電圧、あるいはGND電圧より低い負の電圧が供給される。したがって、このような構成によれば、ウェルコンタクトプラグ17に起因する暗電流が光電変換部に到達することを低減することができる。」

「【0082】
また、本実施例の撮像装置は複数の配線層を有する。そして、GND配線を構成する導電体は複数の配線層のうち最上層の配線層に配される。最上層の配線層とは、半導体基板から最も遠い位置にある配線層である。」



(イ)甲第4号証に記載された発明
上記甲第4号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第4号証に記載された発明を認定する。

a 段落0048には、「FD領域13a、13bは、それぞれ不図示の配線によって、増幅トランジスタ15a、15bに接続される。」と記載されており、ここで、「不図示の配線」との記載から、当該配線は、電源配線2A?2Cとは異なる配線であるといえる。

b 図4(なお、PD11cの転送トランジスタ、FD領域、増幅トランジスタ、リセットトランジスタをそれぞれ、12c、13c、14c、15cとする。)より、
リセットトランジスタ14b、14cは、転送トランジスタ12b、12cと、FD領域13b、13cを介して接続されていること、
リセットトランジスタ14b、14cは、FD領域13bとFD領域13cとの並ぶ方向に関してFD領域13bとFD領域13cとの間に配置され、一直線上に並ぶこと、
リセットトランジス夕14b、14cは、画素内において、転送トランジスタ12bと転送トランジスタ12cとが並ぶ方向に関して、転送トランジスタ12bと転送トランジスタ12cとの間に配置されること、
リセットトランジスタ14b、14cは、画素内において、PD11b、11cの並ぶ方向において、PD11bとPD11cとの間に配置されること
が見て取れる。

c 図3より、
増幅トランジスタ105、106は、FD領域109、110を介してリセットトランジスタ111、112に接続されていること
が見て取れる。

d 上記(ア)の記載、上記a?cの記載より、甲第4号証には、次の発明(以下、「甲4発明」という。)が記載されていると認められる。なお、説明のために(4a)?(4n)の記号を当審において付与した。以下、構成4a?構成4nと称する。

(甲4発明)
(4a)複数の光電変換部(例えば、PD11)が行列状に配され、
(4b)フィールド領域1と活性領域2とを含む半導体基板を有し、
(4c)活性領域2には光電変換部やトランジスタを構成する半導体領域が配され、
(4d)活性領域2には、PD11a?11hが配され、
(4e)活性領域2には、PDからの電荷が転送されるFD領域13a、13bが配され、PD11の電荷をFD領域13に転送する転送トランジスタ12a、12bが設けられ、FD領域13a、13bは、電源配線と異なる配線によって、増幅トランジスタ15a、15bに接続され、リセットトランジスタ14a、14b、および選択トランジスタ16a、16bが配され、リセットトランジスタ14は、増幅トランジスタの入力を所定電圧にリセットし、
(4f)増幅トランジスタ15a、15bのドレインは共通のコンタクトプラグ19を介して電源配線に接続され、
(4g)2つのリセットトランジスタ14のドレインは共通のコンタクトプラグ18に接続され、
(4h)複数の配線層を有し、
(4i)リセットトランジスタ14b、14cは、転送トランジスタ12b、12cと、FD領域13b、13cを介して接続され、FD領域13bとFD領域13cとの並ぶ方向に関してFD領域13bとFD領域13cとの間に配置され、一直線上に並び、
(4j)リセットトランジス夕14b、14cは、画素内において、転送トランジスタ12bと転送トランジスタ12cとが並ぶ方向に関して、転送トランジスタ12bと転送トランジスタ12cとの間に配置され、
(4k)リセットトランジスタ14b、14cは、画素内において、PD11b、11cの並ぶ方向において、PD11bとPD11cとの間に配置され、
(4l)増幅トランジスタ105、106は、FD領域109、110を介してリセットトランジスタ111、112に接続され、
(4m)ウェルコンタクトプラグ17とポテンシャルバリア3との間に配された絶縁体分離部の上に、転送ゲート電極が配される
(4n)撮像装置。

ウ 甲第5号証(米国特許出願公開第2010/133590号明細書)
(ア)甲第5号証に記載された事項
甲第5号証には、「SHARED PHOTODIODE IMAGE SENSOR」に関し、図面とともに以下の事項が記載されている。
なお、括弧内は、異議申立人の訳を参考にして当審で訳したものである。また、説明のために、下線を当審において付与した。

「[0055] As shown in FIG.2,the two adjacent pixels Px1 and Px2 share one photodiode 200 and are disposed symmetrically centering on the photodiode 200.」
(図2に示されるように、2つの隣接するピクセルPx1及びPx2が1つのフォトダイオード200を共有し、フォトダイオード200を中心にして対称的に配置される。)

「[0058] Two transfer transistors 310 and 315 are disposed symmetrically centering on the photodiode 300, and the photodiode 300 is connected to two diffusion regions 311 and 316 through the transfer transistors 310 and 315, respectively.」
(2つの転送トランジスタ310及び315がフォトダイオード300を中心にして対称的に配置され、フォトダイオード300は、2つの拡散領域311及び316に、それぞれ転送トランジスタ310及び315を通して接続される。)

「[0059] Terminals which are connected to reset transistors QR1 and QR2 and driving transistors QS1 and QS2 are formed on the diffusion regions 311 and 316, respectively. A configuration of the terminals is not limited to that of FIG.3.」
(リセットトランジスタQR1及びQR2並びに駆動トランジスタQS1及びQS2に接続される端子は、それぞれ拡散領域311及び316の上に形成される。端子の構成は、図3のものに限定されない。)

「[0076] FIG.9 to 11 are plane views illustrating image sensors to which the embodiment of FIG.7 or 8 isapplied.」
(図9?11は、図7又は8の実施形態が適用されるイメージセンサを示す平面図である。)



(イ)甲第5号証に記載された発明
上記甲第5号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第5号証に記載された発明を認定する。

a 図9より、
2つの拡散領域311及び316と、駆動トランジスタQS1及びQS2と、リセットトランジスタRST1及びRST2とは、平面視において、拡散領域311と拡散領域316との並ぶ方向に関して一直線上に並び、
駆動トランジスタQS1及びQS2は凸形状若しくは凸を180度回転した形状であり、リセットトランジスタRST1及びRST2は紙面における横長の長方形状であることが見て取れる。

b 上記(ア)の記載、上記aの記載より、甲第5号証には、次の発明(以下、「甲5発明」という。)が記載されていると認められる。なお、リセットトランジスタに関して、段落0059では、QR1、QR2とし、図9では、RST1、RST2としているが、両者は同じものを指すことから、以下では、RST1、RST2とする。
また、説明のために(5a)?(5g)の記号を当審において付与した。以下、構成5a?構成5gと称する。

(甲5発明)
(5a)2つの隣接するピクセルPx1及びPx2が1つのフォトダイオード200を共有し、フォトダイオード200を中心にして対称的に配置され、
(5b)2つの転送トランジスタ310及び315がフォトダイオード300を中心にして対称的に配置され、
(5c)フォトダイオード300は、2つの拡散領域311及び316に、それぞれ転送トランジスタ310及び315を通して接続され、
(5d)リセットトランジスタRST1及びRST2並びに駆動トランジスタQS1及びQS2に接続される端子は、それぞれ拡散領域311及び316の上に形成され、
(5e)2つの拡散領域311及び316と、駆動トランジスタQS1及びQS2と、リセットトランジスタRST1及びRST2とは、平面視において、拡散領域311と拡散領域316との並ぶ方向に関して一直線上に並び、
(5f)駆動トランジスタQS1及びQS2は凸形状若しくは凸を180度回転した形状であり、リセットトランジスタRST1及びRST2は紙面における横長の長方形状である
(5g)イメージセンサ。

エ 甲第7号証(特開2010-212769号公報)
(ア)甲第7号証に記載された事項
甲第7号証には、「撮像装置」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0021】
フォトダイオードアレイPDAは、各列の連続して並ぶ4個ごとにグループを構成する。各グループの4個のフォトダイオードPDは、複数のトランジスタ(図2の転送トランジスタTX、増幅トランジスタAMI、選択トランジスタSEL、およびリセットトランジスタRST)とともに画素ユニットPUを構成する。画素アレイ部10は、この画素ユニットPUを単位として動作する。」

「【0102】
この結果、各フォトダイオードPDとそれに対応するフローティングディフュージョンFDとを含めた各画素の活性領域の形状の対称性を高めることができる。すなわち、図7の画素アレイ部10の場合、斜め方向に隣接する画素の活性領域は、互いに並進対称の関係にあり、行方向に隣接する画素の活性領域は、互いに線対称の関係にあることがわかる。」

「【0106】
また、画素ユニットPU2aの場合、リセットトランジスタRSTは、フォトダイオードPD9aに対して+Y方向に隣接したトランジスタ領域TRA2に、金属配線FDL2aと隣接の金属配線FDL3aとを接続する接続トランジスタSWと組合わせて設けられる。リセットトランジスタRSTおよび接続トランジスタSWも、ゲート長方向が行方向と略一致した状態で直列接続されて配置される。リセットトランジスタRSTのソース領域と接続トランジスタSWのドレイン領域は一体化される。これによって、トランジスタを配置するのに要するスペースを減らすことができる。なお、リセットトランジスタRSTおよび接続トランジスタSWの活性領域の形状と、増幅トランジスタAMIおよび選択トランジスタSELの活性領域の形状はほぼ同じである。」

「【0114】
[実施の形態2]図8は、画素アレイ部10Aのレイアウトを模式的に示す平面図である。図8の画素アレイ部10Aのレイアウトは、図7に示した実施の形態1の画素アレイ部10のレイアウト変形例である。図8には、フォトダイオードアレイPDAの第1、第2列目(C1,C2)および第5行目?第8行目(R5?R8)のフォトダイオードPDが図示されている。フォトダイオードPDは、半導体基板上で列方向および行方向にそれぞれ等間隔で配置される。なお、以下の説明では、図7と同一または相当する部分には同一の参照符号を付して説明を繰返さない場合がある。
【0115】
画素アレイ部10Aは、フォトダイオードアレイPDAの各列の4個のフォトダイオードPDごとにグループを構成し、各グループが画素ユニットPUに対応する。具体的に、図8の場合、画素ユニットPU2aはフォトダイオードPD5a,PD6a,PD7a,PD8aを含み、画素ユニットPU2bは、フォトダイオードPD5b,PD6b,PD7b,PD8bを含む。
【0116】
フローティングディフュージョンFDは、フォトダイオードPDと個別に対応し、対応するフォトダイオードPDに対して+X方向に隣接した位置に設けられる。転送トランジスタTXは、互いに対応するフォトダイオードPDとフローティングディフュージョンFDとの間に設けられる。」

「【0121】
さらに、各画素ユニットPUには、フローティングディフュージョンFDを接続する金属配線FDLが設けられる。金属配線FDLは、対応のリセットトランジスタRSTのソース領域、および増幅トランジスタAMIのゲート電極層とコンタクトホールCHを介して接続される。」



(イ)甲第7号証に記載された発明
上記甲第7号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第7号証に記載された発明を認定する。

a 図8より、
2つのフローティングディフュージョンFDのそれぞれと、増幅トランジスタAMIのゲート電極と、リセットトランジスタRSTのソース領域とは、平面視において、2つのFDのうちの一方のFDと他方のFDとの並ぶ方向に関して一直線上に並ぶこと、
増幅トランジスタAMIは、2つのFDのうちの一方のFDと他方のFDとの並ぶ方向に関して一方のFDと他方のFDとの間に配置されていること、
増幅トランジスタAMIのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から上方向に延び、上端から右方向に延びる形状であり、リセットトランジスタRSTのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から下方向に延びる形状であること、
金属配線FDL2aは、SWと接続する際に、紙面に対して上側では左に曲げられ、下側では右に曲げられて接続しているが、2つのフローティングディフュージョンFDのそれぞれと、増幅トランジスタAMIのゲート電極と、リセットトランジスタRSTのソース/ドレインとは、金属配線FDL2aが一直線に延びている区間で接続されていること
が見て取れる。

b 上記(ア)の記載、上記aの記載より、甲第7号証には、次の発明(以下、「甲7発明」という。)が記載されていると認められる。なお、説明のために(7a)?(7n)の記号を当審において付与した。以下、構成7a?構成7nと称する。

(甲7発明)
(7a)フォトダイオードPDは、半導体基板上で列方向および行方向にそれぞれ等間隔で配置され、
(7b)フォトダイオードアレイPDAは、各列の連続して並ぶ4個ごとにグループを構成し、
(7c)各グループの4個のフォトダイオードPDは、転送トランジスタTX、増幅トランジスタAMI、選択トランジスタSEL、およびリセットトランジスタRSTとともに画素ユニットPUを構成し、
(7d)各フォトダイオードPDとそれに対応するフローティングディフュージョンFDとを含めた各画素の活性領域に関して、斜め方向に隣接する画素の活性領域は、互いに並進対称の関係にあり、行方向に隣接する画素の活性領域は、互いに線対称の関係にあり、
(7e)画素アレイ部10Aは、フォトダイオードアレイPDAの各列の4個のフォトダイオードPDごとにグループを構成し、各グループが画素ユニットPUに対応し、具体的に、画素ユニットPU2aはフォトダイオードPD5a,PD6a,PD7a,PD8aを含み、
(7f)フローティングディフュージョンFDは、フォトダイオードPDと個別に対応し、
(7g)転送トランジスタTXは、互いに対応するフォトダイオードPDとフローティングディフュージョンFDとの間に設けられ、
(7h)各画素ユニットPUには、フローティングディフュージョンFDを接続する金属配線FDLが設けられ、金属配線FDLは、対応のリセットトランジスタRSTのソース領域、および増幅トランジスタAMIのゲート電極層とコンタクトホールCHを介して接続され、
(7i)リセットトランジスタRSTおよび接続トランジスタSWの活性領域の形状と、増幅トランジスタAMIおよび選択トランジスタSELの活性領域の形状はほぼ同じであり、
(7j)2つのフローティングディフュージョンFDのそれぞれと、増幅トランジスタAMIのゲート電極と、リセットトランジスタRSTのソース領域とは、平面視において、2つのFDのうちの一方のFDと他方のFDとの並ぶ方向に関して一直線上に並び、
(7k)増幅トランジスタAMIは、2つのFDのうちの一方のFDと他方のFDとの並ぶ方向に関して一方のFDと他方のFDとの間に配置されていること、
(7l)増幅トランジスタAMIのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から上方向に延び、上端から右方向に延びる形状であり、リセットトランジスタRSTのゲート電極は、紙面に対して、上下方向に延び、上端から右方向に延び、右端から下方向に延びる形状であること、
(7m)金属配線FDL2aは、SWと接続する際に、紙面に対して上側では左に曲げられ、下側では右に曲げられて接続しているが、2つのフローティングディフュージョンFDのそれぞれと、増幅トランジスタAMIのゲート電極と、リセットトランジスタRSTのソース/ドレインとは、金属配線FDL2aが一直線に延びている区間で接続されている
(7n)撮像装置。

オ 甲第9号証(特開2013-106194号公報)
(ア)甲第9号証に記載された事項
甲第9号証には、「撮像装置の駆動方法」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0009】
(実施例1)図1は本実施例の撮像装置の等価回路図である。光電変換ユニット100は、複数の光電変換素子を有し、ここでは第1光電変換素子101Aおよび第2光電変換素子101Bを有する。光電変換素子としてはフォトダイオードを用いることができる。
【0010】
転送トランジスタ102A、102Bは複数の光電変換素子の各々に対応して設けられ、対応する光電変換素子の信号を増幅部の入力ノード103に転送する。複数の光電変換ユニットの各々に対応して配された複数のレンズを有するレンズアレイ(不図示)が光電変換素子の上部に配される。レンズアレイの各レンズは同一光電変換ユニットの複数の光電変換素子に集光する。各光電変換ユニットに含まれる複数の光電変換素子は平面視において、異なる位置に配される。」

「【0046】
特に本実施例の撮像装置のように、1つの撮像用の画素を2つの光電変換素子に分けて構成している場合、光電変換素子101Aと101Bの間にはポテンシャル障壁を設ける場合が多い。このポテンシャル障壁により、光電変換素子のポテンシャル分布が複雑になる。このため転送時の電荷残りが発生しやすく固定パタンノイズ、ランダムノイズが生じる場合がある。これに対して駆動パルスPTXA、PTXBを同時刻にハイレベルとすることにより入力ノードの電位を高い状態で固定パタンノイズ、ランダムノイズを低減する効果がある。」

(イ)甲第9号証に記載された技術
上記(ア)の記載より、甲第9号証には、次の技術(以下、「甲9技術」という。)が記載されていると認められる。

(甲9技術)
撮像装置であって、
光電変換ユニット100は、複数の光電変換素子を有し、
転送トランジスタ102A、102Bは複数の光電変換素子の各々に対応して設けられ、対応する光電変換素子の信号を増幅部の入力ノード103に転送し、
複数の光電変換ユニットの各々に対応して配された複数のレンズを有するレンズアレイが光電変換素子の上部に配され、レンズアレイの各レンズは同一光電変換ユニットの複数の光電変換素子に集光し、
1つの撮像用の画素を2つの光電変換素子に分けて構成し、光電変換素子101Aと101Bの間にはポテンシャル障壁を設ける技術。

カ 甲第10号証(特開2013-80797号公報)
(ア)甲第10号証に記載された事項
甲第10号証には、「固体撮像装置およびカメラ」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0009】
図1?図4、図12を参照しながら本発明の第1実施形態の固体撮像装置を説明する。図12(a)、図12(b)は、それぞれ本発明の代表的な実施形態の固体撮像装置1の構成を模式的に示す断面図、平面図である。固体撮像装置1は、互いに反対側の面である第1面11および第2面12を有する半導体基板10を含む。図12(b)は、固体撮像装置1を第2面12の側から見た図である。固体撮像装置1は、複数の画素集合50が配列された画素アレイ20と、各画素集合50に対して1つのマイクロレンズ30が割り当てられるように配置された複数のマイクロレンズ30とを備えている。各画素集合50は、複数の画素51、52、53、54を含み、各画素は、光電変換部PD、および、当該画素における回路の一部を構成する配線パターン60を含む。光電変換部PDは、半導体基板10に形成され、配線パターン60は、半導体基板10の第1面11の側に配置され、複数のマイクロレンズ30は、半導体基板10の第2面12の側に配置されている。固体撮像装置1は、MOS型イメージセンサとして実施されてもよいし、CCDイメージセンサとして実施されてもよいし、他のイメージセンサとして実施されてもよい。
【0010】
図1には、画素集合50の2つの構成例が示されている。点線は、各画素51、52、53、54の領域を示している。図1(a)に示す構成例は、1つのマイクロレンズ30に対して2つの画素51、52が割り当てられた例、即ち、画素集合50が2つの画素51、52で構成された例である。図1(b)に示す構成例は、1つのマイクロレンズ30に対して4つの画素51、52、53、54が割り当てられた例、即ち、画素集合50が4つの画素51、52、53、54で構成された例である。なお、画素集合50を構成する画素の個数や配置は、図1(a)、(b)に示す構成例に限定されるものではない。」

「【0014】
なお、転送トランジスタ203の2つの拡散領域(ソース、ドレイン)の一方は、光電変換部PDと共通化され、他方は、フローティングディフュージョン204と共通化されている。転送トランジスタ203のゲート電極は、光電変換部PDに蓄積された電荷をフローティングディフュージョン204に転送するチャネルを形成する。
【0015】
図3は、図1(a)のAB線に沿った断面図である。図3を参照しながら第1実施形態の固体撮像装置1あるいは画素集合50の構成を説明する。図3に示す例では、n型の半導体基板10が用いられている。互いに異なる画素集合50の間では、深いpウェル302によって画素と画素とが分離されている。同一の画素集合50の中では、深いpウェル312によって画素と画素とが分離されている。pウェル302、312が形成されない領域に光電変換部PDが形成されている。光電変換部PDは、n領域301と、信号電荷を蓄積するためのn+領域303を含む。光電変換部PDは、n+領域303から見て第1面の側(配線層側)に配置されたp+領域304と、n領域301から見て第2面の側(受光面側)に配置されたp+領域305とを含み、埋め込みフォトダイオードとして構成されている。受光面側のp+領域305は、画素アレイの全域にわたっている。ゲート電極307は、光電変換部PDの電荷蓄積領域であるn+領域304からフローティングディフュージョン204に電荷を転送する転送トランジスタ203のゲート電極である。ゲート電極307は第1面にゲート絶縁膜(不図示)を介して配置されている。また、FD204はn領域である。」

(イ)甲第10号証に記載された技術
上記(ア)の記載より、甲第10号証には、次の技術(以下、「甲10技術」という。)が記載されていると認められる。

(甲10技術)
固体撮像装置であって、
半導体基板10を含み、
複数の画素集合50が配列された画素アレイ20を備え、
各画素集合50は、複数の画素51、52、53、54を含み、各画素は、光電変換部PD、および、当該画素における回路の一部を構成する配線パターン60を含み、
光電変換部PDは、半導体基板10に形成され、
1つのマイクロレンズ30に対して4つの画素51、52、53、54が割り当てられ、
転送トランジスタ203の2つの拡散領域(ソース、ドレイン)の一方は、光電変換部PDと共通化され、他方は、フローティングディフュージョン204と共通化され、
転送トランジスタ203のゲート電極は、光電変換部PDに蓄積された電荷をフローティングディフュージョン204に転送するチャネルを形成し、
互いに異なる画素集合50の間では、深いpウェル302によって画素と画素とが分離され、同一の画素集合50の中では、深いpウェル312によって画素と画素とが分離され、
pウェル302、312が形成されない領域に光電変換部PDが形成されている技術。

キ 甲第11号証(特開2014-30148号公報)
(ア)甲第11号証に記載された事項
甲第11号証には、「固体撮像装置およびカメラ」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0011】
複数の画素ユニット101は、複数行および複数列を構成するように配置されうるが、図1には1つのみ示されている。各画素ユニット101は、複数の光電変換部として、第1光電変換部102aおよび第2光電変換部102bとを含む。各画素ユニット101はまた、複数の光電変換部としての第1光電変換部102aおよび第2光電変換部102bに対して共通に設けられた増幅部(増幅トランジスタ)105を含む。各画素ユニット101はまた、増幅部105の入力部104であるフローティングディフュージョンに第1光電変換部102a、第2光電変換部102bで発生した電荷をそれぞれ転送する第1転送トランジスタ103a、第2転送トランジスタ103bを含む。各画素ユニット101はまた、増幅部105の入力部104の電位をリセットするリセットトランジスタ106を含みうる。各画素ユニット101はまた、画素ユニット101を列信号線111に接続する選択トランジスタ107を含みうる。画素ユニット101が列信号線111に接続された状態は、画素ユニット101が選択された状態であり、画素ユニット101が列信号線111に接続されていない状態は、画素ユニット101が選択されていない状態である。
【0012】
第1転送トランジスタ103a、第2転送トランジスタ103b、リセットトランジスタ106および選択トランジスタ107のゲートには、前述の不図示の垂直走査回路によって駆動される駆動線108a、108b、109、110がそれぞれ接続されている。第1実施形態では、画素ユニット101の複数の光電変換部としての第1光電変換部102a、第2光電変換部102bに対して共通のマイクロレンズ135が設けられている。」

(イ)甲第11号証に記載された技術
上記(ア)の記載より、甲第11号証には、次の技術(以下、「甲11技術」という。)が記載されていると認められる。

(甲11技術)
複数の画素ユニット101は、複数行および複数列を構成するように配置され、
各画素ユニット101は、複数の光電変換部として、第1光電変換部102aおよび第2光電変換部102bとを含み、
各画素ユニット101はまた、複数の光電変換部としての第1光電変換部102aおよび第2光電変換部102bに対して共通に設けられた増幅部(増幅トランジスタ)105を含み、
各画素ユニット101はまた、増幅部105の入力部104であるフローティングディフュージョンに第1光電変換部102a、第2光電変換部102bで発生した電荷をそれぞれ転送する第1転送トランジスタ103a、第2転送トランジスタ103bを含み、
各画素ユニット101はまた、増幅部105の入力部104の電位をリセットするリセットトランジスタ106を含み、
各画素ユニット101はまた、画素ユニット101を列信号線111に接続する選択トランジスタ107を含み、
画素ユニット101の複数の光電変換部としての第1光電変換部102a、第2光電変換部102bに対して共通のマイクロレンズ135が設けられている技術。

ク 甲第13号証(国際公開第2013/147199号)
(ア)甲第13号証に記載された事項
甲第13号証には、「撮像素子、撮影方法、および撮像装置」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0091】
4つの画素にそれぞれ対応する4つのフォトダイオードPD(PD1?PD4)は、それぞれに対応する4つの転送トランジスタTX(TX1?TX4)の各ソースにそれぞれ接続される。各転送トランジスタTX1?TX4の各ゲートは、転送トランジスタTX1?TX4をオン/オフするための転送パルス信号が供給される制御線Cn1?Cn4にそれぞれ接続される。各転送トランジスタTX1?TX4のドレインは、共通接続されてリセットトランジスタRTのソースに接続される。リセットトランジスタRTのゲートは、リセットトランジスタRTをオン/オフするためのリセットパルス信号が供給される制御線Cn5に接続される。各転送トランジスタTX1?TX4のドレインとリセットトランジスタRTのソース間のいわゆるフローティングディフュージョンFDは、ソースフォロワアンプトランジスタSFのゲートに接続される。ソースフォロワアンプトランジスタSFのドレインは、選択トランジスタSのソースに接続される。選択トランジスタSのゲートは、選択トランジスタSをオン/オフするための選択パルス信号が供給される制御線Cn6に接続される。選択トランジスタSのドレインは、出力線Outに接続される。
【0092】
4つのフォトダイオードPD1?PD4は、それぞれに対応して設けられたカラーフィルタを透過した光を光電変換して信号電荷を生成する。4つのフォトダイオードPD1?PD4により生成された信号電荷は、それぞれに対応する転送トランジスタTX1?TX4を介してフローティングディフュージョンFDに転送される。フローティングディフュージョンFDは、ソースフォロワアンプトランジスタSFのゲートに接続されているため、選択トランジスタSがオンしていれば、フローティングディフュージョンFDの電位に対応した信号が、ソースフォロワアンプトランジスタSFにより増幅されて選択トランジスタSを介して出力線Outに出力される。リセットトランジスタRTは、フローティングディフュージョンFDの信号電荷を排出してリセットする。
【0093】
なお、4つのフォトダイオードPD1?PD4で、フローティングディフュージョンFD、ソースフォロワアンプトランジスタSF、選択トランジスタSおよびリセットトランジスタRTを共有するので、撮像素子12は、1つのフォトダイオードPDごとの信号を出力することもできるし、4つのフォトダイオードPD1?PD4からの信号を加算した信号を出力することもできる。
【0094】
図20(a)および(b)は、撮像素子12における、上述した回路の配置を例示する図である。図20(a)では、代表して8×8画素分を抜き出して図示している。また、図20(b)は、図20(a)における一つのマイクロレンズ40(2×2画素分)に対応する部分を拡大した図である。図20に示すように、フローティングディフュージョンFD、ソースフォロワアンプトランジスタSF、選択トランジスタSおよびリセットトランジスタRTは、1つのマイクロレンズ40内で隣接する2行2列の4つの画素で共有されるのではなく、隣接する同色の2行2列の4つの画素で共有される。したがって、撮像素子12からは、1画素ずつ信号を読み出すこともできるし、隣接する同色2行2列の4画素を加算した信号を読み出すこともできる。ゆえに、後述する第1の画像信号生成処理においてマイクロレンズ40ごとのRGB信号を読み出す際には、撮像素子12から1画素ずつ信号を読み出せばよい。また、後述する第2の画像信号生成処理において、隣接する同色2行2列の4つの画素を1つの画素として扱う場合には、撮像素子12から隣接する同色2行2列の4画素を加算した信号を読み出せばよい。」



(イ)甲第13号証に記載された技術
上記甲第13号証の記載事項及び関連する図面並びにこの分野における技術常識を考慮して甲第13号証に記載された技術を認定する。

a 図20(b)より、
ソースフォロワアンプトランジスタSFとリセットトランジスタRTとが、フローティングディフュージョンFDに配され、互いに交差する方向に延びることが見て取れる。

b 上記(ア)の記載、上記aの記載より、甲第13号証には、次の技術(以下、「甲13技術」という。)が記載されていると認められる。

(甲13技術)
リセットトランジスタRTのゲートは、リセットトランジスタRTをオン/オフするためのリセットパルス信号が供給される制御線Cn5に接続され、
各転送トランジスタTX1?TX4のドレインとリセットトランジスタRTのソース間のいわゆるフローティングディフュージョンFDは、ソースフォロワアンプトランジスタSFのゲートに接続され、
4つのフォトダイオードPD1?PD4により生成された信号電荷は、それぞれに対応する転送トランジスタTX1?TX4を介してフローティングディフュージョンFDに転送され、
フローティングディフュージョンFDは、ソースフォロワアンプトランジスタSFのゲートに接続され、
リセットトランジスタRTは、フローティングディフュージョンFDの信号電荷を排出してリセットし、
4つのフォトダイオードPD1?PD4で、フローティングディフュージョンFD、ソースフォロワアンプトランジスタSF、選択トランジスタSおよびリセットトランジスタRTを共有し、
フローティングディフュージョンFD、ソースフォロワアンプトランジスタSF、選択トランジスタSおよびリセットトランジスタRTは、1つのマイクロレンズ40内で隣接する2行2列の4つの画素で共有されるのではなく、隣接する同色の2行2列の4つの画素で共有され、
ソースフォロワアンプトランジスタSFとリセットトランジスタRTとが、フローティングディフュージョンFDに配され、互いに交差する方向に延びる技術。

ケ 甲第14号証(国際公開第2006/025079号)
(ア)甲第14号証に記載された事項
甲第14号証には、「CMOS撮像素子」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0015】
図5の例では、列方向に隣接する二つのCMOS画素素子PX1およびPX2の間において、リセットトランジスタ10B、読出しトランジスタ10Fおよび選択トランジスタ10Sを共通に使っている。」

「【0018】
図6を参照するに、この従来のレイアウトでは前記CMOS画素素子PX1およびPX2は、シリコン基板中に素子分離領域10Iにより画成されたそれぞれの素子領域中に、列方向(図中、上下方向)に隣接して形成されており、素子PX1の浮遊拡散領域FD1と素子PX2の浮遊拡散領域FD2とが、前記シリコン基板表面を延在する配線パターン10fで接続されている。図6の構成では、素子PX1においてフォトダイオード10Dを形成する拡散領域と浮遊拡散領域FD1を形成する拡散領域とが連続した第1の素子領域10W1を形成し、一方、素子PX2においてフォトダイオード10Dを形成する拡散領域と浮遊拡散領域FD2を形成する拡散領域、さらに前記トランジスタ10B,10Fおよび10Sを構成する拡散領域が、前記第1の素子領域10W1とは別の、連続した第2の素子領域10W2を形成する。」

「【0038】
このように、図5に示すような読出しトランジスタ10Fを共通化した回路を実現する従来のレイアウトでは、前記回路に対応するレイアウトパターン中に複数の活性領域を、素子分離領域を隔てて形成する必要があり、素子面積が増大してしまい、所望の集積密度、換言すると解像度の向上に支障が生じていた。さらにレイアウトパターンのいくつかでは、フォトダイオードにおける光電変換により形成された光電子が蓄積する浮遊拡散領域に複数のコンタクトホールを形成する必要があり、接合リークにより光電子が基板へと散逸しやすい問題が生じていた。さらにレイアウトパターンによっては、電源電圧(リセット電圧)を供給するために複数の電源コンタクトホールを形成する必要があるが、かかる複数の電源コンタクトホールの形成は、CMOS撮像素子の歩留まりを低下させる。」

「【0045】
図11を参照するに、前記CMOS撮像素子20は図5と同じ等価回路を有しており、シリコン基板表面に素子分離領域20Iにより画成された単一の素子領域20W中に形成されていることを特徴とする。」

「【0058】
さらに図11のレイアウトでは、前記転送ゲートトランジスタ20C1、20C2のゲート電極20CG1および20CG2のコンタクト20c4,20c5が、前記素子分離構造20I上、前記素子領域部分20W1に隣接して列方向に延在する拡散領域部分20W3の切れ目に相当する部分に形成されており、これにより、CMOS撮像素子20では、行方向に隣接する画素素子の間隔を縮小させることが可能になる。」

(イ)甲第14号証に記載された技術
上記(ア)の記載より、甲第14号証には、次の技術(以下、「甲14技術」という。)が記載されていると認められる。

(甲14技術)
列方向に隣接する二つのCMOS画素素子PX1およびPX2の間において、リセットトランジスタ10B、読出しトランジスタ10Fおよび選択トランジスタ10Sを共通に使い、
前記CMOS画素素子PX1およびPX2は、シリコン基板中に素子分離領域10Iにより画成されたそれぞれの素子領域中に、列方向に隣接して形成されており、素子PX1の浮遊拡散領域FD1と素子PX2の浮遊拡散領域FD2とが、前記シリコン基板表面を延在する配線パターン10fで接続され、
素子PX1においてフォトダイオード10Dを形成する拡散領域と浮遊拡散領域FD1を形成する拡散領域とが連続した第1の素子領域10W1を形成し、一方、素子PX2においてフォトダイオード10Dを形成する拡散領域と浮遊拡散領域FD2を形成する拡散領域、さらに前記トランジスタ10B,10Fおよび10Sを構成する拡散領域が、前記第1の素子領域10W1とは別の、連続した第2の素子領域10W2を形成し、
読出しトランジスタ10Fを共通化した回路を実現し、
複数の活性領域を、素子分離領域を隔てて形成し、
シリコン基板表面に素子分離領域20Iにより画成された単一の素子領域20W中に形成され、
前記転送ゲートトランジスタ20C1、20C2のゲート電極20CG1および20CG2のコンタクト20c4,20c5が、前記素子分離構造20I上、前記素子領域部分20W1に隣接して列方向に延在する拡散領域部分20W3の切れ目に相当する部分に形成されている技術。

コ 甲第16号証(特開2013-84740号公報)
(ア)甲第16号証に記載された事項
甲第16号証には、「半導体装置の製造方法」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0025】
図3(a)、(b)に示す様に、光電変換領域は第1層間絶縁層311で覆われている。第1層間絶縁層311は、酸化シリコン、BPSG,PSG,BSGからなることが好ましい。図2に示す様に、増幅ゲート電極1320は、第5半導体領域135(浮遊拡散領域)に向かって延在している。そして、第5半導体領域135(浮遊拡散領域)と、増幅ゲート電極1320の双方が、シェアードコンタクトプラグ320で接続されている。シェアードコンタクトプラグ320の代わりに、コンタクトプラグと配線層を用いて、第5半導体領域135と増幅トランジスタ132のゲート電極1320とを接続することもできる。転送ゲート電極121には、第1コンタクトプラグ321が接続されている。なお、図3(a)には、参考のため、図2のX-X’線上にはない第1コンタクトプラグ321および第2コンタクトプラグ322を点線にて示している。この第1コンタクトプラグ321をチャネル領域上などの第1活性部2A上に設けることもできる。しかし、図3(a)に示すように、転送ゲート電極121を第1活性部2A上から分離部3上に延在させて、第1コンタクトプラグ321を分離部3上に配置することが好ましい。同様に、リセットトランジスタ133のゲート電極1330には、第2コンタクトプラグ322が接続されている。この第2コンタクトプラグ322も分離部3上に配置することが好ましい。リセットトランジスタ133のドレイン1332には第3コンタクトプラグ323が接続されている。図3(b)に示す様に、増幅トランジスタのドレイン1322には第8コンタクトプラグ328が接続されている。増幅トランジスタのソース1321には不図示のコンタクトプラグが接続されている。転送ゲート電極121、リセットゲート電極1330にそれぞれ接続する第1コンタクトプラグ321、第2コンタクトプラグ322は、第1部材200A、200Bを貫通している。」

(イ)甲第16号証に記載された技術
上記(ア)の記載より、甲第16号証には、以下の技術(以下、「甲16技術」という。)が記載されていると認められる。

(甲16技術)
シェアードコンタクトプラグ320の代わりに、コンタクトプラグと配線層を用いて、第5半導体領域135と増幅トランジスタ132のゲート電極1320とを接続する技術。

サ 甲第17号証(特開2010-67774号公報)
(ア)甲第17号証に記載された事項
甲第17号証には、「光電変換装置及び撮像システム」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0012】
(第1の実施形態)
本実施形態の光電変換装置を、図1及び図2を用いて説明する。まず、図2を用いて光電変換装置の画素回路の一例を説明する。」

「【0016】
図1(A)及び図1(B)の各構成について説明する。11はP型半導体領域である。P型半導体領域11は半導体基板でもよく、またN型であってもよい。1はフォトダイオードを構成するN型半導体領域、2はN型半導体領域1に蓄積された電荷を読み出す転送用トランジスタのゲート電極、4は電荷が転送されるN型の半導体領域であり、FD部を構成する。5は半導体領域4と増幅用トランジスタ(不図示)の入力ノードとを接続する配線であり、3は半導体領域4と配線5とを接続するコンタクトである。ここでは、半導体領域4と配線5とコンタクト3とは同一のノードとなっている。9は光電変換素子に対応して配されたマイクロレンズであり、12はカラーフィルタである。カラーフィルタ12は、本実施形態において、光電変換素子に対応して配されており、ベイヤー配列を有している。10は素子分離領域であり、LOCOSやSTIといった構成が適用される。図1(B)において、符号はないが配線等の周囲やカラーフィルタの下部には絶縁膜13、14、15が配されている。保護膜や平坦化膜などの細かい構成については省略する。また、増幅用トランジスタやリセット用のトランジスタは8の領域にあるものとして省略している。N型半導体領域1のマイクロレンズ9側を光電変換素子の受光面とする。」

「【0025】
(第2の実施形態)
本実施形態について、図3を用いて説明する。図3(A)は光電変換装置の2画素分の平面模式図であり、図3(B)は図3(A)のCD線に対応した断面模式図である。図3(A)は図1(A)と、図3(B)は図1(B)と対応している。図3において図1と同様の構成については、同一の符号を付し説明を省略する。また、図3においても図1と同様に着目部分以外の構成については省略している。
【0026】
本実施形態において、第1の実施形態と異なる点は、半導体領域4の上部の遮光部が2層配されていることである。更に、本実施形態では半導体領域4から信号を読み出すためにシェアードコンタクトを用いていることが第1の実施形態と異なる。具体的には、半導体領域4の上部に第1の配線層と同一の高さに配された遮光部33と第2の配線層と同一の高さに配された遮光部34とを有する。そして半導体領域4からポリシリコン等からなる配線31に信号を読み出すためのシェアードコンタクト30とを有する。なお、配線31は増幅用トランジスタのゲート電極32と連続して形成されている。本実施形態では、半導体領域4とシェアードコンタクト30と増幅用トランジスタのゲート電極32とが同一ノードであり、FD部を構成している。」

(イ)甲第17号証に記載された技術
上記(ア)の記載より、甲第17号証には、以下の技術(以下、「甲17技術」という。)が記載されていると認められる。

(甲17技術)
半導体領域4と増幅用トランジスタの入力ノードとを接続する配線、半導体領域4と配線5とを接続するコンタクトがあり、半導体領域4と配線5とコンタクト3とは同一のノードとなっている第1の実施形態と、
半導体領域4から信号を読み出すためにシェアードコンタクトを用いて、半導体領域4とシェアードコンタクト30と増幅用トランジスタのゲート電極32とが同一ノードであり、FD部を構成している第2の実施形態のいずれかを有する技術。

シ 甲第18号証(特開2010-206173号公報)
(ア)甲第18号証に記載された事項
甲第18号証には、「光電変換装置およびカメラ」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0025】
フォトダイオードPD間には、ポテンシャル障壁11が形成されている。また、必要に応じて、フォトダイオードPDと増幅トランジスタSFおよびリセットトランジスタRTとの間にもポテンシャル障壁11が形成されうる。なお、単一画素の光電変換装置や、画素間の間隔が大きい撮像装置においては、フォトダイオード間のポテンシャル障壁は不要である。また、素子分離領域9が十分に深くまで形成されている場合には、フォトダイオードPDと増幅トランジスタSFおよびリセットトランジスタRTとの間のポテンシャル障壁は不要である。この実施形態では、ポテンシャル障壁11の形成によってポテンシャル障壁11によって囲まれたp型領域1が確定される。
【0026】
増幅トランジスタSFのゲート107は、浮遊拡散部FDに対して電気的に接続される。増幅トランジスタSFのゲート107は、ポリシリコンで構成されうる。この実施形態では、増幅トランジスタSFのゲート107は、コンタクトプラグ102によって浮遊拡散部FDに対して電気的に接続される。ここで、開口率の向上または画素密度の向上の観点において、コンタクトプラグ102は、シェアードコンタクトプラグであることが好ましい。シェアードコンタクトプラグは、1つのトランジスタの拡散領域(ソースまたはドレイン)と他のトランジスタのゲートとを1つのコンタクトプラグで電気的に接続するコンタクトプラグである。なお、増幅トランジスタSFのゲート107は、ゲート107に電気的に接続される1つのコンタクトプラグと、浮遊拡散部FDに電気的に接続される他のコンタクトプラグと、少なくとも1つの導電パターンとを介して接続されてよい。」

(イ)甲第18号証に記載された技術
上記(ア)の記載より、甲第18号証には、以下の技術(以下、「甲18技術」という。)が記載されていると認められる。

(甲18技術)
フォトダイオードPD間には、ポテンシャル障壁11が形成され、
増幅トランジスタSFのゲート107は、ゲート107に電気的に接続される1つのコンタクトプラグと、浮遊拡散部FDに電気的に接続される他のコンタクトプラグと、少なくとも1つの導電パターンとを介して接続されている技術。

ス 甲第19号証(特開2010-212288号公報)
(ア)甲第19号証に記載された事項
甲第19号証には、「撮像装置」に関し、図面とともに以下の事項が記載されている。
なお、説明のために、下線を当審において付与した。

「【0074】
さらに、各画素ユニットPUには、フローティングディフュージョンFDを接続する金属配線FDLが設けられる。たとえば、図5の画素ユニットPU(3,3)の場合、フォトダイオードPD(3,3),PD(4,3),PD(5,3),PD(6,3)の各々に対応するフローティングディフュージョンFDを接続する金属配線FDL(3,3)が設けられる。金属配線FDL(3,3)は、対応のリセットトランジスタRSTのソース領域および増幅トランジスタAMIのゲート電極層ともコンタクトホールCHを介して接続される。」

「【0085】
金属配線FDL(3,3)は、フォトダイオードPD(3,3),PD(4,3),PD(5,3),PD(6,3)の-X方向側のエッジに沿って列方向に延在して設けられる。金属配線FDL(3,3)は、フローティングディフュージョンFD11,FD12,FD13,FD14とコンタクトホール51,52,53,54を介して接続される。さらに、金属配線FDL(3,3)は、図6のリセットトランジスタRST11を構成する不純物領域25Aとコンタクトホール61を介して接続され、図6の選択トランジスタSEL11を構成するゲート電極層26Dとコンタクトホール66を介して接続される。」

(イ)甲第19号証に記載された技術
上記(ア)の記載より、甲第19号証には、以下の技術(以下、「甲19技術」という。)が記載されていると認められる。

(甲19技術)
金属配線FDL(3,3)は、
対応のリセットトランジスタRSTのソース領域および増幅トランジスタAMIのゲート電極層ともコンタクトホールCHを介して接続され、
フローティングディフュージョンFD11,FD12,FD13,FD14とコンタクトホール51,52,53,54を介して接続され、
リセットトランジスタRST11を構成する不純物領域25Aとコンタクトホール61を介して接続される技術。

(2)上記1(1)ア、イ、キについて
上記第4の2(2)ア(ア)p、第4の2(2)イ(ア)p、第4の2(2)ウ(ア)pで検討したように、本件訂正発明1と甲1発明、甲2発明、甲12発明は、相違点を有するものであるから、本件訂正発明1は、甲1発明、甲2発明、甲12発明であるということができない。
また、本件訂正発明3、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、本件訂正発明1は、甲1発明、甲2発明であるということができない以上、本件訂正発明3、5、11、12、16、17についても同様に甲1発明、甲2発明であるということができない。
さらに、本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、本件訂正発明1は、甲12発明であるということができない以上、本件訂正発明3、4、5、11、12、16、17についても同様に甲12発明であるということができない。

(3)上記1(1)ウ、(2)ウについて
ア 本件訂正発明1と甲3発明との対比、判断
(ア)対比
a 構成A、Bについて
構成3a、3c、3d、3tより、甲3発明は、構成A、Bに相当する構成を有している。

b 構成Cについて
構成3cより、甲3発明は、構成Cに相当する構成を有している。

c 構成Dについて
構成3e、3fより、甲3発明は、構成Dに相当する構成を有している。

d 構成Eについて
構成3gより、甲3発明は、構成Eに相当する構成を有している。

e 構成Fについて
構成3oより、甲3発明の「リセットトランジスタ」は、構成Fの「第1のトランジスタ」に相当し、甲3発明は、構成Fに相当する構成を有している。

f 構成Gについて
構成3mより、甲3発明の「増幅トランジスタ」は、構成Gの「第2のトランジスタ」に相当し、甲3発明は、構成Gに相当する構成を有している。

g 構成H、Iについて
構成3h、3l、3nより、増幅トランジスタとリセットトランジスタの上面には、電源配線を含む配線層が備えられている。
したがって、甲3発明と構成H、Iとは、「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面に」「配線」を備える点で共通する。
しかし、本件訂正発明1は、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「前記層間絶縁膜の上面に接する」ものであるのに対し、甲3発明は、そのような構成ではない点で相違する。

h 構成J、Kについて
構成3kより、甲3発明は、構成J、Kに相当する構成を有している。

i 構成Lについて
構成3f、3gより、甲3発明は、構成Lに相当する構成を有している。

j 構成Mについて
構成3pより、甲3発明は、構成Mに相当する構成を有している。

k 構成Nについて
甲3発明の「PD3A、PD3B」は、単一の活性領域内に配置されているものでなく、甲3発明は、構成Nを有するものではない点で相違する。

l 構成Oについて
甲3発明は、構成Oを有するものでない点で相違する。

m 構成Pについて
甲3発明は、構成Pを有するものでない点で相違する。

n 構成Qについて
構成3iより、甲3発明と構成Qは、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続される」点で共通する。
しかし、前記配線に関して、構成Qは、「一直線上に延びる」ものであり、「前記第1のトランジスタ」とも接続されているのに対し、甲3発明はそのような構成でない点で相違する。

o 上記a?nより、本件訂正発明1と甲3発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続される、
(A)半導体装置。

(相違点8)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲3発明は、そのような構成ではない点。

(相違点9)
本件訂正発明1は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲3発明は、そのような構成でない点。

(相違点10)
本件訂正発明1は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲3発明は、そのような構成ではない点。

(相違点11)
本件訂正発明1は、「(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」する構成であるのに対し、甲3発明は、そのような構成ではない点。

(相違点12)
本件訂正発明1は、「(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記配線を介して接続される」構成であるのに対し、甲3発明の「前記配線」は、「一直線上に延びる」ものでなく、また、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(イ)判断
a 新規性について
本件訂正発明1と甲3発明は、上記(ア)oのように、相違点8?12を有するものであるから、本件訂正発明1は、甲3発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点10について検討する。
甲3発明は、第1のトランジスタ(リセットトランジスタ9A、9B、10A、10B)と第2のトランジスタ(増幅トランジスタ7A、7B、8A、8B)は、一直線上に並ぶ構成でなく、ずれた構成である。そして、甲3発明として認定した図3の構成だけでなく、図1、2、4、5、7についても同様である。
ここで、異議申立人は、令和1年11月6日付け意見書の3.(2)(2-1-3)(b)において、「当該技術分野において、配線やフォトダイオード等の配置スペースに応じて、2つの浮遊容量領域のそれぞれと、第1のトランジスタのゲート電極と、第2のトランジスタのソース/ドレインとが一直線上に並ぶように配置することは、当業者が適宜なし得る設計的事項である。構成O1は、例えば、甲第1号証、甲第2号証、甲第12号証等に記載されているように周知技術である。」との主張をしているが、甲3発明においては、2つの浮遊容量領域のそれぞれと第1のトランジスタのゲート電極と第2のトランジスタのソース/ドレインとが一直線上に並ぶように配置することができず(例えば、図3において、リセットトランジスタ9A、9B、10A、10Bを、増幅トランジスタ7A、7B、8A、8Bが並ぶ位置に置くと、2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と一直線上でなくなる。また、増幅トランジスタ7A、7B、8A、8Bを、リセットトランジスタ9A、9B、10A、10Bが並ぶ位置に置くことは、2つの浮遊容量領域が存在するために不可能である。)、そのような構成が、周知技術であるとしても、甲3発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点8、9、11、12について検討するまでもなく、本件訂正発明1は、当業者であっても、甲3発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

イ 本件訂正発明3、4、5、11、12、16、17について
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明1は、当業者であっても、甲3発明及び周知技術に基づいて当業者が容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

ウ 本件訂正発明9と甲3発明との対比、判断
(ア)対比
a 構成A?J、L?Oについて
本件訂正発明9は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用する。

b 構成K1について
構成3kより、甲3発明は、構成K1に相当する構成を有している。

c 構成Q1について
構成3iより、甲3発明と構成Q1は、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され」る点で共通する。
しかし、前記配線に関して、構成Q1は、「前記第1のトランジスタ」とも接続されているのに対し、甲3発明はそのような構成でない点で相違する。

d 構成Rについて
構成3jより、甲3発明の「リセットトランジスタ」は、「第1のトランジスタ」に相当し、甲3発明と構成Rは、「前記第1のトランジスタは、」「電気信号をリセットするリセットトランジスタ」である点で共通する。
しかし、「電気信号をリセットする」ことに関して、構成Rは「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲3発明はそのような限定がない点で相違する。

e 構成Sについて
構成3sより、甲3発明は、構成Sに相当する構成を有している。

f 上記a?eより、本件訂正発明9と甲3発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q1’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点13)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明9は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲3発明は、そのような構成ではない点。

(相違点14)
本件訂正発明9は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲3発明は、そのような構成でない点。

(相違点15)
本件訂正発明9は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲3発明は、そのような構成ではない点。

(相違点16)
本件訂正発明9は、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲3発明の「前記配線」は、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(相違点17)
「電気信号をリセットする」ことに関して、本件訂正発明9は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲3発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明9と甲3発明は、上記(ア)fのように、相違点13?17を有するものであるから、本件訂正発明9は、甲3発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点15について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲3発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点13、14、16、17について検討するまでもなく、本件訂正発明9は、当業者であっても、甲3発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

エ 本件訂正発明14と甲3発明との対比、判断
(ア)対比
a 構成A?J、K1、L?O、Q1、R、Sについて
本件訂正発明14は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)、「前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、」(構成T)、「前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、」(構成U)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用し、構成K1、Q1、R、Sについては、上記ウ(ア)の検討を援用する。

b 構成Tについて
構成3kより、甲3発明は、構成Tに相当する構成を有している。

c 構成Uについて
構成3qより、甲3発明は、構成Uに相当する構成を有している。

d 上記a?cより、本件訂正発明14と甲3発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q1’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され、
(T)前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
(U)前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点18)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明14は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲3発明は、そのような構成ではない点。

(相違点19)
本件訂正発明14は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲3発明は、そのような構成でない点。

(相違点20)
本件訂正発明14は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲3発明は、そのような構成ではない点。

(相違点21)
本件訂正発明14は、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲3発明の「前記配線」は、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(相違点22)
「電気信号をリセットする」ことに関して、本件訂正発明14は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲3発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明14と甲3発明は、上記(ア)dのように、相違点18?22を有するものであるから、本件訂正発明14は、甲3発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点20について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲3発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点18、19、21、22について検討するまでもなく、本件訂正発明14は、当業者であっても、甲3発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

オ 本件訂正発明19と甲3発明との対比、判断
(ア)対比
a 構成A?J、K1、L?O、Q1、R、Sについて
本件訂正発明19は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)、「前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され」(構成V)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用し、構成K1、Q1、R、Sについては、上記ウ(ア)の検討を援用する。

b 構成Vについて
構成3rより、甲3発明は、構成Vに相当する構成を有している。

c 上記a、bより、本件訂正発明19と甲3発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q1’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され、
(V)前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点23)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明19は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲3発明は、そのような構成ではない点。

(相違点24)
本件訂正発明19は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲3発明は、そのような構成でない点。

(相違点25)
本件訂正発明19は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲3発明は、そのような構成ではない点。

(相違点26)
本件訂正発明19は、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲3発明の「前記配線」は、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(相違点27)
「電気信号をリセットする」ことに関して、本件訂正発明19は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲3発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明19と甲3発明は、上記(ア)cのように、相違点23?27を有するものであるから、本件訂正発明19は、甲3発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点25について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲3発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点23、24、26、27について検討するまでもなく、本件訂正発明19は、当業者であっても、甲3発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

(4)上記1(1)エ、(2)エについて
ア 本件訂正発明1と甲4発明との対比、判断
(ア)対比
a 構成A?Cについて
構成4a?4c、4nより、甲4発明は、構成A?Cに相当する構成を有している。

b 構成Dについて
構成4dより、甲4発明は、構成Dに相当する構成を有している。

c 構成Eについて
構成4eより、甲4発明は、構成Eに相当する構成を有している。

d 構成Fについて
構成4e、4iより、甲4発明は、構成Fに相当する構成を有している。

e 構成Gについて
構成4lより、甲4発明は、構成Gに相当する構成を有している。

f 構成H、Iについて
構成4f、4hより、増幅トランジスタとリセットトランジスタの上面には、電源配線を含む配線層が備えられている。
したがって、甲4発明と構成H、Iは、「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面に」「配線」を備える点で共通する。
しかし、本件訂正発明1は、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「前記層間絶縁膜の上面に接する」ものであるのに対し、甲4発明は、そのような構成ではない点で相違する。

g 構成J、Kについて
構成4f、4gより、甲4発明の増幅トランジスタ、リセットトランジスタは、ドレインを有するものであるが、増幅トランジスタがゲート電極を含み、リセットトランジスタがゲート電極およびソース/ドレイン領域を含むものであるかは、明記されていない。
しかし、ドレインを有する増幅トランジスタはゲート電極を有し、ドレインを有するリセットトランジスタはゲート電極およびソース/ドレイン領域を有するものであるから、甲4発明は、構成J、Kに相当する構成を有している。

h 構成Lについて
構成4d、4eより、甲4発明は、構成Lに相当する構成を有している。

i 構成Mについて
構成4iより、甲4発明は、構成Mに相当する構成を有している。

j 構成Nについて
甲4発明の「PD11b、11c」は、単一の活性領域内に配置されているものでなく、甲4発明は、構成Nを有するものでない点で相違する。

k 構成Oについて
甲4発明は、構成Oを有するものでない点で相違する。

l 構成Pについて
甲4発明は、構成Pを有するものでない点で相違する。

m 構成Qについて
構成4eより、甲4発明と構成Qは、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続される」点で共通する。
しかし、前記配線に関して、構成Qは、「一直線上に延びる」ものであり、「前記第1のトランジスタ」とも接続されているのに対し、甲4発明はそのような構成でない点で相違する。

n 上記a?mより、本件訂正発明1と甲4発明は、以下の点で一致ないし相違する。
(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続される、
(A)半導体装置。

(相違点28)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲4発明は、そのような構成ではない点。

(相違点29)
本件訂正発明1は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲4発明は、そのような構成でない点。

(相違点30)
本件訂正発明1は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲4発明は、そのような構成ではない点。

(相違点31)
本件訂正発明1は、「(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」する構成であるのに対し、甲4発明は、そのような構成ではない点。

(相違点32)
本件訂正発明1は、「(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記配線を介して接続される」構成であるのに対し、甲4発明の「前記配線」は、「一直線上に延びる」ものでなく、また、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(イ)判断
a 新規性について
本件訂正発明1と甲4発明は、上記(ア)nのように、相違点28?32を有するものであるから、本件訂正発明1は、甲4発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点30について検討する。
甲4発明は、第1のトランジスタ(リセットトランジスタ14a、14b、14c)と第2のトランジスタ(増幅トランジスタ15a、15b、15c)は、一直線上に並ぶ構成でなく、ずれた構成である。そして、甲4発明として認定した図4の構成だけでなく、図1、5、7、8についても同様である。
ここで、異議申立人は、令和1年11月6日付け意見書の3.(2)(2-1-4)(b)において、「構成O1は周知技術の適用に過ぎない。(中略)したがって、構成O1は、甲第4号証から、または、甲第4号証に甲第1号証、甲第2号証、甲第12号証等の周知技術を適用することにより容易に想到できたものである」との主張をしているが、甲4発明においては、2つの浮遊容量領域のそれぞれと第1のトランジスタのゲート電極と第2のトランジスタのソース/ドレインとが一直線上に並ぶように配置することができず(例えば、図4において、リセットトランジスタ14a、14b、14cを、増幅トランジスタ15a、15b、15cが並ぶ位置に置くと、2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と一直線上でなくなる。また、増幅トランジスタ15a、15b、15cを、リセットトランジスタ14a、14b、14cが並ぶ位置に置くことは、2つの浮遊容量領域が存在するために不可能である。)、そのような構成が、周知技術であるとしても、甲4発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点28、29、31、32について検討するまでもなく、本件訂正発明1は、当業者であっても、甲4発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

イ 本件訂正発明3、4、5、11、12、16、17について
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明1は、当業者であっても、甲4発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

ウ 本件訂正発明9と甲4発明との対比、判断
(ア)対比
a 構成A?J、L?Oについて
本件訂正発明9は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用する。

b 構成K1について
構成4fより、甲4発明の増幅トランジスタは、ドレインを有するものであるが、ソース/ドレイン領域を含むものであるかは、明記されていない。
しかし、ドレインを有する増幅トランジスタは、ソース/ドレイン領域を有するものといえるので、甲4発明は、構成K1に相当する構成を有している。

c 構成Q1について
構成4eより、甲4発明と構成Q1は、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され」る点で共通する。
しかし、前記配線に関して、構成Q1は、「前記第1のトランジスタ」とも接続されているのに対し、甲4発明はそのような構成でない点で相違する。

d 構成Rについて
構成4eより、甲4発明の「リセットトランジスタ」は、「第1のトランジスタ」に相当し、甲4発明と構成Rは、「前記第1のトランジスタは、」「電気信号をリセットするリセットトランジスタ」である点で共通する。
しかし、「電気信号をリセットする」ことに関して、構成Rは「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲4発明はそのような限定がない点で相違する。

e 構成Sについて
構成4iより、甲4発明は、構成Sに相当する構成を有している。

f 上記a?eより、本件訂正発明9と甲4発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q1’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点33)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明9は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲4発明は、そのような構成ではない点。

(相違点34)
本件訂正発明9は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲4発明は、そのような構成でない点。

(相違点35)
本件訂正発明9は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲4発明は、そのような構成ではない点。

(相違点36)
本件訂正発明9は、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲4発明の「前記配線」は、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(相違点37)
「電気信号をリセットする」ことに関して、本件訂正発明9は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲4発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明9と甲4発明は、上記(ア)fのように、相違点33?37を有するものであるから、本件訂正発明9は、甲4発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点35について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲4発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点33、34、36、37について検討するまでもなく、本件訂正発明9は、当業者であっても、甲4発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

エ 本件訂正発明14と甲4発明との対比、判断
(ア)対比
a 構成A?J、K1、L?O、Q1、R、Sについて
本件訂正発明14は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)、「前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、」(構成T)、「前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、」(構成U)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用し、構成K1、Q1、R、Sについては、上記ウ(ア)の検討を援用する。

b 構成Tについて
構成4mより、甲4発明は、構成Tに相当する構成を有している。

c 構成Uについて
構成4j、4mにおいて、転送トランジスタは転送ゲート電極を含むものであるから、甲4発明は、構成Uに相当する構成を有している。

d 上記a?cより、本件訂正発明14と甲4発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q1’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され、
(T)前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
(U)前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点38)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明14は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲4発明は、そのような構成ではない点。

(相違点39)
本件訂正発明14は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲4発明は、そのような構成でない点。

(相違点40)
本件訂正発明14は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲4発明は、そのような構成ではない点。

(相違点41)
本件訂正発明14は、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲4発明の「前記配線」は、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(相違点42)
「電気信号をリセットする」ことに関して、本件訂正発明14は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲4発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明14と甲4発明は、上記(ア)dのように、相違点38?42を有するものであるから、本件訂正発明14は、甲4発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点40について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲4発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点38、39、41、42について検討するまでもなく、本件訂正発明14は、当業者であっても、甲4発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

オ 本件訂正発明19と甲4発明との対比、判断
(ア)対比
a 構成A?J、K1、L?O、Q1、R、Sについて
本件訂正発明19は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)、「前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され」(構成V)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用し、構成K1、Q1、R、Sについては、上記ウ(ア)の検討を援用する。

b 構成Vについて
構成4kより、甲4発明は、構成Vに相当する構成を有している。

c 上記a、bより、本件訂正発明19と甲4発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(Q1’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第2のトランジスタとは前記配線を介して接続され、
(V)前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点43)
「前記第1のトランジスタおよび前記第2のトランジスタ」「の上面」の「配線」に関して、本件訂正発明19は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であるのに対し、甲4発明は、そのような構成ではない点。

(相違点44)
本件訂正発明19は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲4発明は、そのような構成でない点。

(相違点45)
本件訂正発明19は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲4発明は、そのような構成ではない点。

(相違点46)
本件訂正発明19は、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続される」構成であるのに対し、甲4発明の「前記配線」は、「前記第1のトランジスタ」と接続されていることに限定されていない点。

(相違点47)
「電気信号をリセットする」ことに関して、本件訂正発明19は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲4発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明19と甲4発明は、上記(ア)cのように、相違点43?47を有するものであるから、本件訂正発明19は、甲4発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点45について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲4発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点43、44、46、47について検討するまでもなく、本件訂正発明19は、当業者であっても、甲4発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

(5)上記1(1)オ、(2)オについて
ア 本件訂正発明1と甲5発明との対比、判断
(ア)対比
a 構成A、Bについて
構成5a?5dより、甲5発明には、フォトダイオード、転送トランジスタ、リセットトランジスタ、駆動トランジスタ等を含む構成が配置されており、これらは基板上に配されるものである。また、イメージセンサにおいては、甲5発明の構成が、行列状に配されているものである。
したがって、甲5発明は、構成A、Bに相当する構成を有している。

b 構成Cについて
甲5発明には、活性領域に関する限定がなく、甲5発明は、構成Cに限定されているものではない。

c 構成Dについて
構成5aより、甲5発明と構成Dは、「互いに間隔をあけて配置された2つの光電変換素子」を備える点で共通する。
しかし、上記bで検討したように、甲5発明には、活性領域に関する限定がなく、光電変換素子が、「前記活性領域内」であることに限定されていない点で相違する。

d 構成Eについて
構成5cより、甲5発明は、構成Eに相当する構成を有している。

e 構成Fについて
構成5c、5dより、甲5発明の「駆動トランジスタ」は、構成Fの「第1のトランジスタ」に相当し、甲5発明は、構成Fに相当する構成を有している。

f 構成Gについて
構成5dより、甲5発明の「リセットトランジスタ」は、構成Gの「第2のトランジスタ」に相当し、甲5発明は、構成Gに相当する構成を有している。

g 構成H、Iについて
甲5発明は、「層間絶縁膜」及び「配線」に関する構成はなく、甲5発明は、構成H、Iに相当する構成を有するものではない。

h 構成J、Kについて
甲5発明には、ゲート電極及びソース/ドレイン領域に関する直接的な記載は無いが、「駆動トランジスタ」は、ゲート電極を含み、「リセットトランジスタ」は、ゲート電極、ソース/ドレイン領域を含むものといえるので、甲5発明は、構成J、Kに相当する構成を有している。

i 構成Lについて
構成5cより、甲5発明は、構成Lに相当する構成を有している。

j 構成Mについて
甲5発明は、構成Mに相当する構成を有するものではない。

k 構成Nについて
上記bで検討したように、甲5発明には、活性領域に関する限定がなく、甲5発明は、構成Nに相当する構成を有するものではない。

l 構成Oについて
構成5eより、甲5発明と構成Oは、「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタと、前記第2のトランジスタとは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ点で共通する。
しかし、「前記第1のトランジスタ」と「前記第2のトランジスタ」に関して、構成Oは、「前記第1のトランジスタの前記第1のゲート電極」と「前記第2のトランジスタの前記ソース/ドレイン領域」に限定されているのに対し、甲5発明は、そのような限定がない点で相違する。

m 構成Pについて
構成5fにおいて、駆動トランジスタの凸形状における上下に延びる方向と、リセットトランジスタの紙面における横長の長方形状について検討すると、甲5発明は、構成Pに相当する構成を有している。

n 構成Qについて
上記gの検討及び構成5dより、甲5発明は、構成Qに相当する構成を有するものではない。

o 上記a?nより、本件訂正発明1と甲5発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(D’)互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(O’)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタと、前記第2のトランジスタとは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在する
(A)半導体装置。

(相違点48)
本件訂正発明1は、「(C)前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲5発明は、そのような構成ではない点。

(相違点49)
本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲5発明は、そのような構成ではない点。

(相違点50)
「前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタと、前記第2のトランジスタとは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成における「前記第1のトランジスタ」と「前記第2のトランジスタ」に関して、本件訂正発明1は、「前記第1のトランジスタの前記第1のゲート電極」と「前記第2のトランジスタの前記ソース/ドレイン領域」に限定されているのに対し、甲5発明は、そのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明1と甲5発明は、上記(ア)oのように、相違点48?50を有するものであるから、本件訂正発明1は、甲5発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点49について検討する。
構成5dより、甲5発明は、「リセットトランジスタRST1及びRST2並びに駆動トランジスタQS1及びQS2に接続される端子は、それぞれ拡散領域311及び316の上に形成され」ているものであり、配線を介して接続されているものではない。
そうすると、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、前記層間絶縁膜の上面に接する配線と、を備え」る構成が仮に周知の構成であったとしても、端子が、それぞれ拡散領域311及び316の上に形成されている甲5発明の構成を、層間絶縁膜の上面に接する配線で接続するようにし、更に、当該配線を一直線上にすることが、当業者が適宜なし得る設計的事項であるということはできない。
したがって、相違点48及び50について検討するまでもなく、本件訂正発明1は、当業者であっても、甲5発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

イ 本件訂正発明3、4、5、11、12、16、17について
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明1は、当業者であっても、甲5発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

(6)上記1(1)カ、(2)カについて
ア 本件訂正発明1と甲6発明との対比、判断
(ア)対比
a 構成A、Bについて
構成6a、6bより、甲6発明は、構成A、Bに相当する構成を有している。

b 構成Cについて
甲6発明には、活性領域に関する限定がなく、甲6発明は、構成Cに限定されているものではない。

c 構成Dについて
構成6a、6bより、甲6発明と構成Dは、「互いに間隔をあけて配置された2つの光電変換素子」を備える点で共通する。
しかし、上記bで検討したように、甲6発明には、活性領域に関する限定がなく、光電変換素子が、「前記活性領域内」であることに限定されていない点で相違する。

d 構成Eについて
構成6c、6e、6fより、甲6発明は、構成Eに相当する構成を有している。

e 構成Fについて
構成6fより、甲6発明の「リセットトランジスタ」は、構成Fの「第1のトランジスタ」に相当し、甲6発明は、構成Fに相当する構成を有している。

f 構成Gについて
構成6kより、甲6発明の「増幅トランジスタ」は、構成Gの「第2のトランジスタ」に相当し、甲6発明は、構成Gに相当する構成を有している。

g 構成H、Iについて
甲6発明は、「層間絶縁膜」及び「配線」に関する構成はなく、甲6発明は、構成H、Iに相当する構成を有するものではない。

h 構成J、Kについて
構成6hより、甲6発明の「リセットトランジスタ」は、「リセットゲート」を有している。
また、構成6dより、「増幅器32は、ソースフォロワトランジスタ構成」であるから、「増幅器」は、ゲート電極及びソース/ドレイン領域を含むものである。
したがって、甲6発明は、構成J、Kに相当する構成を有している。

i 構成Lについて
構成6fより、甲6発明は、構成Lに相当する構成を有している。

j 構成Mについて
構成6gより、甲6発明は、構成Mに相当する構成を有している。

k 構成Nについて
上記bで検討したように、甲6発明には、活性領域に関する限定がなく、甲6発明は、構成Nに相当する構成を有するものではない。

l 構成Oについて
甲6発明は、構成Oを有するものでない点で相違する。

m 構成Pについて
構成6hより、甲6発明と構成Pは、「前記第2のトランジスタは、前記第1のゲート電極が延在する方向と交差する方向に延在」する点で共通する。
しかし、「前記第2のトランジスタ」に関して、構成Pは、「前記第2のゲート電極」であるのに対し、甲6発明は、ゲート電極であることに限定されていない点で相違する。

n 構成Qについて
上記gの検討より、甲6発明は、構成Qに相当する構成を有するものではない。

o 上記a?nより、本件訂正発明1と甲6発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(D’)互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(P’)前記第2のトランジスタは、前記第1のゲート電極が延在する方向と交差する方向に延在し、
(A)半導体装置。

(相違点51)
本件訂正発明1は、「(C)前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲6発明は、そのような構成ではない点。

(相違点52)
本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲6発明は、そのような構成ではない点。

(相違点53)
「前記第2のトランジスタは、前記第1のゲート電極が延在する方向と交差する方向に延在」することの「前記第2のトランジスタ」に関して、本件訂正発明1は、「前記第2のゲート電極」であるのに対し、甲6発明は、そのような限定がなされていない点。

(相違点54)
本件訂正発明1は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲6発明は、そのような構成を有するものではない点。

(イ)判断
a 新規性について
本件訂正発明1と甲6発明は、上記(ア)oのように、相違点51?54を有するものであるから、本件訂正発明1は、甲6発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点54について検討する。
甲6発明は、第1のトランジスタ(リセットトランジスタ36)と第2のトランジスタ(増幅器32)は、一直線上に並ぶ構成でなく、ずれた構成である。
そして、甲6発明においては、増幅器32を、浮動拡散部41、42の間に配置することが不可能であるから、そのような構成が、周知技術であるとしても、甲6発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点51?53について検討するまでもなく、本件訂正発明1は、当業者であっても、甲6発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

イ 本件訂正発明3、4、5、11、12、16、17について
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明1は、当業者であっても、甲6発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

ウ 本件訂正発明9と甲6発明との対比、判断
(ア)対比
a 構成A?J、L?Oについて
本件訂正発明9は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用する。

b 構成K1について
構成6dより、甲6発明は、構成K1に相当する構成を有している。

c 構成Q1について
上記ア(ア)nの検討と同様に、甲6発明は、構成Q1に相当する構成を有するものではない。

d 構成Rについて
構成6fより、甲6発明の「リセットトランジスタ」は、「第1のトランジスタ」に相当し、甲6発明と構成Rは、「前記第1のトランジスタは、」「電気信号をリセットするリセットトランジスタ」である点で共通する。
しかし、「電気信号をリセットする」ことに関して、構成Rは「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲6発明はそのような限定がない点で相違する。

e 構成Sについて
構成6fより、甲6発明の複数の伝達ゲートとリセットトランジスタは接続されている。ここで、甲6発明は、図4の構成が、行方向、列方向に複数配置されていることから、ある2つの伝達ゲートについて考えると、それぞれ異なるリセットトランジスタに接続されているものといえるので、甲6発明は、構成Sに相当する構成を有している。

f 上記a?eより、本件訂正発明9と甲6発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(D’)互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点55)
本件訂正発明9は、「(C)前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲6発明は、そのような限定がない点。

(相違点56)
本件訂正発明9は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲6発明は、そのような構成ではない点。

(相違点57)
本件訂正発明9は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲6発明は、そのような構成を有するものではない点。

(相違点58)
「電気信号をリセットする」ことに関して、本件訂正発明9は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲6発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明9と甲6発明は、上記(ア)fのように、相違点55?58を有するものであるから、本件訂正発明9は、甲6発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点57について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲6発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点55、56、58について検討するまでもなく、本件訂正発明9は、当業者であっても、甲6発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

エ 本件訂正発明14と甲6発明との対比、判断
(ア)対比
a 構成A?J、K1、L?O、Q1、R、Sについて
本件訂正発明14は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)、「前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、」(構成T)、「前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、」(構成U)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用し、構成K1、Q1、R、Sについては、上記ウ(ア)の検討を援用する。

b 構成Tについて
構成6fより、甲6発明は、構成Tに相当する構成を有している。

c 構成Uについて
構成6iより、甲6発明は、構成Uに相当する構成を有している。

d 上記a?cより、本件訂正発明14と甲6発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(D’)互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(T)前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
(U)前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点59)
本件訂正発明14は、「(C)前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲6発明は、そのような限定がない点。

(相違点60)
本件訂正発明14は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲6発明は、そのような構成を有するものではない点。

(相違点61)
本件訂正発明14は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲6発明は、そのような構成を有するものではない点。

(相違点62)
「電気信号をリセットする」ことに関して、本件訂正発明14は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲6発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明14と甲6発明は、上記(ア)dのように、相違点59?62を有するものであるから、本件訂正発明14は、甲6発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点61について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲6発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点59、60、62について検討するまでもなく、本件訂正発明14は、当業者であっても、甲6発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

オ 本件訂正発明19と甲6発明との対比、判断
(ア)対比
a 構成A?J、K1、L?O、Q1、R、Sについて
本件訂正発明19は、本件訂正発明1と比較すると、構成K及び構成Qが、それぞれ、「前記第2のトランジスタはソース/ドレイン領域を含み、」(構成K1)、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、」(構成Q1)との構成であり、構成Pが削除され、「前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、」(構成R)、「2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、」(構成S)、「前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され」(構成V)との構成が追加されているものである。
そこで、構成A?J、L?Oについては、上記ア(ア)の検討を援用し、構成K1、Q1、R、Sについては、上記ウ(ア)の検討を援用する。

b 構成Vについて
構成6jより、甲6発明は、構成Vに相当する構成を有している。

c 上記a、bより、本件訂正発明19と甲6発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(D’)互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K1)前記第2のトランジスタはソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(V)前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され、
(R’)前記第1のトランジスタは、電気信号をリセットするリセットトランジスタであり、
(S)2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、
(A)半導体装置。

(相違点63)
本件訂正発明19は、「(C)前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲6発明は、そのような限定がない点。

(相違点64)
本件訂正発明19は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」と、「(I)前記層間絶縁膜の上面に接する配線」を備えるものであり、「(Q1)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記(層間絶縁膜の上面に接する)配線を介して接続される」構成であるのに対し、甲6発明は、そのような構成を有するものではない点。

(相違点65)
本件訂正発明19は、「(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並」ぶ構成であるのに対し、甲6発明は、そのような構成を有するものではない点。

(相違点66)
「電気信号をリセットする」ことに関して、本件訂正発明19は「前記転送トランジスタの蓄積する電気信号をリセットする」ものであるのに対し、甲6発明はそのような限定がない点。

(イ)判断
a 新規性について
本件訂正発明19と甲6発明は、上記(ア)dのように、相違点63?66を有するものであるから、本件訂正発明19は、甲6発明であるということができない。

b 進歩性について
事案に鑑みて、上記相違点のうち、まず相違点65について検討する。
上記ア(イ)bの検討と同様に、当該相違点に係る構成が、周知技術であるとしても、甲6発明を当該相違点に係る構成にすることは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点63、64、66について検討するまでもなく、本件訂正発明19は、当業者であっても、甲6発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

(7)上記1(2)キについて
ア 本件訂正発明1と甲7発明との対比、判断
(ア)対比
a 構成A、Bについて
構成7aより、甲7発明は、構成A、Bに相当する構成を有している。

b 構成Cについて
構成7a、7dより、甲7発明は、構成Cに相当する構成を有している。

c 構成Dについて
構成7dより、甲7発明は、構成Dに相当する構成を有している。

d 構成Eについて
構成7f、7gより、甲7発明は、構成Eに相当する構成を有している。

e 構成Fについて
構成7g、7hより、甲7発明の「増幅トランジスタ」は、構成Fの「第1のトランジスタ」に相当し、甲7発明は、構成Fに相当する構成を有している。

f 構成Gについて
構成7hより、甲7発明の「リセットトランジスタ」は、構成Gの「第2のトランジスタ」に相当し、甲7発明は、構成Gに相当する構成を有している。

g 構成Hについて
構成7hより、甲7発明のリセットトランジスタRSTおよび増幅トランジスタAMIは、コンタクトホールと金属配線を介して接続されている。
ここで、コンタクトホールは、絶縁膜に形成された穴を指すものであるから、甲7発明は、構成Hに相当する構成を有している。

h 構成Iについて
上記gの検討より、甲7発明は、絶縁膜に形成された穴を介して金属配線に接続されている。
そうすると、甲7発明と構成Iは、「前記層間絶縁膜の上面に配線」を備える点で共通する。
しかし、甲7発明の配線は、上面に接することに限定されていない点で、構成Iと相違する。

i 構成J、Kについて
構成7h、7jより、甲7発明は、構成J、Kに相当する構成を有している。

j 構成Lについて
構成7f、7gより、甲7発明は、構成Lに相当する構成を有している。

k 構成Mについて
構成7kより、甲7発明は、構成Mに相当する構成を有している。

l 構成Nについて
甲7発明の「各フォトダイオードPD」は、単一の活性領域内に配置されているものでなく、甲7発明は、構成Nを有するものではない点で相違する。

m 構成Oについて
構成7jより、甲7発明は、構成Oに相当する構成を有している。

n 構成Pについて
構成7lより、増幅トランジスタAMIのゲート電極のうち上下方向に延びる部分と、リセットトランジスタRSTのゲート電極のうち上端から右方向に延びる部分で対比すると、交差する方向に延在するといえる。
したがって、甲7発明は、構成Pに相当する構成を有している。

o 構成Qについて
構成7mより、甲7発明は、構成Qに相当する構成を有している。

p 上記a?oより、本件訂正発明1と甲7発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(C)前記半導体基板に形成された活性領域と、
(D)前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
(I’)前記層間絶縁膜の上面に配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在し、
(Q)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる前記配線を介して接続される、
(A)半導体装置。

(相違点67)
前記層間絶縁膜の上面に備える配線に関して、本件訂正発明1は、上面に接するものであるのに対し、甲7発明は、そのような限定を有するものでない点。

(相違点68)
本件訂正発明1は、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対して、甲7発明は、そのような構成でない点。

(イ)判断
事案に鑑みて、上記相違点のうち、まず相違点68について検討する。
構成Eと構成L?Nより、本件訂正発明1は、『2つの光電変換素子とともに2つの浮遊容量領域を備え、前記2つの浮遊容量領域の間に第1のトランジスタが配置され、前記2つの光電変換素子が単一の活性領域内に配置される』ものである。
そうすると、甲7発明のPD5a,PD6a,PD7a,PD8aにおいて、『2つの光電変換素子とともに2つの浮遊容量領域を備え、前記2つの浮遊容量領域の間に第1のトランジスタが配置され』る条件を満足するような2つの光電変換素子は、PD5aとPD7a、PD5aとPD8a、PD6aとPD7a、PD6aとPD8aのいずれかである。
ここで、構成7iより、増幅トランジスタAMIについても独立した活性領域であり、PD6aとPD7aの間に増幅トランジスタAMIが存在する以上、「前記2つの光電変換素子が単一の活性領域内に配置される」ように構成することは、当業者が適宜なし得る設計的事項であるということはできない。

したがって、相違点67について検討するまでもなく、本件訂正発明1は、当業者であっても、甲7発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

イ 本件訂正発明3、4、5、11、12、16、17について
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明1は、当業者であっても、甲7発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

(8)上記1(2)クについて
ア 本件訂正発明1と甲8発明との対比、判断
(ア)対比
a 構成A、Bについて
構成8aより、甲8発明は、構成A、Bに相当する構成を有している。

b 構成Cについて
甲8発明には、活性領域に関する限定がなく、甲8発明は、構成Cに限定されているものではない。

c 構成Dについて
構成8aより、甲8発明と構成Dは、「互いに間隔をあけて配置された2つの光電変換素子」を備える点で共通する。
しかし、上記bで検討したように、甲8発明には、活性領域に関する限定がなく、光電変換素子が、「前記活性領域内」であることに限定されていない点で相違する。

d 構成Eについて
構成8cより、甲8発明は、構成Eに相当する構成を有している。

e 構成Fについて
構成8eより、甲8発明の「ソースフォロワ入力トランジスター21」は、構成Fの「第1のトランジスタ」に相当し、甲8発明は、構成Fに相当する構成を有している。

f 構成Gについて
構成8e、8f、8iより、甲8発明の「ソースフォロワ入力トランジスター21」と「リセットトランジスター14」は接続されているといえ、「リセットトランジスター14」は、構成Gの「第2のトランジスタ」に相当し、甲8発明は、構成Gに相当する構成を有している。

g 構成H、Iについて
構成8eの「導電性インターコネクト層44」は、構成Iの「配線」に相当する。
したがって、甲8発明と構成H、Iは、「配線」を備える点で共通する。
しかし、本件訂正発明1は、「前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「前記層間絶縁膜の上面に接する」ものであるのに対し、甲8発明は、そのような構成ではない点で相違する。

h 構成J、Kについて
ソースフォロア入力トランジスター21が、ゲート電極を有することは、周知であるから、甲8発明は、構成Jを有するものであり、構成8c、8f、8hより、甲8発明は、構成Kを有するものである。

i 構成Lについて
構成8c、8dより、甲8発明は、構成Lを有するものである。

j 構成Mについて
構成8jより、甲8発明は、構成Mを有するものである。

k 構成Nについて
上記bで検討したように、甲8発明には、活性領域に関する限定がなく、甲8発明は、構成Nに相当する構成を有するものではない。

l 構成Oについて
構成8lより、ソースフォロア入力トランジスター21の紙面に対して横方向に延びる構成と導電性インターコネクト層44とが接続している。また、構成8eより、導電性インターコネクト層44は、2つのフローティングディフュージョンFDa、FDbのそれぞれとも接続している。
ここで、フローティングディフュージョンは、ソースフォロワ入力トランジスターのゲート電極に接続されるものである(必要なら、甲第8号証の図1参照。)から、ソースフォロア入力トランジスター21の紙面に対して横方向に延びる構成は、ゲート電極であることは明らかである。
そうすると、構成8kより、甲8発明は、構成Oを有するものである。

m 構成Pについて
上記lで検討したように、ソースフォロア入力トランジスター21の紙面に対して横方向に延びる構成は、ゲート電極であることは明らかであるから、構成8lと構成8mより、甲8発明のソースフォロア入力トランジスター21のゲート電極とリセットゲート15とは、平行である。
したがって、甲8発明は、構成Pを有するものではない。

n 構成Qについて
構成8d、8e、8g、8nより、フローティングディフュージョン25、FDaとフローティングディフュージョン25、FDbとソースフォロワ入力トランジスター21とは一直線上に延びる導電性インターコネクト層44により電気的に接続している。
また、構成8f、8hより、リセットトランジスター14は、フローティングディフュージョン25、FDbに統合されていることから、リセットトランジスター14は、フローティングディフュージョン25、FDbを経由して、導電性インターコネクト層44に接続されている。
そうすると、「フローティングディフュージョン25、FDa」は、構成Qの「一方の前記浮遊容量領域」に相当するので、甲8発明と構成Qとは、「前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線状に延びる配線を介して接続される」点で共通する。
しかしながら、浮遊容量領域と第1のトランジスタと第2のトランジスタを接続する配線に関して、甲8発明は、構成Qのように、「前記層間絶縁膜の上面に接する配線」を用いることに限定されていない点で相違する。

o 上記a?nより、本件訂正発明1と甲8発明は、以下の点で一致ないし相違する。

(一致点)
(A)半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
(B)前記複数の画素領域のそれぞれは、
(D’)互いに間隔をあけて配置された2つの光電変換素子と、
(E)前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
(F)前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
(G)前記第1のトランジスタと接続される第2のトランジスタと、
(I’)配線と、を備え、
(J)前記第1のトランジスタは第1のゲート電極を含み、
(K)前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
(L)前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
(M)前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
(O)前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一直線上に並び、
(Q’)前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線上に延びる配線を介して接続される、
(A)半導体装置。

(相違点69)
本件訂正発明1は、「(C)前記半導体基板に形成された活性領域」を備え、光電変換素子は、「前記活性領域内」であり、更に、「(N)前記2つの光電変換素子が単一の前記活性領域内に配置されて」いるのに対し、甲8発明は、そのような構成ではない点。

(相違点70)
本件訂正発明1は、「(H)前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜」を備え、配線は「(I)前記層間絶縁膜の上面に接する配線」であり、前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとを接続する配線に関して、「前記配線」すなわち「前記層間絶縁膜の上面に接する配線」であるのに対し、甲8発明は、そのような構成ではない点。

(相違点71)
本件訂正発明1は、「(P)前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在」する構成であるのに対し、甲8発明は、そのような構成ではない点。

(イ)判断
事案に鑑みて、上記相違点のうち、まず相違点71について検討する。
上記(ア)mで検討したように、甲8発明のソースフォロア入力トランジスター21のゲート電極とリセットゲート15とは、平行である。ここで、構成8fより、フローティングディフュージョン25、FDbはリセットトランジスター14のソース16により統合されていること、構成8eより、ソースフォロワ入力トランジスター21は、導電性インターコネクト層44に接続されていることより、リセットゲート15もしくはソースフォロワ入力トランジスター21のゲート電極のいずれかを紙面に対して縦方向に延びる構成にすることは、他の様々な構成を移動させたりする必要があることから、当業者であっても容易に設計できるものではない。

したがって、相違点69及び70について検討するまでもなく、本件訂正発明1は、当業者であっても、甲8発明及び周知技術に基づいて容易に発明をすることができたとすることはできない。

イ 本件訂正発明3、4、5、11、12、16、17について
本件訂正発明3、4、5、11、12、16、17は、本件訂正発明1を直接若しくは間接に引用する発明であり、上記アのように、本件訂正発明1は、当業者であっても、甲8発明及び周知技術に基づいて容易に発明をすることができたとすることはできない以上、本件訂正発明3、4、5、11、12、16、17についても同様に当業者が容易に発明をすることができたとすることはできない。

(9)まとめ
上記(1)?(8)より、特許異議申立理由を採用することはできない。

第6 むすび
以上の通りであるから、取消理由通知(決定の予告)に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項[1、3?5、11、12、16、17]、9、14、19に係る特許を取り消すことはできない。

また、他に本件請求項[1、3?5、11、12、16、17]、9、14、19に係る特許を取り消すべき理由を発見しない。

さらに、本件請求項2、6?8、10、13、15、18、20に係る特許は、訂正により、削除されたため、本件特許の請求項2、6?8、10、13、15、18、20に対して、特許異議申立人小林孝次がした特許異議の申立てについては、対象となる請求項が存在しない。

よって、結論のとおり決定する。

 
発明の名称 (57)【特許請求の範囲】
【請求項1】
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタは第2のゲート電極およびソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記第2のゲート電極は、前記第1のゲート電極が延在する方向と交差する方向に延在し、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは一直線状に延びる前記配線を介して接続される、半導体装置。
【請求項2】
(削除)
【請求項3】
前記第1のトランジスタは、前記複数の画素領域のうち前記第1のトランジスタが配置される第1の画素領域の前記活性領域と、前記第1の画素領域の前記活性領域から見て前記第1の画素領域の前記一方および他方の浮遊容量領域側に隣り合う第2の画素領域の前記活性領域との間に配置される、請求項1に記載の半導体装置。
【請求項4】
前記一方および他方の浮遊容量領域は、前記第1の画素領域と前記第2の画素領域とにより共用される、請求項3に記載の半導体装置。
【請求項5】
前記第1のトランジスタは、前記2つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
単一の前記増幅トランジスタが、前記2つの転送トランジスタにより共用される、請求項1に記載の半導体装置。
【請求項6】
(削除)
【請求項7】
(削除)
【請求項8】
(削除)
【請求項9】
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタはソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、半導体装置。
【請求項10】
(削除)
【請求項11】
前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置される、請求項1に記載の半導体装置。
【請求項12】
前記第1のトランジスタは、前記2つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
単一の前記増幅トランジスタが、前記2つの転送トランジスタにより共用される、請求項11に記載の半導体装置。
【請求項13】
(削除)
【請求項14】
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタはソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
前記2つの転送トランジスタのそれぞれは転送ゲート電極を有し、
前記第1のトランジスタは、前記画素領域内において、2つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置され、
前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、半導体装置。
【請求項15】
(削除)
【請求項16】
前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置される、請求項1に記載の半導体装置。
【請求項17】
前記第1のトランジスタは、前記2つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
単一の前記増幅トランジスタが、前記2つの転送トランジスタにより共用される、請求項16に記載の半導体装置。
【請求項18】
(削除)
【請求項19】
半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
前記複数の画素領域のそれぞれは、
前記半導体基板に形成された活性領域と、
前記活性領域内に互いに間隔をあけて配置された2つの光電変換素子と、
前記2つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する2つの浮遊容量領域と、
前記転送トランジスタから出力される電気信号を受ける第1のトランジスタと、
前記第1のトランジスタと接続される第2のトランジスタと、
前記第1のトランジスタおよび前記第2のトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の上面に接する配線と、を備え、
前記第1のトランジスタは第1のゲート電極を含み、
前記第2のトランジスタはソース/ドレイン領域を含み、
前記複数の画素領域のそれぞれには、前記2つの光電変換素子のそれぞれと前記2つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが2つ含まれ、
前記第1のトランジスタは、前記画素領域内において、2つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置され、
前記2つの光電変換素子が単一の前記活性領域内に配置されており、
前記2つの浮遊容量領域のそれぞれと、前記第1のトランジスタの前記第1のゲート電極と、前記第2のトランジスタの前記ソース/ドレイン領域とは、平面視において、前記2つの浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して一直線上に並び、
前記2つの浮遊容量領域のうち少なくとも一方の前記浮遊容量領域と、前記第1のトランジスタと、前記第2のトランジスタとは前記配線を介して接続され、
前記第1のトランジスタは、前記画素領域内において、2つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置され、
前記第1のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
2つの前記リセットトランジスタが、前記2つの転送トランジスタのそれぞれに接続されるように配置される、半導体装置。
【請求項20】
(削除)
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2020-08-18 
出願番号 特願2016-532832(P2016-532832)
審決分類 P 1 651・ 851- YAA (H04N)
P 1 651・ 855- YAA (H04N)
P 1 651・ 857- YAA (H04N)
P 1 651・ 113- YAA (H04N)
P 1 651・ 121- YAA (H04N)
P 1 651・ 854- YAA (H04N)
P 1 651・ 841- YAA (H04N)
最終処分 維持  
前審関与審査官 松永 隆志  
特許庁審判長 千葉 輝久
特許庁審判官 曽我 亮司
渡辺 努
登録日 2018-07-06 
登録番号 特許第6362694号(P6362694)
権利者 ルネサスエレクトロニクス株式会社
発明の名称 半導体装置  
代理人 特許業務法人深見特許事務所  
代理人 特許業務法人深見特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ