• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1368509
審判番号 不服2018-15508  
総通号数 253 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-01-29 
種別 拒絶査定不服の審決 
審判請求日 2018-11-22 
確定日 2020-11-17 
事件の表示 特願2017-541374「スプリットダイ相互接続のためのシステム,装置および方法」拒絶査定不服審判事件〔平成28年 8月18日国際公開,WO2016/130317,平成30年 3月29日国内公表,特表2018-508993〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,2016年(平成28年)1月26日(パリ条約による優先権主張 2015年2月13日,米国)を国際出願日とする出願であって,その手続の経緯は,概略,以下のとおりである。
平成29年 8月 4日:国内書面
平成30年 2月 6日:拒絶理由通知(起案日)
平成30年 5月 8日:意見書
平成30年 5月 8日:手続補正書
平成30年 7月12日:拒絶査定(起案日)
平成30年11月22日:審判請求
令和 元年12月 6日:拒絶理由通知(起案日)
令和 2年 3月 9日:意見書
令和 2年 3月 9日:手続補正書(以下,この手続補正書による手続補正を「本件補正」という。)

第2 本願発明
本件補正によって補正された特許請求の範囲の請求項1(以下,「本願発明」という。)は,以下のとおりである。
「【請求項1】
前面および裏面を有する第1のダイと,
前面および裏面を有する第2のダイであって,前記第2のダイは前記第1のダイに水平方向に隣接して前記第1のダイから離間されている,第2のダイと,
前面および裏面を有するブリッジインターポーザであって,前記ブリッジインターポーザの前面は前記第1のダイおよび前記第2のダイの前記前面に向き合っており,前記第1のダイおよび前記第2のダイに水平方向に部分的に重なり合っており,前記ブリッジインターポーザは,前記第1のダイと前記第2のダイとの間の相互接続を可能にする,ブリッジインターポーザと,
内部に空洞を有し,前記ブリッジインターポーザの前記裏面に取り付けられている第1の基板であって,そうすることによって,前記ブリッジインターポーザが前記第1の基板の空洞内に位置付けられる,第1の基板と,
前記第1のダイの前記裏面および前記第2のダイの前記裏面に取り付けられている熱素子であって,前記熱素子は前記第1のダイおよび前記第2のダイのためのヒートパスおよび蓄熱を提供する,熱素子と
を備える,サイドバイサイド半導体パッケージであって,
前記ブリッジインターポーザの前面,前記第1のダイの前面,前記第2のダイの前面,および前記第1のダイおよび前記第2のダイに向き合っている前記第1の基板の面上の複数の接続点をさらに備え,
前記第1のダイと前記ブリッジインターポーザとの間の接続点,および前記第2のダイと前記ブリッジインターポーザとの間の接続点は,2/2マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有し,前記第1のダイと前記第1の基板との間の接続点,および前記第2のダイと前記第1の基板との間の接続点は精細なラインアンドスペースパラメータを有する,半導体パッケージ。」

第3 拒絶の理由
令和元年12月6日付けで当審が通知した拒絶理由のうちの理由3は,大略,次のとおりのものである。
本願の請求項1ないし6に記載された発明は,本願の出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。

引用文献1:特開2014-168096号公報

第4 引用文献の記載及び引用発明
1 引用文献1
(1)引用文献1には,以下の事項が記載されている。(下線は,当審で付した。以下同じ。)
「【発明の詳細な説明】
【技術分野】
【0001】
本発明の開示されている実施形態は,概して,マルチチップパッケージに係り,より詳しくは,マルチチップパッケージのインターコネクト構造に係る。
【背景技術】
【0002】
マイクロエレクトロニクス産業は,コンピュータチップ(ダイとも称される)をより高密度,高性能,および低コストにすることに益々力を注ぐようになってきている。この努力の一環として,複数のダイを含むマイクロエレクトロニクス・パッケージが開発された。これらのマルチチップパッケージ(MCP)は,柔軟性の高いアーキテクチャを低コストで提供する可能性を持っているが,その実現には,コスト効率面で優れた,ダイからダイへの(die-to-die)インターコネクトの提供が欠かせない。ダイの接続数が不十分であると,関連するダイインタフェースの帯域幅性能が制約を受け,結果として論理から論理への,および/または,論理とメモリとの間の通信が悪化することから,インターコネクトの密度は重要な考慮要件である。」

「【0044】
図4は,本発明の別の実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法400を示すフローチャートである。方法400は,始めにMCPダイにブリッジを正確に配置して,次に,ブリッジおよびダイをパッケージ基板に取着する組み立てプロセスである。本来は,この後続するブリッジおよびダイのパッケージへの取着は,始めに行うダイにブリッジを取着するプロセスにおいて行うほうが,バンプの混ざった(mixed bump),精細なピッチにより起こりがちな問題がなくなるために,より容易に思われる。方法400は,例えば,切り込みを有する基板を提供できず,設計上,外部基板エッジに突き出し部を設けることができない場合等に利用することができる。方法400および関連するマルチチップパッケージ500は,さらに図5?図8に,本発明の実施形態における製造プロセスの様々な局面におけるマルチチップパッケージ500の断面図として示されている。
【0045】
後述するように,方法400は主に,キャリアへのダイの取着,1以上のブリッジのダイへの精細なピッチによる組み立て,キャリア,ダイ,およびブリッジ(1または複数)のパッケージ基板への粗いピッチによる組み立て,および(必須ではないが)キャリア剥離に関したものである。この方法の,ここに記載する1以上の他の方法または実施形態より潜在的に優れている点は,パッケージ基板を,様々なバンプが混ざったピッチの組み立てフローにおける機械的参照点として利用する必要がなくなり,精細なピッチのインターコネクトと,粗いピッチのインターコネクトとを別のステップで形成することができるということである。さらに,方法400は,ブリッジを三次元で正確に配置することができる。上述したように,ブリッジの正確な配置は,後工程であるダイ取着において重要となる,全バンプフィールドの画定を良好にする観点から重要と思われる。インターコネクトが高密度であると,この要件がさらに重要となる。
【0046】
方法400の段階410で,第1のダイおよび第2のダイをキャリアに取着する。ダイを配置する際に,前に配置したダイの上に,またはサブアセンブリの他の部材(キャリア等)の上に適切な基準マークを基準として設けることもできる。一例としては,第1のダイおよび第2のダイは,それぞれ,図1Aに始めに示したダイ120およびダイ130に類似していてよい。別の例としては,第1のダイおよび第2のダイは,図5に始めに示したダイ520およびダイ530に類似していてよい。ダイ520には,精細なピッチのインターコネクト521および粗いピッチのインターコネクト522が取着される。ダイ530には,精細なピッチのインターコネクト531および粗いピッチのインターコネクト532が取着される。より詳しくは,図5および後続する図に示すように,ダイ520は,インターコネクト構造521を含む部分526,および,インターコネクト構造522を含む部分527を有する。同様に,ダイ530は,インターコネクト構造531を含む部分536,および,インターコネクト構造532を含む部分537を有する。上述したように,インターコネクト構造521および531は,第1の(精細な)ピッチを有し,インターコネクト構造522および532は,第1のピッチとは異なる第2の(粗い)ピッチを有する。既に上述したように,部分526および536はブリッジに(精細なピッチのインターコネクト521および531経由で)取着されている。インターコネクト構造521および531は,通常はシリコン構造に対するシリコン(silicon to silicon structure)であり,有機物構造に対するシリコン(silicon to organic structure)ではない。一例では,これにより,典型的には2つの材料間のCTEの不整合に起因する問題を未然に防ぐことができる。
【0047】
キャリアは,図5に始めに示したキャリア505に類似したものであってもよい。一実施形態では,キャリアは,総合熱拡散器(IHS:integrated heat spreader)を含む。一例としては,熱拡散器は,銅製などであってよい。銅製(など)のIHSは,熱伝導性が高いので,パッケージとして熱的に向上したものとなる。図5の実施形態では,ダイ520および530は,キャリア505に対して,熱界面材料(TIM)等を含んでよい接着剤507により取着されている。
【0048】
方法400の段階420では,ブリッジを第1のダイおよび第2のダイに取着する。この段階では,精細なピッチのインターコネクト構造のみを取着する点に留意されたい。バンプピッチを小さくするためには,精度の高いピックアンドプレース機器が必要である。ここでも,オンダイの基準マークを利用すると,首尾よく結合することができて便利であろう。一例としては,ブリッジは,図1Aに始めに示したブリッジ140と類似したものであってよい。別の例では,ブリッジは,ブリッジ140同様に,シリコン製であっても,能動シリコンダイであってもよい図5に始めに示したブリッジ540に類似したものであってよい。一実施形態では,段階420は,ブリッジおよびダイ同士を結合させる熱圧着プロセスを含む。他の実施形態では,段階420は,はんだリフロープロセスまたは当技術分野で公知な別の取着手順を含む。
【0049】
方法400の段階430で,基板を提供する。一例としては,基板は,図1Aに始めに示した基板110に類似したものであってよい。別の例では,基板は,図6に始めに示した基板610に類似したものであってもよい。基板610は,例示されている実施形態では,保護材料612(アンダーフィル材料,カプセル材料,エポキシ樹脂等)が外囲するブリッジ540を含むキャビティ615を含む。材料612は,機械的にブリッジ540および基板610を切り離すために準拠(compliant)または柔軟性のあることが望ましく,その存在は,ダイ520および530のアンダーフィル材料に影響しないことが望ましい。」

「【図6】

」

図6からは,ダイ520とダイ530とが水平方向に隣接して,離間されて配置されることを見てとることができる。また,ブリッジ540は,ダイ520およびダイ530と水平方向に部分的に重なり合っていることを見てとることができる。
また,基板610は,ダイ520の粗いピッチのインターコネクト522,および,ダイ530の粗いピッチのインターコネクト532に取着されることを見てとることができる。
また,インターコネクト521を介してダイ520とブリッジ540が接続され,インターコネクト531を介してダイ530とブリッジ540が接続され,インターコネクト522を介してダイ520と基板610が接続され,インターコネクト532を介してダイ530と基板610が接続されることを見てとることができる。

(2)上記(1)から,引用文献1には,次の発明(以下,「引用発明」という。)が記載されていると認められる。
「精細なピッチのインターコネクト521および粗いピッチのインターコネクト522が取着され,インターコネクト521を含む部分526,および,インターコネクト522を含む部分527を有し,インターコネクト521を介してブリッジ540と接続し,インターコネクト522を介して基板610と接続されるダイ520と,
ダイ520に水平方向に隣接して離間され,精細なピッチのインターコネクト531および粗いピッチのインターコネクト532が取着され,インターコネクト531を含む部分536,および,インターコネクト532を含む部分537を有し,インターコネクト531を介してブリッジ540と接続し,インターコネクト532を介して基板610と接続されるダイ530と,
ダイ520およびダイ530と水平方向に部分的に重なり合っており,ダイ520の精細なピッチのインターコネクト521,および,ダイ530の精細なピッチのインターコネクト531に取着され,インターコネクト521を介してダイ520と接続され,インターコネクト531を介してダイ530と接続されるブリッジ540と,
ブリッジ540を外囲する保護材料612(アンダーフィル材料,カプセル材料,エポキシ樹脂等)と,ブリッジ540を含むキャビティ615とを有し,ダイ520の粗いピッチのインターコネクト522,および,ダイ530の粗いピッチのインターコネクト532に取着され,
インターコネクト522を介してダイ520と接続され,インターコネクト532を介してダイ530と接続される基板610と,
熱界面材料(TIM)等を含む接着剤507によりダイ520およびダイ530を取着し,総合熱拡散器(IHS:integrated heat spreader)を含むキャリア505と,
を有し,コンピュータチップに使われるマルチチップパッケージ500。」

第5 本願発明と引用発明の対比
本願発明と引用発明を対比すると,以下のとおりとなる。
1 引用発明の「ダイ520」は,本願発明の「第1のダイ」に相当する。また,引用発明の「ダイ520」の「インターコネクト521」側の面は,本願発明の「第1のダイ」の「前面」に相当する。また,引用発明の「ダイ520」の「インターコネクト521」と反対側の面は,本願発明の「第1のダイ」の「裏面」に相当する。

2 引用発明の「ダイ530」は,本願発明の「第2のダイ」に相当する。また,引用発明の「ダイ530」の「インターコネクト531」側の面は,本願発明の「第2のダイ」の「前面」に相当する。また,引用発明の「ダイ530」の「インターコネクト531」と反対側の面は,本願発明の「第2のダイ」の「裏面」に相当する。また「ダイ530」は,「ダイ520」と水平方向に隣接して離間されるから,引用発明の「第2のダイ」と,「第1のダイに水平方向に隣接して前記第1のダイから離間されている」点で一致する。

3 引用発明の「ブリッジ540」は,ダイ520とダイ530を相互に接続するものであるから,本願発明の「ブリッジインターポーザー」と,「前記第1のダイと前記第2のダイとの間の相互接続を可能にする」点で一致する。また,引用発明の「ブリッジ540」の「インターコネクト521」および「インターコネクト531」の側の面は,本願発明の「ブリッジインターポーザー」の「前面」に相当する。また,その反対の面は,本願発明の「ブリッジインターポーザー」の「裏面」に相当する。

4 引用発明の「ブリッジ540」は,「ダイ520」および「ダイ530」と水平方向に部分的に重なり合っており,その前面は「ダイ520」の前面および「ダイ530」の前面と向き合っているから,本願発明の「ブリッジインターポーザー」と,「前記ブリッジインターポーザの前面は前記第1のダイおよび前記第2のダイの前記前面に向き合っており,前記第1のダイおよび前記第2のダイに水平方向に部分的に重なり合って」いる点で一致する。

5 引用発明の「基板610」は「ブリッジ540」の裏面に取り付けられているから,本願発明の「第1の基板」と,「ブリッジインターポーザの前記裏面に取り付けられている」点で一致する。

6 引用発明の「基板610」の「キャビティ615」は,「ブリッジ540」を囲むように形成されているから,本願発明の「ブリッジインターポーザ」が位置付けられる「空洞」に相当する。また,引用発明の「基板610」と,本願発明の「第1の基板」とは,「前記ブリッジインターポーザが前記第1の基板の空洞内に位置付けられる」点で一致する。

7 引用発明の「総合熱拡散器(IHS:integratedheat spreader)を含むキャリア505」は,「熱界面材料(TIM)等を含む接着剤507によりダイ520およびダイ530を取着」するものである。また,接着剤507と向かい合うダイ520およびダイ530の面は,前面とは反対の面すなわち裏面である。以上のことから,引用発明の「総合熱拡散器(IHS:integrated heat spreader)を含むキャリア505」は,本願発明の「前記第1のダイの前記裏面および前記第2のダイの前記裏面に取り付けられて」,「前記第1のダイおよび前記第2のダイのためのヒートパスおよび蓄熱を提供する」,「熱素子」に相当する。

8 引用発明の「マルチチップパッケージ500」は,「ダイ520」と「ダイ530」と「ブリッジ540」と「基板610」と「総合熱拡散器(IHS:integrated heat spreader)を含むキャリア505」とを有するから,本願発明の「サイドバイサイド半導体パッケージ」および「半導体パッケージ」と,後記相違点1,2で相違するものの,「第1のダイ」と「第2のダイ」と「ブリッジインターポーザ」と「第1の基板」と「熱素子」とを有する点で一致する。

9 引用発明の「インターコネクト521」を介して「ダイ520」が「ブリッジ540」と接続する部分と,「インターコネクト522」を介して「ダイ520」が「基板610」と接続する部分は,本願発明の「複数の接続点」と,「第1のダイの前面」に備えられる点で一致する。

10 引用発明の「インターコネクト531」を介して「ダイ530」が「ブリッジ540」と接続する部分と,「インターコネクト532」を介して「ダイ530」が「基板610」と接続する部分は,本願発明の「複数の接続点」と,「第2のダイの前面」に備えられる点で一致する。

11 引用発明の「インターコネクト521」を介して「ブリッジ540」が「ダイ520」と接続する部分と,「インターコネクト531」を介して「ブリッジ540」が「ダイ530」と接続する部分は,本願発明の「複数の接続点」と,後記相違点1で相違するものの,「ブリッジインターポーザの前面」に備えられる点で一致する。

12 引用発明の「インターコネクト522」を介して「基板610」が「ダイ520」と接続する部分と,「インターコネクト532」を介して「基板610」が「ダイ530」と接続する部分は,本願発明の「複数の接続点」と,後記相違点2で相違するものの,「前記第1のダイおよび前記第2のダイに向き合っている前記第1の基板の面上」に備えられる点で一致する。

以上のことから,本願発明と引用発明との一致点及び相違点は,以下のとおりである。
＜一致点＞
「前面および裏面を有する第1のダイと,
前面および裏面を有する第2のダイであって,前記第2のダイは前記第1のダイに水平方向に隣接して前記第1のダイから離間されている,第2のダイと,
前面および裏面を有するブリッジインターポーザであって,前記ブリッジインターポーザの前面は前記第1のダイおよび前記第2のダイの前記前面に向き合っており,前記第1のダイおよび前記第2のダイに水平方向に部分的に重なり合っており,前記ブリッジインターポーザは,前記第1のダイと前記第2のダイとの間の相互接続を可能にする,ブリッジインターポーザと,
内部に空洞を有し,前記ブリッジインターポーザの前記裏面に取り付けられている第1の基板であって,そうすることによって,前記ブリッジインターポーザが前記第1の基板の空洞内に位置付けられる,第1の基板と,
前記第1のダイの前記裏面および前記第2のダイの前記裏面に取り付けられている熱素子であって,前記熱素子は前記第1のダイおよび前記第2のダイのためのヒートパスおよび蓄熱を提供する,熱素子とを備える,サイドバイサイド半導体パッケージであって,
前記ブリッジインターポーザの前面,前記第1のダイの前面,前記第2のダイの前面,および前記第1のダイおよび前記第2のダイに向き合っている前記第1の基板の面上の複数の接続点をさらに備える
半導体パッケージ。」

＜相違点＞
(相違点1)
本願発明は,「前記第1のダイと前記ブリッジインターポーザとの間の接続点,および前記第2のダイと前記ブリッジインターポーザとの間の接続点は,2/2マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有」するのに対して,引用発明はこの点について特定していない点。

(相違点2)
本願発明は,「前記第1のダイと前記第1の基板との間の接続点,および前記第2のダイと前記第1の基板との間の接続点は精細なラインアンドスペースパラメータを有する」のに対して,引用発明はこの点について特定していない点。

第6 判断
1 相違点1について
引用発明の「マルチチップパッケージ500」を構成するにあたっては,より小型化を図るために,「マルチチップパッケージ500」の各回路をより高密度とすることが望ましいことは明らかであるところ,そのためには「ダイ520」と「ブリッジ540」の接続点と,「ダイ530」と「ブリッジ540」の接続点をできるだけ高密度化すればよいことは,当業者が直ちに理解することである。他方,後記周知文献1の段落【0048】,図6及び後記周知文献2の段落【0076】等に記載されているように,本願出願時において,ASICやSiS-DRAM(いずれも,「ダイ」にあたる。)を,SiIPC(シリコン・インターポーザ)(「ブリッジ」にあたる。)に接続するバンプ(「接続点」にあたる。)のラインアンドスペースを1μm/1μm以下のように,高密度なラインアンドスペースとすることは,当該技術分野における周知の技術である。したがって,当該技術分野の当業者であれば,引用発明において,「ダイ520」と「ブリッジ540」の接続点と,「ダイ530」と「ブリッジ540」の接続点のラインアンドスペースを,2/2マイクロメートルまたはそれより小さいラインアンドスペースパラメータとすること,すなわち,上記相違点1について,本願発明の構成を採用することは当業者が容易になし得たことである。

(1)周知文献1(特開2007-067098号公報)
ア 「【0001】
本発明はマイクロバンプの形成方法及びその装置並びに半導体装置に関し,特に半導体チップの実装等に適用して有用なものである。」

イ 「【0044】
図5は,本形態に係る上記マイクロバンプの形成装置で形成したマイクロバンプ29を示す顕微鏡写真である。同図を参照すれば多数のマイクロバンプ29が規則的にウェーハ13上に形成されていることが分かる。このときの隣接するマイクロバンプ29間の間隔は1μmである。」

ウ 「【0047】
＜応用例＞ 本発明に係るマイクロバンプの形成方法によれば,例えばCｕである金属でできた多数のマイクロバンプ29を容易且つ狭ピッチで形成することができるので,半導体チップI(図7参照)をプリント基板3(図7参照)にフリップチップ実装する際のバンプ2として応用することができる。この場合には,バンプ2を容易且つ経済的に形成できるという効果と相俟って半導体装置を安価に製造することができる。さらに,このときのバンプ2間の間隔は1μm程度であるので,前記半導体装置の飛躍的な小型化を図ることも可能になる。なお,このときのバンプ2はプリント基板3側に形成しても良い。」

エ 「【0048】
本発明に係るマイクロバンプ29は,半導体装置同士の接続にも適用でき,種々の優れた効果を発揮する。例えば,図6に示すように,マイクロバンプ29で半導体チップ同士を接続したSiS(シリコン・イン・シリコン)アーキテクチャーを容易に形成することができる。同図において,50がSiIP(シリコン・インターポーザ),51がASIC,52がSiS-DRAMである。他にもSｏC(Sｙｓｔemｏn Chiｐ)乃至SiP(Sｙｓｔem in Package)等における接続部に適用でき,これらの素子の小型化に寄与し得る。」

オ 「【図5】

」

カ 「【図6】

」

キ 「【図7】

」

(2)周知文献2(特開2014-192386号公報)
ア 「【0076】
又、本実施の形態では、配線部材2の無機基板11の一方の面11fに複数の層を有する配線構造体(無機絶縁層13、15、17、19と配線層16、18、20)を形成している。そのため、狭ピッチな貫通配線(貫通孔11ｚ)を形成することなく、インターポーザ1に搭載するMEMS素子や半導体素子等の電子部品の狭ピッチに対応した高密度な配線パターン(例えば、ライン/スペースが1μm/1μm)を形成できる。」

2 相違点2について
引用発明の「マルチチップパッケージ500」を構成するにあたっては,より小型化を図るために,「マルチチップパッケージ500」の各回路をより高密度とすることが望ましいことは明らかであるところ,そのためには「ダイ520」および「基板610」の接続点と,「ダイ530」および「基板610」の接続点をできるだけ高密度化すればよいことは,当業者が直ちに理解することであるから,これらの接続点を精細なラインアンドスペースパラメータを有するものとすること,すなわち,上記相違点2について,本願発明の構成を採用することは当業者が容易になし得たことである。

3 そして,上記相違点1,2を総合的に勘案しても,本願発明の奏する作用効果は,引用発明及び周知文献1,2に記載された周知技術の奏する作用効果から予測される範囲内のものにすぎず,格別顕著なものということはできない。

4 請求人の主張について
(1)請求人は,令和2年3月9日に提出した意見書において,「上述の通り,本願請求項1,7,14及び19では,「第1のダイとブリッジインターポーザとの間の接続点,および第2のダイとブリッジインターポーザとの間の接続点は,2/2マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有し,第1のダイと第1の基板との間の接続点,および第2のダイと第1の基板との間の接続点は精細なラインアンドスペースパラメータを有する」ことが特定されています。
しかしながら,引用文献1において,上記構成は開示されていません。特に,「インターコネクト構造522を含む部分527及びインターコネクト構造532を含む部分537が『精細な』ピッチを有すること」は,引用文献1において開示されていません。このことは,引用文献1の図6からも明らかです。参考までに,以下に図1として引用文献1の図6を示します。
【図1】

さらに,引用文献1の段落[0021]には,「問題の1つは,有機基板材料内にインターコネクトを製造することがもともと難しい,ということである」との記載があります。もし,引用文献1においてダイ520,530上のインターコネクト構造が全て「精細な」ピッチで製造されたとすると,基板610上のインターコネクト構造も「精細な」ピッチで製造しなければならないことになりますが,これは引用文献1において「難しい」と記載されています。従って,引用文献1において「精細な」ピッチを有するインターコネクト構造のみを有するダイ520,530を製造することは,当業者であっても想到できないものと思料いたします。」と主張する。

(2)しかしながら,「2/2マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有」することと,「精細なラインアンドスペースパラメータを有する」こととは,同一のラインアンドスペースパラメータを有することを意味するものでないことは明らかである。すなわち,本願発明の「精細なラインアンドスペースパラメータを有する」は,「2/2マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有す」るものとの比較においては,粗いピッチであると評価されるものをも含むから,請求人の前記主張は,本願の請求項の記載に基づかないものであって,採用することはできない。

5 小括
以上のとおりであるから,本願発明は,引用発明及び周知文献1,2に記載された周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。

第7 むすび
以上のとおり,本願発明は,その出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1に記載の発明及び周知文献1,2に記載された周知技術に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。
したがって,他の請求項に係る発明について検討するまでもなく,本願は拒絶すべきものである。

よって,結論のとおり審決する。
 
別掲
 
審理終結日 2020-06-10 
結審通知日 2020-06-15 
審決日 2020-06-30 
出願番号 特願2017-541374(P2017-541374)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 多賀 和宏、木下 直哉、平林 雅行  
特許庁審判長 加藤 浩一
特許庁審判官 西出 隆二
辻本 泰隆
発明の名称 スプリットダイ相互接続のためのシステム、装置および方法  
代理人 村山 靖彦  
代理人 黒田 晋平  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ