拒絶査定不服の審決｜不服2019-14715 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服 2項進歩性取り消して特許、登録 H01L 審判査定不服特36条6項1、2号及び3号請求の範囲の記載不備取り消して特許、登録 H01L
管理番号	1368787
審判番号	不服2019-14715
総通号数	253
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2021-01-29
種別	拒絶査定不服の審決
審判請求日	2019-11-05
確定日	2020-12-15
事件の表示	特願2017-211577「半導体装置」拒絶査定不服審判事件〔平成30年 3月29日出願公開、特開2018- 50062、請求項の数(1)〕について、次のとおり審決する。
結論	原査定を取り消す。本願の発明は、特許すべきものとする。
理由	第1 手続の経緯本願は、平成22年11月3日(優先権主張平成21年11月6日)に出願された特許出願(特願2010-246941号)の一部を、平成26年8月27日に特許法第44条第1項の規定による新たな特許出願(特願2014?172729号)とし、更にその一部を平成28年4月5日に新たな特許出願(特願2016-75805号)とし、更にその一部を平成29年11月1日に新たな特許出願としたものであって、同年12月1日付けで上申書が提出され、平成30年7月26日付けで拒絶理由通知がされ、同年9月27日付けで意見書が提出され、平成31年2月28日付けで拒絶理由通知がされ、令和1年7月1日付けで手続補正がされるとともに意見書が提出され、同年7月29日付けで拒絶査定(原査定)がされた、これに対し、同年11月5日に拒絶査定不服審判の請求がされると同時に手続補正がされ、令和1年11月28日に前置報告がされ、令和2年2月4日に審判請求人から前置報告に対する上申がされ、同年7月1日付けで拒絶理由通知がされ、同年9月3日付けで手続補正がされるとともに意見書が提出されたものである。第2 本願発明本願請求項1に係る発明(以下、「本願発明1」という。)は、令和2年9月3日付けの手続補正で補正された特許請求の範囲の請求項1に記載された事項により特定される発明であり、本願発明1は以下のとおりの発明である。「【請求項1】第1のトランジスタと、第2のトランジスタと、を有し、前記第1のトランジスタは、第1の導電膜と、前記第1の導電膜上の、i型の第1の酸化物半導体層と、前記第1の酸化物半導体層上の、第2の導電膜と、を有し、前記第2のトランジスタは、第3の導電膜と、前記第3の導電膜上の、i型の第2の酸化物半導体層と、前記第2の酸化物半導体層上の、第4の導電膜と、を有し、前記第1の導電膜及び前記第2の導電膜はそれぞれ、前記第1のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第1のトランジスタの前記第2のゲート又は前記第1のゲートを主たるゲート電極として用い、前記第3の導電膜及び前記第4の導電膜はそれぞれ、前記第2のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第2のトランジスタの前記第2のゲートを主たるゲート電極として用い、前記第1の酸化物半導体層は、第1の結晶領域を有し、前記第1の結晶領域は、前記第1の酸化物半導体層の表面に設けられ、前記第2の酸化物半導体層は、第2の結晶領域を有し、前記第2の結晶領域は、前記第2の酸化物半導体層の表面に設けられ、前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、前記第2のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、前記第1のトランジスタの第2のゲートは、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、前記第2のトランジスタの第2のゲートに、信号が入力され、前記第2のトランジスタのソース又はドレインの一方から、信号が出力され、前記第1の配線は、前記第2の配線より高い電位を有することを特徴とする半導体装置。」第3 引用文献、引用発明等 1.引用文献1について原査定の拒絶の理由に引用された引用文献1(特開2009-004733号公報)には、図面とともに次の事項が記載されている(下線は合議体が付加した。以下同じ。)。「【技術分野】【0001】本発明は、酸化物半導体層をチャネル層とする薄膜トランジスタからなるインバータに関する。また、本発明はそれを含む集積回路に関する。」「【発明を実施するための最良の形態】【0016】本発明によって作製できるE/Dインバータの回路図を図1に示す。エンハンスメント型(E型)TFTとディプリーション型(D型)TFTが1つずつ用いられている。電源電圧はV_(dd)-GND間電位差として外部より供給されている。D型TFTのソース電極とE型TFTのドレイン電極は互いに接続されており、D型TFTのゲート電極はD型TFTのソース電極と接続されている。また、D型TFTのドレイン電極を電源電圧V_(dd)に接続し、E型TFTのソース電極を接地し、E型TFTのゲート電極を入力、E型TFTのドレイン電極を出力とする。・・・【0022】本発明におけるE型・D型TFTの1つの定義を、簡単のためにnチャネルTFTを例にとって説明する。V_(gｓ)=0においてI_(dｓ)が十分に小さく、TFTがオフ状態とみなせるTFTをエンハンスメント型(E型)TFTと呼ぶ。逆に、nチャネルTFTにおいてV_(gｓ)=0で有限のI_(dｓ)をもち、TFTをオフするために逆バイアスとして負のV_(gｓ)を印加しなければならないものをディプリーション型(D型)TFTと呼ぶ。このE型とD型の定義は、TFTオフ領域からV_(gｓ)を増加したときにI_(dｓ)が増加に転じるV_(gｓ)を立ち上がり電圧(V_(ｏn))とし、V_(ｏn)が正のTFTと負のTFTとをそれぞれE型・D型と定義することと同値である。また上記の定義の代わりに、V_(ｔh)が実質的に正のTFTをE型、実質的に負のTFTをD型とそれぞれ定義することもできる。【0023】以上はnチャネルTFTを用いて説明したが、上記と同様に、ｐチャネルTFTにおいてもE型・D型に関する種々の定義が考えられる。【0024】以下では、V_(ｔh)が基本的に正のnチャネルTFTをE型・実質的に負のnチャネルTFTをD型とそれぞれ定義する。ただし、正のnチャネルTFTを2つ用いる場合も、両V_(ｔh)に大きな差がある場合は、片方のTFTをE型ではなくD型として扱いインバータを構成することもできる。【0025】 (第1の実施形態) 本発明の第1の実施形態によるインバータの断面図の一部を図3に示す。【0026】基板100上に第1のTFT901及び第2のTFT902が作製されている。【0027】第1のTFT901は第1のゲート電極201、絶縁膜300、第1のチャネル層401、第1のドレイン電極501、第1のソース電極601を含む。【0028】第2のTFT902は第2のゲート電極202、絶縁膜300、第2のチャネル層402、第2のドレイン電極502、第2のソース電極602を含む。【0029】ここでは、第1のTFT901及び第2のTFT902においてゲート絶縁膜300を一体としたが、TFTごとに別なものであってもよい。【0030】第1のソース電極601と第2のドレイン電極502は互いに接続されている。また第1のゲート電極201は、不図示の配線により第1のソース電極601と接続されている。【0031】第1のドレイン電極501を電源電圧Vddに接続し、第2のソース電極602を接地すると、第2のゲート電極202を入力、第2のドレイン電極502を出力とするE/Dインバータとなる。【0032】つまり、一方のトランジスタである第1のトランジスタがD型となり、他方のトランジスタである第2のトランジスタがE型として動作する。【0033】第1のチャネル層401は第2のチャネル層402よりも厚い。このように互いに厚さが異なるチャネル層を作製した後、任意の製造工程において全体を一括して加熱処理する。このプロセスの結果、第1のTFT901と第2のTFT902のV_(ｔh)が異なる値となる。【0034】チャネル層401及び402の膜厚を調整するために、チャネル層401及びチャネル層402となる酸化物半導体からなる共通の堆積膜を形成した後に、ドライエッチング又はウェットエッチングを施せばよい。このようにエッチングを利用すれば、チャネル層の成膜が1回で済むので製造コストが低くなる。・・・【0050】要するに、本発明の実施形態において、前記インバータは、下記A乃至Cの少なくとも何れか一種の構成を有することが好ましい。 A:前記第1のトランジスタのソース電極の構成材料と前記第2のトランジスタのソース電極の構成材料とが互いに異なる構成。 B:前記第1のトランジスタのドレイン電極の構成材料と前記第2のトランジスタのドレイン電極の構成材料とが互いに異なる構成。 C:前記第1のトランジスタのゲート電極の構成材料と前記第2のトランジスタのゲート電極の構成材料とが互いに異なる構成。そして、熱処理工程は、電磁波の照射による加熱工程を含むことが好ましいものである。また、本発明の実施形態においては、前記インバータは、下記D乃至Fの少なくとも何れか一種の構成を有することが好ましい。 D:前記第1のトランジスタのソース電極の構成材料の物性と前記第2のトランジスタのソース電極の構成材料の物性とが互いに相違する構成。 E:前記第1のトランジスタのドレイン電極の構成材料の物性と前記第2のトランジスタのドレイン電極の構成材料の物性とが互いに相違する構成。 F:前記第1のトランジスタのゲート電極の構成材料の物性と前記第2のトランジスタのゲート電極の構成材料の物性とが互いに相違する構成。そして、前記物性が抵抗率、比熱、及び吸光係数から選択される少なくとも一種であることが好ましい。」「【0057】・チャネル層チャネル層には酸化物半導体材料が用いられる。具体的には、ZnO、In_(2)O_(3)、Ga_(2)O_(3)等、及びこれらの混晶や非晶質固溶体など(In-Zn-O、In-Ga-Zn-Oなど)を用いることができる。つまり、In、Ga、Znから選択される少なくとも1つの元素を含む酸化物半導体を用いることができる。」したがって、上記引用文献1には次の発明(以下、「引用発明」という。)が記載されていると認められる。「基板100上に第1のTFT901及び第2のTFT902が作製されているインバータであって、第1のTFT901は第1のゲート電極201、絶縁膜300、第1のチャネル層401、第1のドレイン電極501、第1のソース電極601を含み、第2のTFT902は第2のゲート電極202、絶縁膜300、第2のチャネル層402、第2のドレイン電極502、第2のソース電極602を含み、第1のソース電極601と第2のドレイン電極502は互いに接続され、また第1のゲート電極201は、第1のソース電極601と接続されており、第1のドレイン電極501を電源電圧V_(dd)に接続し、第2のソース電極602を接地すると、第2のゲート電極202を入力、第2のドレイン電極502を出力とするE/Dインバータとなり、一方のトランジスタである第1のトランジスタがD型となり、他方のトランジスタである第2のトランジスタがE型として動作し、第1のチャネル層401及び第2のチャネル層402には、In、Ga、Znから選択される少なくとも1つの元素を含む酸化物半導体が用いられる、インバータ。」 2.引用文献2についてまた、原査定の拒絶の理由に引用された引用文献2(国際公開第2009/034953号)には、図面とともに次の事項が記載されている。「[0001] 本発明は、薄膜トランジスタに関する。さらに詳しくは結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタに関する。・・・ [0003] 上述のシリコン薄膜を用いるTFTの製造は、比較的高温での熱工程を必要とし、耐熱性の低い樹脂基板上に直接形成することは困難であった。シリコンよりも低温で成膜可能なZnOを材料とした酸化物半導体薄膜を用いたTFT(特許文献1)が開示されているが、酸化物半導体薄膜を用いたTFTは、シリコン薄膜を用いたTFTに並ぶだけの充分な特性が得られていなかった。 [0004] Zn-Sn酸化物(ZTO)、In-Ga-Zn酸化物(IGZO)等の複合酸化物を材料とした非晶質酸化物半導体薄膜を用いたTFT(特許文献2及び3)が開示されているが、非晶質酸化物半導体薄膜は周囲の雰囲気の影響により特性が変化しやすく、特に真空下で大きく特性が変化する(非特許文献1)。従って、非晶質酸化物半導体薄膜を用いたTFTは、特性のばらつきが発生しやすく、厳しい製造管理を必要とした。加えて、非晶質酸化物半導体薄膜を用いたTFTは、経時変化を起こしやすい、及び熱伝導率が悪く蓄熱による劣化が起きやすい等の問題点があった。・・・ [0006] また、非晶質酸化物半導体薄膜は非晶質であるため、PANに代表されるエッチング液等に対する耐薬品性が低いため半導体膜上の金属配線がウェットエッチングできない、及び屈折率が大きく多層膜の透過率が低下しやすい欠点があった。また、非晶質酸化物半導体薄膜は非晶質であるため、雰囲気ガス中の酸素や水等を吸着して、電気特性が変化し、次工程の雰囲気ガスを厳密に管理しないと特性のバラツキが発生したり、歩留まりが低下するおそれもあった。 [0007] 上述の方法のほか、透明導電膜を積層して導電性を改良する方法(特許文献4)やZnOの一部を結晶化させて半導体特性を改良する方法(特許文献5)が開示されているが、活性層に用いる酸化物について、安定性を向上させる研究はなされていなかった。・・・ [0008] 本発明の目的は、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供することである。 [0009] 本発明によれば、以下の薄膜トランジスタ等が提供される。 1.結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタ。 2.前記結晶質層がインジウムを含み、酸素を除く全原子に占める前記インジウムの含有率が90原子%以上100原子%以下である1に記載の薄膜トランジスタ。 3.前記結晶質層が1種以上の正二価の金属元素をさらに含む2に記載の薄膜トランジスタ。 4.前記結晶質層が正二価の金属元素として亜鉛を含む3に記載の薄膜トランジスタ。 5.前記結晶質層がインジウムのビックスバイト型結晶構造を示す2?4のいずれかに記載の薄膜トランジスタ。 6.前記非晶質層がインジウム及び亜鉛のうち少なくとも1つを含む1?5のいずれかに記載の薄膜トランジスタ。 7.前記非晶質層がインジウム、亜鉛及びガリウムを含む6に記載の薄膜トランジスタ。・・・ [0010] 本発明によれば、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供することができる。・・・ [0012] 以下、本発明の薄膜トランジスタを図面を参照して説明する。図1は、結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む本発明の薄膜トランジスタの第1の実施形態を示す概略断面図である。薄膜トランジスタ1は、基板10及び絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には非晶質層42及び結晶質層44が積層してなる酸化物半導体膜40が活性層として積層されている。さらに、酸化物半導体膜40を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられており、酸化物半導体膜40、ソース電極50及びドレイン電極52で囲まれた部分にチャンネル部60を形成している。尚、図1の薄膜トランジスタ1はいわゆるチャンネルエッチ型薄膜トランジスタである。 [0013] 本発明の薄膜トランジスタ1において、活性層である酸化物半導体膜40は、非晶質層42及び結晶質層44が積層した構造を有する。酸化物半導体膜40が結晶質層44を有することにより、酸素分圧等の周囲の雰囲気の影響を防止でき、薄膜トランジスタ1の安定性を向上させることができる。安定性向上の結果、大気下及び真空下のいずれの雰囲気下であっても、電界効果移動度及びｏn-ｏff比が高く、また、ノーマリーオフを示すとともに、ピンチオフが明瞭である薄膜トランジスタ1とすることができる。また、薄膜トランジスタ1は高い安定性を有するため、エッチストッパー層を積層する必要がなく、大面積化が可能である。」したがって、上記引用文献2には、「非晶質酸化物半導体膜が非晶質である場合に、雰囲気ガス中の酸素や水等を吸着し、電気特性が変化し、特性のバラツキが発生したり、歩留まりが低下するおそれ等があるために、このような酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供するために、酸化物半導体膜を含む薄膜トランジスタであって、ゲート絶縁膜上の活性層として機能する酸化物半導体膜が、非晶質層上に結晶質層を積層させる」という技術的事項が記載されていると認められる。 3.その他の文献について (1)引用文献3についてまた、原査定で周知技術を示す文献として引用された引用文献3(米国特許出願公開第2009/0206332号明細書)には、図面とともに次の事項が記載されている(翻訳文は、合議体が作成した。)。「[0043] Turning now to FIG. 2, FIG. 2 shows a graph for comparing I-V characteristics of an oxide semiconductor TFT having a double gate structure according to an embodiment of the present invention to I-V characteristics of an oxide semiconductor TFT having a single gate structure, according to an embodiment of the present invention. Here, the I-V characteristics of the oxide semiconductor TFT having the double gate structure are measured when the two gates are electrically synchronized with each other. Also, the channel layer includes GaInZn oxide as an oxide semiconductor, and first and second gate insulating layers are made out of silicon nitride and silicon oxide, respectively. The first and second gate insulating layers are also formed to thicknesses of 4000 Å and 2000 Å, respectively. A first gate electrode and source and drain electrodes are made out of Mo and are arranged on a lower surface of a channel layer, and a second gate is made out of InZn Oxide and is arranged on an upper surface of the channel layer. 」 (「[0043] 次に図2を参照すると、図2は、本発明の一実施形態に係る二重ゲート構造を有する酸化物半導体TFTのI-V特性とを比較して、単一ゲート構造を有する酸化物半導体TFTのI-V特性のグラフであり、本発明の実施の形態を示している。ここで、2個のゲートは互いに電気的に同期されていれば、二重ゲート構造を有する酸化物半導体TFTのI-V特性を測定した。また、酸化物半導体をチャンネル層としてGaInZn酸化物を含み、シリコン窒化物及びシリコン酸化物から作られる第1および第2のゲート絶縁層である。第1および第2のゲート絶縁層はまた、4000Åおよび2000Åの厚さにそれぞれ形成されている。第1のゲート電極とソース電極およびドレイン電極は、Moから形成され、チャネル層の下部表面上に配置され、第2ゲートは、InZn 酸化物から作られ、チャネル層の表面上に配置されている。」) FIG. 2は、以下のとおりのものである。 FIG. 2から、二重ゲート構造を有する酸化物半導体TFTは、オフ電流が1E-13(A)以下であることが見てとれる。 (2)引用文献4についてまた、原査定で周知技術を示す文献として引用された引用文献4(特開2009-016844号公報)には、図面とともに次の事項が記載されている。「【0032】多層構造のチャンネル15を形成する場合には、ゲート絶縁層14上にGa_(ｘ)In_(ｙ)Zn_(ｚ)酸化物をまず蒸着等により形成し、その上部に4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を蒸着等により形成する。ここで、さらにその上に選択的にGa_(ｘ)In_(ｙ)Zn_(ｚ)酸化物を蒸着等により形成することができる。図9は、GaInZn酸化物(GIZO)にTiを約30及び50Wのスパッタリングパワーで添加してチャンネル15を形成した後、SIMSで分析した結果を示すものである。・・・【0035】 4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質をZn酸化物にドーピングしてチャンネル15を形成した場合、チャンネル15は、多結晶、又はナノ結晶構造を含むか、或いは多結晶又はナノ結晶構造と非晶質相の混合構造を含むことができる。チャンネル15が単層構造の場合には、チャンネル15にナノクリスタル又はマイクロクリスタル結晶相が生じ、多層構造のチャンネル15を形成した場合には、チャンネル15にはポリクリスタル結晶相が生じうる。【0036】図7は、従来技術及び本発明の実施形態による薄膜トランジスタの電気的特性を示すグラフであり、ゲート電圧(Vg)-ドレイン電流(Id)変化を示すグラフである。G31は、別途の物質を添加しないGIZOでチャンネルを形成した後、350℃で熱処理した薄膜トランジスタであり、G32は、GIZO 200W(スパッタパワー)、Ti 30Wの条件でチャンネルを形成した後、400℃で熱処理して形成した薄膜トランジスタであり、G33は、GIZO 200W(スパッタパワー)、Ti 30Wの条件でチャンネルを形成した後、350℃で熱処理して形成した薄膜トランジスタである。【0037】図7を参照すると、On電流は約10^(-5)Aであり、オフ電流が10^(-13)A以下であり、On/Off電流比は10^(8)以上であるということが分かる。G31、G32、G33の薄膜トランジスタいずれも、その電気的特性は薄膜トランジスタとして使用するのに問題がないということが分かる。 (3)上記(1)、(2)から、引用文献3、4には、「In、Ga、Znを含む酸化物半導体膜を用いるTFTにおいて、オフ電流を1×10^(-13)A以下とする」という周知技術が記載されていると認められる。第4 対比・判断 1.本願発明1について (1)対比本願発明1と引用発明とを対比すると、次のことがいえる。ア引用発明における「第1のTFT901」、「第2のTFT902」、「インバータ」、「第1のゲート電極201」、「第2のゲート電極202」は、それぞれ、本願発明1における「第1のトランジスタ」、「第2のトランジスタ」、「半導体装置」、「第1の導電膜」、「第3の導電膜」に相当する。引用発明において、「第1のチャネル層401及び第2のチャネル層402には、In、Ga、Znから選択される少なくとも1つの元素を含む酸化物半導体が用いられる」から、「第1のチャネル層401」、「第2のチャネル層402」は、それぞれ本願発明1の「第1の酸化物半導体層」、「第2の酸化物半導体層」に相当する。また、本願発明1と引用発明とは、「前記第1の導電膜は、前記第1のトランジスタのゲートとして機能し」、「前記第3の導電膜は、前記第2のトランジスタのゲートとして機能」する点で共通する。イ引用発明では、「第1のソース電極601と第2のドレイン電極502は互いに接続され」、「第1のドレイン電極501を電源電圧V_(dd)に接続し、第2のソース電極602を接地する」から、本願発明1と引用発明とは、「前記第1のトランジスタのドレインは、第1の配線と電気的に接続され、前記第1のトランジスタのソースは、前記第2のトランジスタのドレインと電気的に接続され、前記第2のトランジスタのソースは、第2の配線と電気的に接続され」る点で一致し、「前記第1のトランジスタのゲートは、前記第1のトランジスタのソースと電気的に接続され」る点で共通し、また、「前記第1の配線は、前記第2の配線より高い電位を有する」点で一致する。ウ引用発明では、「第2のゲート電極202を入力、第2のドレイン電極502を出力とする」から、本願発明1と引用発明とは、「前記第2のトランジスタのゲートに、信号が入力され」る点で共通し、「前記第2のトランジスタのドレインから、信号が出力され」る点で一致する。したがって、本願発明1と引用発明との間には、次の一致点、相違点があるといえる。＜一致点＞「第1のトランジスタと、第2のトランジスタと、を有し、前記第1のトランジスタは、第1の導電膜と、前記第1の導電膜上の、第1の酸化物半導体層と、を有し、前記第2のトランジスタは、第3の導電膜と、前記第3の導電膜上の、第2の酸化物半導体層と、を有し、前記第1の導電膜は、前記第1のトランジスタのゲートとして機能し、前記第3の導電膜は、前記第2のトランジスタのゲートとして機能し、前記第1のトランジスタのドレインは、第1の配線と電気的に接続され、前記第1のトランジスタのソースは、前記第2のトランジスタのドレインと電気的に接続され、前記第2のトランジスタのソースは、第2の配線と電気的に接続され、前記第1のトランジスタのゲートは、前記第1のトランジスタのソースと電気的に接続され、前記第2のトランジスタのゲートに、信号が入力され、前記第2のトランジスタのドレインから、信号が出力され、前記第1の配線は、前記第2の配線より高い電位を有する半導体装置。」＜相違点＞＜相違点1＞本願発明1は、「i型の第1の酸化物半導体層」、「i型の第2の酸化物半導体層」という構成を備えるのに対し、引用発明は、「第1のチャネル層401及び第2のチャネル層402には、In、Ga、Znから選択される少なくとも1つの元素を含む酸化物半導体がを用いられる」ものの、「i型の」との特定はなされていない点。＜相違点2＞第1のトランジスタと第2のトランジスタについて、本願発明1は、第1のトランジスタは、「前記第1の酸化物半導体層上の、第2の導電膜」を有し、第2のトランジスタは、「前記第2の酸化物半導体層上の、第4の導電膜」を有しという構成を備えるのに対し、引用発明はそのような構成を備えていない点(以下、「相違点2-1」という。)。そのため、本願発明1は、「前記第1の導電膜及び前記第2の導電膜はそれぞれ、前記第1のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第1のトランジスタの前記第2のゲート又は前記第1のゲートを主たるゲート電極として用い」、「前記第3の導電膜及び前記第4の導電膜はそれぞれ、前記第2のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第2のトランジスタの前記第2のゲートを主たるゲート電極として用い」るという構成を備えるのに対し、引用発明はそのような構成を備えていない点(以下、「相違点2-2」という。)。＜相違点3＞本願発明1は、「前記第1の酸化物半導体層は、第1の結晶領域を有し、前記第1の結晶領域は、前記第1の酸化物半導体層の表面に設けられ、前記第2の酸化物半導体層は、第2の結晶領域を有し、前記第2の結晶領域は、前記第2の酸化物半導体層の表面に設けられ」という構成を備えるのに対し、引用発明はそのような構成を備えていない点。＜相違点4＞本願発明1は、「前記第1のトランジスタの第2のゲートは、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され」、「前記第2のトランジスタの第2のゲートに、信号が入力され」という構成を備えるのに対し、引用発明は、「第1のゲート電極201は、第1のソース電極601と接続されており」、「第2のゲート電極202を入力」とするものの、第1のトランジスタと、第2のトランジスタは、いずれも「第2のゲート」として機能する導電膜を有さず、本願発明1の上記のような構成を備えていない点。 (2)相違点についての判断事案に鑑み、まず、上記相違点2-1、2-2についてまとめて検討すると、相違点2-1に係る本願発明1の、第1のトランジスタは、「前記第1の酸化物半導体層上の、第2の導電膜」を有し、第2のトランジスタは、「前記第2の酸化物半導体層上の、第4の導電膜」を有しという構成、相違点2-2に係る本願発明1の、「前記第1の導電膜及び前記第2の導電膜はそれぞれ、前記第1のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第1のトランジスタの前記第2のゲート又は前記第1のゲートを主たるゲート電極として用い」、「前記第3の導電膜及び前記第4の導電膜はそれぞれ、前記第2のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第2のトランジスタの前記第2のゲートを主たるゲート電極として用い」るという構成は、第1のトランジスタと第2のトランジスタがデユアルゲートゲート構造のトランジスタであると解されるものであり、上記引用文献2-4には記載されていない。したがって、上記相違点1、3、4について判断するまでもなく、本願発明1は、当業者であっても引用発明、引用文献2-4に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。第5 原査定の概要及び原査定についての判断原査定は、「●理由1:この出願の請求項1,2に係る発明は、引用文献1-4に記載された発明に基づいて、当業者であれば容易になし得たものであるから、特許法第29条第2項の規定により特許を受けることができない。また、この出願の請求項3,4に係る発明は、引用文献1,2に記載された発明に基づいて、当業者であれば容易になし得たものであるから、特許法第29条第2項の規定により特許を受けることができない。」というもの、及び、「●理由2:請求項1-4の記載は、デュアルゲートでないトランジスタの構成も含むように記載されており、発明の詳細な説明に記載されたものとはいえないから、この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第1号に規定する要件を満たしていない」というものである。しかしながら、令和1年11月5日付け手続補正により、原査定時の請求項1、2は削除され、原査定時の請求項3、4は請求項1、2に繰り上げられ、令和2年9月3日付け手続補正により請求項1は補正され、請求項2は削除された。この、補正された請求項1は、「前記第1の導電膜及び前記第2の導電膜はそれぞれ、前記第1のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第1のトランジスタの前記第2のゲート又は前記第1のゲートを主たるゲート電極として用い、前記第3の導電膜及び前記第4の導電膜はそれぞれ、前記第2のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第2のトランジスタの前記第2のゲートを主たるゲート電極として用い、」(下線部は補正箇所。)という構成を有するものとなっており、上記のとおり、本願発明1は、上記引用文献1に記載された発明及び上記引用文献2に記載された技術的事項に基づいて、当業者が容易に発明できたものではない。また、この補正された請求項1は、デュアルゲートであるトランジスタの構成のみを含むものとなっている。したがって、原査定を維持することはできない。第6 当審拒絶理由について 1.特許法第36条第6項第2号について当審では、「請求項1、2には、「真性又は実質的に真性な第1の酸化物半導体層」、「真性又は実質的に真性な第2の酸化物半導体層」と記載されている。しかしながら、明細書の記載、更に、その他の明細書及び図面の記載並びに最先の優先日時点の技術常識を考慮しても、「真性又は実質的に真性」な酸化物半導体層とは、酸化物半導体層がどのような構成のものであるのか、その技術的意味を理解できない。すなわち、酸化物半導体層は、n型不純物である水や水素を除去し、酸素欠損部に酸素を供給することで、n^(-)型から、徐々に真性に近づくように、特性が変化するものであるところ、当該変化において、「n^(-)型」と「真性又は実質的に真性」の境界条件が明確に特定されていないから、任意の酸化部半導体膜について、当該酸化物半導体膜の特性が、「n^(-)型」であるのか、「真性又は実質的に真性」であるのかを、一義的に判定することができない。したがって、請求項1、2の記載から発明を明確に把握することができない。よって、請求項1、2に係る発明は、明確でない。」との拒絶の理由を通知したところ、令和2年9月3日付け手続補正により、請求項1の「真性又は実質的に真性な第1の酸化物半導体層」、「真性又は実質的に真性な第2の酸化物半導体層」との記載は、「i型の第1の酸化物半導体層」、「i型の第2の酸化物半導体層」と補正され、請求項2は削除された。そして、明細書の段落【0142】には、「このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性(i型)とし、・・・」と記載されており、当該補正後の請求項1において、第1の酸化物半導体層及び第2の酸化物半導体層は、「真性(i型)の」酸化物半導体層を意味することが明らかになったことから、請求項1に係る発明は明確である。よって、この拒絶理由は解消した。 2.特許法第36条第6項第1号について (1)当審では、「本願の最先の優先日時点の技術常識に照らして、請求項1に係る発明の各トランジスタのソース、ドレイン、ゲートの各接続関係を前提とすれば、請求項1に係る発明はインバータ回路の一態様であるEDMOS回路以外の態様は想定できず、また、その場合には、デュアルゲート構造の第2のトランジスタをエンハンスメント型にし、デュアルゲート構造の第1のトランジスタをデプレッション型にするように制御する必要があることは自明な事項であり、そして、このような技術常識を参酌すると、発明を実施するための形態において、デュアルゲート構造の第1のトランジスタの第1の導電膜と第2の導電膜、及びデュアルゲート構造の第2のトランジスタの第3の導電膜と第4の導電膜を用いて、それぞれのトランジスタの閾値を制御することで、酸化物半導体膜を作り分けずにエンハンスメント型の第2のトランジスタとデプレッション型の第1のトランジスタを同一基板上に作製し、本願発明の課題を解決するものだとしても、請求項1に係る発明に含有されるこれ以外の態様、例えば、・・・の場合においてまで、前記発明の課題を解決できるとはいえないと考えるべきである。請求項2の記載についても同様である。よって、請求項1及び請求項2に係る発明は、発明の詳細な説明に記載したものでない。」との拒絶の理由を通知したところ、令和2年9月3日付け手続補正により、請求項1の「前記第1の導電膜及び前記第2の導電膜はそれぞれ、前記第1のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第3の導電膜及び前記第4の導電膜はそれぞれ、前記第2のトランジスタの第1のゲート及び第2のゲートとして機能し、」との記載は、「前記第1の導電膜及び前記第2の導電膜はそれぞれ、前記第1のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第1のトランジスタの前記第2のゲート又は前記第1のゲートを主たるゲート電極として用い、前記第3の導電膜及び前記第4の導電膜はそれぞれ、前記第2のトランジスタの第1のゲート及び第2のゲートとして機能し、前記第2のトランジスタの前記第2のゲートを主たるゲート電極として用い、」(下線部は補正箇所。)と補正され、請求項2は削除された結果、この拒絶理由は解消された。 (2)当審では、請求項2の記載について不備を指摘し、請求項2に係る発明は、発明の詳細な説明に記載したものではないとの拒絶の理由を通知したところ、令和2年9月3日付けの手続補正により、請求項2は削除されたから、この拒絶理由は解消された。第7 むすび以上のとおり、本願発明1は、当業者が引用発明及び引用文献2に記載された技術的事項に基づいて容易に発明をすることができたものではない。したがって、原査定の理由によっては、本願を拒絶することはできない。また、他に本願を拒絶すべき理由を発見しない。よって、結論のとおり審決する。
審決日	2020-11-24
出願番号	特願2017-211577(P2017-211577)
審決分類	P 1 8・ 121- WY (H01L) P 1 8・ 537- WY (H01L)
最終処分	成立
前審関与審査官	脇水佳弘
特許庁審判長	加藤浩一
特許庁審判官	▲吉▼澤雅博恩田春香
発明の名称	半導体装置

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ