• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G01R
管理番号 1369506
審判番号 不服2019-9725  
総通号数 254 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-02-26 
種別 拒絶査定不服の審決 
審判請求日 2019-07-23 
確定日 2020-12-16 
事件の表示 特願2017-225875「エッジトリガ較正」拒絶査定不服審判事件〔平成30年4月5日出願公開、特開2018-54628〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
この審判事件に関する出願(以下、「本願」という。)は、2012年(平成24年)3月28日(以下、「優先日」という。)及び同年4月18日にアメリカ合衆国でした特許出願に基づくパリ条約の優先権を主張して平成25年3月5日にした国際特許出願(特願2015-503227)の一部を、平成29年11月24日に同優先権の主張を伴う新たな特許出願としたものである。
そして、平成31年1月29日に特許請求の範囲についての補正がされ、同年3月8日付けで拒絶査定(以下、「原査定」という。)がされ、同26日に原査定の謄本が送達された。
これに対して、令和元年7月29日に拒絶査定不服審判(本件審判)が請求され、同時に特許請求の範囲についての補正(以下、「本件補正」という。)がされた。

第2 補正の却下の決定
[補正の却下の決定の結論]
本件補正を却下する。

[補正の却下の決定の理由]
本件補正は、特許法第17条の2第5項第2号の特許請求の範囲の減縮を目的とするものに該当する。しかし、本件補正後の請求項1に係る発明は、同法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。すなわち、本件補正は、同法第17条の2第6項で準用する同法第126条第7項の規定に違反するものであり、したがって、同法159条第1項で読み替えて準用する同法第53条第1項の規定により却下するべきものである。

1 本件補正の内容
本件補正は、特許請求の範囲の請求項1についての補正を含む。
本件補正前(平成31年1月29日にされた補正の後をいう。以下同じ。)及び本件補正後の請求項1の記載は、次のとおりである。下線は、補正箇所を示すために当合議体が付した。

(1)本件補正前
「【請求項1】
少なくとも1つの回路経路に沿った遅延を決定する装置であって、
前記少なくとも1つの回路経路を含有するループを形成するべく構成された回路を含み、
前記回路は、
エッジトリガ素子と、
前記ループにおける信号の周期を測定するべく前記ループに連結された周期測定素子と
を含み、
前記エッジトリガ素子は、前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれかに応答するが、双方には応答せず、
前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする、装置。」

(2)本件補正後
「【請求項1】
少なくとも1つの回路経路に沿った遅延を決定する装置であって、
前記少なくとも1つの回路経路を含有するループを形成するべく構成された回路を含み、
前記回路は、
エッジトリガ素子と、
前記ループにおける信号の周期を測定するべく前記エッジトリガ素子と前記少なくとも1つの回路経路との間において前記ループに連結された周期測定素子と
を含み、
前記エッジトリガ素子は、一時刻において前記ループにおける信号の立ち上がりトリガエッジに応答し、他時刻において前記ループにおける信号の立下りトリガエッジに応答するべく構成され、
前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする、装置。」

2 本件補正の目的
本件補正のうち、請求項1についての補正は、「前記ループに連結された周期測定素子」について、「前記ループに連結」される位置が「前記エッジトリガ素子と前記少なくとも1つの回路経路との間」である旨の限定を付加するものである。また、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれかに応答するが、双方には応答」しない「前記エッジトリガ素子」について、「一時刻において」は「前記ループにおける信号の立ち上がりトリガエッジに応答」する一方、「他時刻において」は「前記ループにおける信号の立下りトリガエッジに応答」する旨、すなわち、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれ」「に応答する」かが切り替え可能である旨の限定を付加するものである。
そして、本件補正前の請求項1に記載された発明と本件補正後の請求項1に記載される発明(以下、「本件補正発明」という。)とは、産業上の利用分野及び解決しようとする課題が同一であると認められる。
したがって、本件補正のうち、請求項1についての補正は、特許法第17条の2第5項第2号の特許請求の範囲の減縮を目的とするものに該当する。
そこで、本件補正発明が特許出願の際独立して特許を受けることができるものであるか(本件補正がいわゆる独立特許要件を満たすか)否かについて検討する。

3 独立特許要件についての判断
(1)引用文献
以下に掲げる引用文献1、引用文献2及び引用文献4は、原査定の拒絶の理由に引用された公開特許公報であり、その公開日は、いずれも優先日より前である。

引用文献1:特開昭62-147371号公報
引用文献2:特開2007-243964号公報
引用文献4:特開平2-198375号公報

(2)引用文献に記載された発明等
ア 引用文献1
(ア)引用文献1には、次の記載がある。下線は、当合議体が付した。

a (第1ページ右下欄第2行ないし第6行)
「この発明はゲート論理回路などの被測定デバイスに入力パルスを与えた時に、出力パルスのパルス幅が入力パルス幅に対し変化する場合におけるその出力パルス幅を測定するパルス幅測定器に関する。」

b (第2ページ左上欄第7行ないし第17行)
「この発明によればエッジトリガ単安定マルチバイブレータの出力パルスが被測定デバイスへ供給され、その被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを立上り立下り選択回路で選択して上記単安定マルチバイブレータへトリガパルスとして与え発振ループを構成する。その立上りと同期したパルスによる発振周期と、立下りと同期したパルスによる発振周期とを周期測定器で測定し、その各測定値の差を演算して測定パルス幅を得る。」

c (第2ページ左下欄第6行ないし第3ページ左上欄第1行)
「第2図はこの発明の実施例を示す。端子21から起動パルスをオア回路22を通じて単安定マルチバイブレータ15へ供給するように構成される。この単安定マルチバイブレータ15の出力は被測定デバイス13へ供給される。この例では被測定デバイス13を通じる発振ループとこれを通じない発振ループとを切替え構成できるようにした場合で、データセレクタ23により被測定デバイス13の出力と単安定マルチバイブレータ15の出力との一方を選択して出力するようにされる。そのデータセレクタ23に対する制御信号は端子24よりデータセレクタ23に与える。
データセレクタ23の出力は立上り立下り選択回路25へ供給される。立上り立下り選択回路25内においてその入力パルスはパルス幅拡大回路26によりパルス幅が拡大される場合である。つまりデータセレクタ23の出力はオア回路27へ直接供給されると共に遅延回路28を通じてオア回路27へ供給される。遅延回路28はその入力パルス幅よりは短かい遅延量をもつ、従ってオア回路27の出力は遅延回路28の遅延量だけパルス幅が拡大されたものとなる。
オア回路27の出力とその反転出力とはアンド回路31,32へそれぞれ供給される。端子17の選択信号が直接アンド回路31へ供給されると共に反転回路33を通じてアンド回路32へ供給される。アンド回路31の出力は、遅延回路28の遅延量と等しい遅延量の遅延回路34を通じてオア回路35へ供給され、アンド回路32の出力は直接オア回路35へ供給される。
オア回路35の出力、つまり立上がり立下り選択回路25の出力はゲート36を通じてオア回路22へ供給される。ゲート36には端子37を通じて発振ループ遮断信号が供給される。立上り立下り選択回路25の出力は周期測定器18へも供給される。」

d (第3ページ左上欄第17行ないし左下欄第13行)
「また端子17の選択信号を高レベルにしておくと、被測定デバイス13の出力パルスの立上りと同期したパルスで発振が発生する。すなわち端子21からの第4図Aに示す起動パルスにより単安定マルチバイブレータ15がトリガされ、その出力に第4図Bに示すパルスが得られ、これが被測定デバイス13に入力され、その出力パルスは例えば第4図Cに示すようになる。データセレクタ23は被測定デバイス13の出力パルスを選択するように端子24に制御信号が与えられているものとする。従って被測定デバイス13の出力パルスがパルス幅拡大回路26へ供給され、その出力に第4図Dに示すようにパルス幅が大とされたパルスが得られ、その出力はアンド回路31を通じ、更に遅延回路34を通じて第4図Eに示す遅延パルスとなり、これはオア回路35を通じ第4図Fに示すパルスとしてゲート36へ供給され、これよりオア回路22を通じて単安定マルチバイブレータ15がトリガされる。従って再び同様のことが繰返され、パルス発振状態となる。これは被測定デバイス13の出力パルスの立上りと同期したパルスの発振であり、この発振周期T1が周期測定器18で測定される。
次に端子17の選択信号を低レベルにし、端子21に第5図Aに示すように起動パルスを与えると、同様にして単安定マルチバイブレータ15から第5図Bに示す出力が得られ、被測定デバイス13の出力パルスは第5図Cに示すようになり、この出力パルスはデータセレクタ23を通じてパルス幅拡大回路26へ供給され、その反転出力は第5図Gに示すようになり、この反転出力はアンド回路32を通じ第5図Hに示すようなパルスとなり、更にオア回路35を通じて第5図Iに示すパルスとなってゲート36へ帰還される。従って被測定デバイス13の立下りと同期したパルスの発振状態となり、その発振周期T2が周波数測定器18で測定される。」

e (第3ページ右下欄第17行ないし第4ページ左上欄第10行)
「更に端子17を高レベルにした状態でデータセレクタ23から被測定デバイス13の出力パルスを選択した場合と、単安定マルチバイブレータ15の出力パルスを選択した場合との各パルス発振周期を求め、その差を演算することにより被測定デバイス13の立上りの遅延量τ1(第4図)を測定することができる。
同様に端子17を低レベル状態とし、データセレクタ23から被測定デバイス13の出力パルスを選択した場合及び単安定マルチバイブレータ15の出力パルスを選択した場合のそれぞれのパルス発振周期を求め、その差を演算することにより被測定デバイス13の立下りの遅延量τ7(第4図)を測定することができる。」

f (第2図)




g (第4図)




h (第5図)




(イ)引用文献1の前記(ア)cの記載によれば、オア回路22は、端子21から起動パルスが入力されて、それを単安定マルチバイブレータ15へ供給する一方、立上がり立下り選択回路25の出力が入力される。ここで、引用文献1の第2図(前記(ア)f)を参照すると、オア回路22は、端子21とは別の端子を備えており、立上がり立下り選択回路25の出力は、その別の端子から入力されることが見て取れる。そうすると、オア回路22は、それがオア回路である以上、その別の端子から入力された立上がり立下り選択回路25の出力も、端子21から入力された起動パルスと同様に、単安定マルチバイブレータ15へ供給することが明らかである。
以上のことを踏まえると、引用文献1の前記(ア)の記載によれば、引用文献1には、次の発明(以下、「引用発明」という。)が記載されている。なお、認定の根拠となる引用文献1の記載の箇所を括弧内に示す。

「エッジトリガ単安定マルチバイブレータの出力パルスが被測定デバイスへ供給され、被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを立上り立下り選択回路で選択して単安定マルチバイブレータへトリガパルスとして与え発振ループを構成するパルス幅測定器であって(以上、前記(ア)a及びb)、
単安定マルチバイブレータ15の出力は被測定デバイス13へ供給され、
被測定デバイス13を通じる発振ループとこれを通じない発振ループとを切替え構成できるように、データセレクタ23により被測定デバイス13の出力と単安定マルチバイブレータ15の出力との一方を選択して出力し、
データセレクタ23の出力は立上り立下り選択回路25へ供給され、
立上り立下り選択回路25内において、データセレクタ23の出力はオア回路27へ直接供給されると共に遅延回路28を通じてオア回路27へ供給され、オア回路27の出力とその反転出力とはアンド回路31、32へそれぞれ供給され、端子17の選択信号が直接アンド回路31へ供給されると共に反転回路33を通じてアンド回路32へ供給され、アンド回路31の出力は遅延回路34を通じてオア回路35へ供給され、アンド回路32の出力は直接オア回路35へ供給され、
オア回路35の出力、つまり立上がり立下り選択回路25の出力はオア回路22へ供給され、オア回路22を通じて単安定マルチバイブレータ15へ供給され、
立上り立下り選択回路25の出力は周期測定器18へも供給され(以上、前記(ア)c及びf)、
端子17の選択信号を高レベルにしておくと、被測定デバイス13の出力パルスの立上りと同期したパルスで発振が発生し、この発振周期T1が周期測定器18で測定され、
端子17の選択信号を低レベルにすると、被測定デバイス13の立下りと同期したパルスの発振状態となり、その発振周期T2が周波数測定器18で測定され(以上、前記(ア)d、g及びh)、
端子17を高レベルにした状態でデータセレクタ23から被測定デバイス13の出力パルスを選択した場合と、単安定マルチバイブレータ15の出力パルスを選択した場合との各パルス発振周期を求め、その差を演算することにより被測定デバイス13の立上りの遅延量τ1を測定することができ、
端子17を低レベル状態とし、データセレクタ23から被測定デバイス13の出力パルスを選択した場合及び単安定マルチバイブレータ15の出力パルスを選択した場合のそれぞれのパルス発振周期を求め、その差を演算することにより被測定デバイス13の立下りの遅延量τ7を測定することができる(以上、前記(ア)e及びg)
パルス幅測定器。」

イ 引用文献2
(ア)引用文献2には、次の記載がある。下線は、当合議体が付した。

「【0105】
〈第3実施形態〉
次に、第3実施形態において、半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成する本発明に係るパルス発生回路、及び、本発明に係るパルス発生回路を内蔵した半導体集積回路について説明する。パルス信号は、連続して発生する2つのパルスの立ち上がりエッジによって、ラウンチ動作とキャプチャー動作が順番に起動されるラウン・キャプチャークロックとして利用される。本発明に係るパルス発生回路は、ラウンチ・キャプチャークロックのラウンチ動作パルスとキャプチャー動作パルスの各立ち上がりエッジ間の時間差を調整するとともに、第1または第2実施形態において説明した正帰還によるリング発振回路を応用して、調整した時間差を正確に測定可能な制御回路を備えた構成となっている。
【0106】
図18に、本発明に係るパルス発生回路50の回路構成、及び、本発明に係る半導体集積回路61の概略構成を示すブロック図である。図18に示すように、本発明に係るパルス発生回路50は、2つの可変遅延回路51,52からなる遅延回路部と、単安定マルチバイブレータ53と、固定遅延回路54と、制御回路55と、パルス生成回路56と、3つの信号選択回路57,58,59と、発振周波数測定回路60と、を備えて構成される。また、本発明に係る半導体集積回路61は、本発明に係るパルス発生回路50によるスキャンパス法によるディレイテストの対象となる被テスト回路62を含む構成となっており、パルス発生回路50と被テスト回路62以外の回路部(例えば、メモリ回路や非同期回路等)を含んでいても構わない。」

「【0109】
制御回路55は、遅延時間調整モードにおいて、可変遅延回路51,52に対して遅延時間調整用の制御信号CD1,CD2を出力して各遅延信号CLK1,CLK2の遅延時間を変更するとともに、各遅延信号CLK1,CLK2の遅延時間測定のために、2つの信号選択回路57,58の信号選択を、信号選択信号S4,S5を用いて制御して、単安定マルチバイブレータ53と固定遅延回路54を経由する3つの正帰還ループを個別に形成する。具体的には、遅延時間測定時において、信号選択信号S4により信号選択回路57の信号選択を固定遅延回路54の出力側に切り替える。また、信号選択信号S5によって、3つの正帰還ループの形成を切り替える。つまり、信号選択回路58が可変遅延回路52から出力される第2遅延信号CLK2を選択して形成される第1の正帰還ループと、信号選択回路58が信号選択回路57の出力信号CLK0を選択して形成される第2の正帰還ループと、信号選択回路58が可変遅延回路51から出力される第1遅延信号CLK1を選択して形成される第3の正帰還ループの3つの正帰還ループが個別に形成可能な構成となっている。尚、固定遅延回路54は、各正帰還ループにおける単安定マルチバイブレータ53を使用したリング発振動作において、リング発振周波数を調整するために挿入されている。
【0110】
また、制御回路55は、遅延時間調整モードにおいて各正帰還ループを形成すると、単安定マルチバイブレータ53を起動する信号RST#を出力して、単安定マルチバイブレータ53に1回目のパルスを出力させ、その後、正帰還によるリング発振を継続的に行わせる。尚、各正帰還ループにおける単安定マルチバイブレータ53を使用したリング発振動作については、第1実施形態において既に説明してあるので、重複する説明は省略する。更に、制御回路55は、単安定マルチバイブレータ53を起動すると、発振周波数測定回路60を活性化して正帰還ループのリング発振周波数を測定し、その測定結果を記憶し、その測定結果に基づいて、各遅延信号CLK1,CLK2の遅延時間を算出する。」

「【0119】
遅延時間調整モードは、2つの可変遅延回路51,52の遅延時間を調整するためのモードである。本実施形態では、上述の3つの正帰還ループの内の第1の正帰還ループと第2の正帰還ループを用いて、時間差Δtの調整を行う。図22に、図18のパルス発生回路50の中の遅延時間調整モードで動作する調整動作回路部分を抽出して示す。また、図23に、図22の調整動作回路部分の中の2つの可変遅延回路51,52を含まない第2の正帰還ループ形成時に動作する第2調整動作回路部分を示す。また、図24に、図22の調整動作回路部分の中の2つの可変遅延回路51,52を含む第1の正帰還ループ形成時に動作する第1調整動作回路部分を抽出して示す。尚、信号選択回路57は、固定遅延回路54の出力側を選択した状態で固定されるので、図22?図24には含まれていない。また、信号選択回路58は、第1及び第2の各正帰還ループ形成時には、対応する帰還信号を選択した状態に固定されるので、図23及び図24には含まれていない。」

「【0124】
第3の特徴個所は、ラウンチ・キャプチャークロックの立ち上がりエッジ間隔を遅延回路部のクロックエッジを相対的に使用して規定する点である。本発明に係るパルス発生回路50では、入力クロック信号CLKinの立ち上がりエッジとその立ち上がりエッジを可変遅延回路51,52により遅延させた第2遅延信号CLK2の立ち上がりエッジのみを使用して、ディレイテストに必要となるタイミング(ラウンチ・キャプチャークロックの立ち上がりエッジ間隔)を規定する回路構成を採用している。…(以下略)…」

「【図18】



「【図24】



(イ)引用文献2の前記(ア)の記載によれば、次のことが認められる。
引用文献2には、半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成するパルス発生回路であって、2つの可変遅延回路51、52からなる遅延回路部と、単安定マルチバイブレータ53と、固定遅延回路54と、制御回路55と、パルス生成回路56と、3つの信号選択回路57、58、59と、発振周波数測定回路60とを備えて構成されるパルス発生回路50が記載されている(【0105】、【0106】)。制御回路55は、遅延時間調整モードにおいて、可変遅延回路51、52により遅延させた第2遅延信号CLK2の遅延時間測定のために、可変遅延回路52から出力される第2遅延信号CLK2を選択して、単安定マルチバイブレータ53と固定遅延回路54と2つの可変遅延回路51、52とを経由する第1の正帰還ループを形成する(【0109】、【0119】、【0124】、【図18】、【図24】)。そして、単安定マルチバイブレータ53に1回目のパルスを出力させた後、正帰還によるリング発振を継続的に行わせ、発振周波数測定回路60を活性化して正帰還ループのリング発振周波数を測定し、その測定結果に基づいて、第2遅延信号CLK2の遅延時間を算出する(【0110】)。
以上のことをまとめると、引用文献2には、次の技術事項が記載されている。

「半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成するパルス発生回路50であって、2つの可変遅延回路51,52からなる遅延回路部を備えて構成されるパルス発生回路50において、2つの可変遅延回路51、52からなる遅延回路部を含む正帰還ループを形成し、正帰還ループのリング発振周波数を測定し、2つの可変遅延回路51、52からなる遅延回路部の遅延時間を算出する。」

ウ 引用文献4
(ア)引用文献4には、次の記載がある。下線は、当合議体が付した。

a (第4ページ左上欄第16行ないし右下欄第2行)
「この出願の第1発明による特徴とする構成は基準信号分配器40の各分配路に可変遅延回路42A,42B,42C……42Iを設けると共に、各ピンエレクトロニクスカード20A,20B,20C……20Iに入力される基準信号を選択的に取り出す切替スイッチ50と、この切替スイッチ50によって取り出した基準信号を分配器40の入力側に帰還させる帰還路51を設けた点である。
帰還路51は試験装置15の内部に設けた例えばオア回路15Aの一方の入力端子に接続される。オア回路15Aの他方の入力端子には基準信号発生器15Bから基準信号RSを与える。オア回路15Aの出力は分配器40に与えられる。
基準信号供給路を校正する校正モードではモード切替スイッチ24はオフに設定され、切替スイッチ50によってピンエレクトロニクスカード20A,20B,20C……20Iの何れか一つの入力端子A,B,C……Iを選択する。選択されたピンエレクトロニクスカード20A,20B,20C……20Iの入力端子A,B,C……Iは帰還回路51を通じてオア回路15Aの一方の入力端子に接続され、閉ループを構成する。
この閉ループに基準信号発生器15Bからループ内の遅延時間より短いパルス幅のパルスを1個与えることにより、このパルスはループ内の遅延時間を経過した時点でオア回路15Aに帰還され、再び分配器40に与えられる。よって、ループ内の遅延時間TKの周期でパルスが巡環し、閉ループ発振回路が構成される。
この閉ループ発振回路が発振するパルスの周期TKを測定することによってこの閉ループの遅延時間を測定することができる。15Cはこの周期(または周波数でもよい)測定器を示し、この周期測定器15Cによってパルスの周期TKを測定する。このパルスの周期測定器15Cは必ずしも試験装置15に内蔵する必要はなく、必要に応じて外部に接続するようにしてもよい。
このように閉ループを構成し、この閉ループにパルスを1個入力すると、このパルスは閉ループ内を巡環し、その巡環するパルスの周期TKを測定することによって閉ループ内の遅延時間を測定することができる。
よって、切替スイッチ50を順次切り替え、各ピンエレクトロニクスカード20A?20Iごとに閉ループを構成し、この各閉ループの発振周期を測定することにより各閉ループに含まれる基準信号分配路の遅延量を測定することができる。」

b (第1図)




(イ)引用文献4の第1図からは、IC試験装置15と各ピンエレクトロニクスカード20との間に設けられた基準信号分配器40を含む閉ループを構成することが見て取れる。
これを踏まえて、引用文献4の前記(ア)の記載をまとめると、引用文献4には、次の技術事項が記載されている。

「IC試験装置15と各ピンエレクトロニクスカード20との間に、基準信号分配器40を設けるとともに、基準信号分配器40の各分配路に可変遅延回路42を設け、基準信号分配器40を含む閉ループを構成し、閉ループ発振回路が発振するパルスの周期TKを測定することによって、基準信号分配路40の遅延量を測定する。」

(3)対比
本件補正発明と引用発明とを対比すると、以下のとおりである。

ア 引用発明は、「被測定デバイス13の立上りの遅延量τ1を測定することができ」、「被測定デバイス13の立下りの遅延量τ7を測定することができる」「パルス幅測定器」であるから、「被測定デバイス13」を測定対象とし、その測定対象の遅延を決定する装置であるということができる。
したがって、引用発明の「端子17を高レベルにした状態でデータセレクタ23から被測定デバイス13の出力パルスを選択した場合と、単安定マルチバイブレータ15の出力パルスを選択した場合との各パルス発振周期を求め、その差を演算することにより被測定デバイス13の立上りの遅延量τ1を測定することができ」、「端子17を低レベル状態とし、データセレクタ23から被測定デバイス13の出力パルスを選択した場合及び単安定マルチバイブレータ15の出力パルスを選択した場合のそれぞれのパルス発振周期を求め、その差を演算することにより被測定デバイス13の立下りの遅延量τ7を測定することができる」「パルス幅測定器」と、本件補正発明の「少なくとも1つの回路経路に沿った遅延を決定する装置」とは、「少なくとも1つの測定対象の遅延を決定する装置」である点で共通する。

イ 引用発明の「被測定デバイス13を通じる発振ループ」と、本件補正発明の「前記少なくとも1つの回路経路を含有するループ」とは、「前記少なくとも1つの測定対象を含有するループ」である点で共通する。

ウ 引用発明では、「単安定マルチバイブレータ15の出力は被測定デバイス13へ供給され」、「被測定デバイス13を通じる発振ループ」「を切替え構成できるように、データセレクタ23により被測定デバイス13の出力」「を選択して出力し」、「立上り立下り選択回路25内において、データセレクタ23の出力はオア回路27へ直接供給されると共に遅延回路28を通じてオア回路27へ供給され、オア回路27の出力とその反転出力とはアンド回路31、32へそれぞれ供給され、」「アンド回路31の出力は遅延回路34を通じてオア回路35へ供給され、アンド回路32の出力は直接オア回路35へ供給され」、「オア回路35の出力、つまり立上がり立下り選択回路25の出力はオア回路22へ供給され、オア回路22を通じて単安定マルチバイブレータ15へ供給され」るから、引用発明の「被測定デバイス13を通じる発振ループ」は、「被測定デバイス13」に加えて、「単安定マルチバイブレータ15」、「データセレクタ23」、「立上がり立下り選択回路25」及び「オア回路22」によって形成されることになる。
そうすると、引用発明の「単安定マルチバイブレータ15」、「データセレクタ23」、「立上がり立下り選択回路25」及び「オア回路22」と、本件補正発明の「前記少なくとも1つの回路経路を含有するループを形成するべく構成された回路」とは、「前記少なくとも1つの測定対象を含有するループを形成するべく構成された回路」である点で共通する。

エ 引用発明の「パルス幅測定器」は、「単安定マルチバイブレータ15」、「データセレクタ23」、「立上がり立下り選択回路25」及び「オア回路22」を備えているから、本件補正発明の「前記少なくとも1つの回路経路を含有するループを形成するべく構成された回路を含」む「装置」と、「前記少なくとも1つの測定対象を含有するループを形成するべく構成された回路を含」む点で共通する。

オ 引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ15」は、本件補正発明の「エッジトリガ素子」に相当する。

カ 引用発明では、「立上り立下り選択回路25の出力は周期測定器18へも供給され」、「端子17の選択信号を高レベルにしておくと、被測定デバイス13の出力パルスの立上りと同期したパルスで発振が発生し、この発振周期T1が周期測定器18で測定され」、「端子17の選択信号を低レベルにすると、被測定デバイス13の立下りと同期したパルスの発振状態となり、その発振周期T2が周波数測定器18で測定され」るから、引用発明の「周期測定器18」は、「被測定デバイス13を通じる発振ループ」に連結されて、「被測定デバイス13を通じる発振ループ」内の「パルス」の「発振周期」を測定することが明らかである。
そうすると、引用発明の「周期測定器18」と、本件補正発明の「前記ループにおける信号の周期を測定するべく前記エッジトリガ素子と前記少なくとも1つの回路経路との間において前記ループに連結された周期測定素子」とは、「前記ループにおける信号の周期を測定するべく前記ループに連結された周期測定素子」である点で共通する。

キ 引用発明の「パルス幅測定器」は、「エッジトリガ単安定マルチバイブレータの出力パルスが被測定デバイスへ供給され、被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを」「選択して単安定マルチバイブレータへトリガパルスとして与え発振ループを構成する」ものであり、「端子17の選択信号を高レベルにしておくと、被測定デバイス13の出力パルスの立上りと同期したパルスで発振が発生し」、「端子17の選択信号を低レベルにすると、被測定デバイス13の立下りと同期したパルスの発振状態とな」るから、引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ15」は、「端子17の選択信号を高レベルに」したときは「被測定デバイス13の出力パルスの立上り」エッジに応答し、「端子17の選択信号を低レベルに」したときは「被測定デバイス13の立下り」エッジに応答すると認められる。そして、「端子17の選択信号を高レベルに」したときと「端子17の選択信号を低レベルに」したときとは、互いに異なる時刻であることが明らかである。
そうすると、引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ15」は、ある時刻には「被測定デバイス13の出力パルスの立上り」エッジに応答し、別の時刻には「被測定デバイス13の立下り」エッジに応答するように構成されていることになる。
これは、本件補正発明の「エッジトリガ素子」が「一時刻において前記ループにおける信号の立ち上がりトリガエッジに応答し、他時刻において前記ループにおける信号の立下りトリガエッジに応答するべく構成され」ることに相当する。

ク 一般に、単安定マルチバイブレータとは、例えば「マグローヒル科学技術用語大辞典改訂第3版」(日刊工業新聞社、2000年3月15日発行)の「単安定マルチバイブレーター」の項(第1088ページ)に「一つの安定状態と一つの不安定状態をもつマルチバイブレータ。トリガー信号はユニットを不安定状態にするために印加され、そのユニットはあらかじめ決められた時間の間だけ不安定状態にとどまった後、安定状態にもどる。」と記載されているように、トリガー信号が印加されると、あらかじめ決められた時間の間だけ動作した後、元の状態に戻る回路である。
引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ15」は、単安定マルチバイブレータである以上、「被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを立上り立下り選択回路で選択して単安定マルチバイブレータへトリガパルスとして与え」ると、あらかじめ決められた時間の間だけ動作した後、元の状態に戻ることが明らかである。すなわち、引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ15」は、「被測定デバイスの出力パルスの立上りと同期した前縁をもつパルス」を「トリガパルスとして与え」ると、そのパルスの立下がりとは無関係に、あらかじめ決められた時間の経過後に元の状態に戻り、「被測定デバイスの出力パルスの」「立下りと同期した前縁をもつパルス」を「トリガパルスとして与え」ると、そのパルスの立上がりとは無関係に、あらかじめ決められた時間の経過後に元の状態に戻る。
これは、本件補正発明の「エッジトリガ素子」が「前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする」ことに相当する。

(4)一致点及び相違点
前記(3)の対比の結果をまとめると、本件補正発明と引用発明との一致点及び相違点は、次のとおりである。

ア 一致点
「少なくとも1つの測定対象の遅延を決定する装置であって、
前記少なくとも1つの測定対象を含有するループを形成するべく構成された回路を含み、
前記回路は、
エッジトリガ素子と、
前記ループにおける信号の周期を測定するべく前記ループに連結された周期測定素子と
を含み、
前記エッジトリガ素子は、一時刻において前記ループにおける信号の立ち上がりトリガエッジに応答し、他時刻において前記ループにおける信号の立下りトリガエッジに応答するべく構成され、
前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする、装置。」

イ 相違点
(ア)相違点1
遅延を決定する「少なくとも1つの測定対象」が、本件補正発明は「回路経路」であるのに対し、引用発明は「被測定デバイス13」である点。

(イ)相違点2
本件補正発明の「周期測定素子」は、「前記エッジトリガ素子と前記少なくとも1つの回路経路との間において前記ループに連結された」ものであるから、
本件補正発明の「周期測定素子」は、「エッジトリガ素子」の出力側で周期を測定するのに対し、
引用発明では、「単安定マルチバイブレータ15の出力は被測定デバイス13へ供給され」、「データセレクタ23により被測定デバイス13の出力」「を選択して出力し」、「データセレクタ23の出力は立上り立下り選択回路25へ供給され」、「立上がり立下り選択回路25の出力はオア回路22へ供給され、オア回路22を通じて単安定マルチバイブレータ15へ供給され」、「立上り立下り選択回路25の出力は周期測定器18へも供給され」るから、
引用発明の「周期測定器18」(本件補正発明の「周期測定素子」に相当する。)は、「単安定マルチバイブレータ15」(本件補正発明の「エッジトリガ素子」に相当する。)の入力側で周期を測定する点。

(5)相違点についての判断
ア 相違点1について
引用文献2には、「半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成するパルス発生回路50であって、2つの可変遅延回路51,52からなる遅延回路部を備えて構成されるパルス発生回路50において、2つの可変遅延回路51、52からなる遅延回路部を含む正帰還ループを形成し、正帰還ループのリング発振周波数を測定し、2つの可変遅延回路51、52からなる遅延回路部の遅延時間を算出する」という技術事項が記載されている(前記(2)イ(イ))。
また、引用文献4には、「IC試験装置15と各ピンエレクトロニクスカード20との間に、基準信号分配器40を設けるとともに、基準信号分配器40の各分配路に可変遅延回路42を設け、基準信号分配器40を含む閉ループを構成し、閉ループ発振回路が発振するパルスの周期TKを測定することによって、基準信号分配路40の遅延量を測定する」という技術事項が記載されている(前記(2)ウ(イ))。
ここで、引用文献2に記載された「2つの可変遅延回路51、52からなる遅延回路部」も、引用文献4に記載された「基準信号分配器40」も、回路経路であることが明らかであるから、回路経路を有する装置において、回路経路を含有するループを形成し、ループ内を伝わるパルスの周期を測定することによって、回路経路に沿った遅延を決定する技術は、優先日前に周知の技術である。
一方、引用発明は、「被測定デバイス13を通じる発振ループ」を形成し、「発振周期T1」及び「発振周期T2」を測定することによって、「被測定デバイス13の立上りの遅延量τ1」及び「被測定デバイス13の立下りの遅延量τ7」を測定するものである。
引用発明と前記周知の技術とは、遅延を決定する方法が共通するから、引用発明において、遅延を決定する対象を「被測定デバイス13」から回路経路に変更することは、前記周知の技術に基づいて当業者が適宜行い得ることである。その結果、引用発明が相違点1に係る本件補正発明の構成を備えるようになることは、明らかである。

イ 相違点2について
引用発明は、「発振ループを構成するパルス幅測定器であって」、「端子17の選択信号を高レベルにしておくと、被測定デバイス13の出力パルスの立上りと同期したパルスで発振が発生し、この発振周期T1が周期測定器18で測定され」、また、「端子17の選択信号を低レベルにすると、被測定デバイス13の立下りと同期したパルスの発振状態となり、その発振周期T2が周波数測定器18で測定され」る「パルス幅測定器」であるから、測定される「発振周期T1」及び「発振周期T2」は、「パルス」が「発振ループ」を一周するのにかかる時間である。
この時間は、「発振ループ」のどの部分で測定しても同じになることが明らかである。そして、引用発明において、この時間を「単安定マルチバイブレータ15」の入力側で測定しなければならない理由は見当たらない。
そうすると、引用発明において、「パルス」が「発振ループ」を一周するのにかかる時間を、「単安定マルチバイブレータ15」の入力側ではなく、例えば「単安定マルチバイブレータ15」の出力側(すなわち、「被測定デバイス13」との間)で測定することとし、引用発明が相違点2に係る本件補正発明の構成を備えるようにすることは、当業者が適宜行い得る設計事項にすぎない。

(6)請求人の主張について
ア 請求人は、引用文献1に記載された発明では、「周期測定器18」を「単安定マルチバイブレータ15」と「被測定デバイス13」との間に接続することはできないと主張する。
しかし、前記(5)イのとおりであるから、請求人の主張は、採用することができない。

イ 請求人は、引用文献1に記載された発明では、「出力パルスの幅」を求めるべく「立上がりと同期したパルス」及び「立下がりと同期したパルスの双方が必要とされるため、本件補正発明のように「前記ループにおける信号の立ち上がりトリガエッジ」のみ、又は「前記ループにおける信号の立ち下がりトリガエッジ」のみに応答するエッジトリガ素子を構成することができないと主張する。
しかし、引用文献1には、出力パルスの幅を求めることだけが記載されているのではなく、「被測定デバイス13の立上りの遅延量τ1」及び「被測定デバイス13の立下りの遅延量τ7」を測定することも記載されているから(前記(2)ア(ア)e)、請求人の主張は、当を得ない。

(7)独立特許要件についての判断のまとめ
本件補正発明は、引用文献1に記載された発明(引用発明)と、例えば引用文献2及び引用文献4に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。

4 補正の却下の決定のむすび
以上のとおりであるから、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するものである。
したがって、本件補正は、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下するべきものである。
よって、補正の却下の決定の結論のとおり決定する。

第3 本願に係る発明についての判断
1 本願に係る発明
前記第2のとおり、本件補正は却下されたので本願の請求項1ないし請求項18に係る発明は、本願の本件補正前の請求項1ないし請求項18に記載された事項により特定されるとおりのものである。
特に、本願の請求項1に係る発明(以下、「本願発明」という。)は、前記第2の1(1)のとおりのものである。

2 原査定の拒絶の理由2の概要
本願発明は、引用文献1、引用文献2及び引用文献4に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献1:特開昭62-147371号公報(前掲)
引用文献2:特開2007-243964号公報(前掲)
引用文献4:特開平2-198375号公報(前掲)

3 引用文献に記載された発明等
引用文献1に記載された発明、引用文献2に記載された技術事項及び引用文献4に記載された技術事項は、前記第2の3(2)のとおりである。

4 対比・判断
本願発明は、本件補正発明から、「前記ループに連結された周期測定素子」について、「前記ループに連結」される位置が「前記エッジトリガ素子と前記少なくとも1つの回路経路との間」である旨の限定を省き、また、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれかに応答するが、双方には応答」しない「前記エッジトリガ素子」について、「一時刻において」は「前記ループにおける信号の立ち上がりトリガエッジに応答」する一方、「他時刻において」は「前記ループにおける信号の立下りトリガエッジに応答」する旨、すなわち、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれ」「に応答する」かが切り替え可能である旨の限定を省いたものである。
そして、本願発明の構成を全て含み、さらにこれらの限定を付加した本件補正発明は、前記第2の3のとおり、引用文献1に記載された発明(引用発明)と、例えば引用文献2及び引用文献4に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものである。
そうすると、本願発明も同様に、引用文献1に記載された発明(引用発明)と、例えば引用文献2及び引用文献4に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものである。

5 むすび
本願発明は、引用文献1に記載された発明(引用発明)と、例えば引用文献2及び引用文献4に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶するべきものである。
よって、結論のとおり審決する。
 
別掲
 
審理終結日 2020-06-25 
結審通知日 2020-06-30 
審決日 2020-07-30 
出願番号 特願2017-225875(P2017-225875)
審決分類 P 1 8・ 121- Z (G01R)
最終処分 不成立  
前審関与審査官 名取 乾治  
特許庁審判長 中塚 直樹
特許庁審判官 濱野 隆
岡田 吉美
発明の名称 エッジトリガ較正  
代理人 大渕 一志  
代理人 伊藤 正和  
代理人 原 裕子  
代理人 三好 秀和  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ