• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1369605
審判番号 不服2020-4924  
総通号数 254 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-02-26 
種別 拒絶査定不服の審決 
審判請求日 2020-04-10 
確定日 2021-01-05 
事件の表示 特願2016-252809「半導体装置、電力変換装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成30年 7月 5日出願公開、特開2018-107303、請求項の数(36)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成28年12月27日の出願であって,その手続の経緯は以下のとおりである。
令和元年7月29日付け :拒絶理由通知書
令和元年9月17日 :意見書,手続補正書の提出
令和2年1月31日付け :拒絶査定
令和2年4月10日 :審判請求書,手続補正書の提出


第2 原査定の概要
原査定(令和2年1月31日付け拒絶査定)の概要は,本願の請求項1,3?36に係る発明は,以下の引用例1?7に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法29条2項の規定により特許を受けることができない(理由2)というものである。

[引用例一覧]
1.国際公開第2016/204126号
2.国際公開第2016/120999号
3.国際公開第2015/037101号
4.国際公開第2013/005304号
5.特開2002-222952号公報
6.国際公開第2016/129041号
7.特開2013-138172号公報


第3 補正について
審判請求時の補正(令和2年4月10日提出の手続補正書による補正)は,特許法17条の2第3項から第6項までの要件に違反するものとはいえない。
審判請求時の補正による特許請求の範囲についての補正は,当該補正前の請求項2に「前記第2バッファ層の不純物濃度のピーク点は,前記第2バッファ層の中央部よりも前記第1バッファ層との接合部に近い場所に位置する」との事項を追加するものである。当該事項は,出願当初の明細書の段落[0107]に記載された事項であり,新規事項を追加するものではなく,また,特許請求の範囲の減縮を目的とするものである。
そして,後記「第8 独立特許要件について」に示すように,補正後の請求項2に係る発明は,独立特許要件を満たすものである。


第4 本願発明
本願の請求項1?36に係る発明(以下,それぞれ「本願発明1」?「本願発明36」という。)は,令和2年4月10日付けの手続補正で補正された特許請求の範囲の請求項1?36に記載された事項により特定される発明であり,そのうちの本願発明1及び2は以下のとおりの発明である。
(本願発明1)
「 【請求項1】
一方主面及び他方主面を有し,第1導電型のドリフト層を主要構成部として含む半導体基体と,
前記半導体基体内において,前記ドリフト層に対し他方主面側に前記ドリフト層に隣接して形成される第1導電型のバッファ層と,
前記半導体基体の他方主面上に形成される,第1及び第2導電型のうち少なくとも一つの導電型を有する活性層と,
前記半導体基体の一方主面上に形成される第1電極と,
前記活性層上に形成される第2電極と,を備え,
前記バッファ層は,
前記活性層と接合し不純物濃度のピーク点を1つ有する第1バッファ層と,
前記第1バッファ層および前記ドリフト層と接合し,不純物濃度のピーク点を少なくとも1つ有し,前記第1バッファ層より最大不純物濃度が低い第2バッファ層とを備え,
前記第2バッファ層の最大不純物濃度は,前記ドリフト層の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下であり,
前記第2バッファ層は,不純物濃度のピーク点をそれぞれ一つ有する複数のサブバッファ層の積層構造であり,
前記複数のサブバッファ層のうち最も他方主面側のサブバッファ層である第1サブバッファ層は前記第1バッファ層と接合し,
前記第2バッファ層の最大不純物濃度は,前記複数のサブバッファ層のピーク不純物濃度の最大値であり,
前記複数のサブバッファ層のピーク不純物濃度は,他方主面から一方主面に向かう方向において低下する,
半導体装置。」
(本願発明2)
「 【請求項2】
一方主面及び他方主面を有し,第1導電型のドリフト層を主要構成部として含む半導体基体と,
前記半導体基体内において,前記ドリフト層に対し他方主面側に前記ドリフト層に隣接して形成される第1導電型のバッファ層と,
前記半導体基体の他方主面上に形成される,第1及び第2導電型のうち少なくとも一つの導電型を有する活性層と,
前記半導体基体の一方主面上に形成される第1電極と,
前記活性層上に形成される第2電極と,を備え,
前記バッファ層は,
前記活性層と接合し不純物濃度のピーク点を1つ有する第1バッファ層と,
前記第1バッファ層および前記ドリフト層と接合し,不純物濃度のピーク点を1つのみ有し,前記第1バッファ層より最大不純物濃度が低い第2バッファ層とを備え,
前記第2バッファ層の最大不純物濃度は,前記ドリフト層の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下であり,前記第2バッファ層の不純物濃度のピーク点は,前記第2バッファ層の中央部よりも前記第1バッファ層との接合部に近い場所に位置する,
半導体装置。」

また,本願発明3?36の概要は以下のとおりである。
・本願発明3?30は,本願発明1又は2を減縮した発明である。
・本願発明31?35は,本願発明1又は2,並びに,本願発明1又は2を減縮した発明の製造方法の発明であり,本願発明1又は2の各構成を形成する工程を特定した構成を含む発明である。
・本願発明36は,本願発明1又は2,並びに,本願発明1又は2を減縮した発明を適用した電力変換装置の発明である。


第5 引用例の記載と引用発明
1.引用例1について
(1)引用例1の記載事項
原査定の拒絶の理由に引用された引用例1には,図1とともに次の事項が記載されている。(下線は当審による。以下同じ。)

「[0003] 通常,FS層は,IGBTのコレクタ電極近傍に設けられる。ただし,FS層を通常よりもエミッタ電極寄りの位置に設けると,スイッチング時の発振およびゲート電圧ゼロ時のコレクタ・エミッタ間の漏れ電流を抑制でき,かつ,RBSOA(逆バイアス安全動作エリア)を改良することができる。特に,スイッチング時の発振等を抑制するためには,FS層の濃度が大きいほど効果的である。これに対して,FS層をコレクタ電極寄りの位置に設けると,エミッタ電極寄りの位置に設ける場合と比較して,ドリフト層が厚くなるので,大電流短絡耐量および耐圧が向上する。特に,大電流短絡耐量等を向上させるためには,FS層の濃度が小さいほど効果的である。このように,スイッチング時の発振等の抑制と大電流短絡耐量等の向上とは,FS層に対する要件が逆であるので両立させることが難しい。
[0004] ここで,大電流短絡耐量とは,ゲート電圧を次第に上昇させて,IGBTが破壊されるときの通電電流量により規定される耐量である。大電流短絡耐量を測定するには,スイッチングオン時間の時間幅を固定して,IGBTを複数回オンオフして,スイッチングオンの回数を追うにつれて次第に入力するゲート電圧を上げることによりIGBTに大電流を流す。FS層が通常よりもエミッタ電極寄りの位置に設けられ,かつ,FS層の濃度が通常よりも大きい場合には,コレクタ側から移動するホールが抑えられる。これにより,IGBTの電流成分において電子の比率がホールよりも多くなり,コレクタ側の電界が上昇する。コレクタ側の電界が上昇しすぎると,IGBTが破壊に至る。」

「[0021] 図1は,本発明の実施形態におけるIGBT100の断面を示す図である。半導体装置としてのIGBT100は,半導体基板10と,半導体基板10のおもて19に接して設けられたエミッタ電極52および層間絶縁膜36と,半導体基板10の裏面に接して設けられたコレクタ電極54とを備える。
[0022] 半導体基板10は,第1導電型の半導体層としてのn^(-)型のドリフト層12と,第2導電型の半導体層としてのｐ型のベース層18とを有する。ドリフト層12は,第1の面14と第2の面16とを有する。第1の面14は,ドリフト層12とベース層18との接合界面でもある。なお,第2の面16は,第1の面14の反対側に位置し,上述の半導体基板10における裏面に一致する。ベース層18は,第1の面14に接して設けられる。ベース層18は,第1の面14(接合界面)とは反対側に位置するおもて面19を有する。なお,図1において,ベース層18のおもて面19には,コンタクト領域42およびエミッタ領域44が位置する。おもて面19は半導体基板10のおもて面でもある。
[0023] ドリフト層12は,第2の面16の側に半導体層20を有する。半導体層20は,ドリフト層12の第2の面16から不純物をドープすることにより形成される。半導体層20は,第1方向の異なる位置において,複数の不純物濃度ピークを有する。本明細書においてピークとは,第1導電型または第2導電型の不純物濃度のピークを意味する。半導体層20は,第1導電型のFS層22と,第1導電型のバッファ層24と,第2導電型のコレクタ層26とを有する。FS層22,バッファ層24およびコレクタ層26は,この順で第1方向に並んで設けられる。第1方向とは,第1の面14から第2の面16へ向かう方向である。第1方向は,エミッタ電極52からコレクタ電極54へ向かう,半導体基板10の厚み方向と読み替えてもよい。
[0024] 第1導電型のFS層22は,第1方向の異なる位置において3つの不純物濃度ピークを有する。本例のFS層22は,空乏層の広がりを止める機能を有する。つまり,FS層22は,第1の面14近傍から伸長する空乏層を第2の面16まで伸長させないという機能を有する。本例のFS層22は,プロトン(H^(+))をドープした領域であり,第1方向の異なる位置においてプロトン(H^(+))のドープに起因する3つの不純物濃度のピークを有する領域である。プロトンのドープに起因する不純物濃度のピークを構成するドナーは,プロトンの注入により導入された水素(H),同じく注入時に結晶欠陥として形成された空孔(V),半導体基板10内に存在する酸素(O)との複合欠陥,すなわちVOH欠陥による複合ドナーである。このVOH欠陥による複合ドナーを,水素関連ドナーとも言う。
[0025] 第1導電型のバッファ層24は,FS層22よりも高い第1導電型の不純物濃度を有する層である。つまり,本例において,FS層22はn型であり,バッファ層24はn^(+)型である。バッファ層24もFS層22と同様に空乏層の広がりを止める機能を有してよい。本例のバッファ層24は,プロトン以外の第1導電型の不純物濃度ピークを有する。本例のバッファ層24は,リン(P)をドープした領域である。しかし,バッファ層24は,リン(P)に代えて,FS層22よりも高い不純物濃度を有するようにプロトン(H^(+))がドープされた層であってもよい。
[0026] 第2導電型のコレクタ層26は,半導体基板10からホールを供給する機能を有する。コレクタ層26は,バッファ層24の不純物濃度ピークよりも高い不純物濃度ピークを有する層である。本例のコレクタ層26は,ボロン(B)をドープした領域である。
[0027] 半導体基板10は,トレンチ型のゲート電極32と,ゲート絶縁膜34と,第1導電型のエミッタ領域44と,第2導電型のコンタクト領域42とをさらに有する。ゲート絶縁膜34は,少なくともベース層18の一部において,トレンチ状に設けられる。ゲート電極32は,ゲート絶縁膜34に接して設けられる。」

「[0038] 図3は,第1実施形態におけるA1‐A2間の不純物濃度ピーク(P_(ｘ))と不純物濃度ピーク間の境界(V_(ｙ))とを示す図である。本明細書において,P_(ｘ)(ｘ=1?5)は不純物濃度のピークを示す。ピークP_(ｘ)は,不純物濃度の極大値である。ピークP_(ｘ)の位置および不純物濃度の高さは,ドープする不純物の加速電圧および不純物濃度によって,設定することができる。V_(ｙ)(ｙ=1?4)は2つのP間における境界を示す。境界V_(ｙ)は2つのピークP_(ｘ)間における不純物濃度の最小値である。
[0039] 図3において,縦軸は不純物濃度[/cm^(3)]を示し,第1導電型および第2導電型を合わせた正味の不純物濃度(ネットドーピング)を示す。図3は,図1のA1‐A2における不純物濃度に対応する。横軸は,半導体基板10の第1方向における位置を示す。おもて面19を位置0[μm]とし,第2の面16を位置110[μm]とする。位置0[μm]と位置10[μm]との間には,ドリフト層12における第1の面14が位置する。
[0040] 本例は,耐圧1,200VのIGBT100における不純物濃度のドープパターンである。本例では,A1‐A2は,おもて面19から第2の面16までに至る第1方向に沿った領域である。
[0041] 本明細書では,複数の不純物濃度ピークのうち第1の面14に1番目に近い第1番目の不純物濃度ピークを第1のピークP_(1)と称する。同様に,第1の面14に2番目に近いものを第2のピークP_(2),3番目に近いものを第3のピークP_(3),4番目に近いものを第4のピークP_(4)とそれぞれ称する。さらに,最も第2の面16に近いピークを第5のピークP_(5)とする。本例では,ピークP1?P3は,プロトン(H^(+))のピークである。第3のピークP_(3)よりも第2の面16側における第4のピークP_(4)は,プロトン以外のピークである。また,第5のピークP_(5)は第2の面16と第4のピークP_(4)との間に位置し,第4のピークP_(4)よりも高い不純物濃度ピークP_(5)を有する。
[0042] また,ピークP_(1)とP_(2)との間に境界V_(1)を有する。同様に,ピークP_(2)とP_(3)との間に境界V_(2)を有し,ピークP_(3)とP_(4)との間に境界V_(3)を有し,ピークP_(4)とP_(5)との間に境界V_(4)を有する。
[0043] 本例では,ピークP_(3)において不純物濃度が低い順に,第1?第4のドープパターンと称する。なお,後述する積分濃度は,第1?第4のドープパターンの順に低い。ピークP_(3)の不純物濃度は第1?第4のドープパターンにおいて異なるが,ピークP_(3)の位置は第1?第4のドープパターンにおいて同じである。
[0044] 図3は,4種類の異なるドープパターンを1つのグラフに示した図である。異なる種類のドープパターンは,異なるIGBT100に対応する。完成物としての1つのIGBT100は,1種類のドープパターンを有する。第1のドープパターンのトータルのドーズ量を1とした場合に,第2のドープパターンのトータルのドーズ量は1.4であり,第3のドープパターンのトータルのドーズ量は2.6であり,第4のドープパターンのトータルのドーズ量は4.5である。トータルのドーズ量の違いは,第3のピークおよび第3の境界近傍において特に顕著となる。
[0045] 4種類の異なる第1?第4のドープパターンは,第3のピークP_(3-1),P_(3-2),P_(3-3)およびP_(3-4),ならびに,第3の境界V_(3-1),V_(3-2),V_(3-3)およびV_(3-4)近傍において異なる不純物濃度を有する。しかし,その他の領域における4種類の異なるドープパターンは,一致する。たとえば,位置0[μm]から位置100[μm]までの領域では,4種類の異なるドープパターンは一致している。例えば,P_(4),V_(4)およびP_(5)においても,第1?第4のドープパターンは一致している。なお,第3のピークはP_(3-1),P_(3-2),P_(3-3)およびP_(3-4)の順に不純物濃度が高くなり,第3の境界はV_(3-1),V_(3-2),V_(3-3)およびV_(3-4)の順に不純物濃度が高くなる。
[0046] 図4は,図3の位置80[μm]から位置110[μm]までを示す拡大図である。図4からわかるように,4種類の異なるドープパターンは,第2の境界V_(2)から第4のピークP_(4)以外の範囲では完全に一致している。
[0047] なお,第2の境界V_(2)と第1のドープパターンにおける第3のピークP_(3-1)との間には,第3のピークP_(3-1)よりも小さい不純物濃度の極大値と不純物濃度の最小値とが観察される。しかしながら,第2の境界V_(2)と第3のピークP_(3-1)との間における不純物濃度の極小値および極大値は,ドープする不純物の加速電圧および不純物濃度によって意図的に形成したものではない。それゆえ,これらは本明細書において,ピークPおよび境界Vではないものとする。 」

「[0050] 図5は,第1実施形態におけるA1‐A2間の不純物濃度ピーク(P_(ｘ))と臨界積分濃度との関係を示す図である。縦軸は積分濃度[/cm^(2)]を示し,横軸は図3および図4と同じく,半導体基板10の第1方向における位置を示す。本例では,スケールの関係上,110[μm]近傍のグラフは省略している。
[0051] 本明細書では,ドリフト層12とベース層18との接合界面である第1の面14からドリフト層12の特定の位置まで,第1方向に沿って不純物濃度を積分した値を,積分濃度と称する。さらに,本明細書では,コレクタ電極54およびエミッタ電極52間に順バイアスが印加され,電界強度の最大値が臨界電界強度に達してアバランシェ降伏が発生した場合であって,第1の面14から第1方向におけるドリフト層12の特定位置までが空乏化する場合に,当該特定位置における不純物濃度の積分した値が臨界積分濃度に達すると称する。なお,IGBT100において,コレクタ電極54およびエミッタ電極52の間に順バイアスが印加されるとは,コレクタ電極54の電位がエミッタ電極52の電位よりも高いことを意味する。
[0052] 順バイアス印加時に,臨界積分濃度に達する特定位置までのドリフト層12は空乏化するが,当該特定位置よりも第1方向の先の領域は空乏化しない。本例では,4つのドープパターンにおけるFS層22のピーク位置(ピークP_(1)?ピークP_(3))を調節することにより,ドリフト層12における臨界積分濃度の位置を調節することができる。臨界積分濃度は,1.2E12[/cm^(2)]と2.0E12[/cm^(2)]との間に位置してよい。本例の臨界積分濃度は,約1.4E12[/cm^(2)]である。
[0053] 本例では,第1?第4のドープパターンにおいて,第1方向における第1の面14から,境界V_(1)までにおける積分濃度が,臨界積分濃度以下である。また,第1?第4のドープパターンにおいて,第1方向における第1の面14から,境界V_(2)までの積分濃度が,臨界積分濃度以下である。
[0054] さらに本例では,第1のドープパターンにおいて,第1方向における第1の面14から境界V_(3-1)までの積分濃度が,臨界積分濃度以下である。また,第2のドープパターンにおいても,第1方向における第1の面14から境界V_(3-2)までの積分濃度が,臨界積分濃度以下である。しかし,第3?第4のドープパターンにおいては,第1方向における第1の面14から,境界V_(3)までの積分濃度は臨界積分濃度を超える。なお,第2のドープパターンにおいては,第1方向における第1の面14から,ピークP_(3-2)までの積分濃度が,臨界積分濃度以下である。
[0055] 図6は,図5の位置80[μm]から位置110[μm]までを示す拡大図である。本例では,ピークP_(1),P_(2)およびP_(3)の3つのピークによりFS層22を形成する。FS層22の第1のピークP_(1)においては臨界積分濃度に達しないので,FS層22を比較的エミッタ電極52寄りに比較的高い濃度で設けることができる。これによりスイッチング時の発振を抑制することができる。また本例では,FS層22またはバッファ層24において臨界積分濃度に達するので,FS層22またはバッファ層24において空乏層の伸びを抑えることができる。
[0056] 本例では,さらに,FS層22よりも高濃度のバッファ層24(ピークP_(4))と,バッファ層24よりも高濃度のコレクタ層26(ピークP_(5))を有する。FS層22の不純物濃度が1.0E14?1.0E16であるのに対して,ピークP_(4)の不純物濃度は1.0E16?1.0E17であり,ピークP_(5)の不純物濃度は1.0E17?1.0E18である。それゆえ,ピークP_(4)およびピークP_(5)は,図6に図示されていない。本例ではバッファ層24およびコレクタ層26により,キャリアの注入特性を制御することができる。例えば,コレクタ層26によりドリフト層12へのホールの注入特性を向上させることができる。これにより,ターンオフ時にキャリアを空乏層に供給できるので,コレクタ側における電界の上昇を緩和することができる。よって,大電流短絡耐量を向上させることができる。このように,本例の構造を採用することにより,スイッチング時の発振の抑制等と大電流短絡耐量の向上等とを両立することができる。」

引用例1の図1として,以下の図面が示されている。


引用例1の図4として,以下の図面が示されている。


(2)摘記事項の整理と引用発明1
以上によれば,引用例1には次の事項が記載されていると理解できる。
ア 半導体基板10と,半導体基板10のおもて19に接して設けられたエミッタ電極52および層間絶縁膜36と,半導体基板10の裏面に接して設けられたコレクタ電極54とを備える半導体装置としてのIGBT。(段落0021)
イ 半導体基板10は,第1導電型の半導体層としてのn^(-)型のドリフト層12を有すること。(段落0022)
ウ ドリフト層12の半導体基板10の裏面側に,第1導電型のFS層22と,第1導電型のバッファ層24と,第2導電型のコレクタ層26とが,この順で,エミッタ電極からコレクタ電極へ向かう半導体基板10の厚み方向に並んで形成されており,FS層22が,おもて19側でドリフト層12に接すること。(段落0023及び図1)
エ コレクタ層26が半導体基板10の裏面上に形成されること。(図1)
オ FS22層がピークP_(1),P_(2)およびP_(3)の3つのピークを有すること。(段落0055)
カ ピークP_(3)は,第1?第4のドープパターンに対応して第3のピークP_(3-1),P_(3-2),P_(3-3),P_(3-4)という異なる不純物濃度のピークを有すること。(段落0043,0045)
キ 第1のドープパターンにおいて,ピークP_(1),P_(2)及びP_(3-1)における不純物濃度が,ドリフト層12の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下であること。(図4)
ク バッファ層24はFS層よりも高い第1導電型不純物濃度を有する層であり,バッファ層24がFS層22よりも高濃度のピークP_(4)を有すること。(段落0025,0056)
ケ コレクタ層26がバッファ層24のピークP_(4)よりも高濃度の不純物濃度ピークP_(5)を有すること(段落0056及び図4)
コ ピークP_(3)とピークP_(4)との間に境界V_(3)を有し,ピークP_(4)とピークP_(5)との間に境界V_(4)を有すること。(段落0042及び図4)

以上のア?コによれば,上記引用例1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「おもて19と裏面を有し,第1導電型の半導体層としてのn^(-)型のドリフト層12を有する半導体基板10と,
ドリフト層の裏面側に形成される第1導電型のFS層22と,
前記半導体基板10の裏面上に形成された第2導電型のコレクタ層26と,
前記半導体基板10のおもて19に接して設けられたエミッタ電極54と,
前記コレクタ層26上に形成されるコレクタ電極54と,を備え,
前記コレクタ層26と境界V_(4)で接し不純物濃度のピークP_(4)を有するバッファ層24と,
境界V_(2)で前記バッファ層24と接し,おもて19側で前記ドリフト層12と接し,
ピークP_(1),P_(2)及びP_(3-1)という3つの不純物濃度のピークを有し,前記バッファ層35よりも不純物濃度が低い,FS層22と,
前記FS層22の最大不純物濃度は,前記ドリフト層12の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下であり,
前記FS層22のピークP_(3-1)は,境界V_(3)で前記バッファ層24のピークP_(4)と接する,
IGBT。」

2.引用例2について
原査定の拒絶の理由に引用された引用例2には,図26?31とともに次の記載がある。「[0175] すなわち,Nバッファ層15のN型の不純物のピーク濃度PCは,｛2×10^(14)(cm^(-3))≦PC≦1.0×10^(16)(cm^(-3))｝で規定されるピーク不純物濃度条件を満足することにより,N補助層29を有しない実施の形態1の構造を含めて,安定的な耐圧を満足する等の効果を得ることができる。」

「[0178] 図26?図31は,Nバッファ層15をイオン注入時のイオン種の加速エネルギーを複数条件に設定して形成する場合の事例である。イオン種は,セレン,硫黄,リンやプロトン(水素)を想定する。また,プロトン(水素)を用いる場合は,アニーリング(温度:350?450℃)によるドナー化でN層を形成する拡散層形成プロセス技術を用いる。プロトン(水素)は,イオン注入以外にもサイクロトロンを利用した照射技術でSi中へ導入する。
[0179] 図26?図31に示すように,Nバッファ層15に関して,Si中へイオン種を導入する際に加速エネルギーおよびドーズ量を複数条件に設定することで,濃度変化LC2?LC7に示すように不純物プロファイルの山はNバッファ層15中に複数存在する複数ピーク不純物プロファイルとなる。加えて,図26?図31に示す各不純物プロファイルの山のピーク濃度がN^(-)ドリフト層14/Nバッファ層15接合部に向けて低濃度化させている。 」

「[0185] そして,仮想濃度勾配Pδの許容範囲は,実施の形態1の濃度勾配δと同様,「0.03≦Pδ≦0.7(decade cm^(-3)/μm)」で規定される仮想濃度勾配条件を満足することが必要であり,他の電気的特性が劣化しないことを考慮する場合,「0.03≦Pδ≦0.2(decade cm^(-3)/μm)」で規定される仮想最適濃度勾配条件を満足することが望ましい。 [0186] 実施の形態2の第2?第7の態様は,Nバッファ層15の主要部において,式(3)による仮想濃度勾配Pδが上記仮想濃度勾配条件を満足するため,実施の形態1や実施の形態2の第1の態様と同様,安定的な耐圧特性,オフ時におけるリーク電流の低減化に伴う低オフロス化,ターンオフ動作の制御性向上,及びターンオフ時の遮断能力の向上を図ることができる。」

引用例2の図26として,以下の図面が示されている。


引用例2の図27として,以下の図面が示されている。


引用例2の図28として,以下の図面が示されている。


引用例2の図29として,以下の図面が示されている。


引用例2の図30として,以下の図面が示されている。


引用例2の図31として,以下の図面が示されている。


以上によれば,引用例2には以下のア?イの技術的事項が開示されているものと理解できる。
ア Nバッファ層15中に複数存在する複数ピーク不純物プロファイルにおいて,各不純物プロファイルの山のピーク濃度がN^(-)ドリフト層14/Nバッファ層15接合部に向けて低濃度化させることで,仮想濃度勾配Pδが所定の仮想濃度勾配条件を満足するようにして,安定的な耐圧特性,オフ時におけるリーク電流の低減化に伴う低オフロス化,ターンオフ動作の制御性向上,及びターンオフ時の遮断能力の向上を図ること。
イ Nバッファ層15のN型の不純物のピーク濃度PCを,｛2×10^(14)(cm^(-3))≦PC≦1.0×10^(16)(cm^(-3))｝で規定されるピーク不純物濃度条件を満足するようにすることで,安定的な耐圧を満足する等の効果を得ること。

3.引用例3について
原査定の拒絶の理由に引用された引用例3には,次の記載がある。
「[0021] これに対して,実施例に係る半導体装置10は,第1バッファ層113と第2バッファ層111とを備えている。第1バッファ層113は,バッファ層903と同様に,ボディ層104とドリフト層102とのPN接合部から空乏層が広がって,コレクタ層101に到達することを抑制する。これによって,半導体装置10のコレクタ-エミッタ間の耐圧が低下することを抑制できる。水素イオンの活性化率は,リンイオンの活性化率の数%程度であるため,水素イオンの注入量は,リンイオンの注入量より必然的に高くなり,水素イオンの注入によって形成される結晶欠陥は,リンイオンの注入によって形成される結晶欠陥よりも多くなる。第2バッファ層111は,半導体基板100に低エネルギーで比較的に少量のリンイオンを注入することによって形成されるため,第1バッファ層113を形成する場合と比較して,半導体基板100に結晶欠陥が形成されにくい。また,図2に示すように,半導体装置10は,第2バッファ層111を備えているため,第2バッファ層111のコレクタ層101の近傍の領域において,n型の不純物濃度が高い。半導体装置10では,第2バッファ層111の不純物濃度を高くすることが容易であり,第2バッファ層111のコレクタ層101の近傍の領域において,結晶欠陥密度に対して,n型の不純物濃度を十分に高くすることができる。その結果,相対的に,第1バッファ層113を形成する際に生じ得る結晶欠陥によるホール注入量への影響を小さくすることができる。すなわち,第1バッファ層113を形成する際に生じ得る結晶欠陥がホール注入量のばらつきの原因となることを抑制できる。また,第2バッファ層111の不純物濃度を調整することによって,ドリフト層102へのホール注入量を調整することができる。」

4.引用例4について
原査定の拒絶の理由に引用された上記引用例4には,次の記載がある。
「[0036] 実施の形態2.
図20は,本発明の実施の形態2に係る半導体装置を示す断面図である。トランジスタ領域及び終端領域において,N-型ドリフト層1の下にN型バッファ層22が設けられている。トランジスタ領域及びPN接合領域において,N型バッファ層22の下にP型コレクタ層23が設けられている。終端領域において,N型バッファ層22の下にP型コレクタ層24が設けられている。P型コレクタ層23,24にコレクタ電極21が接続されている。その他の構成は実施の形態1と同様である。
[0037] 図21は,図20のE-E´及びF-F´に沿った不純物濃度分布を示す図である。P型コレクタ層24のピーク不純物濃度は,N-型ドリフト層1よりも高く,N型バッファ層22より低い。P型コレクタ層24は,コレクタ電極21とはオーミックコンタクトを構成していない。」

引用例4の図20として,以下の図面が示されている。


引用例4の図21として,以下の図面が示されている



以上によれば,引用例4には,終端領域のP型コレクタ層24の不純物濃度が,トランジスタ領域のP型コレクタ層23の不純物濃度よりも低い態様が記載されていると理解できる。

5.引用例5について
原査定の拒絶の理由に引用された上記引用例5には,次の記載がある。
「【0049】本実施形態が第1の実施形態と異なる点は,上記第1の実施形態における前記ｐ-型リサーフ層12の代わりに,複数条のｐ+型ガードリング層18が形成されていることである。即ち,前記ｐ+型リング層11と前記n-型ベース層1の周縁端部間の前記n-型ベース層1上面に,前記ｐ+リング層11と同導電型で,且つ高不純物濃度を有する複数条の前記ｐ+型ガードリング層18が形成されてなる。そして,この実施形態では,前記ｐ+型ガードリング層18の間隔は,前記周縁端部に向かうにしたがって,大きくなっている。」

6.引用例6について
原査定の拒絶の理由に引用された上記引用例6には,次の記載がある。
「[0015] 実施の形態1.
図1は,本発明の実施の形態1に係る半導体装置を示す断面図である。活性領域の外側に終端領域が配置されている。n^(-)型ドリフト層1は互いに対向する表面と裏面を持つ。
[0016] ｐ型アノード層2が活性領域においてn^(-)型ドリフト層1の表面に形成されている。ｐ型アノード層2の端部が活性領域の端部に一致する。典型的なｐ型ガードリング層3とチャネルストッパ層4が終端領域においてn^(-)型ドリフト層1の表面に形成されている。アノード電極5が層間膜6の開口を介してｐ型アノード層2にオーミック接触している。
[0017] n型バッファ層7がn^(-)型ドリフト層1の裏面に形成されている。n型カソード層8及びｐ型カソード層9がn型バッファ層7の裏面に互いに横並びに形成されている。n型層10が活性領域と終端領域の境界領域においてn型バッファ層7の裏面にn型カソード層8及びｐ型カソード層9と横並びに形成されている。n型層10は,n型カソード層8と同じ不純物濃度を有する。カソード電極11はn型カソード層8,ｐ型カソード層9及びn型層10にオーミック接触している。」

7.引用例7について
原査定の拒絶の理由に引用された上記引用例7には,次の記載がある。
「【0037】
まず,n-型ドリフト層1を構成する原石となる半導体基板を用意し,原石加工工程として表面の平坦化のための研磨などの表面加工を行う。次に,ｐ型領域4形成のためのイオン注入および熱拡散工程,トレンチ6の形成工程,トレンチ6内へのゲート絶縁膜7およびゲート電極8の形成工程,ボディｐ型領域4cおよびn+型不純物領域5形成のためのイオン注入および熱拡散工程を行う。その後,層間絶縁膜9を形成した後,コンタクトホール9aの形成工程を行い,さらにAlなどの電極材料をパターニングして上部電極10を形成する。そして,図示しないがポリイミド等のパッシベーション膜を成膜する。これにより,基板表面側の製造工程が終了する。
【0038】
続いて,n-型ドリフト層1を構成する半導体基板の裏面側を所望厚さとなるまで研削してから必要に応じてエッチングして表面平坦化を行する。その後,リンFS層2a形成のためのリンのイオン注入およびｐ+型不純物領域3形成のためのボロン(B)のイオン注入を行う。そして,レーザアニールによって表面側に影響を与えない局所的な熱処理を行い,注入されたイオンの拡散工程を行う。更に,Alなどの電極材料を成膜するなどの下部電極11の形成工程を行った後,プロトン照射工程および低温アニール工程などのプロトンFS層2bの形成工程を行う。」


第6 対比・判断
1.本願発明1について
1.1 対比
本願発明1と引用発明1とを比較する。
ア 引用発明1における「n型」及び「ｐ型」は,本願発明1における「第1導電型」及び「第2導電型」に相当する。
イ 引用発明1における「半導体基板10」が本願発明1における「半導体基体」に相当し,以下同様に,「おもて19」が「一方主面」に,「裏面」が「他方主面」に,「n^(-)型のドリフト層12」が「第1導電型のドリフト層」に,「第2導電型のコレクタ層26」が「第1及び第2導電型のうち少なくとも一つの導電型を有する活性層」に,「エミッタ電極52」が「第1電極」に,「コレクタ電極54」が「第2電極」に,「IGBT」が「半導体装置」に,それぞれ相当する。
ウ 引用発明1における「バッファ層24」は,「コレクタ層26と境界V_(4)で接し不純物濃度のピークP_(4)を有する」ものであるから,本願発明1における「第1バッファ層」に相当し,両者はともに「前記活性層と接合し不純物濃度のピーク点を1つ有する」点で一致する。
エ 引用発明1における「FS層22」は,「ピークP_(1),P_(2)及びP_(3-1)という3つの不純物濃度のピークを有し」た層であるから,本願発明1における「第2バッファ層」に対応する。そして,引用発明1の「ピークP_(1),P_(2)及びP_(3-1)という3つの不純物濃度のピーク」が,「不純物濃度のピーク点をそれぞれ一つ有する複数のサブバッファ層」に相当する。
オ 引用発明1における「バッファ層24」及び「FS層22」が,本願発明1における「バッファ層」に相当する。
カ 引用発明1の「FS層22」は「境界V2で前記バッファ層35と接し,おもて19側で前記ドリフト層12と接し」ており,「ピークP_(1),P_(2)及びP_(3-1)という3つの不純物濃度のピークを有し,前記バッファ層35よりも不純物濃度が低い」層であるから,本願発明1の「第2バッファ層」と引用発明1の「FS層24」は,ともに「前記第1バッファ層および前記ドリフト層と接合し,不純物濃度のピーク点を少なくとも1つ有し,前記第1バッファ層より最大不純物濃度が低い」点で一致する。
キ 引用発明1の「前記FS層22の最大不純物濃度は,前記ドリフト層12の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下」であることは,本願発明1の「前記第2バッファ層の最大不純物濃度は,前記ドリフト層の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下」であることに相当する。
ク 引用発明1における「前記FS層22のピークP_(3-1)は境界V_(3)で前記バッファ層のピークP_(4)と接する」ことは,本願発明1における「前記複数のサブバッファ層のうち最も他方主面側のサブバッファ層である第1サブバッファ層は前記第1バッファ層と接合」することに相当する。
ケ 本願発明1と引用発明1は,ともに「前記第2バッファ層の最大不純物濃度は,前記複数のサブバッファ層のピーク不純物濃度の最大値」である点で一致する。

以上のア?ケによれば,本願発明1と引用発明1の一致点,相違点は以下のとおりである。

＜一致点＞
「一方主面及び他方主面を有し,第1導電型のドリフト層を主要構成部として含む半導体基体と,
前記半導体基体内において,前記ドリフト層に対し他方主面側に前記ドリフト層に隣接して形成される第1導電型のバッファ層と,
前記半導体基体の他方主面上に形成される,第1及び第2導電型のうち少なくとも一つの導電型を有する活性層と,
前記半導体基体の一方主面上に形成される第1電極と,
前記活性層上に形成される第2電極と,を備え,
前記バッファ層は,
前記活性層と接合し不純物濃度のピーク点を1つ有する第1バッファ層と,
前記第1バッファ層および前記ドリフト層と接合し,不純物濃度のピーク点を少なくとも1つ有し,前記第1バッファ層より最大不純物濃度が低い第2バッファ層とを備え,
前記第2バッファ層の最大不純物濃度は,前記ドリフト層の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下であり,
前記第2バッファ層は,不純物濃度のピーク点をそれぞれ一つ有する複数のサブバッファ層の積層構造であり,
前記複数のサブバッファ層のうち最も他方主面側のサブバッファ層である第1サブバッファ層は前記第1バッファ層と接合し,
前記第2バッファ層の最大不純物濃度は,前記複数のサブバッファ層のピーク不純物濃度の最大値である,
半導体装置。」である点。

＜相違点＞
本願発明1では,「前記複数のサブバッファ層のピーク不純物濃度は,他方主面から一方主面に向かう方向において低下する」のに対し,引用発明1では,「FS層22」における「ピークP_(1),P_(2)及びP_(3-1)」のピーク不純物濃度が「裏面」から「おもて19」に向かう方向において低下することは特定されていない点。

1.2 相違点についての判断
上記第5の2.ア,イで示したとおり,引用例2には,Nバッファ層15中に複数存在する複数ピーク不純物プロファイルにおいて,各不純物プロファイルの山のピーク濃度がN^(-)ドリフト層14/Nバッファ層15接合部に向けて低濃度化させること,及び,Nバッファ層15のN型の不純物のピーク濃度PCを,｛2×10^(14)(cm^(-3))≦PC≦1.0×10^(16)(cm^(-3))｝で規定されるピーク不純物濃度条件を満足するようにすることで,安定的な耐圧を満足する等の効果を得ることが記載されている。
一方,引用例1の段落[0055]には,「FS層22を比較的エミッタ電極52寄りに比較的高い濃度で設けることができる。これによりスイッチング時の発振を抑制することができる。」と記載されており,エミッタ電極寄り,すなわちドリフト層側に比較的高い濃度の領域を設けることでスイッチング時の発振を抑制することが示唆されていると理解できる。
そうすると,引用発明1に対して,引用例2に記載された,ドリフト層側のピーク不純物濃度がより低くなるような不純物濃度プロファイルを適用する動機がなく,上記相違点に係る構成は,引用発明1及び引用例2から当業者が容易に想到し得たものとはいえない。

また,引用例2におけるピーク不純物濃度条件は複数ピーク不純物プロファイルの最大不純物濃度は,｛2×10^(14)(cm^(-3))≦PC≦1.0×10^(16)(cm^(-3))｝であり,引用例2の図26?31に示された複数ピーク不純物プロファイルにおいても,最大不純物濃度はいずれも1.0×10^(15)cm^(-3)を超えている。すなわち,引用例2には,各不純物プロファイルの山のピーク濃度がN^(-)ドリフト層14/Nバッファ層15接合部に向けて低濃度化させる際に,最大不純物濃度を「1.0×10^(15)cm^(-3)以下」とすることは記載も示唆もされていない。
一方,引用例1においても,第2?第4のドープパターンにおける第3のピークP_(3-2),P_(3-3)及びP_(3-4)は,いずれも1.0×10^(15)cm^(-3)を超えており,FS層22の最大不純物濃度を「1.0×10^(15)cm^(-3)以下」としつつ,ピーク濃度を調整することは記載されておらず,示唆もされていない。
そうすると,仮に引用発明1に引用例2に記載された技術を適用して「サブバッファ層のピーク不純物濃度は,他方主面から一方主面に向かう方向において低下する」濃度プロファイルにするとしても,当該適用において最大不純物濃度を「1.0×10^(15)cm^(-3)以下」とすることは,引用例1及び引用例2には記載も示唆もされていないから,本願発明1は,引用発明1に引用例2を適用することにより当業者が容易になし得たものではない。
さらに,上記引用例3?7にも,上記相違点に係る構成について記載も示唆もされていない。

したがって,本願発明1は引用発明1及び引用例2?7から当業者が容易に発明をすることができたものではない。

2.本願発明2について
本願発明2は,本願発明1のうち
「一方主面及び他方主面を有し,第1導電型のドリフト層を主要構成部として含む半導体基体と,
前記半導体基体内において,前記ドリフト層に対し他方主面側に前記ドリフト層に隣接して形成される第1導電型のバッファ層と,
前記半導体基体の他方主面上に形成される,第1及び第2導電型のうち少なくとも一つの導電型を有する活性層と,
前記半導体基体の一方主面上に形成される第1電極と,
前記活性層上に形成される第2電極と,を備え,
前記バッファ層は,
前記活性層と接合し不純物濃度のピーク点を1つ有する第1バッファ層と,
前記第1バッファ層および前記ドリフト層と接合し,不純物濃度のピーク点を少なくとも1つ有し,前記第1バッファ層より最大不純物濃度が低い第2バッファ層とを備える,
半導体装置」
との構成に,以下の構成1を付加したものであると認められる。
(構成1)
「前記第1バッファ層および前記ドリフト層と接合し,不純物濃度のピーク点を1つのみ有し,前記第1バッファ層より最大不純物濃度が低い第2バッファ層とを備え,
前記第2バッファ層の最大不純物濃度は,前記ドリフト層の不純物濃度よりも高く,1.0×10^(15)cm^(-3)以下であり,前記第2バッファ層の不純物濃度のピーク点は,前記第2バッファ層の中央部よりも前記第1バッファ層との接合部に近い場所に位置する」
上述の点と上記「1.1対比」を踏まえ本願発明2と引用発明1を比較すると,両者は上記構成1の点で相違し,その余の点で一致するものと認められる。
そして,上記構成1は引用例2?7のいずれにも記載されておらず,示唆もされていない構成である。
したがって,本願発明2は引用発明1及び引用例2?7から当業者が容易に発明をすることができたものではない。

3.本願発明3?36について
本願発明3?36は本願発明1,又は,本願発明2と同じ,又は対応する技術的事項を備える発明であるから,本願発明1又は本願発明2と同様の理由により,当業者であっても,引用例1?7に基づいて容易に発明できたものであるとはいえない。

4.まとめ
以上のとおり,本願発明1?36は,原査定で引用された引用例1?7に基づいて当業者が容易に発明をすることができたものであるとはいえない。

第7 原査定について
上記第6の「1.本願発明1について」及び「3.本願発明3?36について」で判断したとおり,本願発明1,3?36は,原査定で引用された引用例1?7に基づいて当業者が容易に発明をすることができたものであるとはいえない。
したがって,原査定の理由2を維持することはできない。


第8 独立特許要件について
審判請求時にした補正による補正後の請求項2に係る発明は,上記「第4 本願発明」において本願発明2として記載されたとおりの発明であり,補正前の請求項2に「前記第2バッファ層の不純物濃度のピーク点は,前記第2バッファ層の中央部よりも前記第1バッファ層との接合部に近い場所に位置する」との事項を追加することで,補正前の請求項2に係る発明を更に限定したものである。
そして,上記「第6 2.本願発明2について」で判断したように,本願発明2は,上記引用例1?7から容易に発明することができたものではない。
したがって,補正後の請求項2及び補正後の請求項2を引用する各請求項に係る発明は,独立特許要件を満たすものである。
なお,拒絶査定のなお書きで新たに引用された引用例8(特開2009-176892号公報:段落0049?0121及び図14を特に参照)にも,上記「前記第2バッファ層の不純物濃度のピーク点は,前記第2バッファ層の中央部よりも前記第1バッファ層との接合部に近い場所に位置する」との事項は記載も示唆もされていないから,本願発明2は,上記引用例8から容易に発明をすることができたものではない。


第9 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。


 
審決日 2020-12-09 
出願番号 特願2016-252809(P2016-252809)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 柴垣 宙央  
特許庁審判長 加藤 浩一
特許庁審判官 井上 和俊
小川 将之
発明の名称 半導体装置、電力変換装置および半導体装置の製造方法  
代理人 有田 貴弘  
代理人 吉竹 英俊  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ