• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1369824
審判番号 不服2019-13067  
総通号数 254 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-02-26 
種別 拒絶査定不服の審決 
審判請求日 2019-10-01 
確定日 2021-01-07 
事件の表示 特願2018- 73401「炭化珪素半導体装置」拒絶査定不服審判事件〔平成30年 8月 9日出願公開、特開2018-125553〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成24年5月31日に出願した特願2012-125254号(以下「原出願」という。)の一部を平成29年5月22日に新たな特許出願とした特願2017-101263号の更にその一部を平成30年4月5日に新たな特許出願としたものであって,その手続の経緯は以下のとおりである。
平成31年 1月21日付け 拒絶理由通知書
平成31年 3月28日 意見書の提出
令和 元年 6月27日付け 拒絶査定
令和 元年 10月 1日 審判請求書及び手続補正書の提出
令和 2年 7月 6日付け 拒絶理由通知書
令和 2年 9月 3日 意見書及び手続補正書の提出

第2 本願発明
本願の請求項1?3に係る発明は,令和2年9月3日に提出の手続補正書により補正された特許請求の範囲の請求項1?3に記載された事項により特定されるものであり,そのうちの請求項1に係る発明(以下「本願発明1」という。)は,以下のとおりのものと認められる。
「第1導電型ワイドバンドギャップ半導体基板と,
前記第1導電型ワイドバンドギャップ半導体基板の表面に堆積された,前記第1導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第1導電型ワイドバンドギャップ半導体堆積層と,
前記第1導電型ワイドバンドギャップ半導体堆積層の,前記第1導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第1の第2導電型半導体領域と,
前記第1導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成する金属膜と,前記金属膜上に形成され前記金属膜より厚い電極用金属膜と,前記第1の第2導電型半導体領域とで構成された素子構造と,
前記第1導電型ワイドバンドギャップ半導体堆積層の,前記第1導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ,前記素子構造の周辺部を囲む第2の第2導電型半導体領域と,
前記第2の第2導電型半導体領域の周辺部を囲み接合終端構造を構成する,第3の第2導電型半導体領域と,
前記第3の第2導電型半導体領域の周辺部を囲み接合終端構造を構成する,第4の第2導電型半導体領域と,
前記第2の第2導電型半導体領域の一部から前記周辺部を覆う絶縁膜と,
を備え,
前記第1の第2導電型半導体領域は,前記第2の第2導電型半導体領域および前記第3の第2導電型半導体領域よりもアクセプタ濃度が高く,
前記第3の第2導電型半導体領域は,前記第2の第2導電型半導体領域よりも低いアクセプタ濃度であり,かつ前記第2の第2導電型半導体領域および前記第3の第2導電型半導体領域が接しており,
前記第4の第2導電型半導体領域は,前記第3の第2導電型半導体領域よりも低いアクセプタ濃度であり,かつ前記第3の第2導電型半導体領域および前記第4の第2導電型半導体領域が接しており,
前記金属膜の端部は,前記第2の第2導電型半導体領域の一部に接し,かつ,前記絶縁膜上に延在し,前記金属膜の外端部および前記電極用金属膜の外端部は,前記絶縁膜を介して前記第2の第2導電型半導体領域上にのみ位置することを特徴とする炭化珪素半導体装置。」


第3 当審拒絶理由の概要
当審による令和2年7月6日付け拒絶理由通知書の拒絶の理由(以下「当審拒絶理由」という)は,この出願の請求項1?2に係る発明は,本願の出願日前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例1?2に記載された発明に基づいて,請求項3に係る発明は,本願の出願日前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例1?3に記載された発明に基づいて,その出願日前にその発明の属する技術の分野における通常の知識を有するものが容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。

引用例1:特開2002-314098号公報
引用例2:特開2011-165856号公報
引用例3:特開2011-44688号公報


第4 引用例の記載と引用発明1
1.引用例1の記載
当審拒絶理由で引用された,原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった刊行物である特開2002-314098号公報(引用例1)には,図1とともに次の記載がある。(下線は当審による。以下同じ。)
「【0001】
【発明の属する技術分野】この発明は半導体装置に関し,更に詳しくは,例えばパワーエレクトロニクス機器・システム,情報関連機器の電源,各種モータの制御などに用いることが出来るショットキバリアダイオード(以下において,「SBD」と言う。)に関する。」

「【0022】図1に示すように,本発明の実施の形態に係る半導体装置は,第1導電型の第1半導体領域(n型シリコン領域)3,3Aと,第1半導体領域3,3Aの表面に形成され,且つ第1半導体領域3Aをその内部に島状に露出させるための複数の開口部を有する第2導電型の第2半導体領域(p型シリコン領域)5と,複数の開口部に露出した第1半導体領域3Aの表面に,第1半導体領域3Aとショットキ接合をなすように形成されたショットキ電極層(7,8)とを備えている。第2半導体領域5は,第1半導体領域3,3Aよりも高不純物密度であり,ショットキ電極層(7,8)は,第2半導体領域5に対してオーミック接触をなす金属が選択されている。ショットキ電極層(7,8)は,第1半導体領域3,3Aに対してショットキ障壁を有し,且つ第1半導体領域3,3Aとの金属学的反応性が弱いバリアメタル層7と,バリアメタル層7よりも高電導性の表面電極層8との2層構造からなる。第1半導体領域(n型シリコン領域)3は,オーミックコンタクト層となるn型の低抵抗Si基板2の上に形成されている。第1半導体領域(n型シリコン領域)3の表面が,ショットキ接合界面となっているJBS構造のSBD1である。」

「【0025】又,図1及び図3に示すように,n型シリコン領域3の表面にはフィールド酸化膜6が形成されている。そして,フィールド酸化膜6のn型シリコン領域3の表面を露出する開口部が活性領域6Aを定義している。このフィールド酸化膜6により定義された活性領域の内部において,p型シリコン領域5と,p型シリコン領域5で囲まれるn型シリコン領域3が配置されている。そして,活性領域6Aの表面に露出したn型シリコン領域3の表面にショットキー電極(7,8)が形成されている。ショットキー電極(7,8)は,活性領域6Aの全域,更には活性領域6Aの周辺のフィールド酸化膜6上にまで延長形成されている。
【0026】ショットキー電極(7,8)は,n型シリコン領域3に対する一定のショットキー障壁を有するバリアメタル層7及び表面電極層8の2層構造である。バリアメタル層7は,n型シリコン領域3との金属学的反応性が弱く,且つn型シリコン領域3に対する一定のショットキー障壁を有する金属である。例えば,タングステン(W),白金(Pt),パラジウム(Pd),モリブデン(Mo)などが,バリアメタル層7として採用可能である。このバリアメタル層7は,n型シリコン領域3と表面電極層8を構成する金属との金属学的反応を抑制する金属である。例えば,表面電極層8としてアルミニウム(Al)を用いた場合は,Alとn型シリコン領域3との合金反応や,Alのn型シリコン領域3に対するスパイクを阻止するための金属である。そして,バリアメタル層7は,更に実質的なショットキバリア金属層としての機能を果たしている。
【0027】表面電極層8は,n型シリコン領域3に対する一定のショットキー障壁を有し,且つバリアメタル層よりも高電導性の金属である。例えばアルミニウム(Al),アルミニウム合金(Al-1%Si),金(Au),銅(Au),銀(Ag)などが表面電極層8として使用可能である。バリアメタル層7が実質的なショットキバリア金属層としての機能を果たしているので,表面電極層8のn型シリコン領域3に対するショットキー障壁は低くても構わない。実用的には,加工の容易なAl若しくはアルミニウム合金(Al-1%Si)が好適である。更に,シリコン基板4の他方の主面,即ち,オーミックコンタクト層2の裏面には,裏面電極層(オーミック電極層)9が形成されている。
【0028】なお,このSBD1においては,フィールド酸化膜6の下部のn型シリコン領域3の表面には,p型のガードリング領域10が開口縁に沿うように環状に形成されている。ガードリング領域10は,p型シリコン領域5とは独立したパターンとして形成されている。このガードリング領域10は,ガードリング領域10から拡がる空乏層とp型シリコン領域5から拡がる空乏層とが合成された曲率半径の大きな空乏層により,ショットキ接合界面における電界を緩和し,活性領域6Aにおけるショットキバリア耐圧を向上させている。」

「【0036】図1に示す本発明の実施の形態に係るSBD1の製造方法説明する:
(イ)最初に,図1に示すように,不純物密度1x10^(19 )cm^(-3),厚さ300?600μmのn型低抵抗Si基板2上に,エピタキシャル成長法により不純物密度1x10^(15) cm^(-3)?1x10^(17)cm^(-3)程度,好ましくは3x10^(16) cm^(-3)程度,厚さ5?50μm程度,好ましくは10μm?20μm程度のn型シリコン領域3を形成する。」

「【0048】又,本発明では,シリコン以外の半導体材料として,ガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料を用いることも可能である。」

引用例1の図1として,以下の図面が示されている。


2.引用例1の記載事項の整理
上記1.の摘記によれば,引用例1には次の事項が記載されているものと理解できる。

ア n型低抵抗Si基板2上にエピタキシャル成長法により,前記n型Si基板より不純物濃度が低いn型シリコン領域3,3Aを形成すること。(段落[0022],[0036])
イ n型シリコン領域3の表面にp型シリコン領域5を選択的に形成すること(段落[0022]及び図1)
ウ n型シリコン領域3,3Aとショットキー接合をなすように形成されたショットキー電極層(7,8)が,n型シリコン領域3に対する一定のショットキー障壁を有するバリアメタル層7と及び表面電極層8の2層構造であること(段落[0022],[0026])
エ n型シリコン領域3,3Aの表面にフィールド酸化膜6が形成され,フィールド酸化膜6のn型シリコン領域3の表面を露出する開口部が形成されること。(段落[0025])
オ フィールド酸化膜6の下部のn型シリコン領域3の表面に,p型のガードリング領域10が,フィールド酸化膜6の開口部の縁に沿うように環状に形成されること。(段落[0028])
カ ショットキー電極(7,8)が,活性領域6Aの全域及び活性領域6Aの周辺のフィールド酸化膜6上にまで延長形成されること。(段落[0025],[0028])
キ バリアメタル層7が,p型ガードリング領域と接すること。また,ショットキー電極(7,8)の外端がフィールド酸化膜6を介してガードリング領域10の上に位置すること。(図1)

3.引用発明1
上記2.ア?キの事項から,引用例1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。
「n型低抵抗Si基板2と,
前記n型低抵抗Si基板2の表面にエピタキシャル成長された,前記n型Si基板2よりも不純物濃度の低いn型シリコン領域3,3Aと,
前記n型シリコン領域3,3Aの表面に選択的に形成されたp型シリコン領域5と,
前記n型シリコン領域3,3Aに対してショットキー障壁を有するバリアメタル層7と,前記金属膜上に形成された表面電極層8と,
前記n型シリコン領域3,3Aの表面に形成されたフィールド酸化膜6と,
前記フィールド酸化膜6の下部の前記n型シリコン領域3,3Aの表面に形成され,前記フィールド酸化膜6に形成された前記n型シリコン領域3,3Aの表面を露出する開口部の縁に沿うように環状に形成されたp型のガードリング領域10と,
を備え,
前記バリアメタル層7は,p型ガードリング領域10に接し,前記フィールド酸化膜6上に延長形成され,前記バリアメタル層7の外端及び前記表面電極層8の外端は,前記フィールド酸化膜6を介して前記p型ガードリング領域10の上に位置する
半導体装置。」

4.引用例2の記載
当審拒絶理由で引用された,原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった刊行物である特開2011-165856号公報(引用例2)には,図9,11とともに次の記載がある。
「【0037】
本実施の形態の注入マスクを用いて,図8?図10に示すJTE(Junction Termination Extension)構造を形成することが可能である。図8のように1つのJTE領域を形成する場合,GR(Guard ring)領域5をマスクなし(開口率100%),第1JTE6を開口率50%となるように形成した注入マスクでイオン注入を行って形成する。又は,図9のように2つのJTE領域を形成する場合,GR領域5をマスクなし,第1JTE6を開口率66%,第2JTE7を33%となるように形成した注入マスクでイオン注入を行って形成する。あるいは,図10のように3つのJTE領域を形成する場合,GR領域5をマスクなし,第1JTE6を開口率75%,第2JTE7を開口率50%,第3JTE8を開口率25%となるように形成した注入マスクでイオン注入を行って形成する。このように開口率を領域毎に変えた注入マスクを形成することによって,1度のマスク工程とイオン注入工程によって複数の不純物濃度が異なる領域を持つJTE耐圧構造を形成することが出来る。
【0038】
本実施の形態で説明した注入マスクを用いて,ショットキーダイオードの終端構造を形成する例を図11に示す。図9に示したように,それぞれ不純物濃度の異なるGR領域,第1JTE6,第2JTE7(JTEの数は任意)を炭化珪素半導体層に形成する。各領域の形成においては,図11(a)に例示するように,GR領域5はマスクなし,第1JTE6はストライプ状の単位マスクのストライプ幅d_(1)=300nm,マスク間隔d_(2)=300nmとし(開口率50%),第2JTE7は円形の単位マスクで半径r=250nm,マスク間隔d=100nmとする(開口率37%)。このような注入マスクを用いてAlイオン注入を行い,炭化珪素半導体層にJTE構造を形成する。
【0039】
その後,ショットキー電極10,表面電極11,裏面電極9,保護膜12を形成することにより図11(b)に示すショットキーダイオードが形成される。
【0040】
ショットキーダイオードが図11(c)に示すようなMPSあるいはJBS構造である場合,ショットキー電極10下に形成するp型領域13を終端構造のp型領域(GR5,第1JTE6,第2JTE7)(JTEの数は任意)と同一のマスク工程,イオン注入工程により形成し,製造工程を簡略化することが出来る。しかし,ショットキー電極10下のp型領域13と終端構造のp型領域5?7は必ずしも同時に形成する必要はなく,ショットキー電極10下のp型領域13と終端構造のp型領域5?7を別々のマスクで形成しても良い。あるいは,ショットキー電極10下のp型領域13と終端構造のp型領域5?7を同一マスクで形成した後,ショットキー電極10下のp型領域13のみ追加のイオン注入を行っても良い。あるいは,ショットキー電極10下のp型領域13と終端構造のp型領域5?7を同一マスクで形成した後,終端構造のp型領域5?7のみ追加のイオン注入を行うという方法でも良い。これらの方法を用いる場合,製造工程は増えるがデバイス設計の自由度が大きくなるという利点がある。」

引用例2の図9として,以下の図面が示されている。


引用例2の図11(a)?(c)として,以下の図面が示されている。


第5 対比
1.本願発明1と引用発明1の対比
本願発明1と上記引用発明1とを対比する。

ア 引用発明1の「n型」及び「p型」は,本願発明1の「第1導電型」及び「第2導電型」にそれぞれ相当する。

イ 引用発明1の「n型低抵抗Si基板2」は本願発明1の「第1導電型ワイドギャップ半導体基板」に対応し,両者はともに「第1導電型半導体基板」である点で共通する。

ウ 引用発明1の「n型シリコン領域3,3A」は,「n型低抵抗Si基板2」上にエピタキシャル成長された領域であること及び図1からみて,「n型低抵抗Si基板2」の表面に堆積された半導体堆積層であるといえる。
そうすると,引用発明1の「n型シリコン領域3,3A」は,本願発明1の「第1導電型ワイドギャップ半導体堆積層」に対応し,両者はともに「第1導電型半導体基板の表面に堆積された」「第1導電型半導体堆積層」である点で共通する。

エ 引用発明1の「n型半導体領域3,3Aの表面」とは,引用例1の図1から明らかに,「n型低抵抗Si基板2」の反対側の表面であるといえる。また,引用発明1における「p型シリコン領域5」が,本願発明1の「第1の第2導電型半導体領域」に相当する。
そうすると,本願発明1と引用発明1は,「ワイドギャップ半導体」である点を除き,「前記第1導電型ワイドバンドギャップ半導体堆積層の,前記第1導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第1の第2導電型半導体領域」を備える点で一致する。

オ 引用発明1の「バリアメタル層7」及び「表面電極層8」は,本願発明1における「金属膜」及び「電極用金属膜」にそれぞれ相当する。また,引用例1の図1からみて,引用発明1の「表面電極層8」が「バリアメタル層7」よりも厚いことは明らかである。

カ 上記エ?オから,本願発明1と引用発明1は,「ワイドギャップ半導体」である点を除き,ともに「素子構造」を備える点で一致する。

キ 引用発明1の「p型のガードリング領域10」は,本願発明1の「第2の第2導電型半導体領域」に相当する。また,上記エで検討したとおり,引用発明1の「前記n型シリコン領域3,3Aの表面」は本願発明1の「前記第1導電型ワイドバンドギャップ半導体堆積層の,前記第1導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層」に対応する。
また,ガードリングが素子周辺部にあって素子領域を囲むことは技術常識であるから,引用発明1の「p型のガードリング領域10」は「素子構造の周辺部を囲む」ものであると理解できる。このことは,引用例1の段落[0025]に,引用発明1の「フィールド酸化膜6に形成された」「開口部」が,「活性領域6A」を定義し,当該「活性領域6A」内部には「p型シリコン領域5」が配置され,当該「活性領域6A」の表面に露出したn型シリコン領域3の表面にショットキー電極(7,8)が形成されたものであると記載されていること,当該「開口部」の縁に沿うように「ガードリング領域10」が形成されることからも明らかである。
そうすると,本願発明1と引用発明1は,「ワイドギャップ半導体」であることを除き,ともに「前記第1導電型ワイドバンドギャップ半導体堆積層の,前記第1導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ,前記素子構造の周辺部を囲む第2の第2導電型半導体領域」を備える点で一致する。

ク 引用発明1の「フィールド酸化膜6」が本願発明1の「絶縁膜」に相当する。ここで,引用発明1の「p型のガードリング領域10」が「フィールド酸化膜6」の下部に形成されるものであり,また,ガードリング領域が素子周辺部に形成されることは技術的に明らかなことであるから,引用発明1の「フィールド酸化膜6」も「素子構造の周辺部」を覆うものであるといえる。さらに,引用例1の図1から,引用発明1の「フィールド酸化膜6」と「p型のガードリング領域10」の一部が接していることは明らかである。
そうすると,本願発明1と引用発明1はともに,「前記第2の第2導電型半導体領域の一部から前記周辺部を覆う絶縁膜」を備える点で一致する。

ケ 引用発明1の「前記バリアメタル層7は,p型ガードリング領域10に接し,前記フィールド酸化膜6上に延長形成され,前記バリアメタル層7の外端及び前記表面電極層8の外端は,前記フィールド酸化膜6を介して前記p型ガードリング領域10の上に位置する」ことは,本願発明1の「前記金属膜の端部は,前記第2の第2導電型半導体領域の一部に接し,かつ,前記絶縁膜上に延在し,前記金属膜の外端部および前記電極用金属膜の外端部は,前記絶縁膜を介して前記第2の第2導電型半導体領域上にのみ位置すること」に相当する。

2.一致点・相違点
上記1.ア?ケによれば,本願発明1と引用発明1の一致点及び相違点は以下のとおりである。

<一致点>
「第1導電型半導体基板と,
前記第1導電型半導体基板の表面に堆積された,前記第1導電型半導体基板よりも不純物濃度の低い第1導電型半導体堆積層と,
前記第1導電型半導体堆積層の,前記第1導電型半導体基板側に対して反対側の表面層に選択的に設けられた第1の第2導電型半導体領域と,
前記第1導電型半導体堆積層とショットキー接合を形成する金属膜と,前記金属膜上に形成され前記金属膜より厚い電極用金属膜と,前記第1の第2導電型半導体領域とで構成された素子構造と,
前記第1導電型半導体堆積層の,前記第1導電型半導体基板側に対して反対側の表面層に選択的に設けられ,前記素子構造の周辺部を囲む第2の第2導電型半導体領域と,
前記第2の第2導電型半導体領域の一部から前記周辺部を覆う絶縁膜と,
を備え,
前記金属膜の端部は,前記第2の第2導電型半導体領域の一部に接し,かつ,前記絶縁膜上に延在し,前記金属膜の外端部および前記電極用金属膜の外端部は,前記絶縁膜を介して前記第2の第2導電型半導体領域上にのみ位置することを特徴とする半導体装置。」

<相違点1>
本願発明1は,「炭化珪素半導体装置」であるのに対し,引用発明1では,「半導体装置」が炭化珪素を用いて構成されることは特定されていない点。

<相違点2>
本願発明1では「半導体基板」及び「堆積層」が「ワイドギャップ半導体」であるのに対し,引用発明1では,「n型低抵抗Si基板2」と「n型シリコン領域3,3A」が,ワイドギャップ半導体ではない点。

<相違点3>
本願発明1では,「前記第2の第2導電型半導体領域の周辺部を囲み接合終端構造を構成する,第3の第2導電型半導体領域」及び「前記第3の第2導電型半導体領域の周辺部を囲み接合終端構造を構成する,第4の第2導電型半導体領域」を備えるのに対し,引用発明1では,これらの領域を備えることが特定されていない点。

<相違点4>
本願発明1では,「前記第1の第2導電型半導体領域は,前記第2の第2導電型半導体領域および前記第3の第2導電型半導体領域よりもアクセプタ濃度が高く」と特定されているのに対し,引用発明1では,「p型シリコン領域5」と「p型ガードリング領域10」のアクセプタ濃度の関係が特定されていない点。

<相違点5>
本願発明1では,
「前記第3の第2導電型半導体領域は,前記第2の第2導電型半導体領域よりも低いアクセプタ濃度であり,かつ前記第2の第2導電型半導体領域および前記第3の第2導電型半導体領域が接しており,
前記第4の第2導電型半導体領域は,前記第3の第2導電型半導体領域よりも低いアクセプタ濃度であり,かつ前記第3の第2導電型半導体領域および前記第4の第2導電型半導体領域が接しており」
と特定されているのに対し,引用発明1では,当該特定事項を有さない点。


第6 相違点についての判断
1.相違点1及び2について
事案に鑑み,はじめに相違点1及び2についてまとめて検討する。
ア 炭化珪素(SiC)半導体を用いてJBS構造のショットキーダイオードを形成すること,具体的には,n型炭化珪素半導体基板上に形成したn型炭化珪素層の表面にp型半導体領域を選択的に形成して,JBS構造のショットキーダイオードを形成することは,以下の周知例1?周知例3にも記載されているように,既に周知の技術であったといえる。
イ 一方,引用例1の段落[0048]には,引用例1に記載された発明において,シリコン以外の半導体材料として,ガリウムヒ素(GaAs)や炭化珪素(SiC)を用いることが可能であることが記載されている。引用例1の当該記載に照らせば,引用発明1は,その半導体材料としてシリコンを用いなければ成立しないものではなく,むしろシリコン以外の半導体材料を適宜用い得ることが示唆されていると理解できる。
ウ さらに,引用例1の段落[0001]から,引用発明1はパワーエレクトロニクス分野のショットキーバリアダイオードに関する発明であると理解できる。そして,炭化珪素が,シリコンよりも高耐圧でありパワーエレクトロニクスに好適な半導体材料であることは,下記周知例2の段落[0002]や,下記周知例3の段落[0002]?[0003]に記載のとおり,当業者の技術常識である。
エ 以上によれば,引用発明1の「半導体装置」を「炭化珪素半導体装置」とすること,及び,引用発明1の「n型低抵抗Si基板2」と「n型シリコン領域3,3A」を「ワイドギャップ半導体」で形成すること,すなわち,引用発明1において上記相違点1,2に係る構成とすることは,当業者が適宜なし得た設計変更であるといえる。

○周知例1:特開2008-282973号公報
原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記周知例1(令和元年6月27日付け拒絶査定で引用された引用文献2)には,図1とともに次の記載がある。
「【0001】
本発明は,炭化珪素(以下,SiCという)を用いて構成されたジャンクションバリアショットキーダイオード(以下,JBSという)を備えるSiC半導体装置に関するものである。」

「【0021】
(第1実施形態)
本発明の第1実施形態について説明する。図1に,本実施形態にかかるJBSを備えたSiC半導体装置の断面図を示す。また,図2に,図1に示すSiC半導体装置の上面レイアウト図を示す。図1は,図2のA-A断面に相当する断面図である。以下,これらを参照して,本実施形態のSiC半導体装置について説明する。
【0022】
図1に示すように,SiC半導体装置は,例えば2×10^(18)?1×10^(21)cm^(-3)程度不純物濃度とされた炭化珪素からなるn^(+)型基板1を用いて形成されている。n^(+)型基板1の上面を主表面1a,主表面1aの反対面である下面を裏面1bとすると,主表面1a上には,基板1よりも低いドーパント濃度,例えば5×10^(15)(±50%)cm^(-3)程度不純物濃度とされた炭化珪素からなるn-型ドリフト層2が積層されている。これらn^(+)型基板1およびn^(-)型ドリフト層2のセル部にSBD10が形成されていると共に,その外周領域に終端構造が形成されることでSiC半導体装置が構成されている。」
「【0025】
さらに,終端構造を構成する部分のうち最もセル部側に位置しているp型リサーフ層6の内側(内周側)の端部よりもさらに内側に,ショットキー電極4と接するように構成されたp型層8が形成されることで,p型層8とn-型ドリフト層2によるPNダイオードが作り込まれたJBSを構成している。p型層8は,図2に示すように,セル部の外縁(ショットキー電極4の外縁)に沿うような円環状とされ,ショットキー電極4のうちn-型ドリフト層2と接触する領域の中心に位置する円形状の中心部8aを中心として,同心円状に複数個(本実施形態では4個)の円環状部8b?8eが配置されている。また,複数のp型層8のうちの最も外周側に位置する外周部8eがp型リサーフ層6の内側の端部と接触もしくはリサーフ層6の内部に含まれるように配置されている。そして,中心部8aと外周部8eとの間に配置される内周部8b?8dが,中心部8aを中心とする径方向に切断する断面において,対称的に配置されるように,各p型層8a?8eが等しい間隔W1だけ空けた配置とされ,かつ,各p型層8a?8eの幅W2も等しくされた構造とされている。このようなp型層8は,例えば,5×10^(17)?1×10^(20)cm^(-3)程度の不純物濃度で構成され,各p型層8の間隔W1が2.0±0.5μm程度,幅W2(図2の径方向寸法)が1.5±0.5μm程度とされている。」
周知例1の図1として,以下の図面が示されている。


○周知例2:国際公開第2011/151901号
原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記周知例2には,図8(b)とともに次の記載がある。

「[0002] 炭化珪素半導体(SiC)は,シリコン半導体と比べてバンドギャップが大きく,絶縁破壊電界は1桁程度大きいという特徴を持つため,パワーデバイスとして有望視されている。特に多数キャリアのみで動作するユニポーラ型整流素子のショットキーダイオードは,デバイスの構成上スイッチング動作時の逆方向電流(リカバリ電流)が流れないため,パワーモジュールの損失低減技術として有効である。
[0003] ショットキーダイオードの整流作用は,金属の仕事関数と半導体の電子親和力の差によって生じるショットキー障壁によってなされている。ショットキー障壁高さの高い金属材料を用いることで逆方向漏れ電流を小さくすることができるが,同時に順方向立ち上がり電圧は高くなる。また,ショットキー障壁高さの低い金属材料を用いることで順方向立ち上がり電圧を低くすることができるが,同時に逆方向漏れ電流は大きくなる。
[0004] 一方,逆方向電圧印加時に金属/半導体界面(以下,ショットキー界面と呼ぶ)にかかる電界を緩和することで逆方向漏れ電流を抑制する構造として,ショットキー界面部に複数の接合障壁を設ける接合障壁(Junction Barrier)ショットキーダイオード(以下,JBSダイオードと呼ぶ)と呼ばれる構造が提案されている。逆方向電圧印加時に接合障壁部から空乏層が伸び,ショットキー界面の電界を緩和することができる。この構造を図19に例示する。図19において,1は炭化珪素n^(+)基板を,2はn^(-)ドリフト層を,3はp+領域を,5はアノード電極を,6はカソード電極を示している。JBSダイオードは逆方向漏れ電流を低減できる一方で,順方向動作時に低電圧で動作するショットキーダイオード領域の面積が小さくなるため,順方向動作時の抵抗が高くなってしまう。JBSダイオードにおける順方向動作時の抵抗増加を抑制する構造として,接合障壁に囲まれた領域の不純物濃度を高くする構造が開示されている(特許文献1)。この構造を図20に例示する。図19との違いは,n^(-)ドリフト層よりも高い不純物濃度を有するn型半導体領域4が設けられている点である。この構造によって接合障壁形成領域の抵抗を下げることができる。」

「[0035] (実施の形態2)
実施の形態2では,実施の形態1についてショットキー電極5端近辺の構造について,さらにn型半導体領域4を設けた構造である。図8は,図22のB-B’切断面における断面図であり,JBSダイオードのショットキー電極5端近辺の断面構造を示している。図8に示しているように,ショットキー電極5端の構造としては,(a)n-型SiCドリフト層2上にショットキー電極5を形成し,p型半導体領域(ガードリング)9上で端部が形成されるように電極を加工する構造と,(b)n-型SiCドリフト層2上に形成した絶縁膜10を通例のリソグラフィとドライエッチングもしくはウェットエッチングにより加工し,ショットキー電極5を形成し,p型半導体領域(ガードリング)9の上部であり絶縁膜10上で端部が形成されるように電極を加工する構造が一般的に用いられる。ここでp型半導体領域(ガードリング)9は,ショットキー電極5端部,もしくは電極と絶縁膜10の境界部分に電界が集中しないように設けられている。いずれの場合でも,ショットキー電極の端部若しくはショットキー電極と絶縁膜10の境界部分(ショットキー電極の端部)は,このp型半導体領域上に配置されている。ここでは,p型半導体領域(ガードリング)9を,p型半導体領域3とは別工程で形成された領域として示しているが,p型半導体領域3と同一工程で形成しても良い。いずれの場合においても,p型半導体領域(ガードリング)9をn型半導体領域4内に形成することで,順方向動作時においてp型半導体領域(ガードリング)9の下部に十分に電流が広がることが可能であり,実施の形態1の効果と同様にショットキー電極5端近辺のオン電圧の上昇を抑えることができる。」

周知例2の図8(b)として,以下の図面が示されている。


○周知例3:特表2008-541459号公報
原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記周知例3には,図2とともに次の記載がある。
「【0002】
例えば,約600Vから約2.5kVの電圧を取り扱うことができる高電圧炭化シリコン(SiC)ショットキーダイオード(Schottky diode)は,それらの作用面積に応じ,約100アンペア以上もの電流を取り扱うことができる。高電圧ショットキーダイオードは,特に電力調節,配電および電力制御の分野において,いくつかの重要な用途を有する。
【0003】
そのような用途において重要なSiCショットキーダイオードの特性は,そのスイッチング速度である。シリコンベースのPINデバイスは,一般に比較的低いスイッチング速度を示す。シリコンPINダイオードは,その定格電圧に応じて,約20kHzの最大スイッチング速度を有することができる。対照的に,炭化シリコンベースのショットキーデバイスは理論的に,はるかに高いスイッチング速度,例えばシリコンの約100倍以上のスイッチング速度が可能である。さらに,炭化シリコンデバイスは,シリコンデバイスよりも高い電流密度を取り扱うことが可能であることがある。」
「【0004】
4H-SiCのショットキー障壁ダイオードは,非常に低い比オン抵抗および非常に速いターンオフ特性を有することができる。デバイス性能を向上させるために,ショットキーダイオードにp^(+)n接合格子を組み込んで,接合障壁ショットキー(Junction-Barrier Schottky:JBS)構造を形成することが試みられた。順方向バイアスがかけられると,ダイオードのショットキー領域は導通する。かけられた順方向バイアスが,p^(+)n接合のビルトイン(built-in)接合電位よりも低い限り,多数キャリア電流だけが流れ,少数キャリアはドリフト(drift)層に注入されず,その結果,蓄積された少数キャリアの電荷のため,逆方向回復時間はごくわずかとなる。逆方向バイアスがかけられると,p^(+)領域の空乏領域がショットキー領域を遮蔽し,その結果,ショットキー金属-SiC界面の電場が弱くなる。この効果は,ダイオードのショットキー領域からの逆方向バイアス漏れ電流を低減または最小化し,高電圧,低漏れ電流の高温ダイオードの製造を可能にすることができる。このデバイスのオン状態電圧降下は,金属-SiC障壁の高さ,ドリフト領域の抵抗,およびショットキー領域とp^(+)注入領域の相対面積によって決定される。」

「【0006】
図2に,注入された接合障壁格子を有する従来のSiCショットキーダイオードを示す。この従来のデバイスでは,フローティングフィールドリング(floating field ring)が接合障壁格子を取り囲んでいる。図2ではその下に,一定の尺度では描かれていない簡略化された従来のデバイスの断面構造が示されている。図2では,分かりやすくするために,接合障壁領域内の注入領域の数が減らされている。さらに,分かりやすくするため,領域の相対寸法も変更されている。
【0007】
図2に示されているように,この従来のデバイスは,n^(+)SiC基板10上に比較的に薄い(約0.5μm)n^(+)SiCエピタキシャル層12を含む。n^(+)SiCエピタキシャル層12上には,n^(-)SiCエピタキシャル層14がある。n^(-)SiCエピタキシャル層14の厚さは,600V製品では約5μm,1200V製品では約13μmである。n^(-)SiCエピタキシャル層14内にはp型SiCの注入領域16が形成されており,これらの領域は約0.5μmの深さまで延びている。p型注入領域16は,接合障壁格子およびフローティングフィールドリングを形成する。フローティングフィールドリング上および接合障壁格子の外側部分上に,第1の熱酸化層18と第2の付着酸化層20とを含む酸化層が形成されている。接合障壁格子上にショットキーコンタクト(Schottky contact)22が形成され,これは酸化層上まで延びる。SiC基板10にオーミックコンタクト24が形成されている。」

周知例3の図2として,以下の図面が示されている。


2.相違点3及び5について
次に,相違点3及び5についてまとめて検討する。
ア JBS構造のショットキーダイオードの終端構造として,ガードリング領域の周囲に第1JTE領域及び第2JTE領域をさらに設けた構造は,引用例2の段落[0037]?[0040]及び図9,11に記載された公知の構造である。ここで,引用例2の「第1JTE」が「GR領域」よりも低い不純物濃度であり,かつ「GR領域」と「第1JTE」が接していること,及び,「第2JTE」が「第1JTE」よりも低い不純物濃度であり,かつ「第1JTE」が「第2JTE」と接していることは,引用例2の段落[0037]の記載や,図9及び図11(a)のマスク形状からも明らかである。
イ 一方,上述のとおり引用発明1はパワーエレクトロニクス分野におけるショットキーダイオードの発明であり,パワーエレクトロニクス分野において,素子耐圧の向上を図ることは当業者の不断の技術課題である。また,引用発明1と上記引用例2とは,ガードリング領域を有するJBS構造のショットキーダイオードである点で共通する。
ウ そうすると,上記引用例2に記載された,ガードリング領域の周囲にさらに複数のJTEを設けた耐圧構造を参照し,引用発明1においてガードリング領域の周囲にさらに複数のJTEを設けた耐圧構造に変更することは,当業者が容易になし得た設計変更であるといえる。その際,ガードリング領域と複数のJTE領域の不純物濃度の関係を上記引用例2に記載されたのと同様とすることは,上記引用例2の公知技術適用の具体化に当たり自然に行うことであるといえる。
よって,引用発明1において引用例2に開示された公知の構造を適用し,上記相違点3及び5に係る構成とすることは,当業者が容易に想到し得たことである。

3.相違点4について
最後に,相違点4について検討する。
JBS構造を構成するp型領域及びp型ガードリング領域の不純物濃度は当業者の設計事項であるところ,引用例2の段落[0040]には,「あるいは,ショットキー電極10下のp型領域13と終端構造のp型領域5?7を同一マスクで形成した後,ショットキー電極10下のp型領域13のみ追加のイオン注入を行っても良い。」との記載があり,前者を後者よりも高不純物濃度に設定する技術は既に知られた技術であったといえる。
そうすると,引用発明1において上記引用例2に記載の公知技術を適用することにより上記相違点4に係る構成とすることは,当業者が容易になし得たことである。

4.小括
したがって,本願発明1は,周知例1?3に示される周知技術に照らし,引用発明1に対し引用例1及び引用例2に記載された技術的事項を適用することにより,当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。

5.請求人の主張について
ア 令和2年9月3日提出の意見書において請求人は,引用発明1に引用例2の技術を適用することはできない旨を,以下のとおり主張している。
「まず,引用文献1は,シリコンの縦型素子であります。そして,図1および図9の断面図では,1段のガードリングのみしか記載されておりません。更に,[0049]に「ガードリング領域10を備える構成としたが,これに代えてダブルガードリング構造や,フィールドリング構造,VLD構造,SIPOS構造などを設ける構成としても勿論良い」と記載しているように,JTE構造でもよいとは記載されておりません。
シリコンの素子で,JTE構造を形成する場合,JTEのドーズ量を1×10^(12)cm^(-2)と低くしなければなりません。そして,シリコン素子でJTE構造にメタルフィールドプレート構造を加えるとメタルフィールドプレート下のフィールド酸化膜が破壊してしまうのでフィールドプレートを形成することができません。そこで,フィールドプレート無しのJTE構造とした場合,最大±2×10^(12)cm^(-2)程度の表面電荷の影響を直接受けてしまうので耐圧を安定的に維持することができません。よって,シリコンの素子では,JTE構造を採用せず,ガードリング構造を採用しているのであります。
また,引用文献1には,[0036]に「不純物密度1×10^(19) cm^(?3) ,厚さ300?600μmのn型低抵抗Si基板2上に,エピタキシャル成長法により不純物密度1×10^(15)cm^(?3) ?1x10^(17) cm^(?3) 程度,好ましくは3×10^(16) cm^(?3)程度,厚さ5?50μm程度,好ましくは10μm?20μm程度のn型シリコン領域3を形成する。」と記載されております。エピタキシャル層の不純物密度を1×10^(15)cm^(?3),厚さを50μm,アバランシェ時の最大電界強度を0.3MV/cmとすると耐圧は250V程度となります。これは,一般的な電力用半導体素子の耐圧600V以上とは異なる低耐圧であります。
引用文献2は,JTE構造であります。当業者ならばシリコン半導体素子でガードリング構造を採用している引用文献1に,JTE構造を採用している引用文献2のJTE構造を組み合わせようとは考えません。」
しかしながら,上記第6の1.イで言及したとおり,引用例1には,引用発明1にSiC等のシリコン以外の半導体材料を適用できることが示唆されているから,引用発明1においてSiCで用いられるJTE構造を採用することは,格別の困難なくなし得たことである。よって,上記請求人の主張は採用できない。

イ また,上記意見書において請求人は,引用発明1と引用例2では電極形状が相違するので組み合わせることはできない旨を以下のとおり主張している。
「更に,引用文献2は,図面の[図11(b),(c)],[図12]に記載されたように,ショットキー電極10の端部はGR領域(終端構造のp型領域)5のみに接した構造であり,絶縁膜上に這い上がる引用文献1の構造とは異なっております。
このような引用文献1と引用文献2を組み合わせる必然性がなく,組み合わせることは容易でありません。」
しかしながら,上記第6の2.アで言及したとおり,引用例2に開示された公知技術として参照したのは,半導体層内部の構造,すなわちガードリング領域の周囲にさらに複数のJTE領域を設ける構造である。確かに,電極構造の相違は空乏層の形状に影響を与える要因の1つではあるものの,半導体層内部の構造による空乏層の調整を阻害するか否かは,電極形状の細部や周辺部を覆う絶縁膜の厚さ,半導体層内部構造の細部(各領域の濃度や形状)等にも依存するものであるから,単に電極形状が相違することが,必ずしも引用発明1においてガードリングの周囲に複数のJTE領域を形成することを阻害するとまではいえない。よって,上記請求人の主張は採用できない。


第7 結言
以上のとおり,本願の請求項1に係る発明は,特許法29条2項の規定により特許を受けることができないものであるから,本願は,他の請求項に係る発明について検討するまでもなく,拒絶をすべきものである。
よって,結論のとおり審決する。


 
別掲

 
審理終結日 2020-11-02 
結審通知日 2020-11-04 
審決日 2020-11-18 
出願番号 特願2018-73401(P2018-73401)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 杉山 芳弘  
特許庁審判長 恩田 春香
特許庁審判官 小川 将之
脇水 佳弘
発明の名称 炭化珪素半導体装置  
代理人 阪本 朗  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ