• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1370684
審判番号 不服2020-7139  
総通号数 255 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-03-26 
種別 拒絶査定不服の審決 
審判請求日 2020-05-26 
確定日 2021-02-16 
事件の表示 特願2016- 92229「ダイオード、およびそれを用いた電力変換装置」拒絶査定不服審判事件〔平成29年11月 9日出願公開、特開2017-201644、請求項の数(5)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成28年5月2日の出願であって,その手続の経緯は以下のとおりである。
令和元年10月15日付け :拒絶理由通知書
令和元年12月9日 :意見書,手続補正書の提出
令和2年3月17日付け :拒絶査定
令和2年5月26日 :審判請求書,手続補正書の提出


第2 原査定の概要
原査定(令和2年3月17日付け拒絶査定)の概要は,本願の請求項1?5に係る発明は,本願出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用例1?3に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法29条2項の規定により特許を受けることができない(理由2),というものである。

引用例一覧
1.米国特許出願公開第2005/0230702号明細書
2.特開平6-216400号公報
3.特開2016-15392号公報


第3 本願発明
本願の請求項1?5に係る発明(以下,それぞれ「本願発明1」?「本願発明5」という。)は,令和2年5月26日付けの手続補正で補正された特許請求の範囲の請求項1?5に記載された事項により特定される発明であり,そのうちの本願発明1は以下のとおりの発明である。
「 【請求項1】
アノード電極層と,
カソード電極層と,
前記アノード電極層と前記カソード電極層とに挟まれた領域で,前記カソード電極層からの距離が30μm以上の位置に形成された第1導電型のバッファ層と,
前記アノード電極層と前記カソード電極層とに挟まれた領域に形成され,前記第1導電型のバッファ層に接した第1導電型の第1半導体層と,
前記アノード電極層と前記第1導電型の第1半導体層とに挟まれて形成された第2導電型の第2半導体層と,
前記カソード電極層に接し,当該カソード電極層とオーミック接続されている第1導電型の第4半導体層と,
前記バッファ層と前記第4半導体層とに挟まれた第1導電型の第3半導体層と,
を備え,
該第3半導体層は,深さが3?5μmでキャリア濃度が1×10^(15)cm^(-3)以上であり,前記第3半導体層の内部に低キャリアライフタイム制御層を含んで形成され,
前記低キャリアライフタイム制御層は,前記第3半導体層をレーザーアニール処理する際に,前記第3半導体層の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで形成され,前記第3半導体層の不純物濃度分布とは独立に高抵抗ピークを示す比抵抗分布を有し,
前記第1半導体層のキャリア濃度が前記バッファ層のキャリア濃度より低く,
前記バッファ層のキャリア濃度は1×10^(15)cm^(-3)未満であり,
前記カソード電極層から前記バッファ層を経由した前記第1半導体層へのキャリア注入が抑制される,
ことを特徴とするダイオード。」

本願発明2?5は,本願発明1を減縮した発明である。


第4 引用例の記載と引用発明
1.引用例1について
(1)引用例1の記載事項
原査定の拒絶の理由に引用された引用例1(米国特許出願公開第2005/0230702号明細書)には,図1,3とともに次の事項が記載されている。(下線及び和訳は当審による。以下同じ。)
“[0003] The accompanying FIG. 1 schematically shows the structure of the known high-voltage diode in the form of a central cross section. Such a high-voltage diode comprises a silicon body. Instead of silicon, it is also possible to choose another suitable semiconductor material, such as e.g. SiC, etc. The silicon body has an n^(+)-conducting drift zone 1 , a p-conducting zone 2 , which forms a pn junction 3 with the n-conducting drift zone, a p^(+)-conducting anode emitter 4 , an n-conducting zone 5 and an n+-conducting cathode emitter 6 formed therein. On the front side V, the anode emitter 4 is provided with an anode metallization 7 . On the rear side R of the component, the cathode emitter 6 is provided with a cathode metallization 8 . Known contact materials such as e.g. aluminum, AlSi, etc. may be chosen for said metallization. It should be mentioned that the dimensions of the known high-voltage diode shown in FIG. 1 serve merely for elucidation purposes and do not represent the actual relationships.”
(和訳)
“[0003] 添付の図1は,高電圧ダイオード(high-voltage diode) として知られる構造の中心断面を模式的に示す。このような高電圧ダイオードは,シリコン本体(silicon body) を含む。シリコンの代わりに,他の適切な半導体材料,例えばSiCなどを選択することも可能である。シリコン本体には,n^(-)導電型ドリフト領域(n^(-)-conducting drift zone)1,n^(-)導電型ドリフト領域1とpn接合3を形成するp導電型領域(p-conducting zone)2,p^(+)導電型アノードエミッタ(p^(+)-conducting anode emitter zone)4,n導電型領域(n-conducting zone)5及びn^(+)導電型カソードエミッタ(n^(+)-conducting cathode emitter)6が形成されている。おもて側Vにおいて,アノードエミッタ4にはアノード金属層(anode metallization)7が設けられている。部品の後ろ側Rにおいて,カソードエミッタ6にはカソード金属層(cathode metallization)8が設けられている。例えば,アルミニウム,AlSiなどの公知の接点材料は,前記金属被覆のために選択されてもよい。なお,図1に示す従来の高電圧ダイオードの寸法は,単に説明のためのものであり,実際の関係を表すものではないことに言及すべきである。”

“[0022] FIG. 3 graphically shows simulation results of the doping concentration profile by means of the solid curve A and of the defect concentration profile of a high-voltage diode according to the invention by means of the curves B 1 and B 2 depicted in dashed fashion. It is clear that in the case of this reduction of the charge carrier lifetime τ from both sides, i.e. from the front side V, that is to say that from the top side of the p+-type anode emitter 4 and from the rear side R, that is to say from the top side of the n+-type cathode emitter 6 , in each case at a depth of between approximately 15 and 18 #m from the front side V and between approximately 70 and 80 #m from the front side V, a large increase in the defect concentration is obtained locally.”
(和訳)
“[0022]図3は,実線で示した曲線Aにより表された不純物濃度プロファイルと,破線で示した曲線B1及びB2により表された,本発明による高電圧ダイオードの欠陥濃度プロファイルのシミュレーション結果を図で示している。両側,すなわち,表側Vつまりp+型アノードエミッタ4の上面側と後ろ側Rつまりn+型カソードエミッタの上面側からの電荷キャリア寿命τのこの減少は,それぞれの場合について,表側Vから深さ約15から18μm,及び表側から深さ約70から80μmに,欠陥密度の大幅な増大が局所的に得られることによることは明らかである。”

引用例1の図1として,以下の図面が示されている。


引用例1の図3として,以下の図面が示されている。


(2)摘記の整理と引用発明1
以上の摘記によれば,引用例1には以下の事項が記載されているものと理解できる。
・上から順に,アノード金属層7,p^(+)導電型アノードエミッタ4,p導電型領域2,n^(-)導電型ドリフト領域1,n導電型領域5,n^(+)導電型カソードエミッタ6,カソード金属層8を備える,高電圧ダイオード。(段落0003,図1)
・図3のn^(-)及びn^(+)の示す領域がn^(-)導電型ドリフト領域1及びn導電型領域5に対応すること。図3のB2が示す高欠陥密度の領域がn導電型領域5内にあること。(段落0022,図3)
・n^(-)導電型ドリフト領域1の不純物濃度がn導電型領域5の不純物濃度よりも低いこと。(図3)

以上によれば,引用例1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「アノード金属層7と,
カソード金属層8と,
前記アノード金属層7と前記カソード金属層8とに挟まれた領域に形成されたn導電型領域5と,
前記アノード金属層7と前記カソード金属層8とに挟まれた領域に形成され,前記n導電型領域5に接したn^(-)導電型ドリフト領域1と,
前記アノード金属層7と前記n-導電型ドリフト領域1とに挟まれて形成されたp^(+)導電型アノードエミッタ4及びp導電型領域2と,
前記カソード金属層8に接し,当該カソード金属層と接続されているn^(+)導電型カソードエミッタ6と,
前記n導電型領域5は,内部に高欠陥密度の領域を含んでいる,
前記n^(-)導電型ドリフト領域1の不純物濃度は前記n導電型領域5の不純物濃度よりも低い
高電圧ダイオード。」

2.引用例2について
原査定の拒絶の理由に引用された引用例2(特開平6-216400号公報)には,図3,4とともに次の記載がある。
「【0010】実施例1
図1は本発明の第1実施例のダイオードの概略断面図である。図1に示す半導体装置は,不純物濃度1×10^(13)/cm^(3) のn型Si基板を用い,例えばP等を長時間拡散することで低濃度のn+層を形成し,片側をエッチングあるいは研削等により除去し,その後Al等の拡散にてp+層を形成する。ここでn+層側にできたp+層をエッチング等により片面除去する。次に再度P等を短時間拡散で高濃度のn++層を形成する。p+側のn++層をエッチング等により除去して拡散工程が完了し,p,nベース,n+,n++の4層が形成される。このようにして形成されたダイオードの不純物濃度分布を図2に示す。以降アノード側を熱緩衝板のW板等とAl等を介して合金し,カソード電極をAl蒸着等により形成する。エッチダウン後ベベル,エッチングし,ポリイミド及びRTVにより絶縁被覆しパッケージに組み込み素子が完成する。
【0011】本発明のダイオードではカソード側が低濃度のn+と高濃度のn++の2層構造になっているため低濃度の傾斜接合により電界の集中を緩和でき,高濃度層によりカソードの電極オーミックコンタクトがとれさらに不純物ゲッタによるライフタイムが向上することで,高耐圧で信頼性の高いダイオードを得ることができる。
【0012】実施例2.1
図3は本発明の第2実施例のダイオードの概略断面図である。素子のライフタイムをある程度良くするためガンマ線を照射する。次にアノード側表面から約2MeVでドーズ量約10^(12)/cm^(2) のプロトンを注入し,n+層中に欠陥密度のピークを形成した。その後数時間アニールした。なお,アニール法として水素アニール,不活性ガスアニール,窒素ガスアニールがあるが,ここでは窒素雰囲気中でアニールした。図4はこのようにして形成されたダイオードの不純物濃度分布を示している。
【0013】本発明のダイオードでは,プロトンの注入層が空乏層の外側であるn+層である。従って,空乏層がプロトン注入層に達することによって生じるリーク電流の増加を伴うことなくスイッチング損失を低減することができる。n+層の効果は接合部の表面の電荷の集中を避けることであるが,n+層を設けることによってテイル電流が大きくなるという逆効果が生じていた。これは,n+層内のキャリアが逆バイアス時に吐き出されるために生じるものである。このn+層内にプロトン注入層を設けることでn+層の効果を残したままキャリアの密度を下げることができ,テイル電流を減少できる。」
「【符号の説明】
1…カソード電極,2…アノード電極,3…p層,4…nベース層,5…n+層,6…n++層,7…RTV,8…ポリイミド,9…W,10…プロトン注入層,11…電圧波形,12…電流波形,100…ゲートターンオフサイリスタ,101…フリーホイルダイオード,102…スナバダイオード,103…スナバ抵抗,104…スナバコンデンサ,105…誘導電動機。」

引用例2の図3として以下の図面(符号については上記【符号の説明】を参照。)が示されている。


引用例2の図4として以下の図面(符号については上記【符号の説明】を参照。)が示されている。



3.引用例3について
原査定の拒絶の理由に引用された引用例3(特開2016-15392号公報)には,図1,9とともに次の記載がある。
「【0045】
[ダイオードの構成]
まず,図1を参照して,本発明の第1の実施形態である実施例1に係るダイオードの構成について説明する。なお,図1は,第1実施形態に係るダイオード1のアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが,ターミネーション領域には,p型ウェルと電極とをリング状に配置したFLR(Field Limiting Ring)型等の従来のターミネーション構造が用いられる。
【0046】
図1に示すように,第1実施形態に係るダイオード1は,n^(-)ドリフト層101と,アノードp層102と,アノードp^(-)層103と,カソードn層104と,カソードバッファn層105と,低ライフタイム領域106と,アノード電極107と,カソード電極108と,で構成されている。
【0047】
なお,以下の説明では製造工程の途中の段階を含めて,半導体層部分の全体をSi基板100と呼ぶ。
【0048】
n^(-)ドリフト層(第1半導体層)101は,n型Siからなる半導体層であって,イオン注入や拡散等により変性されない,もとのn型Si基板のままのn型半導体領域からなるn型半導体層である。
【0049】
カソードn層(第3半導体層)104は,Si基板100の裏面側であるカソード側に設けられ,n^(-)ドリフト層101よりも高濃度のn型不純物領域からなるn型半導体層である。
【0050】
カソードバッファn層(第5半導体層)105は,カソードn層104のn^(-)ドリフト層101側に設けられ,カソードn層104よりも低濃度でn^(-)ドリフト層101よりも高濃度のn型不純物領域からなるn型半導体層である。カソードバッファn層105はなくてもよいが,カソードバッファn層105を設けることにより,ダイオード1に逆方向電圧が印加されたときに,PN接合からアノード側への空乏層の伸びが抑制され,耐圧が向上する。
【0051】
低ライフタイム領域(第4半導体層)106は,アクティブ領域のカソードn層104とn-ドリフト層101との間に局所的に複数形成され,低ライフタイム領域106におけるキャリアのライフタイム(寿命)がn^(-)ドリフト層101やカソードバッファn層105におけるキャリアのライフタイムよりも短いn型半導体層である。低ライフタイム領域106は,ライフタイムの長いn^(-)ドリフト層101と隣接する位置に設けられており,n型不純物としてカソードバッファn層105が含有するn型不純物と同種の不純物(元素)を含有している。」
「【0076】
続いて,イオン注入したn型不純物を活性化させるためにレーザアニールを行う。活性化にレーザアニールを使うことで,Si基板100のアノード側である表面側に形成した電極及び保護膜(不図示)が耐熱温度以上に加熱されずに,裏面側のn型不純物の活性化を行うことができる。このとき,低ライフタイム領域106を形成するためにn型不純物が注入された領域の内で,レーザアニールによる活性化が十分に行われたカソードn層104側の領域がカソードバッファn層105となり,活性化率が低いn-ドリフト層101側の領域が低ライフタイム領域106となる。」
「【0096】
カソードバッファn層105を形成するためにn型不純物が注入された深さ0.3?2.7μmまでの領域の中で,1.0μmよりも深い部分である領域Cは,SIMS測定で求めたn型不純物濃度と比べて,SR測定で求めたキャリア濃度が低く,n型不純物の活性化率が低下している領域である。レーザ照射による熱がこの領域には十分に伝わらず,イオン注入による結晶欠陥が残存して活性化率が低く,活性化率が5%未満となる領域が含まれている。結晶欠陥が残存することで,この領域Cがキャリアのライフタイムが短い領域となっており,この領域Cが低ライフタイム領域106に相当する。この図から,低ライフタイム領域(領域C)がカソードn層(領域A)から離れて位置していることがわかる。この構成では高濃度のn層から結晶欠陥が分離しており,耐圧の向上に有効となる。」

引用例3の図1として以下の図面が示されている。


引用例3の図9として以下の図面が示されている。


第5 当審の判断
1.本願発明1について
1.1 対比
本願発明1と引用発明1とを比較する。
ア 引用発明1における「アノード金属層7」が本願発明1における「アノード電極層」に相当し,以下同様に,「カソード金属層8」が「カソード電極層」に,「n^(+)導電型カソードエミッタ6」が「第1導電型の第4半導体層」に,「高欠陥密度の領域」が「低キャリアライフタイム制御層」に,「高電圧ダイオード」が「ダイオード」に,それぞれ相当する。
イ 本願発明1における「第1導電型のバッファ層」と引用発明1における「n導電型領域5」は,ともにアノード電極層及びカソード電極層に挟まれた領域に形成された「第1導電型」の半導体層である点で一致する。そこで,引用発明1における「n導電型領域5」を本願発明1における「第1導電型のバッファ層」に相当するものとすると,次のウ?エがいえる。
ウ 引用発明1における「n^(-)導電型ドリフト領域1」は,「アノード金属層7」及び「カソード金属層8」に挟まれた領域に形成され,「n導電型領域5」に接していることから,本願発明1の「第1導電型の第1半導体層」に相当する。
エ 引用発明1における「p^(+)導電型アノードエミッタ」及び「p導電型領域2」は,「アノード金属層7」と「n^(-)導電型ドリフト領域1」に挟まれた領域に形成された半導体層であることから,本願発明1における「第2導電型の第2半導体層」に相当する。
オ 本願発明1の「第3半導体層」と引用発明1の「n導電型領域5」は,内部に「低キャリアライフタイム制御層」を含んでいる点で共通する。
カ 引用発明1は「前記n^(-)導電型ドリフト領域1の不純物濃度は前記n導電型領域5の不純物濃度よりも低い」から,本願発明1と引用発明1は,ともに「前記第1半導体層のキャリア濃度が前記バッファ層のキャリア濃度より低」い点で一致する。

以上のア?カによれば,本願発明1と引用発明1の一致点,相違点は以下のとおりである。
<一致点>
「 アノード電極層と,
カソード電極層と,
前記アノード電極層と前記カソード電極層とに挟まれた領域に形成された第1導電型のバッファ層と,
前記アノード電極層と前記カソード電極層とに挟まれた領域に形成され,前記第1導電型のバッファ層に接した第1導電型の第1半導体層と,
前記アノード電極層と前記第1導電型の第1半導体層とに挟まれて形成された第2導電型の第2半導体層と,
前記カソード電極層に接し,当該カソード電極層と接続されている第1導電型の第4半導体層と,
低キャリアライフタイム制御層と,
を備え,
前記第1半導体層のキャリア濃度が前記バッファ層のキャリア濃度より低い,
ことを特徴とするダイオード。」である点。

<相違点1>
本願発明1では,「第1導電型のバッファ層」は「前記カソード電極層からの距離が30μm以上の位置に形成された」ものであるのに対し,引用発明1の「n導電型領域5」は「カソード金属層8」からの距離が特定されていない点。

<相違点2>
本願発明1では,「第1導電型の第4半導体層」が「カソード電極層」と「オーミック接続」しているのに対し,引用発明1では,「n^(+)導電型カソードエミッタ6」と「カソード金属層8」が「オーミック接続」することは特定されていない点。

<相違点3>
本願発明1では,「前記バッファ層と前記第4半導体層とに挟まれた第1導電型の第3半導体層」を備え,「該第3半導体層は,深さが3?5μmでキャリア濃度が1×10^(15)cm^(-3)以上であり,前記第3半導体層の内部に低キャリアライフタイム制御層を含んで形成され」ているのに対し,引用発明1では,「n導電型領域5」と「n^(+)導電型カソードエミッタ6」とに挟まれた第1導電型の半導体層を有しておらず,「n導電型領域5」の内部に「高い欠陥密度領域」を含んでいる点。

<相違点4>
本願発明1は,「前記低キャリアライフタイム制御層は,前記第3半導体層をレーザーアニール処理する際に,前記第3半導体層の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで形成され,前記第3半導体層の不純物濃度分布とは独立に高抵抗ピークを示す比抵抗分布を有し」ているのに対し,引用発明1では,「高い欠陥密度領域」について上記のようなことは特定されていない点。

<相違点5>
本願発明1は,「前記バッファ層のキャリア濃度は1×10^(15)cm^(-3)未満」であるのに対し,引用発明1では,「n導電型領域5」の不純物濃度の上限について特定されていない点。

<相違点6>
本願発明1は,「前記カソード電極層から前記バッファ層を経由した前記第1半導体層へのキャリア注入が抑制される」のに対し,引用発明1は,そのようなことが特定されていない点。

1.2 相違点についての判断
事案に鑑み,はじめに相違点3及び4について検討する。
引用発明1の「n導電型領域5」は本願発明1の「第1導電型のバッファ層」に相当するものであり,かつ,「高い欠陥密度領域」(低ライフキャリアタイム制御層)を含んでいることから,本願発明1の「第3半導体層」の機能を兼ね備えた単一の層であると理解できる。そうすると,「バッファ層」と「第3半導体層」の2つの機能を兼ね備えた単一の層を2つの層として再構成し,具体的には,「n導電型領域5」と「n^(+)導電型カソードエミッタ6」との間に,「深さが3?5μmでキャリア濃度が1×10^(15)cm^(-3)以上であり,前記第3半導体層の内部に低キャリアライフタイム制御層を含んで形成され」かつ「前記低キャリアライフタイム制御層は,前記第3半導体層をレーザーアニール処理する際に,前記第3半導体層の領域の全ての不純物を活性化せず欠陥層をその内部領域に残すことで形成され,前記第3半導体層の不純物濃度分布とは独立に高抵抗ピークを示す比抵抗分布を有し」た半導体層を形成することを当業者が想到するには,文献による示唆が必要であるといえる。
一方,上記引用例2には,「n+層5」にプロトンの注入層を形成することは記載されているものの,層構成としては引用発明1と同じ「nベース層4」,「n+層5」及び「n++層6」(引用発明1の「n^(-)導電型ドリフト領域1」,「n導電型領域」及び「n^(+)導電型カソードエミッタ6」に相当。)層構成が記載され,本願発明1の「第3半導体層」に相当する構成について記載されていない
また,上記引用例3には,レーザーアニールによる活性化率が低い領域を低ライフタイム領域とすることは記載されているが,層構成としては引用発明1と同じ「n^(-)ドリフト層101」「カソードバッファ層105」及び「カソードn層104」(引用発明1の「n^(-)導電型ドリフト領域1」,「n導電型領域」及び「n^(+)導電型カソードエミッタ6」に相当。)との構成が記載されているのみで,本願発明1の「第3半導体層」に相当する構成について記載されていない。
そうすると,上記相違点3及び4に係る構成は,引用発明1及び引用例2?3に記載された技術的事項から当業者が容易に想到し得たものとはいえない。

したがって,他の相違点について検討するまでもなく,本願発明1は,引用発明1及び引用例2?3に記載された技術的事項に基づいて当業者が容易に発明をすることができたものであるとはいえない。

2.本願発明2?5について
本願発明2?5は本願発明1と同じ技術的事項を備える発明であるから,本願発明1と同じ理由により,当業者であっても,引用例1?3に基づいて容易に発明できたものであるとはいえない。


第6 原査定について
上記第5の1.及び2.のとおり,本願発明1?5は,原査定で引用された引用例1?3に基づいて当業者が容易に発明をすることができたものであるとはいえない。したがって,原査定を維持することはできない。


第7 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。


 
審決日 2021-01-27 
出願番号 特願2016-92229(P2016-92229)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 恩田 和彦  
特許庁審判長 恩田 春香
特許庁審判官 小川 将之
▲吉▼澤 雅博
発明の名称 ダイオード、およびそれを用いた電力変換装置  
代理人 特許業務法人磯野国際特許商標事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ