• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G01R
審判 査定不服 5項独立特許用件 特許、登録しない。 G01R
管理番号 1370725
審判番号 不服2019-17834  
総通号数 255 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-03-26 
種別 拒絶査定不服の審決 
審判請求日 2019-12-30 
確定日 2021-01-27 
事件の表示 特願2017-202831号「プローブカードモジュール」拒絶査定不服審判事件〔平成30年4月26日出願公開、特開2018-66739号〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成29年10月19日の外国語書面出願(パリ条約による優先権主張、2016年10月21日、米国)であって、平成30年1月25日に翻訳文が提出され、同年11月19日付けの拒絶理由通知に対し、令和元年5月27日に意見書及び手続補正書が提出されたところ、同年8月29日付けで拒絶査定(以下「原査定」という。)がされ(原査定の謄本の送達日:同年9月3日)、これに対して、同年12月30日に拒絶査定不服審判の請求がされると同時に特許請求の範囲についての補正(以下「本件補正」という。)がされたものである。


第2 補正の却下の決定
[補正の却下の決定の結論]
本件補正を却下する。

[補正の却下の決定の理由]
1 本件補正の概要
本件補正は、以下の(1)に示される本件補正前の特許請求の範囲の請求項1の記載を、以下の(2)に示される本件補正後の特許請求の範囲の請求項1の記載に補正することを含むものである。下線は、補正箇所を示す。

(1)本件補正前
「【請求項1】
第1抵抗器に接続される第1出力端を有する第1駆動ユニットと、
第2抵抗器に接続される第2出力端を有する第2駆動ユニットと、
非反転入力端と、反転入力端と、第3出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記非反転入力端に接続され、且つ前記第3出力端は前記反転入力端に接続される増幅ユニットと、
前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブとを備えることを特徴とするプローブカードモジュール。」

(2)本件補正後
「【請求項1】
第1抵抗器に接続される第1出力端を有する第1駆動ユニットと、
第2抵抗器に接続される第2出力端を有する第2駆動ユニットと、
非反転入力端と、反転入力端と、第3出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記非反転入力端に接続され、且つ前記第3出力端は前記反転入力端に接続される増幅ユニットと、
前記増幅ユニットの前記非反転入力を接地させるための第4抵抗器と、
前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブとを備えることを特徴とするプローブカードモジュール。」


2 本件補正についての当審の判断
本件補正は、請求項1において、「前記増幅ユニットの前記非反転入力を接地させるための第4抵抗器」という構成を追加することにより、「プローブカードモジュール」の構成を限定することを含むものである。
そして、本件補正前の請求項1に記載された発明と、本件補正後の請求項1に記載される発明とは、産業上の利用分野及び解決しようとする課題が同一であるので、本件補正は、特許法第17条の2第5項第2号に規定する特許請求の範囲の減縮を目的とするものに該当する。
そこで、以下では、本件補正後における請求項1に記載されている事項により特定される発明(以下「本件補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか否か、について検討する。

(1)本件補正発明
本件補正発明は、上記「1 本件補正の概要」の「(2)本件補正後」において示した次に特定されるとおりのものである。
符号A?Fについては、構成を分説するため当審が付した。

「【請求項1】
A 第1抵抗器に接続される第1出力端を有する第1駆動ユニットと、
B 第2抵抗器に接続される第2出力端を有する第2駆動ユニットと、
C 非反転入力端と、反転入力端と、第3出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記非反転入力端に接続され、且つ前記第3出力端は前記反転入力端に接続される増幅ユニットと、
D 前記増幅ユニットの前記非反転入力を接地させるための第4抵抗器と、
E 前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブと
F を備えることを特徴とするプローブカードモジュール。」


(2)引用文献
ア 引用文献1
原査定の拒絶の理由において引用された特開2012-129810号公報(平成24年7月5日発行。以下「引用文献1」という。)には、図面とともに次の事項が記載されている(下線は当審で付した。)。

「【0002】
半導体デバイス(DUT:被試験デバイス)を評価・試験するために、半導体試験装置(単に試験装置という)が利用される。試験装置は、DUTに対して試験信号を与え、DUTの状態を制御しながら、DUTの出力信号を期待値と比較することにより、DUTの良否を判定する。かかる試験装置には、DUTに対して試験信号を出力するドライバ回路が搭載される。」

「【0022】
図1は、実施の形態に係るドライバ回路100の構成を示すブロック図である。ドライバ回路100は、その入力端子P_(IN)に入力信号S_(IN)を受け、その波形を制御して、その出力端子P_(OUT)から出力する。出力端子P_(OUT)には伝送線路3を介して、図示しない受信デバイスが接続される。
【0023】
ドライバ回路100は、主として分岐回路10、複数のタイミング調節回路20、合成出力回路30を備える。
【0024】
分岐回路10は、送信すべき入力信号S_(IN)を、複数の経路12_(1)?12_(n)に分岐する。nは経路の個数を示す2以上の整数である。
【0025】
複数のタイミング調節回路20_(1)?20_(n)は、それぞれが複数の経路12_(1)?12_(n)ごとに設けられる。i番目のタイミング調節回路20_(i)(1≦i≦n)は、対応する経路12_(i)に分岐された入力信号Sa_(i)のポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。
【0026】
たとえばタイミング調節回路20は、それぞれに入力された信号を遅延させる遅延回路VDを含んでもよい。この遅延回路VDは、遅延量を制御可能な可変遅延回路であることが好ましい。遅延回路は、その入力信号全体に同じ遅延を与える。つまり分岐された入力信号Saのポジティブエッジとネガティブエッジには等しい遅延が与えられる。遅延回路としては、国際公開WO2006/025285号パンフレット等に記載される回路を用いてもよいし、別の構成の遅延回路を用いてもよい。
【0027】
合成出力回路30は、複数のタイミング調節回路20_(1)?20_(n)の出力信号Sb_(1)?Sb_(n)を合成し、合成された信号S_(OUT)を伝送線路3に出力する。」

「【0045】
図8は、合成出力回路の別の構成例を示す回路図である。図8の合成出力回路30cは、複数のバッファ回路BF_(1)?BF_(n)、複数の合成抵抗Ro_(1)?Ro_(n)、出力バッファBF_(0)と、備える。複数のバッファ回路BF_(1)?BF_(n)は、複数の経路12_(1)?12_(n)(不図示)ごとに設けられる。i番目のバッファ回路BF_(i)は、対応するタイミング調節回路20_(i)の出力信号Sb_(i)を受ける。複数のバッファ回路BF_(1)?BF_(n)の利得は等しくてもよいし、異なっていてもよい。バッファ回路BFの利得は、合成の際の係数を定める。
【0046】
複数の合成抵抗Ro_(1)?Ro_(n)は、複数の経路12_(1)?12_(n)ごとに設けられる。i番目の合成抵抗Ro_(i)の第1端子は、対応するバッファ回路BF_(i)の出力信号を受ける。複数の合成抵抗Ro_(1)?Ro_(n)の第2端子は、共通に接続されている。出力バッファBF_(0)は、複数の合成抵抗Ro_(1)?Ro_(n)の共通に接続された第2端子の信号S_(OUT)’を受け、それに応じた出力信号S_(OUT)を伝送線路3に出力する。複数の合成抵抗Ro_(1)?Ro_(n)の抵抗値は等しくてもよいし、異なっていてもよい。」

「【図1】



「【図8】



上記記載内容及び図示内容を総合すれば、引用文献1には、以下の発明(以下「引用発明」という。)が記載されていると認められる。

[引用発明]
「半導体デバイス(DUT:被試験デバイス)を評価・試験するための半導体試験装置であって、DUTに対して試験信号を与え、DUTの状態を制御しながら、DUTの出力信号を期待値と比較することにより、DUTの良否を判定する半導体試験装置において(【0002】)、

DUTに対して試験信号を出力するドライバ回路100が搭載され、
前記ドライバ回路100は、その入力端子P_(IN)に入力信号S_(IN)を受け、その波形を制御して、その出力端子P_(OUT)から出力するものであり、
前記出力端子P_(OUT)には伝送線路3を介して、受信デバイス(DUT)が接続され、(【0002】、【0022】、【図1】)

前記ドライバ回路100は、主として分岐回路10、複数のタイミング調節回路20、合成出力回路30を備えており、(【0023】、【図1】)

分岐回路10は、送信すべき入力信号S_(IN)を、複数の経路12_(1)?12_(n)に分岐するものであり、(【0024】)

合成出力回路30は、複数のタイミング調節回路20_(1)?20_(n)の出力信号Sb_(1)?Sb_(n)を合成し、合成された信号S_(OUT)を伝送線路3に出力するものであり、(【0027】)

合成出力回路30cは、複数のバッファ回路BF_(1)?BF_(n)、複数の合成抵抗Ro_(1)?Ro_(n)、出力バッファBF_(0)を備え、
(【0045】、【図8】)

前記複数のバッファ回路BF_(1)?BF_(n)は、複数の経路12_(1)?12_(n)ごとに設けられ、i番目のバッファ回路BF_(i)は、対応するタイミング調節回路20_(i)の出力信号Sb_(i)を受け、(【0045】)

複数の合成抵抗Ro_(1)?Ro_(n)は、複数の経路12_(1)?12_(n)ごとに設けられ、i番目の合成抵抗Ro_(i)の第1端子は、対応するバッファ回路BF_(i)の出力信号を受け、複数の合成抵抗Ro_(1)?Ro_(n)の第2端子は、共通に接続されており、(【0046】、【図8】)

出力バッファBF_(0)は、複数の合成抵抗Ro_(1)?Ro_(n)の共通に接続された第2端子の信号S_(OUT)’を受け、それに応じた出力信号S_(OUT)を伝送線路3に出力する、(【0046】、【図8】)

半導体試験装置。」

イ 引用文献2
原査定の拒絶の理由において引用された特開2008-269725号公報(平成20年11月6日発行。以下「引用文献2」という。)には、図面とともに次の事項が記載されている(下線は当審で付した。)。

「【0037】
以下において、本発明に係る電気的特性評価装置(以下、適宜「本発明装置」と称する)の実施形態について図1?図7の各図を参照して説明する。
【0038】
図1は、本発明装置の概略的構成を示すブロック図である。図1に示される本発明装置1は、信号発生器10、電圧バッファ20、電流制御回路40、電流電圧変換器50、出力装置60、及びこれらを接続するための第1?第5線路を備える。なお、図1における不揮発性メモリ素子30は、本発明装置1を用いて電気的特性の評価を行う評価対象素子である。
【0039】
信号発生器10は、不揮発性メモリ素子30に印加する電圧信号(評価用電圧信号)を発生させるものであり、出力端子11から評価用電圧信号を出力する。この評価用電圧信号としては、例えばパルス形状の電圧波形が利用可能であるとする。
【0040】
電圧バッファ20は、信号発生器10と第1線路70によって接続されており、出力端子11から出力される評価用電圧信号が入力端子21より入力され、この評価用電圧信号を、概ね同等形状の波形のまま、低インピーダンス(例えば5Ω)で出力端子22より出力する。電圧バッファ20は不揮発性メモリ素子30の一方の端子(第1端子31)と第2線路71によって接続されており、電圧バッファ20の出力端子22から出力される電圧信号が不揮発性メモリ素子30の第1端子31に対して印加可能に構成されている。」

「【0045】
不揮発性メモリ素子30は第1端子31と第2端子32を有し、このうち、第1端子31が、第2線路71を介して電圧バッファ20の出力端子22と接続され、第2端子32が、第3線路72を介して、電流制御回路40の第1端子41と接続される。これらの第2線路71並びに第3線路72は、プローブやボンディングワイヤ等に相当するものである。」

「【0054】
第2?第4線路を短く実装するには、電圧バッファ20、電流制御回路40、電流電圧変換器50をプローブ先端近傍に実装することとなる。プローブカードを用いる場合は、プローブニードル近傍のボード上に実装すればよい。電圧バッファ20、電流制御回路40、及び電流電圧変換器50については、小面積の領域内に実装することは容易であるため、占有面積が増大化するという問題はない。
【0055】
図3は、電圧バッファ20の一構成例であり、演算増幅器を有する場合を示す。図3(a)は、電圧バッファ20を電圧増幅率G=R1/R2の非反転増幅回路で実現している。また、図3(b)は、電圧バッファ20を電圧増幅率1の非反転増幅回路で実現している。なお、市販の高速演算増幅器を用いても、出力インピーダンスを10Ω程度以下にできる。図3(c)も、図3(b)と同様の電圧バッファであるが、後に述べる演算増幅器を用いた電流電圧変換器と同様の構成となるため、プローブに実装する場合に、電圧バッファ用プローブ、電流電圧変換用プローブと作り分けする必要がなくなり、製造面でのメリットが出てくる。その他、電圧バッファ20としては、相補型のプッシュプルソースフォロワやエミッタフォロワ回路を用いることで、演算増幅器を用いない構成とすることも可能である。」

「【図1】



「【図2】



「【図3】



上記記載内容及び図示内容を総合すれば、引用文献2には、以下の技術事項(以下「引用文献2記載事項」という。)が記載されていると認められる。

[引用文献2記載事項]
「不揮発性メモリ素子30(評価対象素子)の電気的特性の評価を行う電気的特性評価装置であって、(【0037】?【0038】)

信号発生器10、電圧バッファ20、電流制御回路40、電流電圧変換器50、出力装置60、及びこれらを接続するための第1?第5線路を備え、
(【0037】?【0038】)

前記信号発生器10は、不揮発性メモリ素子30(評価対象素子)に印加する電圧信号(評価用電圧信号)を発生させるものであって、出力端子11から評価用電圧信号を出力するものであり、(【0039】)

不揮発性メモリ素子30(評価対象素子)は第1端子31と第2端子32を有し、第1端子31が、第2線路71を介して電圧バッファ20の出力端子22と接続され、第2端子32が、第3線路72を介して、電流制御回路40の第1端子41と接続されており、これらの第2線路71並びに第3線路72は、プローブやボンディングワイヤ等に相当するものであり、
(【0045】)

前記電圧バッファ20は、信号発生器10と第1線路70によって接続されており、出力端子11から出力される評価用電圧信号が入力端子21より入力され、この評価用電圧信号を、概ね同等形状の波形のまま、低インピーダンス(例えば5Ω)で出力端子22より出力し、不揮発性メモリ素子30(評価対象素子)の第1端子31に対して印加可能に構成されており、
(【0040】)

前記電圧バッファ20は、演算増幅器で構成され、評価用電圧信号が入力される入力端子21は、前記演算増幅器の非反転入力端(+)に接続され、出力端子22に接続される前記演算増幅器の出力端は、前記演算増幅器の反転入力端(-)に接続され、前記演算増幅器の非反転入力端(+)は抵抗R0を介して接地されて、電圧増幅率1の非反転増幅回路となっており、
(【0055】、【図3】(b))

前記電圧バッファ20、前記電流制御回路40、前記電流電圧変換器50をプローブニードル近傍のボード上に実装してプローブカードとして構成した、(【0054】)

電気的特性評価装置。」

ウ 引用文献3
原査定の拒絶の理由において引用された国際公開第2009/087874号(2009年7月16日発行。以下「引用文献3」という。)には、図面とともに次の事項が記載されている。

「[0064] 図7は、ピンエレクトロニクス部30およびプローブカード50の他の構成例を示す図である。本例のピンエレクトロニクス部30は、複数のドライバ32、複数のコンパレータ34、および、配線部42を有する。複数のドライバ32および複数のコンパレータ34は、図1から図5に関連して説明したドライバ32および複数のコンパレータ34と同一であってよい。
[0065] 配線部42は、ピンエレクトロニクス部30の基板上で、複数のドライバ32の出力端を電気的に接続することで、複数の試験信号が合成された多値の信号を生成する。配線部42は、複数の抵抗36、共通抵抗38、および、共通伝送路40を有する。複数の抵抗36は、図1から図5に関連して説明した複数の抵抗36と同一であってよい。
[0066] 共通抵抗38は、複数の抵抗36と接続される。共通伝送路40は、一端がプローブカード50に電気的に接続され、他端が共通抵抗38を介して、それぞれのドライバ32の出力端に電気的に接続される。共通伝送路40は、それぞれのドライバ32の出力端から、共通伝送路40までの信号遅延時間が略等しくなるように設けられてよい。より具体的には、共通伝送路40は、それぞれのドライバ32の出力端から、共通伝送路40までの信号遅延時間がほぼ零とみなせる程度に、それぞれのドライバ32の近傍に設けられることが好ましい。
[0067] なお、共通抵抗38は、それぞれのドライバ32の出力に設けられた抵抗36と、共通伝送路40との間でインピーダンスを整合させる。例えば、2つのドライバ32の出力端が共通抵抗38に接続される場合、共通抵抗38のインピーダンスは、それぞれの抵抗36のインピーダンスの半分であってよい。
[0068] プローブカード50は、プローブピン54を有する。プローブピン54は、図1から図5に関連して説明したプローブピン54と同一であってよい。プローブピン54は、共通伝送路40が伝送した多値の試験信号を、ピンエレクトロニクス部30の基板の外部において受け取り、被試験デバイス200に供給する。なお、本例のプローブピン54は、被試験デバイス200の端子210と一対一に接触する。
[0069] 本例の試験装置100によれば、それぞれのドライバ32から共通伝送路40までの信号遅延時間が略零であるので、各ドライバ32から試験信号を同時に出力すれば、多値の試験信号を精度よく生成することができる。また、共通抵抗38および共通伝送路40は、プローブカード50に形成されてもよい。」

「[図7]



上記記載内容及び図示内容を総合すれば、引用文献3には、以下の技術事項(以下「引用文献3記載事項」という。)が記載されていると認められる。

[引用文献3記載事項]
「ピンエレクトロニクス部30およびプローブカード50を含む試験装置100において、([0064]、[0069]、[図7])

前記ピンエレクトロニクス部30は、複数のドライバ32、複数のコンパレータ34、および、配線部42を有し、([0064])

前記配線部42は、ピンエレクトロニクス部30の基板上で、複数のドライバ32の出力端を電気的に接続することで、複数の試験信号が合成された多値の信号を生成するものであり、([0065])

前記配線部42の共通抵抗38は、複数の抵抗36と接続され、前記配線部42の共通伝送路40は、一端が前記プローブカード50に電気的に接続され、他端が前記共通抵抗38を介して、それぞれのドライバ32の出力端に電気的に接続され、前記共通抵抗38は、それぞれのドライバ32の出力に設けられた抵抗36と、前記共通伝送路40との間でインピーダンスを整合させるものであり、([0065]?[0067])

前記プローブカード50は、前記共通伝送路40が伝送した多値の試験信号を、前記ピンエレクトロニクス部30の基板の外部において受け取り、被試験デバイス200に供給するプローブピン54を有し、([0068])

前記共通抵抗38および前記共通伝送路40は、前記プローブカード50に形成されてもよい、([0069])

試験装置100。」


(3)対比
本件補正発明と引用発明とを対比する。
なお、対比の見出しは(a)?(f)とし、本件補正発明の構成の分説に対応させている。

(a)引用発明の「合成出力回路30c」における「複数の合成抵抗Ro_(1)?Ro_(n)」のうちの、「合成抵抗Ro_(1)」は、本件補正発明の「第1抵抗器」に相当する。
また、引用発明の「合成出力回路30c」における「複数のバッファ回路BF_(1)?BF_(n)」のうちの、「バッファ回路BF_(1)」は、本件補正発明の「第1駆動ユニット」に相当する。
そして、引用発明では、「複数の合成抵抗Ro_(1)?Ro_(n)」及び「前記複数のバッファ回路BF_(1)?BF_(n)」は、いずれも「複数の経路12_(1)?12_(n)ごとに設けられ」、「i番目の合成抵抗Ro_(i)の第1端子は、対応するバッファ回路BF_(i)の出力信号を受け」るから、このことは、本件補正発明の「第1駆動ユニット」が「第1抵抗器に接続される第1出力端を有する」ことに相当する。
そうすると、引用発明は、本件補正発明の構成Aに相当する構成を有している。

(b)引用発明の「合成出力回路30c」における「複数の合成抵抗Ro_(1)?Ro_(n)」のうちの、「合成抵抗Ro_(2)」は、本件補正発明の「第2抵抗器」に相当する。
また、引用発明の「合成出力回路30c」における「複数のバッファ回路BF_(1)?BF_(n)」のうちの、「バッファ回路BF_(2)」は、本件補正発明の「第2駆動ユニット」に相当する。
そして、引用発明では、「複数の合成抵抗Ro_(1)?Ro_(n)」及び「前記複数のバッファ回路BF_(1)?BF_(n)」は、いずれも「複数の経路12_(1)?12_(n)ごとに設けられ」、「i番目の合成抵抗Ro_(i)の第1端子は、対応するバッファ回路BF_(i)の出力信号を受け」るから、このことは、本件補正発明の「第2駆動ユニット」が「第2抵抗器に接続される第2出力端を有する」ことに相当する。
そうすると、引用発明は、本件補正発明の構成Bに相当する構成を有している。

(c)引用発明の「出力バッファBF_(0)」は、「複数の合成抵抗Ro_(1)?Ro_(n)の共通に接続された第2端子の信号S_(OUT)’を受け、それに応じた出力信号S_(OUT)を伝送線路3に出力する」から、引用発明の「出力バッファBF_(0)」は、本件補正発明の構成Cの「非反転入力端と、反転入力端と、第3出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記非反転入力端に接続され、且つ前記第3出力端は前記反転入力端に接続される増幅ユニット」と、「入力端と、出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記入力端に接続される増幅ユニット」である点で共通する。

(e)引用発明の「伝送線路3」は、「受信デバイス(DUT)」に「接続」され、「ドライバ回路100」の「出力端子P_(OUT)」から「出力信号S_(OUT)」を供給されるものであるから、本件補正発明の構成Eの「前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブ」と、「前記増幅ユニットの前記出力端に接続される導電性部材」である点で共通する。

(f)引用発明の「半導体試験装置」は、本件補正発明の構成Fの「プローブカードモジュール」と、半導体試験手段である点で共通する。

上記(a)?(f)の対比により、本件補正発明と引用発明とは、以下の一致点で一致し、以下の相違点1及び2で相違する。

[一致点]
「第1抵抗器に接続される第1出力端を有する第1駆動ユニットと、
第2抵抗器に接続される第2出力端を有する第2駆動ユニットと、
入力端と、出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記入力端に接続される増幅ユニットと、
前記増幅ユニットの出力端に接続される導電性部材と
を備える半導体試験手段。」

[相違点1]
本件補正発明では、「増幅ユニット」が、「非反転入力端と、反転入力端と、第3出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記非反転入力端に接続され、且つ前記第3出力端は前記反転入力端に接続される」(構成C)ものであり、「前記増幅ユニットの前記非反転入力を接地させるための第4抵抗器」(構成D)を備え、「導電性部材」が「前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブ」(構成E)であるのに対して、引用発明では、そのような構成を備えていない点。

[相違点2]
「半導体試験手段」が、本件補正発明では、「プローブカードモジュール」(構成F)であるのに対して、引用発明では、そのように構成しているか明らかではない点。


(4)判断
ア 相違点1について
(ア) 上記引用文献2記載事項には、「評価対象素子」に「評価用電圧信号」を「印加可能」な「第2線路71」に接続された「電圧バッファ20」が、「演算増幅器で構成され、評価用電圧信号が入力される入力端子21は、前記演算増幅器の非反転入力端(+)に接続され、出力端子22に接続される前記演算増幅器の出力端は、前記演算増幅器の反転入力端(-)に接続され」た「電圧増幅率1の非反転増幅回路」であることが開示されている。

(イ)この「前記演算増幅器の非反転入力端(+)」、「前記演算増幅器の反転入力端(-)」及び「前記演算増幅器の出力端」は、それぞれ本件補正発明の「非反転入力端」、「反転入力端」及び「第3出力端」に対応するものであるから、引用文献2記載事項の「演算増幅器で構成され」「電圧増幅率1の非反転増幅回路」の「電圧バッファ20」は、本件補正発明の「非反転入力端と、反転入力端と、第3出力端とを有し、前記第3出力端は前記反転入力端に接続される増幅ユニット」に対応するものである。

(ウ)また、上記「第2線路71」は、「プローブ」に「相当」するとされているから、本件補正発明の「前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブ」に対応する。

(エ)そして、引用文献2記載事項では、「前記演算増幅器の非反転入力端(+)は抵抗R0を介して接地されて」いることが開示されており、この「抵抗R0」は、本件補正発明の「前記増幅ユニットの前記非反転入力を接地させるための第4抵抗器」に対応する。

(オ)ここで、引用発明及び引用文献2記載事項は、いずれも半導体デバイスの電気的特性試験装置である点で共通しているから、引用発明の「出力バッファBF_(0)」の具体的構成として、引用文献2記載事項において開示された「演算増幅器で構成され」「電圧増幅率1の非反転増幅回路」の「電圧バッファ20」及び「前記演算増幅器の非反転入力端(+)」を「接地」する「抵抗R0」を採用し、また、引用発明の「伝送線路3」を引用文献2記載事項の「第2線路71」のように「プローブ」として構成することにより、上記相違点1に係る本件補正発明の構成C、D及びEとすることは当業者ならば容易に想到し得たことである。

イ 相違点2について
(ア)引用文献2記載事項には、「前記電圧バッファ20、前記電流制御回路40、前記電流電圧変換器50をプローブニードル近傍のボード上に実装してプローブカードとして構成」することが開示されている。

(イ)また、引用文献3記載事項には、「ピンエレクトロニクス部30およびプローブカード50を含む試験装置100」において、「ピンエレクトロニクス部30」の「配線部42」の「共通抵抗38」および「共通伝送路40」は「前記プローブカード50に形成されてもよい」ことが開示されている。

(ウ)上記(ア)及び(イ)の開示内容に従えば、プローブカードにどのような構成要素を含めるかについては、当業者が適宜なし得た設計事項にすぎないというべきであって、引用発明において、引用文献2、3記載事項の開示内容に沿って、「複数のバッファ回路BF_(1)?BF_(n)」、「複数の合成抵抗Ro_(1)?Ro_(n)」、「出力バッファBF_(0)」及び「伝送線路3」を含むようなプローブカードモジュールとして構成することにより、上記相違点2に係る本件補正発明の構成Fとすることは、当業者が容易になし得たことである。

ウ 請求人の主張について
(ア)審判請求書において、請求人は、
「4-6.考察
引用文献1の当業者には、本願発明のように「接触抵抗に起因する信号誤差を排除し、多段電圧の精度を向上させる」点についての課題意識がありません。したがって、引用文献1の当業者は、引用文献2及び3の開示事項を統合する動機付けがありません。
仮に引用文献1?3を組み合わせても、発明特定事項R1?R3を充足する構成には相当しません。よって、当業者は、引用文献1?3に基づいて容易に補正後の請求項1に係る発明、及びそれを引用する補正後の請求項2?7に係る発明に容易に想到し得たとは言えませんので、拒絶査定で指摘された理由2はあたらないものと思料いたします。」
と主張している。

(イ)しかしながら、上記発明特定事項R1?R3は、上記相違点1に係る本件補正発明の構成であり、相違点1については、上記アにおいて検討したとおり、引用発明及び引用文献2記載事項に基づいて当業者が容易に想到し得たことである。
また、本件補正発明の奏する効果についても、引用発明及び引用文献2、3記載事項から当業者が予測可能な範囲内のものにすぎず、格別顕著なものであるということはできない。
したがって、請求人の上記主張を採用することはできない。

3 小括
以上のとおり、本件補正発明は、引用発明及び引用文献2、3記載事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。
したがって、本件補正については、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、本件補正は、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって、上記補正の却下の決定の結論のとおり決定する。


第3 本願発明について
1 本願発明
本件補正は、上記第2において述べたとおり却下されたので、本願の請求項1?8に係る発明は、令和元年5月27日に提出された手続補正書により補正された特許請求の範囲の請求項1?8に記載された事項により特定されるとおりのものであると認められるところ、そのうち、請求項1に係る発明(以下「本願発明」という。)は次に特定されるとおりである。
(本件補正発明と同じ構成については、同じ符号を用いている。)

「【請求項1】
A 第1抵抗器に接続される第1出力端を有する第1駆動ユニットと、
B 第2抵抗器に接続される第2出力端を有する第2駆動ユニットと、
C 非反転入力端と、反転入力端と、第3出力端とを有し、前記第1抵抗器及び前記第2抵抗器は前記非反転入力端に接続され、且つ前記第3出力端は前記反転入力端に接続される増幅ユニットと、
E 前記増幅ユニットの第3出力端及び前記反転入力端に接続される導電性プローブと
F を備えることを特徴とするプローブカードモジュール。」

2 原査定における拒絶の理由の概要
原査定の拒絶の理由のうち、本願発明についての理由は、

本願発明は、下記の引用文献1?3に記載された発明に基づいて、本願の優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。



引用文献1:特開2012-129810号公報(再掲)
引用文献2:特開2008-269725号公報(再掲)
引用文献3:国際公開第2009/087874号(再掲)

というものである。

3 引用文献に記載された事項
上記引用文献1には、上記「[引用発明]」において認定したとおりの「引用発明」が記載されていると認められ、上記引用文献2及び3には、それぞれ上記「[引用文献2記載事項]」及び「[引用文献3記載事項]」において認定したとおりの技術事項が記載されていると認められる。

4 対比・判断
本願発明は、本件補正発明の構成Dを省いたものであり、その他の構成は、本件補正発明の構成と同じである。
そうすると、本願発明の構成を全て含み、さらに他の構成Dを付加したものに相当する本件補正発明が、上記第2の3に示したとおり、引用発明及び引用文献2、3記載事項に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明及び引用文献2、3記載事項に基づいて当業者が容易に発明をすることができたものである。


第4 むすび
以上のとおりであるから、本願発明は、特許法第29条第2項の規定により、特許を受けることができない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。

 
別掲
 
審理終結日 2020-08-27 
結審通知日 2020-09-01 
審決日 2020-09-14 
出願番号 特願2017-202831(P2017-202831)
審決分類 P 1 8・ 121- Z (G01R)
P 1 8・ 575- Z (G01R)
最終処分 不成立  
前審関与審査官 青木 洋平  
特許庁審判長 中塚 直樹
特許庁審判官 濱野 隆
濱本 禎広
発明の名称 プローブカードモジュール  
代理人 西尾 剛輝  
代理人 村井 康司  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ