現在、審決メルマガは配信を一時停止させていただいております。再開まで今暫くお待ち下さい。

  • ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H03K
審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H03K
管理番号 1370894
異議申立番号 異議2020-700811  
総通号数 255 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2021-03-26 
種別 異議の決定 
異議申立日 2020-10-21 
確定日 2021-02-10 
異議申立件数
事件の表示 特許第6687053号発明「半導体装置」の特許異議申立事件について、次のとおり決定する。 
結論 特許第6687053号の請求項1乃至2に係る特許を維持する。 
理由 第1 手続の経緯
特許第6687053号の請求項1乃至2に係る特許についての出願は、平成30年3月29日に出願され、令和2年4月6日にその特許権の設定登録がされ、令和2年4月22日に特許掲載公報が発行された。その後、その特許に対し、令和2年10月21日に特許異議申立人 角田 朗は、特許異議の申立てを行った。


第2 本件発明
特許第6687053号の請求項1乃至2の特許に係る発明は、それぞれ、その特許請求の範囲の請求項1乃至2に記載された事項により特定される次のとおりのものである。
「【請求項1】
スイッチング素子(11,11a?11f)と、
上記スイッチング素子(11,11a?11f)と同一のパッケージ(P1)内に収められており、駆動信号を上記スイッチング素子(11,11a?11f)に出力して上記スイッチング素子(11,11a?11f)のオン及びオフを制御するスイッチング制御部(21,21a?21f)と、
上記パッケージ(P1)の外部から、上記スイッチング素子(11,11a?11f)がオン及びオフするスイッチング速度に関する外部信号、が入力される入力部(3d,3e)と、
上記パッケージ(P1)内に収められており、上記スイッチング素子(11,11a?11f)の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部(221,229,23)と、
上記スイッチング速度を複数種類記憶する速度記憶部(222,223,226)と、
所定値を記憶する所定値記憶部(225)と、
上記所定値と上記外部信号とを比較する比較器(224)と、
を備え、
上記切替部(221,229,23)は、上記速度記憶部(222,223,226)に記憶されている上記スイッチング速度の中から、上記比較器(224)の比較結果に基づいて何れかを選択し、選択したスイッチング速度を上記スイッチング制御部(21,21a?21f)に出力し、
上記スイッチング制御部(21,21a?21f)は、上記切替部(221,229,23)から入力された上記スイッチング速度に応じたスイッチング速度で、上記スイッチング素子(11,11a?11f)のオン及びオフを制御し、
上記切替部(221,229,23)は、上記スイッチング素子(11,11a?11f)がスイッチング動作を行っている間、上記スイッチング速度の切替動作を行わない
ことを特徴とする半導体装置。
【請求項2】
請求項1において、
上記スイッチング素子(11,11a?11f)は、ワイドバンドギャップ半導体を主材料とした半導体素子であり、
上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドを含む
ことを特徴とする半導体装置。」


第3 申立ての理由の概要
特許異議申立人 角田 朗(以下、「申立人」という。)は、以下の甲第1号証乃至甲第5号証を証拠として提出し、申立ての理由として、以下の申立理由1乃至2を主張している。
甲第1号証:特開2015-65742号公報
甲第2号証:国際公開第2017/159057号
甲第3号証:特開2014-14233号公報
甲第4号証:特開2012-60820号公報
甲第5号証:国際公開第2017/037942号

申立理由1
本件特許の請求項1乃至2に係る発明は、甲第1号証に記載された発明、及び甲第2号証乃至甲第5号証に記載された周知技術に基いて、当業者が容易に発明をすることができたものであるから、本件特許の請求項1乃至2に係る特許は、特許法第29条第2項の規定に違反してされたものであり、同法第113条第2号に該当するから、取り消されるべきものである。

申立理由2
本件特許の請求項1乃至2に係る発明は明確でないから、本件特許の請求項1乃至2に係る特許は、特許法第36条第6項第2号に規定する要件を満たしていない特許出願に対してされたものであり、特許法第113条第4号に該当するから、取り消されるべきものである。


第4 甲第1号証乃至甲第5号証の記載
1 甲第1号証の記載事項(下線は、当審で付与。)及び甲1発明
(1)「【0011】
本発明は、上記従来の問題点に鑑みなされたものであり、スイッチング損失を好適に抑制しながら、サージ電圧を極力低減可能とするインバータ制御装置およびインバータ装置の制御方法を提供するものである。」

(2)「【0026】
まず、インバータ装置において発生するリカバリサージ電圧について説明を行う。図4に、車両走行用の3相交流モータに供給する交流電力を生成する電圧形インバータの構成例を示す。当該インバータ装置101は、例えばIGBT(Insulated Gate Bipolar Transistor)からなるスイッチング素子T101?T106と還流ダイオードD101?D106とを備えている。バッテリEの出力電圧はDC-DCコンバータ102で昇圧され、入力コンデンサ103で平滑化される。インバータ制御装置104は、入力コンデンサ103の端子間電圧を入力として、例えばPWM制御によりU相、V相、W相の各レッグにおける上アームのスイッチング素子(T101・T103・T105)と下アームのスイッチング素子(T102・T104・T106)とを相間で位相差を有するようにオン・オフ動作させて、モータMの各相電圧を生成する。図4ではインバータ制御装置104の出力がU相レッグのスイッチング素子T101・T102のゲート・エミッタ間に接続されている様子が示されているが、V相レッグのスイッチング素子T103・T104およびW相レッグのスイッチング素子T105・T106にも個別に同様の接続が行われている。」

(3)「【0032】
次に、図2に、本実施形態に係るインバータ制御装置を備えたモータ駆動システムの構成を示す。当該モータ駆動システムは、インバータ装置1、DC-DCコンバータ2、入力コンデンサ3、インバータ制御装置 、バッテリE、電圧センサSV、電流センサSI、および大気圧センサSPを備えている。駆動されるモータMは例えばハイブリッド車(HV)に用いられる同期電動機や誘導電動機からなり、ここでは3相交流モータとして示す。
【0033】
インバータ装置1は、モータMの駆動電圧を生成する3相ブリッジ回路をなす。U相レッグの上アームにスイッチング素子T1および還流ダイオードD1、U相レッグの下アームにスイッチング素子T2および還流ダイオードD2、V相レッグの上アームにスイッチング素子T3および還流ダイオードD3、V相レッグの下アームにスイッチング素子T4および還流ダイオードD4、W相レッグの上アームにスイッチング素子T5および還流ダイオードD5、W相レッグの下アームにスイッチング素子T6および還流ダイオードD6が、それぞれ設けられている。各スイッチング素子は、ここではIGBTである。各アームの還流ダイオードは、対をなすスイッチング素子と逆並列に接続されている。」

(4)「【0036】
また、インバータ制御装置4は、制御ドライバFと、スイッチング素子T1?T6のそれぞれの駆動制御端子(ゲート端子)に個別に接続された抵抗回路RGとを備えている。制御ドライバFは、抵抗回路RGの入力信号としての源駆動信号(後述の源ゲート駆動電圧Vg1?Vg6)と、抵抗回路RGの制御信号(後述のゲート電圧Vrg1およびVrg2)とを生成する。各抵抗回路RGは、制御ドライバFから入力される制御信号によって対応するスイッチング素子の駆動制御端子に接続される入力抵抗の大きさを変化させる。これにより、各抵抗回路RGは、入力される源駆動信号を、対応するスイッチング素子の駆動制御端子に入力する駆動信号(後述のゲート駆動電圧Vg1’?Vg6’)に波形変換して出力する。このように、制御ドライバFから出力される駆動信号の波形は当該入力抵抗の大きさに応じて変化し、これによりスイッチング素子T1?T6のスイッチング速度にしたがってスイッチング時間が変化する。
【0037】
図2では、このように入力抵抗が可変の抵抗回路RGを、概念的にMOSトランジスタで示した(図示の便宜上、スイッチング素子T1、T2のみに示してある)。MOSトランジスタのドレイン・ソース間を制御ドライバFの駆動信号出力とスイッチング素子の駆動制御端子(ゲート端子)との間に挿入するように接続し、当該MOSトランジスタを線形領域(定抵抗領域)で駆動するようにする。スイッチング素子が高電圧素子である場合には、当該MOSトランジスタは高耐圧であることが望ましい。当該MOSトランジスタのゲート端子に制御ドライバFから2種類のゲート電圧Vrg1、Vrg2を切り替えて印加することにより、ドレイン・ソース間抵抗すなわち入力抵抗をrg1とrg2との2通りに切り替える。これにより、制御ドライバFが生成出力する源ゲート駆動電圧Vg(図2でVg1、Vg2を示したがスイッチング素子T1?T6に順に対応するVg1?Vg6が存在する)は入力抵抗rg1またはrg2を介してスイッチング素子の駆動制御端子容量(ゲ?ト・エミッタ間容量)に印加される。上記入力抵抗は、図2で例示したように駆動制御端子がゲート端子と呼ばれる場合にはゲート抵抗とも呼ばれる。以下では、図2の例に従って、スイッチング素子の駆動制御端子をゲート端子、入力抵抗をゲート抵抗と呼ぶ。
【0038】
図3に示すように、源ゲート駆動電圧Vgとして方形パルスを出力した場合に、ゲート駆動電圧Vg’(図2ではスイッチング素子T1?T6に順に対応するVg1’?Vg6’)の波形は、ゲート抵抗rg1またはrg2を介したスイッチング素子の駆動制御端子容量の充電に伴う時定数的な変化を伴うものとなる。rg1<rg2であるとすると、ゲート抵抗をrg1に設定した場合により速く、入力抵抗をrg2に設定した場合により遅く、ゲート駆動電圧Vg’が立ち上がり、かつ立ち下がる。つまり、ゲート抵抗がrg1の場合にスイッチング素子のより大きいスイッチング速度(すなわち、より短いスイッチング時間)が得られ、ゲート抵抗がrg2の場合にスイッチング素子のより小さいスイッチング速度(すなわち、より長いスイッチング時間)が得られる。」

(5)「【0056】
また、図6(b)に、インバータ制御装置4のスイッチング速度制御を行う構成の概念図の他の例を示す。インバータ制御装置4はプロセッサ40a、メモリ40b、駆動回路40c、および抵抗回路RGを備えており、これらが通信バス150を介して互いに接続されている。プロセッサ40a、メモリ40b、および駆動回路40cは図2の制御ドライバFを構成している。プロセッサ40aは、入力されるアクセル開度Xやその他必要に応じてフィードバックされるモータMの回転位置や速度から、インバータ装置1を駆動するための信号波形を算出し、通信バス150を介して駆動回路40cに指示を行う。
【0057】
メモリ40bは不揮発性メモリと揮発性メモリとを備えており、不揮発性メモリに上記信号波形を算出する処理プログラムが格納されている。揮発性メモリには、不揮発性メモリから読み出された処理プログラムが展開される他、外部から入力されるデータや演算処理上のデータなどが一時的に保持される。
【0058】
駆動回路40cはコントローラ141、ドライバ142、およびセレクタ143を備えている。コントローラ141は、プロセッサ4aから通信バス150を介してインバータ装置1に出力すべき信号波形の指示を受け取り、内部のキャリア発生回路や比較器などを用いて駆動制御信号Vpを生成してドライバ142に出力する。当該駆動制御信号Vpは、例えば、コントローラ141とドライバ142とを絶縁するためにフォトカプラやパルストランスなどを介してドライバ142に入力される。ドライバ142は駆動制御信号Vpを基に源ゲート駆動電圧Vg1?Vg6を生成して抵抗回路RGに出力する。また、ドライバ142はスイッチ回路142aを備えている。スイッチ回路142aは、セレクタ143から例えばフォトカプラを介して入力される切替信号Vsに従って、電圧Vrg1を出力する電圧源、または、電圧Vrg2を出力する電圧源を選択して、抵抗回路RGにゲート電圧Vrg1またはVrg2を出力する。抵抗回路RGは、源ゲート駆動電圧Vg1?Vg6から、インバータ装置1のスイッチング素子T1?T6へ出力するゲート駆動電圧Vg1’?Vg6’を、ゲート電圧Vrg1およびVrg2に応じた波形で生成する。
【0059】
ここでは、モータ電流Imのレベルが低いときや、さらに所定のシステム電圧VHの範囲、所定の大気圧Paの範囲の条件を満たしたときにゲート抵抗回路RGに出力する制御電圧を切り替えればよいので、電流モニタSI、電圧モニタSV、大気圧モニタSPに条件を満たしたか否かの2値信号としてモータ電流Im、システムVH、大気圧Paの各検出値を出力させてセレクタ143に与える。セレクタ143は、入力された検出値から、ドライバ142のスイッチ回路142aの切替信号Vsを生成する論理回路を有している。モータ電流Imの検出値のみを用いる場合にはモータ電流Imの検出値が大小いずれのスイッチング速度に対応しているかを出力するバッファゲートやNOTゲートなどで構成することができる。システムVH、大気圧Paの各検出値がスイッチング速度の決定要素に加わる場合には、全検出値が条件を満たしか否かを出力するANDゲートやNORゲートなどの組合せ回路を用いることができる。また、モータ電流Im、システムVH、大気圧Paの各検出値は2値化せずにそのままコントローラ141あるいはドライバ142に入力し、コントローラ141あるいはドライバ142内で比較器によってそれぞれを基準値と比較することによりスイッチ回路142aの切替信号Vsを生成するようにしてもよい。
【0060】
以上に述べた図6(b)の構成では、スイッチング素子T1?T6のスイッチング速度の切替制御の全てを、プログラムを用いずにドライバ142やコントローラ141などのハードウェアのみにより行っている。
【0061】
以上、本実施形態について説明した。
【0062】
なお、以上の例ではインバータ装置1のスイッチング素子がIGBTであったが、LDMOSトランジスタなど他のスイッチング素子でもよいし、パワー素子にも限らない。また、以上の例ではスイッチング速度の変化は2段階であったが、3段階以上に設定してもよいし、連続的な変化でもよい。スイッチング速度を複数段階に変化させる場合に、例えば、モータ電流Imの大きさが下回る切替閾値のレベルが低いほどスイッチング速度を小さくするといった制御が可能である。また、上記連続的な変化をさせる場合には、例えば図2で説明した抵抗回路RGのMOSトランジスタのゲート電圧を連続的に変化させるようにすればよい。また、スイッチング速度制御に、モータ電流Imが小さくなるときの切替閾値と、モータ電流Imが大きくなるときの切替閾値とが異なるヒステリシス特性を与えてもよい。当該ヒステリシス特性として、例えば、モータ電流Imが大きくなるときの切替閾値をモータ電流Imが小さくなるときの切替閾値よりも大きく設定すると、一旦モータ電流Imが小さくなって絶縁強度が低下した状態から、安定に絶縁強度が回復する状態まで待ってからスイッチング速度を大きくすることができる。」

(6)「【図2】



(7)「図4



(8)「【図6】(b)



上記(3)(4)及び図2に記載されるスイッチング素子T1?T6のそれぞれは、上記(2)及び図4に記載されるスイッチング素子(T101?T106)と同様の3相交流モータの駆動電圧を生成する回路のIGBTを用いたスイッチング素子であるから、オン・オフ動作する素子であって、それぞれの駆動制御端子(ゲート端子)に入力される駆動信号(ゲート駆動電圧Vg1’?Vg6’)により、オン及びオフの制御がなされることは、技術常識からみて、明らかである。

以上より、甲第1号証には、次の発明(以下、「甲1発明」という。)が記載されていると認められる。

「IGBTからなるスイッチング素子T1?T6が設けられているインバータ装置1と(【0033】)、
制御ドライバFと、スイッチング素子T1?T6のそれぞれの駆動制御端子に個別に接続された抵抗回路RGとを備えたインバータ制御装置4を備え(【0036】)、制御ドライバFは、プロセッサ40a、メモリ40b、および駆動回路40cにより構成され(【0056】)、
抵抗回路RGは、対応するスイッチング素子の駆動制御端子に入力するゲート駆動電圧Vg1’?Vg6’を出力し(【0036】)、
駆動回路40cはコントローラ141、ドライバ142およびセレクタ143を備え、ドライバ142は、スイッチ回路142aを備え(【0058】)、
モータ電流Im、システムVH、大気圧Paの各検出値はコントローラ141あるいはドライバ142に入力し、コントローラ141あるいはドライバ142内で比較器によってそれぞれを基準値と比較することによりスイッチ回路142aの切替信号Vsを生成し(【0059】)、
インバータ制御回路4は、揮発性メモリを備え、揮発性メモリには、外部から入力されるデータや演算処理上のデータなどが一時的に保持され(【0057】)、
スイッチ回路142aは、入力される切替信号Vsに従って、電圧Vrg1を出力する電圧源、または、電圧Vrg2を出力する電圧源を選択して、抵抗回路RGにゲート電圧Vrg1またはVrg2を出力し、抵抗回路RGは、インバータ装置1のスイッチング素子T1?T6へ出力するゲート駆動電圧Vg1’?Vg6’を、ゲート電圧Vrg1およびVrg2に応じた波形で生成し(【0058】)、
ここで、抵抗回路RGは、MOSトランジスタであり、MOSトランジスタのゲート端子に、ゲート電圧Vrg1、Vrg2を切り替えて印加することにより、入力抵抗をrg1とrg2との2通りに切り替え、ゲート抵抗がrg1の場合にスイッチング素子のより大きいスイッチング速度が得られ、ゲート抵抗がrg2の場合にスイッチング素子のより小さいスイッチング速度が得られるものであり(【0037】、【0038】)、
制御ドライバFから出力される駆動信号の波形は当該入力抵抗の大きさに応じて変化し、これによりスイッチング素子T1?T6のスイッチング速度にしたがってスイッチング時間が変化し(【0036】)、
スイッチング素子は、ゲート駆動電圧Vg1’?Vg6’によりオン及びオフの制御がなされる、
インバータ装置とインバータ制御装置を備えた装置。」


2 甲第2号証の記載事項(下線は、当審で付与。)
(1)「[0034]
(実施の形態1)
実施の形態1にかかる半導体装置の回路構成について説明する。図1は、実施の形態1にかかる半導体装置の回路構成を示す回路図である。図1に示す半導体装置は、IGBT(ゲート駆動する半導体素子)1と、このIGBT1をゲート制御するゲート駆動回路2を備えた制御ICと、を同一のパッケージに内蔵したIPMである。IGBT1と制御ICとは例えば異なる半導体チップに形成され、同一の例えばプリント基板(不図示)に実装されている。IGBT1のコレクタは主電源の正極側Vdに接続され、エミッタは主電源の負極側(例えば接地電位GND:第1電位)に接続されている。IGBT1のゲート(ゲート端子)は、例えばボンディングワイヤによりプリント基板上の電極パッドを介して制御ICの電極パッド3に電気的に接続されている。」

(2)「[図1]



以上のように、甲第2号証には、「IGBT(ゲート駆動する半導体素子)と、このIGBTをゲート制御するゲート駆動回路を備えた制御ICと、を同一のパッケージに内蔵」することが記載されている。


3 甲第3号証の記載事項(下線は、当審で付与。)
(1)「【請求項1】
半導体素子と、
前記半導体素子の制御電極を駆動する駆動回路と、
該駆動回路の出力である駆動電圧および駆動電流をそれぞれ調整する制御回路と、
前記半導体素子の特性値の標準値からの偏差情報を記憶した記憶装置を備え、
前記制御回路は半導体素子を駆動するに際して、前記偏差情報にしたがって前記駆動電圧および駆動電流の少なくともいずれか一方を調整することを特徴とする半導体モジュール。」

(2)「【発明が解決しようとする課題】
【0006】
前述したように、特性にばらつきを有する半導体素子を電力変換装置に使用する場合においては、オンあるいはオフ時点のずれに起因して、素子にかかる負担にアンバランスが生じる。また、ばらつきがあっても、素子に過度の負担がかからないように余裕を持たせた設計を行なうと、その分だけ電力変換装置の性能が低下する。」

(3)「【0026】
図3は、電力半導体素子の動作を駆動制御回路103により調整した一例である。ここでは、サージ電圧特性とスイッチング損失を例に説明を行なう。
【0027】
電力半導体素子においては、ゲートに供給する電流値(ゲート駆動の電流値)を大きくすると、図3(a)に示すように電力半導体素子のスイッチング速度が速くなりサージ電圧(コレクタ電圧)が増加する(特性曲線(1)→特性曲線(2))。一方、スイッチングの遷移時間が短くなるためスイッチング損失は図3(b)に示すように減少する(特性曲線(1)→特性曲線(2))。
【0028】
このようにサージ電圧とスイッチング損失はトレードオフの関係にあるので、例えば、曲線(2)で示されるような最大サージ電圧が高く、最大損失が少ない半導体素子であれば、ゲート駆動電流値を抑制して、最大サージ電圧を低下させ、最大損失を上昇させることにより、サージ電圧とスイッチング損失を設計中心値に近づけることができる。これにより、電力半導体素子の使用可能範囲(許容最大サージ電圧、許容最大損失)を拡大することができる(図3(c)、図3(d))。」

(4)「【0032】
図6は、電力半導体素子を、設計中心値で動作させるための条件を示す図である。電力半導体素子を、設計中心値で動作させるための条件は、半導体素子毎に予め取得し前記記憶装置104に記憶しておくことが望ましい。なお、図6(c)の例では、半導体素子の温度を検出するセンサを備え、該センサからの信号にしたがってゲート駆動電圧およびゲート駆動抵抗を調整する。」

(5)「【図3】



(6)「【図6】



以上のように、甲第3号証には、「電力半導体素子を、設計中心値で動作させるための条件を記憶装置104に記憶しておき、半導体素子の温度を検出するセンサからの信号にしたがってゲート駆動電圧およびゲート駆動抵抗を調整する」ことが記載されている。


4 甲第4号証の記載事項(下線は、当審で付与。)
(1)「【0076】
ステップS4において、スイッチング周波数設定部255は、出力電流Ioutに基づいて、スイッチング周波数を設定する。例えば、スイッチング周波数設定部255は、出力電流Ioutに基づいて、所定の複数のレベルの周波数の中から1つを選択し、スイッチング回路152を駆動するスイッチング周波数に設定する。なお、このとき、出力電流Ioutが大きいほど、すなわち、低圧負荷118の負荷量が大きいほど、高いスイッチング周波数が選択され、出力電流Ioutが小さいほど、すなわち、低圧負荷118の負荷量が小さいほど、低いスイッチング周波数が選択される。例えば、低いスイッチング周波数として80kHzを用い、中間のスイッチング周波数として100kHzを用い、高いスイッチング周波数として120kHzを用いることができる。スイッチング周波数設定部255は、選択したスイッチング周波数を出力制御部256に通知する。」

(2)「【0089】
このように、スイッチング周波数の切替時にスイッチング回路152の動作を所定の時間(例えば、10μ秒)停止させることにより、スイッチング周波数の切替時に発生する恐れのある出力電圧の過電圧をを防止することができる。」

以上のように、甲第4号証には、「スイッチング周波数の切替時にスイッチング回路の動作を所定の時間停止させる」ことが記載されている。


5 甲第5号証の記載事項(下線は、当審で付与。)
「[0016]
スイッチング素子5a?5fとしては、どのような素子を用いてもよいが、GaN(窒化ガリウム)、SiC(炭化珪素)、ダイヤモンドなどで形成されたワイドバンドギャップ半導体を用いることができる。スイッチング素子にワイドバンドギャップ半導体を用いることで、耐電圧性が高く、許容電流密度も高くなるため、モジュールの小型化が可能となる。ワイドバンドギャップ半導体は、耐熱性も高いため、放熱部の放熱フィンの小型化も可能になる。ワイドバンドギャップ半導体は、高速スイッチング動作が可能であることから1スイッチング当たりの損失が小さいため、損失の増加を抑制しつつ高周波スイッチングが可能となる。」

以上のように、甲第5号証には、「スイッチング素子としてワイドバンドギャップ半導体を用いることができる」ことが記載されている。


第5 当審の判断
1 申立理由2について
先に理由2について検討する。
本件特許の明細書には、【背景技術】として
「【0003】
スイッチング制御回路の制御では、EMI(Electromagnetic Interference)ノイズとスイッチングロスの低減が望まれる。単位時間あたりのスイッチング素子のゲート電圧の変化量dv/dtが大きくなると(スイッチング速度の高速化)、EMIノイズが大きくなる傾向にある。EMIノイズは電子機器の制御を妨害するため、抑制することが望まれる。また、スイッチングロスは、スイッチング素子をオン及びオフする際に生じる電力ロスと同義であり、低消費電力化の観点から抑制が望まれる。」

の記載があるから、「スイッチング速度」は、「ゲート電圧の変化量」に対応し、スイッチング速度が高速化すると、EMIノイズが大きくなり、電子機器の制御を妨害することが記載されている。

ここで、特開2014-160928号公報に

「【0003】
また、近年、車両の電子化に伴い、ドライバ用MOSFETの出力電圧の高周波成分によるEMI(Electro Magnetic Interference)ノイズが発生する場合が多く、自動車メーカーではEMIを対象にした規制の強化を行っている。そのため、負荷を駆動するドライバ用トランジスタのオンオフ制御端子(例えばドライバ用トランジスタがMOSのときはゲート端子)の容量に対して、電流源を用いて充電または放電を行ってON/OFF制御することによって、負荷駆動電圧波形の立上り時間及び立下り時間(以下ではスロープと呼ぶ)を緩やかにして、EMIノイズを低減させる技術が使われる。スロープを緩やかにしてEMIノイズを低減させる技術に関連し、電圧波形と周波数スペクトルの関係が知られている(例えば、非特許文献1参照)。」

の記載があり(下線は、当審で付与。)、特開平11-150462号公報に

「【0001】
【発明の属する技術分野】本発明は、IGBTなどのゲート電圧制御形スイッチング素子のスイッチング制御回路に関する。」

「【0057】(8)変換器のスイッチングによる電磁波ノイズがEMIを発生させている場合に、スイッチング速度を遅くするゲート電圧パターンを用意することによって、変換器出力PWM電圧波形の立ち上がり、立ち下がりの変化速度を抑えてやると、スイッチング損失は増加するもののスイッチング時の電圧変化率が小さくなり、EMIを低減することができる。」

の記載がある(下線は、当審で付与。)ように、MOSTFETやIGBT等の半導体スイッチにおいて、スイッチング速度を遅くして、負荷駆動電圧波形の立上り時間及び立下り時間すなわち、「オン」から「オフ」あるいは「オフ」から「オン」への遷移時間が長くなると、EMIノイズを小さくできることが技術常識である。

そして、上記技術常識を考慮すれば、本件特許における「スイッチング速度の高速化」とは、半導体装置を用いた「スイッチング素子」が「オン」から「オフ」、あるいは「オフ」から「オン」になる遷移時間が短くなることである。

つまり、本件特許の「スイッチング動作」とは、半導体装置を用いた「スイッチング素子」が「オン」から「オフ」、あるいは「オフ」から「オン」になる動作であると理解されるから、「スイッチング動作を行っている間」は、スイッチング素子が、オン状態からオフ状態へ切り替わる動作を行っている間、又は、オフ状態からオン状態へ切り替わる動作を行っている間を意味している。

以上より、本件特許の請求項1に記載される、「上記切替部(221,229,23)は、上記スイッチング素子(11,11a?11f)がスイッチング動作を行っている間、上記スイッチング速度の切替動作を行わない」との特定事項は、スイッチング素子が、スイッチング動作、すなわち、オン状態からオフ状態へ切り替わる動作を行っている間、又は、オフ状態からオン状態へ切り替わる動作を行っている間、を意味するものとして、明確である。

また、本件特許の請求項1を引用する請求項2についても、同様に明確な記載である。


申立人は、特許異議申立書17ページ乃至18ページにおいて、
「 本件特許の請求項1には、『上記切替部(221,229,23は、上記スイッチング素子(11,11a?11f)がスイッチング動作を行っている間、上記スイッチング速度の変更を行わない』ことが記載されている。
このうち『スイッチング動作を行っている間』に関して、本件特許の明細書の段落0043に『スイッチング動作中に、切替器(221)によるスイッチング速度の切替は行われないため、ゲート電圧制御/ゲート抵抗切替回路(21)は、スイッチング動作中にスイッチング素子(11)のゲート電圧及びゲート抵抗を変化させず、概ね一定にする。従って、パッケージ(P1
)内のノイズがゲート制御回路(2)の制御動作等に影響を及ぼすことを抑制できる。』と記載されている。
『ゲート電圧及びゲート抵抗を変化させず』と記載されているので、『スイッチング動作を行っている間』とは『スイッチングの開閉動作を連続的に繰返し行うパルス幅変調(PWM)のようなオンオフ制御を行っている間』の動作状態を指していると考えられる。
よって、請求項1の上記の記載は本来、『上記切替部(221,229,23)は、上記スイッチング素子(11,11a?11f)がスイッチング動作を常時停止している間に、上記スイッチング速度の切替動作を行うことを特徴とする半導体装置』とすべきである。」

と主張しているが、スイッチング素子は素子に入力されるゲート電圧を変化させることによりオンオフを切替えるのであって、「ゲート電圧」を変化させない状態で「オンオフ制御」を行うことはできないのが技術常識であるから、「スイッチング動作中にスイッチング素子(11)のゲート電圧及びゲート抵抗を変化させ」ないのであれば、「スイッチングの開閉動作を連続的に繰返し行う」ことはできない。
したがって、申立人の主張は、矛盾するものであって採用できない。


よって、申立人の理由2についての主張は理由がない。


2 申立理由1について
(1)請求項1に係る発明について
請求項1に係る発明(以下「本件発明」という。)と甲1発明とを対比する。

ア 甲1発明の「スイッチング素子T1?T6」と「ゲート駆動電圧Vg1’?Vg6’」は、それぞれ本件発明の「スイッチング素子」と「駆動信号」に相当する。また、本件発明の「抵抗回路RG」は、ゲート電圧Vrg1およびVrg2が入力されて、入力抵抗をrg1とrg2との2通りに切り替え、「ゲート駆動電圧Vg1’?Vg6’」をスイッチング素子に出力するMOSトランジスタであって、「ゲート駆動電圧Vg1’?Vg6’」によってスイッチング素子のオン及びオフを制御しているから、「駆動信号を上記スイッチング素子に出力して上記スイッチング素子のオン及びオフを制御」しているといえるので、本件発明の「スイッチング制御部」に対応する。

イ 甲1発明は、コントローラ141あるいはドライバ142に入力される「モータ電流Im、システムVH、大気圧Paの各検出値」に基づいて、「スイッチ回路142aの切替信号Vsを生成」する。そして、「スイッチ回路142a」は、入力される切替信号Vsに従って、「電圧Vrg1を出力する電圧源、または、電圧Vrg2を出力する電圧源を選択して、抵抗回路RGにゲート電圧Vrg1またはVrg2を出力」するものであり、出力されるゲート電圧によって、抵抗回路RGは「入力抵抗をrg1とrg2との2通りに切り替え、入力抵抗がrg1の場合にスイッチング素子のより大きいスイッチング速度が得られ、入力抵抗がrg2の場合にスイッチング素子のより小さいスイッチング速度が得られる」ものである。

イ-1 甲1発明において、コントローラ141あるいはドライバ142に「モータ電流Im、システムVH、大気圧Paの各検出値」が入力されることから、「入力部」を有することは明らかである。

イ-2 甲1発明の「モータ電流Im、システムVH、大気圧Paの各検出値」は、「外部信号」であり、「モータ電流Im、システムVH、大気圧Paの各検出値」に基づいて、スイッチング素子のスイッチング速度を切り替える「ゲート電圧」を選択するから、「モータ電流Im、システムVH、大気圧Paの各検出値」は、本件発明の「スイッチング速度に関する外部信号」に相当する。

イ-3 甲1発明は、「スイッチ回路142a」が出力するゲート電圧によりスイッチング素子のスイッチング速度は切り替わることから、甲1発明の「スイッチ回路142a」は、本件発明の「上記スイッチング素子(11,11a?11f)の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部」といえる。

イ-4 甲1発明は、ゲート電圧によりスイッチング素子のスイッチング速度は切り替わることから、「ゲート電圧」はスイッチング速度に対応する値といえる。そして、「電圧Vrg1を出力する電圧源」及び「電圧Vrg2を出力する電圧源」は、ゲート電圧を保持する保持部といえる。
そうすると、甲1発明の「電圧Vrg1を出力する電圧源」及び「電圧Vrg2を出力する電圧源」と、本件発明の「スイッチング速度を複数種類記憶する速度記憶部」とは、「スイッチング速度に対応する値を複数保持する保持部」である点で、共通する。

ウ 甲1発明の「基準値」は、本件発明の「所定値」に相当する。また、「モータ電流Im、システムVH、大気圧Paの各検出値」を基準値と比較することから、該「モータ電流Im、システムVH、大気圧Paの」基準値を記憶する記憶部を有することは明らかである。

エ 甲1発明の「インバータ装置とインバータ制御装置を備えた装置」は、IGBTからなるインバータやMOSFETである抵抗回路RGを有するから、「半導体装置」である。

以上より、本件発明と甲1発明は、以下の点で一致ないし相違する。
<一致点>
「 スイッチング素子と、
駆動信号を上記スイッチング素子に出力して上記スイッチング素子のオン及びオフを制御するスイッチング制御部と、
上記スイッチング素子がオン及びオフするスイッチング速度に関する外部信号、が入力される入力部と、
上記スイッチング素子の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部と、
上記スイッチング速度に対応する値を複数保持する保持部と、
所定値を記憶する所定値記憶部と、
上記所定値と上記外部信号とを比較する比較器と、
を備え、
上記切替部は、上記保持部に保持されている上記スイッチング速度に対応する値の中から、上記比較器の比較結果に基づいて何れかを選択し、選択したスイッチング速度に対応する値を上記スイッチング制御部に出力し、
上記スイッチング制御部は、上記切替部から入力された上記スイッチング速度に対応する値に応じたスイッチング速度で、上記スイッチング素子のオン及びオフを制御する半導体装置。」

<相違点1>
本件発明は、スイッチング制御部がスイッチング素子と「同一のパッケージ内に収められており」、外部信号が「上記パッケージの外部から」入力され、切替部が「上記パッケージ内に収められて」いるのに対して、甲1発明は、当該事項の特定がない点。

<相違点2>
「スイッチング速度に対応する値を複数保持する保持部」について、本件発明は「スイッチング速度を複数種類記憶する速度記憶部」であり、切替部は「上記速度記憶部に記憶されている上記スイッチング速度の中から」、「選択したスイッチング速度を出力」し、スイッチング制御部は、切替部から入力された「上記スイッチング速度」に応じたスイッチング速度で、スイッチング素子のオン及びオフを制御する、のに対して、甲1発明は「電圧Vrg1を出力する電圧源」及び「電圧Vrg2を出力する電圧源」であり、スイッチ回路は「電圧Vrg1を出力する電圧源、または、電圧Vrg2を出力する電圧源を選択して」、「出力」し、抵抗回路は、スイッチ回路から印可される「ゲート電圧」に応じたスイッチング速度で、スイッチング素子のオン及びオフを制御する点。

<相違点3>
本件発明は、「上記切替部は、上記スイッチング素子がスイッチング動作を行っている間、上記スイッチング速度の切替動作を行わない」ことが特定されているのに対して、甲1発明は、当該事項の特定がない点。

上記相違点について検討する。
事案に鑑み、相違点3を先に検討する。
スイッチング素子がスイッチング動作を行っている間、スイッチング速度の切替動作を行わないことは、申立人が提出した証拠(甲第2号証乃至甲第5号証)のいずれにも、開示されておらず、自明な事項ともいえない。
特に、申立人が、当該相違点について周知技術と主張(異議申立書15ページ?16ページ)する甲第4号証の事項は、第4の4(2)に摘記したように「スイッチング周波数の切替時」に関するものである。
一方、本件発明の「スイッチング動作を行っている間」とは、「1 申立理由2について」で記載したように、「スイッチング素子が、スイッチング動作、すなわち、オン状態からオフ状態へ切り替わる動作を行っている間、又は、オフ状態からオン状態へ切り替わる動作を行っている間」である。
したがって、甲第4号証は、「スイッチング動作を行っている間」に関するものではない。

したがって、他の相違点について、検討するまでもなく、本件発明は、甲1発明及び甲第2号証乃至甲第5号証に記載された周知技術に基いて当業者が容易に発明をすることができたものではない。

(2)請求項2に係る発明について
請求項2に係る発明は、請求項1に係る発明に対して、さらに「 上記スイッチング素子(11,11a?11f)は、ワイドバンドギャップ半導体を主材料とした半導体素子であり、
上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドを含む」という技術的事項を追加したものである。
よって、上記(1)に示した理由と同様の理由により、請求項2に係る発明は、上記甲1発明及び甲第2号証乃至甲第5号証に記載された周知技術に基いて、当業者が容易になし得るものではない。

以上のとおり、請求項1乃至2に係る発明は、甲第1号証に記載された発明及び甲第2号証乃至甲第5号証に記載された周知技術に基いて当業者が容易に発明をすることができたものではない。


第6 むすび
したがって、特許異議の申立ての理由及び証拠によっては、請求項1乃至2に係る特許を取り消すことはできない。
また、他に請求項1乃至2に係る特許を取り消すべき理由を発見しない。
よって、結論のとおり決定する。



 
異議決定日 2021-01-28 
出願番号 特願2018-64378(P2018-64378)
審決分類 P 1 651・ 537- Y (H03K)
P 1 651・ 121- Y (H03K)
最終処分 維持  
前審関与審査官 工藤 一光渡井 高広  
特許庁審判長 吉田 隆之
特許庁審判官 衣鳩 文彦
谷岡 佳彦
登録日 2020-04-06 
登録番号 特許第6687053号(P6687053)
権利者 ダイキン工業株式会社
発明の名称 半導体装置  
代理人 特許業務法人前田特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ