• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1373208
審判番号 不服2020-8258  
総通号数 258 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-06-25 
種別 拒絶査定不服の審決 
審判請求日 2020-06-15 
確定日 2021-04-27 
事件の表示 特願2016-122992「半導体装置及び半導体装置の製造方法」拒絶査定不服審判事件〔平成29年12月28日出願公開、特開2017-228621、請求項の数(11)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成28年6月21日の出願であって、その後の手続の概要は、以下のとおりである。
令和 元年10月31日付け:拒絶理由通知書(起案日)
令和 元年12月25日 :意見書、手続補正書の提出
令和 2年 3月30日付け:拒絶査定(起案日)(以下、「原査定」という。)
令和 2年 6月15日 :審判請求書、手続補正書の提出
令和 2年 8月31日 :上申書の提出

第2 原査定の概要
原査定の概要は次のとおりである。

本願請求項1-6に係る発明は、以下の引用文献1、2に基づいて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.特開2009-33097号公報
2.特開2012-38885号公報

第3 審判請求時の補正について
審判請求時の補正は、特許法第17条の2第3項から第6項までの要件に違反しているものとはいえない。
審判請求時の補正によって、請求項1は、補正前の請求項1に記載の「前記貫通電極は、Auにより形成」が、「前記貫通電極全体がAuのみにより形成」とされ、当該補正は特許請求の範囲の減縮を目的とするものであるか、また、当該補正は新規事項を追加するものではないかについて検討する。
当該補正は、「貫通電極全体」の材料を「Au」のみに限定するものであるから、特許請求の範囲の減縮を目的とするものである。
また、「前記貫通電極全体がAuのみにより形成」という事項は、本願の出願当初の明細書の段落【0032】、【0036】、【図2】、【図4】に記載されている事項であるから、当該補正は新規事項を追加するものではないといえる。
そして、「第4 本願発明」から「第6 対比・判断」までに示すように、補正後の請求項1-11に係る発明は、独立特許要件を満たすものである。

第4 本願発明
本願請求項1-11に係る発明(以下、それぞれ「本願発明1」-「本願発明11」という。)は、令和 2年 6月15日付けの手続補正で補正された特許請求の範囲の請求項1-11に記載された事項により特定される発明であり、以下のとおりの発明である。

「【請求項1】
基板の一方の面に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
基板の他方の面に形成された裏面電極と、
前記基板を貫通し、前記ソース電極と前記裏面電極とを接続する貫通電極と、
を有し、
前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成されており、
前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成されており、
前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接しており、
前記貫通電極全体がAuのみにより形成されていることを特徴とする半導体装置。
【請求項2】
前記貫通電極は、金属が埋め込まれているものであることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記貫通電極におけるくびれ部分の幅は、前記基板の一方の面及び他方の面における前記貫通電極の幅の1/2以上であることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記シードメタルは、Tiを含む材料により形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。
【請求項5】
前記貫通電極と前記ソース電極との間には絶縁膜が設けられており、
前記絶縁膜の上には、前記貫通電極と前記ソース電極とを電気的に接続するソース配線層が設けられていることを特徴とする請求項1から4のいずれかに記載の半導体装置。
【請求項6】
前記ソース電極は、前記基板の一方の面における前記貫通電極の上に形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置。
【請求項7】
基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。
【請求項8】
前記貫通電極上部を形成した後、前記基板の一方の面の側に、前記貫通電極上部及び前記ソース電極が形成されている領域の一部に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の上に、前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記第2の半導体層の上にゲート電極及びドレイン電極を形成し、前記第2の半導体層及び前記貫通電極上部の上にソース電極を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。
【請求項10】
前記第1の開口部及び前記第2の開口部は、入口部分よりも奥が狭くなるように形成されていることを特徴とする請求項7から9のいずれかに記載の半導体装置の製造方法。
【請求項11】
基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記裏面電極を露出させることによりスルーホールを形成する工程と、
前記スルーホールをメッキにより埋め込むことにより貫通電極を形成する工程と、
前記貫通電極と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」

第5 引用文献、引用発明等
1 引用文献1について
(1)引用文献1の記載事項
原査定の拒絶の理由に引用された引用文献1には、図面とともに次の事項が記載されている。(下線は当審により付加したもの。以下同じ。)

「【0111】
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。第6の実施形態では、ビアホールの位置及びNi層13用のシード層の材料が第1の実施形態と相違している。図14A乃至図14Uは、本発明の第6の実施形態に係るGaN系HEMTを製造する方法を工程順に示す断面図である。
【0112】
第6の実施形態では、先ず、図14Aに示すように、シリコンカーバイド(SiC)からなる絶縁性基板1の表面上にGaN層2及びn型AlGaN層3をこの順で形成する。次に、n型AlGaN層3上にソース電極4s、ゲート電極4g及びドレイン電極4dを選択的に活性領域91内に形成する。次いで、ソース電極4s、ゲート電極4g及びドレイン電極4dを覆うSiN層5をn型AlGaN層3上に形成する。その後、第1の実施形態と同様にして、コンタクトホール5s及び5dをSiN層5に形成する。
【0113】
続いて、不活性領域92内に位置する開口部62sを備えたレジストパターン62をSiN層5上に形成する。レジストパターン62の厚さは10μm程度である。つまり、従来の方法におけるレジストパターン152よりも厚いレジストパターン62を形成する。また、開口部62sの直径は150μm程度である。レジストパターン62の厚さを10μm程度としても、直径が150μm程度の開口部62sは高い精度で形成することができる。次に、レジストパターン62をマスクとしてSiN層5をパターニングすることにより、開口部62sに整合する開口部を不活性領域92内に形成する。SiN層5のパターニングに当たっては、例えば、チャンバ内にSF_(6)及びCHF_(3)を2:30の流量比で供給し、アンテナパワーを500Wとし、バイアスパワーを50Wとしてドライエッチングを行う。
【0114】
その後、レジストパターン62をマスクとして、第1の実施形態と同様にしてn型AlGaN層3及びGaN層2のドライエッチングを行うことにより、図14Bに示すように、絶縁性基板1まで到達する開口部6を形成する。なお、開口部6を絶縁性基板1の内部まで到達させてもよい。
【0115】
続いて、レジストパターン62を除去し、図14Cに示すように、絶縁性基板1の表面側の全面にシード層7として、Ti層及びNi層の積層体、又はTi層及びCu層の積層体をスパッタリング法により形成する。
【0116】
次に、図14Dに示すように、不活性領域92内に位置し、開口部6の全体を露出する開口部63sを備えたレジストパターン63をシード層7上に形成する。レジストパターン63の厚さは3μm程度である。
【0117】
次いで、図14Eに示すように、電気めっき法により、シード層7上に厚さが3.2μm程度のNi層8を形成する。
【0118】
その後、図14Fに示すように、レジストパターン63を除去する。続いて、イオンミリングを行うことにより、Ni層8から露出しているシード層7を除去する。この時、Ni層8も若干削られ、その厚さが3μm程度となる。なお、n型AlGaN層3の表面とNi層8の表面との間隔は1μm程度となる。
【0119】
次に、図14Gに示すように、絶縁性基板1の表面側の全面にシード層9として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成する。
【0120】
次いで、図14Hに示すように、ソース電極4s及びNi層8の全体を包囲する開口部並びにドレイン電極4dの外縁に対応する開口部を備えたレジストパターン64をシード層9上に形成する。レジストパターン64の厚さは1μm程度である。その後、電気めっき法により、レジストパターン64の各開口部内において、シード層9上に厚さが1μm程度のAu層10を形成する。
【0121】
続いて、図14Iに示すように、レジストパターン64を除去する。次に、イオンミリングを行うことにより、Au層10から露出しているシード層9を除去する。この時、Au層10も若干削られ、その厚さが0.6μm程度となる。
【0122】
次いで、図14Jに示すように、絶縁性基板1の表面側の全面に表面保護層11を形成し、絶縁性基板1の表裏を反転させる。その後、絶縁性基板1の裏面を研磨することにより、絶縁性基板1の厚さを150μm程度とする。
【0123】
続いて、図14Kに示すように、絶縁性基板1の裏面上にシード層21として、Ta層21a及びCu層21bの積層体をスパッタリング法により形成する。Ta層21aの厚さは20nm程度とし、Cu層21bの厚さは200nm程度とする。
【0124】
次に、図14Lに示すように、Ni層8に対応する部分を覆うレジストパターン65をシード層21上に形成する。レジストパターン65の厚さは3μm程度であり、直径は100μm程度である。次いで、電気めっき法により、レジストパターン65を除く領域において、シード層21上に厚さが3.2μm程度のNi層13を形成する。
【0125】
その後、図14Mに示すように、レジストパターン65を除去する。続いて、イオンミリングを行うことにより、Ni層13から露出しているシード層21を除去する。この時、Ni層13も若干削られ、その厚さが3μm程度となる。
【0126】
次に、図14Nに示すように、Ni層13をマスクとして絶縁性基板1のドライエッチングを行うことにより、ビアホール1sを形成する。このドライエッチングでは、フッ化物系ガス、例えば六弗化硫黄(SF_(6))ガス及び酸素(O_(2))ガスの混合ガスを用いる。また、ICPドライエッチング装置を用い、アンテナパワーを2kWとし、バイアスパワーを200Wとする。この場合のSiCからなる絶縁性基板1のエッチングレートは2μm/分以上となる。つまり、第1の実施形態の数倍の速度でエッチングが行われる。また、このドライエッチングでは、変質層82が生成されるものの、変質層81は生成されない。Ta層21aが形成されているからである。
【0127】
次いで、イオンミリング等の物理的処理により変質層82の少なくとも一部を除去することにより、図14Oに示すように、ビアホール1sをNi層8まで到達させる。その後、ビアホール1s内及びNi層13上にレジスト層66を形成する。
【0128】
続いて、図14Pに示すように、レジスト層66に対して露光及び現像を行うことにより、ビアホール1s内のみにレジスト層66を残存させる。この残存したレジスト層66が保護層として機能する。
【0129】
次に、図14Qに示すように、硫酸過水等を用いたウェットエッチングを行うことにより、Ni層13及びCu層21bを除去する。
【0130】
次いで、図14Rに示すように、フッ酸水溶液等を用いたウェットエッチングを行うことにより、Ta層21aを除去する。Ta層21aをイオンミリングによって除去してもよい。Ta層21aの厚さが20nm程度なので、イオンミリングによっても短時間で除去することが可能である。
【0131】
その後、図14Sに示すように、レジスト層56を除去する。続いて、絶縁性基板1の裏面側の全面にシード層14として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成する。
【0132】
次に、図14Tに示すように、電気めっき法により、シード層14上に厚さが10μm程度のAu層15を形成する。Au層15及びシード層14からビア配線16が構成される。なお、電気めっき法によりAu層15を、直径が100μm程度、深さが150μm程度のビアホール1s内に形成する場合、Au層15はビアホール1sの底部及び側部のみに形成され、ビアホール1sは完全には埋め込まれない。
【0133】
その後、図14Uに示すように、絶縁性基板1の表裏を反転させ、表面保護層11を除去する。そして、必要に応じて配線(図示せず)等を形成してGaN系HEMTを完成させる。
【0134】
このような第6の実施形態によれば、シード層21にTa層21aを用いているので、変質層81の生成を回避しながら、ビアホール1sを形成する際のエッチングレートを第1の実施形態の数倍とすることができる。このため、変質層82を除去する工程を考慮しても、第1の実施形態よりもスループットが向上する。
【0135】
なお、表面保護層11の除去後では、絶縁性基板1の表面側から見たレイアウトは図15Aのようになり、裏面側から見たレイアウトは図15Bのようになる。つまり、図14Uには図示されていないが、図15Aに示すように、ゲート電極4gに接続されるAu層10も存在する。なお、図15Aに示すレイアウトは単純なものであるが、マルチフィンガーゲート構造を採用すれば、出力を向上させることができる。また、抵抗体及びキャパシタ等も実装してモノリシックマイクロ波集積回路(MMIC)としてもよい。」

【図14U】は、以下のとおりのものである。
「【図14U】


引用文献1の【図14U】から、絶縁性基板1を貫通し、ソース電極4sとAu層15とを接続する開口部6内のシード層7及びNi層8とビアホール1s内のシード層14及びAu層15が見てとれる。また、同図から、開口部6内のシード層7及びNi層8と、ビアホール1s内のAu層15とが接続する部分において、ビアホール1s内のAu層15の幅が、シード層7及びNi層8の幅よりも細くなった構造が見てとれる。
なお、引用文献1の段落【0114】には、「開口部6を絶縁性基板1の内部まで到達させてもよい」と記載されている。

(2)引用発明1A及び引用発明1B
したがって、上記引用文献1には第6の実施形態として、次の発明(以下、「引用発明1A」という。)が記載されていると認められる。
「シリコンカーバイド(SiC)からなる絶縁性基板1の表面上にGaN層2及びn型AlGaN層3をこの順で形成し、
n型AlGaN層3上にソース電極4s、ゲート電極4g及びドレイン電極4dを形成し、
n型AlGaN層3及びGaN層2のドライエッチングを行うことにより、絶縁性基板1の内部まで到達する開口部6を形成し、
絶縁性基板1の表面側の全面にシード層7をスパッタリング法により形成し、
電気めっき法により、シード層7上にNi層8を形成し、
絶縁性基板1の裏面側からビアホール1sを形成し、
絶縁性基板1の裏面側の全面にシード層14として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成し、
電気めっき法により、シード層14上にAu層15を形成することに完成されるGaN系HEMTであって、
絶縁性基板1を貫通し、ソース電極4sとAu層15とを接続する開口部6内のシード層7及びNi層8とビアホール1s内のシード層14及びAu層15を有し、
開口部6内のシード層7及びNi層8と、ビアホール1s内のAu層15とが接続する部分において、ビアホール1s内のAu層15の幅が、シード層7及びNi層8の幅よりも細くなった構造を有する、GaN系HEMT。」

さらに、上記引用文献1には第6の実施形態として、次の発明(以下、「引用発明1B」という。)が記載されていると認められる。
「シリコンカーバイド(SiC)からなる絶縁性基板1の表面上にGaN層2及びn型AlGaN層3をこの順で形成し、
n型AlGaN層3上にソース電極4s、ゲート電極4g及びドレイン電極4dを形成し、
n型AlGaN層3及びGaN層2のドライエッチングを行うことにより、絶縁性基板1の内部まで到達する開口部6を形成し、
絶縁性基板1の表面側の全面にシード層7をスパッタリング法により形成し、
電気めっき法により、シード層7上にNi層8を形成し、
ソース電極4s及びNi層8の全体を包囲する開口部内においてAu層10を形成し、
絶縁性基板1の裏面側からビアホール1sを形成し、
絶縁性基板1の裏面側の全面にシード層14として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成し、
電気めっき法により、シード層14上にAu層15を形成する、GaN系HEMTを製造する方法であって、
絶縁性基板1を貫通し、ソース電極4sとAu層15とを接続する開口部6内のシード層7及びNi層8とビアホール1s内のシード層14及びAu層15を有する、GaN系HEMTを製造する方法。」

2 引用文献2について
(1)引用文献2の記載事項
また、原査定の拒絶の理由に引用された引用文献2には、図面とともに次の事項が記載されている。

「【0022】
(第1の実施形態)
図1(a)、(b)は、それぞれ本発明の第1の実施形態に係るヘテロ接合電界効果トランジスタ(HFET)の構造を模式的に示す断面図及びレイアウト図であり、(c)、(d)は、それぞれソース電極とプラグとの接続部分の例を示す拡大断面図である。図1(a)は、図1(b)においてプラグ109を通る横方向の断面を示している。」

「【0031】
高抵抗基板101の裏面上にはクロム(Cr)/金(Au)などからなる厚さが例えば200nm程度の裏面電極111が設けられている。ソース電極132と裏面電極111とは、ショットキー層104、チャネル層103、バッファ層102及び高抵抗基板101を貫通するプラグ109によって接続されている。また、裏面電極111は接地配線に接続される。プラグ109は、例えばCrとAuとの積層体によって構成される。図1(b)に示すように、プラグ109は1つのソース電極132に対して複数個設けられていてもよい。」

(2)上記記載から、引用文献2には、次の技術的事項が記載されていると認められる。
「HFETにおいて、バッファ層102及び高抵抗基板101を貫通するプラグ109が、CrとAuとの積層体によって構成されること。」

3 その他の文献について
(1)引用文献3の記載事項
本願出願前に日本国内又は外国において頒布された文献である、特開2013-251330号公報(以下、「引用文献3」という。)には、図面とともに次の事項が記載されている。

「【0019】
図2は、比較例に係る半導体装置の製造工程を示す図である。最初に、図2(a)に示すように、SiCからなる基板90上に窒化物半導体系のエピタキシャル層(以下、「エピ層」と称する)92を形成する。本比較例のエピ層92は、i型GaNチャネル層上にn型AlGaN電子供給層が積層された構造を備えている。チャネル層における電子供給層との界面付近には二次元電子ガスが発生し、これを利用することにより、高速動作の可能な(HEMT:High Electron Mobility Transistor))が実現できる。次に、図2(b)に示すように、エピ層92上に電極及び配線のパターンを含む表面金属層94を形成する。上記のエピ層92及び表面金属層94により、図1に示すトランジスタ82及び84が構成される。トランジスタ82及び84は、共にGaN系のHEMTである。次に、図2(c)に示すように、基板90及びエピ層92を貫通するビア96を形成し、基板90の背面(エピ層92の反対側)全面に背面金属層98を形成する。ビア96は、表面金属層94の一部から背面金属層98に達するように形成されたビアホールの内部に、たとえば金(Au)からなる貫通電極が充填された構成となっている。典型的には、背面金属層98には、トランジスタ82,84のソース電極が接続される。」

【図2】は、以下のとおりのものである。
「【図2】



(2)上記記載から、引用文献3には、次の技術的事項が記載されていると認められる。
「GaN系のHEMTにおいて、表面金属層94の一部から背面金属層98に達するように形成されたビアホールの内部のビア96が、Auからなる貫通電極が充填された構成であること。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明1Aとを対比すると、次のことがいえる。

ア 引用発明1Aの「GaN系HEMT」は、本願発明1の「半導体装置」に対応する。

イ 引用発明1Aでは、「シリコンカーバイド(SiC)からなる絶縁性基板1の表面上にGaN層2及びn型AlGaN層3をこの順で形成」するものであるから、引用発明1Aの「絶縁性基板1」、「表面」、「GaN層2」、「n型AlGaN層3」は、それぞれ、本願発明1の「基板」、「一方の面」、「第1の半導体層」、「第2の半導体層」に相当する。

ウ 引用発明1Aの「ゲート電極4g」、「ソース電極4s」、「ドレイン電極4d」は、それぞれ、本願発明1の「ゲート電極」、「ソース電極」、「ドレイン電極」に相当する。

エ 引用発明1Aでは、「絶縁性基板1の裏面側の全面にシード層14として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成し、電気めっき法により、シード層14上にAu層15を形成する」ものであるから、引用発明1Aの「裏面」は、本願発明1の「他方の面」に相当し、引用発明1Aの「裏面」上に形成された「Au層15」は、本願発明1の「裏面電極」に相当する。

オ 引用発明1Aの「開口部6内のシード層7及びNi層8」と「ビアホール1s内の」「Au層15」は、本願発明1の「貫通電極」に対応する。

カ 引用発明1Aでは、「開口部6内のシード層7及びNi層8と、ビアホール1s内のAu層15とが接続する部分において、ビアホール1s内のAu層15の幅が、シード層7及びNi層8の幅よりも細くなった構造を有する」ものであるから、本願発明1と引用発明1Aとは、「前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成され」る点で一致する。

キ 引用発明1Aの「ビアホール1s内の」「Au層15」は、本願発明1の「貫通電極下部」に相当し、上記エのとおり、引用発明1Aでは、「ビアホール1s内の」「Au層15」と「絶縁性基板1の裏面側」の間、「Au層15」と「絶縁性基板1の裏面側」の間にTi層、Pt層及びAu層の積層体からなる「シード層14」を有するものであるから、引用発明1Aの「シード層14」は、本願発明1の「シードメタル」に相当し、本願発明1と引用発明1Aとは、「前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成され」る点で一致する。

ク 引用発明1Aの「開口部6内のシード層7及びNi層8」は、本願発明1の「貫通電極上部」に相当し、引用発明1Aの「開口部6」は、「絶縁性基板1の内部まで到達する」ものであるから、当該内部で、「シード層7」と「絶縁性基板1」とが接し、本願発明1と引用発明1Aとは、「前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接」する点で一致する。

ケ したがって、本願発明1と引用発明1Aとの間には、次の一致点、相違点があるといえる。

(一致点)
「基板の一方の面に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
基板の他方の面に形成された裏面電極と、
前記基板を貫通し、前記ソース電極と前記裏面電極とを接続する貫通電極と、
を有し、
前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成されており、
前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成されており、
前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接している、半導体装置。」

(相違点)
(相違点1)
貫通電極について、本願発明1では、「前記貫通電極全体がAuのみにより形成されている」のに対し、引用発明1Aでは、「シード層7及びNi層8」及び「Au層15」から形成されている点。

(2)相違点についての判断
上記相違点1について検討する。
上記(1)クのとおり、引用発明1Aの「開口部6内のシード層7及びNi層8」は、本願発明1の「貫通電極上部」に相当し、本願発明1と引用発明1Aとは、「前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接している」点で一致し、上記(1)キのとおり、引用発明1Aの「ビアホール1s内の」「Au層15」、「シード層14」は、それぞれ、本願発明1の「貫通電極下部」、「シードメタル」に相当する。ここで、引用発明1Aにおいて、「開口部6内」の「Ni層8」は「シード層7」を介して形成され、「ビアホール1s内の」「Au層15」は「シード層14」を介して形成されるものであるところ、貫通電極の上部、下部において「シード層7」及び「シード層14」を必要とするものである。
そうすると、引用発明1Aにおいて、引用文献3に記載された技術的事項に基づき、引用発明1Aの「Ni層8」に代えてAu層を採用したとしても、引用発明1Aでは、貫通電極上部に含まれる「シード層7」を含むものとなり、「Ni層8」に代えたAu層のAu以外の金属を含むものとなることは明らかであるから、引用発明1Aにおいて、相違点1に係る本願発明1の構成を採用することは、当業者が容易に想到することができたものではない。
また、仮に、引用文献3の「金(Au)からなる貫通電極が充填された構成」という記載から、貫通電極全体(ビアホール内の全体)がAuのみによるという技術的事項を認めたとして、引用発明1Aにおいて、引用文献3に記載された技術的事項に基づき、貫通電極全体(ビアホール内の全体)がAuのみによるという技術を採用するならば、本願発明1Aの「シードメタル」に相当する引用発明1Aの「シード層14」を有しない構成となるため、本願発明1と相違するものとなる。
さらに、引用文献2、3には、貫通電極の上部をAu層のみで構成し、貫通電極の下部をシードメタルとAu層で構成することは記載されておらず、引用発明1Aにおいて、相違点1に係る本願発明1の構成を採用することは、当業者が容易に想到することができたものではない。
したがって、本願発明1は、当業者であっても、引用発明1A及び引用文献2、3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

2 本願発明2-6について
本願発明2-6も、本願発明1の「前記貫通電極全体がAuのみにより形成されている」と同一の構成を備えるものであるから、本願発明1と同じ理由により、当業者であっても、引用発明1A及び引用文献2、3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

3 本願発明7について
(1)対比
本願発明7と引用発明1Bとを対比すると、次のことがいえる。

ア 引用発明1Bでは、「シリコンカーバイド(SiC)からなる絶縁性基板1の表面上にGaN層2及びn型AlGaN層3をこの順で形成」するものであるから、引用発明1Bの「絶縁性基板1」、「表面」、「GaN層2」、「n型AlGaN層3」は、それぞれ、本願発明7の「基板」、「一方の面」、「第1の半導体層」、「第2の半導体層」に相当し、本願発明7と引用発明1Bとは、「基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程」を有する点で一致する。

イ 引用発明1Bでは、「n型AlGaN層3上にソース電極4s、ゲート電極4g及びドレイン電極4dを形成」するものであるから、引用発明1Bの「ゲート電極4g」、「ソース電極4s」、「ドレイン電極4d」は、それぞれ、本願発明7の「ゲート電極」、「ソース電極」、「ドレイン電極」に相当し、本願発明7と引用発明1Bとは、「前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程」を有する点で一致する。

ウ 引用発明1Bでは、「絶縁性基板1の裏面側からビアホール1sを形成」するものであるから、引用発明1Bの「裏面」、「ビアホール1s」は、それぞれ、本願発明7の「他方の面」、「第1の開口部」に相当し、本願発明7と引用発明1Bとは、「前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程」を有する点で一致する。

エ 引用発明1Bでは、「絶縁性基板1の裏面側の全面にシード層14として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成し、電気めっき法により、シード層14上にAu層15を形成」し、また形成された「Au層」の一部として「ビアホール1s内の」「Au層15」を有するものであるから、引用発明1Bの「シード層14」、「Au層15」、「ビアホール1s内の」「Au層15」は、それぞれ、本願発明7の「シードメタル」、「裏面電極」、「貫通電極下部」に相当し、本願発明7と引用発明1Bとは、「前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程」を有する点で一致する。

オ 引用発明1Bでは、「n型AlGaN層3及びGaN層2のドライエッチングを行うことにより、絶縁性基板1の内部まで到達する開口部6を形成」するものであるから、引用発明1Bの「開口部6」は、本願発明7の「第2の開口部」に対応し、本願発明7と引用発明1Bとは、「前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部」「を除去し、」「第2の開口部を形成する工程」を有する点で共通する。

カ 引用発明1Bでは、「絶縁性基板1の表面側の全面にシード層7をスパッタリング法により形成し、電気めっき法により、シード層7上にNi層8を形成」し、また形成された「シード層7」及び「Ni層8」の一部として「開口部6内のシード層7及びNi層8」を有するものであるから、引用発明1Bの「開口部6内のシード層7及びNi層8」は、本願発明7の「貫通電極上部」に相当し、本願発明7と引用発明1Bとは、「前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程」を有する点で一致する。

キ 引用発明1Bでは、「ソース電極4s及びNi層8の全体を包囲する開口部内においてAu層10を形成」するものであるから、引用発明1Bの「Au層10」は、本願発明7の「配線層」に相当し、本願発明7と引用発明1Bとは、「前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程」を有する点で一致する。

ク 引用発明1Bでは、「絶縁性基板1を貫通し、ソース電極4sとAu層15とを接続する開口部6内のシード層7及びNi層8とビアホール1s内の」「Au層15を有」するものであるから、本願発明7と引用発明1Bとは、「前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成される」点で一致する。

ケ 引用発明1Bは、「GaN系HEMTを製造する方法」であるから、本願発明7と引用発明1Bとは、「半導体装置の製造方法」である点で一致する。

コ したがって、本願発明7と引用発明1Bとの間には、次の一致点、相違点があるといえる。
(一致点)
「基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部を除去し、第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成される、半導体装置の製造方法。」

(相違点)
(相違点2)
第2の開口部を形成する工程において、本願発明7では、「前記シードメタルを除去し、前記貫通電極下部を露出させること」も行うのに対し、引用発明1Bでは、そのような特定はなされていない点。

(2)相違点についての判断
上記相違点2について検討する。
引用発明1Bにおいて、「開口部6」を形成した後に、「シード層14」及び「Au層15」を形成するものであるから、「開口部6」を形成する際、「シード層14」を除去し、「Au層15」を露出させることは、設計的事項とはいえない。
また、本願発明7の「前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程」は、上記引用文献2、3にも記載されていない。
したがって、本願発明7は、当業者であっても、引用発明1B及び引用文献2、3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

4 本願発明8-10について
本願発明8-10も、本願発明7の「前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程」と同一の構成を備えるものであるから、本願発明7と同じ理由により、当業者であっても、引用発明1B及び引用文献2、3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

5 本願発明11について
本願発明11も、本願発明7の「前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程」に対応する構成を備えるものであるから、本願発明7と同じ理由により、当業者であっても、引用発明1B及び引用文献2、3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

第7 原査定について
審判請求時の補正により、本願発明1-6は「前記貫通電極全体がAuのみにより形成されている」という事項を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献1、2に基づいて、容易に発明できたものとはいえない。したがって、原査定の理由を維持することはできない。

第8 むすび
以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2021-04-07 
出願番号 特願2016-122992(P2016-122992)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 恩田 和彦  
特許庁審判長 恩田 春香
特許庁審判官 小川 将之
脇水 佳弘
発明の名称 半導体装置及び半導体装置の製造方法  
代理人 伊東 忠重  
代理人 伊東 忠彦  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ