• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H03F
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H03F
管理番号 1373456
審判番号 不服2020-7695  
総通号数 258 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-06-25 
種別 拒絶査定不服の審決 
審判請求日 2020-06-04 
確定日 2021-05-11 
事件の表示 特願2015- 65366「増幅装置」拒絶査定不服審判事件〔平成28年10月20日出願公開,特開2016-184908,請求項の数(5)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由
第1 手続の経緯

本願は,平成27年3月26日の出願であって,平成30年12月18日付けで拒絶理由通知がされ,平成31年2月19日に手続補正がされ,令和元年7月9日付けで最後の拒絶理由通知がされ,令和元年11月1日に手続補正がされ,令和2年3月19日付けで令和元年11月1日の手続補正が却下されるとともに拒絶査定(原査定)がされ,これに対し,令和2年6月4日に拒絶査定不服審判の請求がされると同時に手続補正がされ,令和2年12月28日付けで拒絶理由通知(以下,「当審拒絶理由通知」という。)がされ,令和3年3月3日に手続補正がされたものである。

第2 原査定の概要

原査定(令和2年3月19日付け拒絶査定)の概要は次のとおりである。

1.(進歩性)この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

●理由1(進歩性)について
・請求項1-4
・引用文献等1?3

<引用文献等一覧>
1.国際公開第2011/002099号
2.特開平7-202576号公報
3.国際公開第2011/125261号


第3 当審拒絶理由の概要

当審拒絶理由の概要は次のとおりである。

1(サポート要件)この出願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第1号に規定する要件を満たしていない。

2(明確性)この出願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第2号に規定する要件を満たしていない。



●理由1(明確性),理由2(サポート要件)

・請求項:1
制御手段が行う「前記信号の電力が減少することが検出された場合には,前記増幅手段に供給する電源電圧を電力が減少した後に低下させる制御を行う」と,「前記増幅手段から出力される前記信号の電力が減少することが前記検出手段によって検出された場合には,電力が減少した後に前記電源電圧を減少させるように前記電源電圧を制御する」との関係を理解できない。(明確性)
ここで,「前記信号」は増幅手段で増幅する信号であるから「増幅前」の信号であると解される。
したがって,制御手段が電源電圧を減少させるように制御するのは,「増幅前の信号の電力が減少されたことが検出された場合」と「前記増幅手段から出力される前記信号の電力が減少することが前記検出手段によって検出された場合」であると解される。
一方,「増幅手段から出力される前記信号の電力」を検出している第3実施例では,「増幅前の信号」では,信号の増加を検出するだけであって,減少は検出していない。
結局,信号の電力の減少を増幅前後の両方で検出する実施例は記載されていない。(サポート要件)

・請求項:2-6
請求項1を引用して記載しているから,同様の理由を有する。


第4 本願発明

本願請求項1-5に係る発明(以下,それぞれ「本願発明1」-「本願発明5」という。)は,令和3年3月3日の手続補正で補正された特許請求の範囲の請求項1-5に記載された事項により特定される,以下のとおりの発明である。

「 【請求項1】
信号を増幅して出力する増幅装置において,
前記信号を増幅する増幅手段と,
前記信号の電力を検出する検出手段と,
前記検出手段によって前記増幅手段により増幅される前の信号の電力が増加することが検出された場合には,前記増幅手段に供給する電源電圧を電力が増加する前に上昇させ,前記検出手段によって前記増幅手段により増幅された後の信号の電力が減少することが検出された場合には,前記増幅手段に供給する電源電圧を電力が減少した後に低下させる制御を行う制御手段と,
前記信号を一定の時間遅延して前記増幅手段に供給する遅延手段と,
前記検出手段によって検出された前記信号の電力の増加または減少に応じて前記電源電圧を増減させるタイミングを記憶する記憶部と,を有し,
前記制御手段は,前記記憶部に記憶された前記タイミングに基づいて,前記遅延手段に入力される前の前記信号の電力が増加することが前記検出手段によって検出された場合には,前記遅延手段によって遅延された前記信号の当該部分が前記増幅手段に入力される前に前記電源電圧を増加させるように前記電源電圧を制御するとともに,前記増幅手段から出力される前記信号の電力が減少することが前記検出手段によって検出された場合には,電力が減少した後に前記電源電圧を減少させるように前記電源電圧を制御する,
ことを特徴とする増幅装置。
【請求項2】
前記制御手段は,前記信号の電力の増加量または減少量に応じて,前記電源電圧の上昇量または低下量を調整することを特徴とする請求項1に記載の増幅装置。
【請求項3】
前記制御手段は,前記信号の電力の増加量または減少量に応じて,前記電源電圧を上昇するタイミングまたは低下するタイミングを調整することを特徴とする請求項1または2に記載の増幅装置。
【請求項4】
前記増幅手段の温度に応じて,前記電源電圧の上昇量もしくは低下量または前記電源電圧の上昇するタイミングもしくは低下するタイミングを調整することを特徴とする請求項1乃至3のいずれか1項に記載の増幅装置。
【請求項5】
前記制御手段は,前記増幅手段から出力された信号を参照して前記信号の電力の減少を検出することを特徴とする請求項1乃至4のいずれか1項に記載の増幅装置。」


第5 当審拒絶理由について

令和3年3月3日の手続補正により,制御手段は,

「前記検出手段によって前記増幅手段により増幅される前の信号の電力が増加することが検出された場合には,前記増幅手段に供給する電源電圧を電力が増加する前に上昇させ,前記検出手段によって前記増幅手段により増幅された後の信号の電力が減少することが検出された場合には,前記増幅手段に供給する電源電圧を電力が減少した後に低下させる」

制御を行うものであり,

「前記記憶部に記憶された前記タイミングに基づいて,前記遅延手段に入力される前の前記信号の電力が増加することが前記検出手段によって検出された場合には,前記遅延手段によって遅延された前記信号の当該部分が前記増幅手段に入力される前に前記電源電圧を増加させるように前記電源電圧を制御するとともに,前記増幅手段から出力される前記信号の電力が減少することが前記検出手段によって検出された場合には,電力が減少した後に前記電源電圧を減少させるように前記電源電圧を制御する」

ものとなった。

よって,制御手段の制御は明確となり,増幅される前の信号の電力の増加を検出し,増幅された後の信号の電力の減少を検出して電源電圧を制御することは,第3実施例(図6)に記載されている。

したがって,特許請求の範囲の記載は,特許法第36条第6項第1号及び第2号に規定する要件を満たすから,拒絶理由は解消した。


第6 原査定についての判断

1.引用発明

(1)引用文献1について

原査定の理由に引用された国際公開第2011/002099号(以下,「引用文献1」という。下線は当審が付与。)には,

「次に,本発明の第1の実施形態について図面を参照して説明する。図1は,第1の実施形態の消費電力制御回路の構成を示すブロック図である。本消費電力制御回路は,送信電力増幅器の消費電力を制御する機能を備える。
本消費電力制御回路は,主信号系を構成する,遅延回路2,D/Aコンバータ3,周波数変換器4及び送信電力増幅器5,並びに処理系を構成する,電力計算部6,比較器7,閾値設定部8及びバイアスON/OFF回路10を備える。」(6頁27行?7頁2行)

「本実施形態では,図2に示したように,最も厳しい条件として,信号が送信される時間幅が最も小さい,リファレンス・シグナルのみが送信されるサブフレームにおいて消費電力制御を行う場合を想定する。すなわち,本実施形態では,PDSCHが割り振られていない期間において,時間幅が最短であるリファレンス・シグナルを送信し,リファレンス・シグナルを送信していない時間は送信電力増幅器のバイアスをOFFするように制御する。このように制御することにより,信号が送信されていない待機時の消費電力を低減する。
第1の実施形態の消費電力制御回路の動作について,図面を参照して説明する。主信号系において,入力されたデジタル・ベースバンド信号1は,遅延回路2で遅延を付加された後,D/Aコンバータ3でアナログ・ベースバンド信号31に変換され,更に周波数変換器4でRF入力信号41に変換される。変換されたRF入力信号41は,送信電力増幅器5で所要の電力まで増幅され,RF出力信号51として出力される。
処理系においては,まず主信号系から分岐されたデジタル・ベースバンド信号1に対して,電力計算部6において,ある特定の期間中の電力のサンプリング値の積算と平均化処理を行い,平均電力を計算する。具体的には,電力は,デジタル・ベースバンド信号1が,I成分,Q成分から成る場合には,サンプリングされたIの値とQの値について,I2+Q2を計算することによって求めることができる。そして,複数個の電力の計算値を積算し,サンプリング回数で除算し,平均電力を求める。
次に,比較器7において,平均電力の計算結果と,閾値設定部8に予め設定された電力閾値を比較することによって,デジタル・ベースバンド信号1の有無を判定する。また比較器7では,この判定結果に従って,信号有りと判断された場合は送信電力増幅器5のバイアスをONに,信号無しと判断された場合はバイアスをOFFに制御するように,バイアスON/OFF信号9を生成し,送信電力増幅器5に出力する。送信電力増幅器5内部のバイアスON/OFF回路10では,バイアスON/OFF信号9に従って,増幅素子のバイアスのON/OFFが制御される。
なお,主信号系の遅延回路2では,上記の処理系による処理時間に相当する遅延時間を,ベースバンド信号に付加する。この遅延時間の付加によって,バイアスのON/OFFタイミングと送信電力増幅器への信号の入力タイミングを一致させ,送信電力増幅器5内部のバイアスがONになっている期間内にRF入力信号41を増幅して伝送することができる。」(8頁25行?9頁24行)
【図1】

「遅延時間の設定値について補足する。本実施形態では,最終的には,送信電力増幅器5へのRF入力信号41の入力タイミングと,送信電力増幅器5のバイアス信号のON/OFF変化タイミングとの関係が重要である。すなわち,送信電力増幅器5へRF入力信号41が入力される直前に送信電力増幅器5のバイアスがONになり,送信電力増幅器6へのRF入力信号41の入力が終了した直後に送信電力増幅器5のバイアスがOFFになるように,遅延時間や判定回数が設定される必要がある。」(10頁30行?11頁5行)

の記載があるから,引用文献1には,

「リファレンス・シグナルを送信していない時間は送信電力増幅器のバイアスをOFFするように制御することにより,信号が送信されていない待機時の消費電力を低減するものであって,
主信号系において,入力されたデジタル・ベースバンド信号1は,遅延回路2で遅延を付加された後,D/Aコンバータ3でアナログ・ベースバンド信号31に変換され,更に周波数変換器4でRF入力信号41に変換される。変換されたRF入力信号41は,送信電力増幅器5で所要の電力まで増幅され,RF出力信号51として出力され,
処理系においては,まず主信号系から分岐されたデジタル・ベースバンド信号1に対して,電力計算部6において,ある特定の期間中の電力のサンプリング値の積算と平均化処理を行い,平均電力を計算し,比較器7において,平均電力の計算結果と,閾値設定部8に予め設定された電力閾値を比較することによって,デジタル・ベースバンド信号1の有無を判定し,信号有りと判断された場合は送信電力増幅器5のバイアスをONに,信号無しと判断された場合はバイアスをOFFに制御するように,バイアスON/OFF信号9を生成し,送信電力増幅器5に出力し,
主信号系の遅延回路2では,上記の処理系による処理時間に相当する遅延時間を,ベースバンド信号に付加することによって,バイアスのON/OFFタイミングと送信電力増幅器への信号の入力タイミングを一致させ,送信電力増幅器5内部のバイアスがONになっている期間内にRF入力信号41を増幅して伝送することができ,
送信電力増幅器5へRF入力信号41が入力される直前に送信電力増幅器5のバイアスがONになり,送信電力増幅器6へのRF入力信号41の入力が終了した直後に送信電力増幅器5のバイアスがOFFになるように,遅延時間や判定回数が設定される,
送信電力増幅器の消費電力を制御する機能を備える消費電力制御回路。」(以下,「引用発明1」という。)

の発明が記載されている。

(2)引用文献2について

原査定の理由に引用された特開平7-202576号公報(以下,「引用文献2」という。下線は当審が付与。)には,

「【0001】
【産業上の利用分野】本発明は,音響信号を電力増幅するパワーアンプに関し,特に,消費電力を低減させた高効率パワーアンプに関する。」

「【0013】
【実施例】
(第1実施例)図1に示すように,入力端子1に印加されたアナログ信号をディジタル信号に変換するA/Dコンバータ2と,このA/Dコンバータ2で変換されたディジタル信号をメモリ書込制御回路3によって書き込まれるメモリ4と,このメモリ4に書き込まれたディジタル信号を読み出す読出制御回路5と,読み出されたディジタル信号をアナログ信号に変換するD/Aコンバータ6とよりなる信号遅延手段を備えている。D/Aコンバータ6から出力されるアナログ信号は,パワーアンプ7により電力増幅されたのち,出力端子8から出力される。
【0014】入力端子1は,包絡信号発生回路9にも接続されており,入力信号は包絡信号に変換されたのち,コンパレータ10に印加される。コンパレータ10の出力によって,直流電源12または直流電源13を切り換えて接続する電源切換器11を動作させ,パワーアンプ7の電源電圧を切り換えている。
【0015】パワーアンプ7の出力段は,図2に示すように,出力トランジスタ71,72とエミッタ抵抗73とよりなるコンプリメンタリ・タイプのエミッタフォロア回路とバイアス回路74とを備え,バイアス回路74の設定により,B級増幅が行なえるものであって,入力端子70は通常,電圧増幅器の出力端子に接続される。バイアス回路74は,出力トランジスタ71,72にバイアス電圧を供給すると共に,入力信号を重畳させて印加している。
【0016】図1に示す包絡信号発生回路9は,例えば,図3に示すように,入力端子91に接続された充電抵抗92およびダイオード93よりなる直列回路と,放電抵抗94およびコンデンサ95よりなる並列回路と,バッファアンプ96と,出力端子97とを備えている。
【0017】次に,第1実施例の動作について説明する。入力端子1に信号が入力されると,A/Dコンバータ2によりディジタル信号に変換されたのち,メモリ書込制御回路3に印加され,メモリ書込制御回路3においては,メモリ4のN番地に書き込みが行なわれる。メモリ読出制御回路5においては,メモリのN-m番地から読み出し行なう。この場合,サンプリング周波数をFsとした場合,遅延時間Tdは,
Td=m/Fs
で与えられ,A/Dコンバータ2からD/Aコンバータ6までの構成により遅延動作を行なう。
【0018】なお,メモリ書込制御回路3,メモリ4,メモリ読出制御回路5の各回路は,いわゆるシフトレジスタで構成しても同様の遅延動作を行なうことができる。
【0019】これらの遅延手段の構成により,入力信号は時間Tdだけ遅延され,D/Aコンバータ6により再びアナログ信号に変換されてパワーアンプ7で電力増幅される。
【0020】一方,図3に詳細を示す包絡信号発生回路9に入力信号が印加されると,まず,ダイオード93で整流され,コンデンサ94を充電する。この場合,充電は充電抵抗92とコンデンサ94の積で決まる時定数を持っている。入力信号のレベルが低下した場合には,ダイオード93による充電動作は中断され,放電抵抗95により放電される。この場合,コンデンサ94と放電抵抗95の積で決まる時定数を持っている。これらの構成により,入力信号の包絡成分を抽出するこのができ,出力端子97より包絡信号を発生することができる。
【0021】包絡信号は,コンパレータ10において基準電圧と比較されて,電圧切換器11を制御するようになっており,図2に示すようなパワーアンプ出力段において,入力信号が小さい場合は,直流電源12を通常選択し,入力電圧が,出力段において信号が飽和する近傍の電圧まで到達した場合には,より大きな直流電圧を発生する直流電源13を選択するように切換動作する。
【0022】図4の波形図に示す入力端子1に印加された入力信号(1)は,遅延手段により時間Tdだけ遅延されて遅延信号(2)となり,パワーアンプ7に入力される。一方,包絡信号発生回路9で得た包絡信号(3)は,コンパレータ10において,基準電圧Vthを閾値として比較され,VLまたはVHの直流電圧(4)を発生し,電圧切換器11の切換動作を制御する。
【0023】図4の電圧波形(4)より明らかなように,信号遅延手段の作用により,入力信号が急激に変化しても,パワーアンプ7の電源電圧はそれを予測する態様で,事前に変化させることができる。
【0024】一般に,B級増幅パワーアンプにおける効率は,出力パワートランジスタが飽和する近傍で最大となるので,このパワーアンプにおいては,出力信号が電源電圧に対して比較的フルスイングに近い状態で動作するから,電源電圧を切り換えない場合に比較して明らかに効率は改善され,発熱量が低減する。」
【図1】

の記載があるから,

「入力端子1に印加されたアナログ信号をディジタル信号に変換するA/Dコンバータ2と,このA/Dコンバータ2で変換されたディジタル信号をメモリ書込制御回路3によって書き込まれるメモリ4と,このメモリ4に書き込まれたディジタル信号を読み出す読出制御回路5と,読み出されたディジタル信号をアナログ信号に変換するD/Aコンバータ6とよりなる信号遅延手段を備えて,D/Aコンバータ6から出力されるアナログ信号は,パワーアンプ7により電力増幅されたのち,出力端子8から出力され,
A/Dコンバータ2からD/Aコンバータ6までの構成により遅延動作を行ない,
遅延手段の構成により,入力信号は時間Tdだけ遅延され,D/Aコンバータ6により再びアナログ信号に変換されてパワーアンプ7で電力増幅され,
信号遅延手段の作用により,入力信号が急激に変化しても,パワーアンプ7の電源電圧はそれを予測する態様で,事前に変化させることができる,
パワーアンプ。」(以下,「引用発明2」という。)

の発明が記載されている。

(3)引用発明3について

原査定の理由に引用された国際公開第2011/125261号(以下,「引用文献3」という。下線は当審が付与。)には,

「[0017] 《増幅回路》
図1は,本発明の一実施形態に係る増幅回路1を示すブロック回路図である。増幅器(HPA)100には,電源変調部1Aにより,入力信号(デジタル信号)に基づいて変調された電源電圧(以下,ドレイン電圧という。)が付与される。この電源変調部1Aは,入力信号を検波してエンベロープ信号を取り出す検波部101と,入力に対して出力が遅延する時間を調整するためのタイミング調整部103と,エンベロープ信号に対して電力‐電圧変換を行う電力‐電圧変換部102と,最終的にD/A変換を行って増幅器100にドレイン電圧を付与する電圧制御部104とを備えている。
[0018] 一方,入力信号が増幅器100にゲート信号として付与されるまでの経路には,入力に対して出力が遅延する時間を調整するためのタイミング調整部106と,増幅器100の歪特性の補償を行うための歪補償部(DPD:Digital Pre-Distorter)105と,D/Aコンバータ107とが設けられている。歪補償部105は,増幅器100の入出力信号を監視して(歪補償のための出力監視回路については図示を省略している。),その入出力信号から増幅器100の入出力特性を把握する。そして,歪補償部105は,歪んだ入出力特性の逆特性を,入力信号に付加することで,増幅器100における歪を打ち消す。
[0019] 上記2つのタイミング調整部103,106はそれぞれ,例えばFIRフィルタを構成するデジタルフィルタであり,振幅を変えることなく適切に位相調整を行って,信号を所定時間遅延させる処理を行うことができる。タイミング調整の調整値として選択できる値は多数用意されており,ゲート側のタイミング調整部106の調整値d1は,0?α(αは整数)の(α+1)個のうちいずれかに設定可能である。また,ドレイン側のタイミング調整部103の調整値d2は,0?β(βは整数)の(β+1)個のうちいずれかに設定可能である。例えば,α,βの値は,127,255等の(2のべき乗-1)で表わされる。
[0020] すなわち,タイミング調整部103,106は,入力に対して出力が遅延する時間を調整するための有限個数の調整値を有し,増幅器100に到達する入力信号としてのゲート信号と,ドレイン電圧との相互の時間差を,これら調整値d1,d2の選択により調整可能とするものである。 なお,タイミング調整部は基本的には,ゲート側・ドレイン側のいずれか一方のみに設けてもよいが,より精密な調整を実現する一例として,本実施形態では,増幅器100のゲート側及びドレイン側の双方に設けた2つのタイミング調整部103,106によって,増幅器100に到達するゲート信号とドレイン電圧との同期をとるタイミング調整部1Bが構成されている。」
【図1】

「[0057] 以上のようなタイミング調整によって,テスト信号m周期分に対して増幅器100の出力電力の総和(又は平均)が最大になる調整値d1,d2が探索され,それぞれ,タイミング調整部106,103に設定される。このように,本実施形態の増幅回路1では,増幅器100に到達する入力信号と電源電圧との相互の時間差すなわちタイミングのずれを測定しようとするのではなく,タイミングのずれと増幅器100のm周期分の出力電力との関係に着目して,当該出力電力の総和(又は平均)が最大になる調整値を探索し,その調整値をタイミング調整部1Bに設定するようにした。これにより,タイミングのずれは解消される。」

の記載があるから,

「増幅器100には,電源変調部1Aにより,入力信号(デジタル信号)に基づいて変調された電源電圧が付与され,この電源変調部1Aは,入力信号を検波してエンベロープ信号を取り出す検波部101と,入力に対して出力が遅延する時間を調整するためのタイミング調整部103と,エンベロープ信号に対して電力‐電圧変換を行う電力‐電圧変換部102と,最終的にD/A変換を行って増幅器100にドレイン電圧を付与する電圧制御部104とを備え,
入力信号が増幅器100にゲート信号として付与されるまでの経路には,入力に対して出力が遅延する時間を調整するためのタイミング調整部106と,増幅器100の歪特性の補償を行うための歪補償部105と,D/Aコンバータ107とが設けられ,
上記2つのタイミング調整部103,106はそれぞれ,FIRフィルタを構成するデジタルフィルタであり,振幅を変えることなく適切に位相調整を行って,信号を所定時間遅延させる処理を行うことができ,
タイミング調整部103,106は,入力に対して出力が遅延する時間を調整するための有限個数の調整値を有し,増幅器100に到達する入力信号としてのゲート信号と,ドレイン電圧との相互の時間差を,これら調整値d1,d2の選択により調整可能とするものであり,
タイミング調整によって,テスト信号m周期分に対して増幅器100の出力電力の総和(又は平均)が最大になる調整値d1,d2が探索され,それぞれ,タイミング調整部106,103に設定される,
増幅器。」(以下,「引用発明3」という。)

の発明が記載されている。

2.本願発明1

(1)本願発明1と引用発明1との対比

本願発明1と引用発明1とを対比する。

引用発明1の「送信電力増幅器5」は,「増幅手段」に含まれる。
引用発明1の「電力計算部6」は,「信号の電力を検出する検出手段」であるといえる。

引用発明1は,電力計算部6で計算した平均電力と電力閾値を比較することで入力されたデジタル・ベースバンド信号1の有無を判定して,信号有りと判断された場合は送信電力増幅器5のバイアスをONに,信号なしと判断された場合バイアスをOFFに制御するように,バイアスON/OFF信号9を生成し,送信電力増幅器5に出力することで,「送信電力増幅器5へRF入力信号41が入力される直前に送信電力増幅器5のバイアスがONになり,送信電力増幅器6へのRF入力信号41の入力が終了した直後に送信電力増幅器5のバイアスがOFFになる」ものである。
一方,本願発明1の制御手段は「前記記憶部に記憶された前記タイミングに基づいて,前記遅延手段に入力される前の前記信号の電力が増加することが前記検出手段によって検出された場合には,前記遅延手段によって遅延された前記信号の当該部分が前記増幅手段に入力される前に前記電源電圧を増加させるように前記電源電圧を制御するとともに,前記増幅手段から出力される前記信号の電力が減少することが前記検出手段によって検出された場合には,電力が減少した後に前記電源電圧を減少させるように前記電源電圧を制御する」制御手段である。
したがって,引用発明1の「電力計算部6」,「比較器7」及び「閾値設定部8」と本願発明1の「制御手段」とは,「前記検出手段による第1の状態が検出された場合には,前記増幅手段の所定状態を電力が増加する前に上昇させ」るとともに,「前記検出手段による第2の状態が検出された場合には,前記増幅手段の所定状態を電力が減少した後に低下させ」る制御手段である点で一致する。

引用発明1の「遅延回路2」は,「前記信号を遅延して前記増幅手段に供給する遅延手段」であるといえる。

したがって,本願発明1と引用発明1とは,

「信号を増幅して出力する増幅装置において,
前記信号を増幅する増幅手段と,
前記信号の電力を検出する検出手段と,
前記検出手段による第1の状態が検出された場合には,前記増幅手段の所定状態を電力が増加する前に上昇させ,前記検出手段による第2の状態が検出された場合には,前記増幅手段の所定状態を電力が減少した後に下降させる制御手段と,
前記信号を一定の時間遅延して前記増幅手段に供給する遅延手段と,を有し,
前記制御手段は,前記遅延手段に入力される前の前記信号の電力が第1の状態であることが前記検出手段によって検出された場合には,前記遅延手段によって遅延された前記信号の当該部分が前記増幅手段に入力される前に制御するとともに,前記信号の電力が第2の状態であることが前記検出手段によって検出された場合には,電力が減少した後に前記電源電圧を制御する,
ことを特徴とする増幅装置。」

で一致し,下記の点で相違する。

(相違点1)
本願発明1の制御手段は,前記検出手段によって,前記増幅手段により「増幅される前の信号の電力が増加すること」と「増幅された後の信号の電力が減少すること」を検出し,前記増幅手段により増幅される前の信号の電力が増加すること」によって「前記増幅手段に供給する電源電圧」を電力が増加する前に上昇させ,「前記増幅手段により増幅された後の信号の電力が減少すること」によって「前記増幅手段に供給する電源電圧」を電力が減少した後に低下させる制御を行うのに対し,引用発明1は,前記増幅手段により「信号有り」と判断された場合に,送信電力増幅器5へRF入力信号41が入力される直前に「バイアスをON」にし,前記増幅手段により「信号なし」と判断された場合に,送信電力増幅器5へRF入力信号41の入力が終了した直後に「バイアスをOFF」にする制御を行う点。

(相違点2)
本願発明1は,遅延手段が前記信号を「一定の時間」遅延して前記増幅手段に供給し,「前記検出手段によって検出された前記信号の電力の増加または減少に応じて前記電源電圧を増減させるタイミングを記憶する記憶部」を有するのに対し,引用発明1は,遅延手段が遅延する時間は不明であって,タイミングを記憶する記憶部を有することも特定がない点。

(2)判断

以下,相違点について検討する。

相違点1に関し,引用発明1は,入力される「デジタル・ベースバンド信号」の「有無」を判定しているのに対し,本願発明1は,信号の「電力の増減」を検出している。
本願発明1の実施例において,増幅される信号の電力が閾値より大きくなったか小さくなったかを検出することで「増減」を検出していることを考慮しても,本願発明1は,信号が有ることを前提として,増幅される信号の「電力の増減」を検出している。
一方,引用発明1において,検出する信号は「デジタル・ベースバンド信号」,すなわち「デジタル信号」であって,「デジタル・ベースバンド信号」の有無を検出することは,「信号が送信されていない」ことの検出である。そして引用発明1において「増幅される信号」は,D/A変換されたアナログ信号であるから,本願発明1の「増幅される信号の電力」に対応する信号は,「デジタル・ベースバンド信号」で送信される「デジタル値」である。
つまり,本願発明1と引用発明1とでは,検出している対象の信号が異なる。

さらに,本願発明1は,「信号の電力が減少すること」は「増幅された後の信号」に対する検出であるが,引用発明1は「信号無し」の場合に,電力増幅器5の「バイアスをOFF」にするものであって,「増幅後」は信号の電力が増加するから「信号無し」を検出することはできない。そうすると,引用発明1において「増幅された後の信号」に対して「信号の有無」を検出することはできないから,引用発明1において「増幅された後の信号」に対する検出を行うことには,阻害要因がある。

したがって,相違点2について検討するまでもなく,本願発明1は引用発明1から容易に発明をすることができた,とはいえない。

(3)小括

上記によれば,本願発明1は,引用発明1?3に基づいて容易に発明をすることができたとはいえないから,特許法第29条第2項の規定により特許を受けることができない,とはいえない。

3.本願発明2?5

引用発明2?5も,本願発明1と同一の構成を備えるから,本願発明1と同じ理由により,引用発明1?3に基づいて容易に発明をすることができたとはいえないから,特許法第29条第2項の規定により特許を受けることができない,とはいえない。


第7 むすび

以上のとおり,原査定の理由によって,本願を拒絶することはできない。
他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2021-04-22 
出願番号 特願2015-65366(P2015-65366)
審決分類 P 1 8・ 537- WY (H03F)
P 1 8・ 121- WY (H03F)
最終処分 成立  
前審関与審査官 小林 正明  
特許庁審判長 北岡 浩
特許庁審判官 吉田 隆之
丸山 高政
発明の名称 増幅装置  
代理人 来間 清志  
代理人 齋藤 拓也  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ