• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1373768
審判番号 不服2020-9669  
総通号数 258 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-06-25 
種別 拒絶査定不服の審決 
審判請求日 2020-07-09 
確定日 2021-05-06 
事件の表示 特願2019-565764「ワイドギャップ半導体基板,ワイドギャップ半導体基板の製造装置,およびワイドギャップ半導体基板の製造方法」拒絶査定不服審判事件〔令和 1年 7月25日国際公開,WO2019/142556〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,2018年(平成30年)12月13日(優先権主張 平成30年1月17日)を国際出願日とする出願であって,その手続の経緯は以下のとおりである。
令和 1年12月 3日 :手続補正書の提出
令和 2年 1月22日付け:拒絶理由通知書(起案日)
令和 2年 3月23日 :意見書,手続補正書の提出
令和 2年 4月21日付け:拒絶査定(起案日)(以下「原査定」という。)
令和 2年 7月 9日 :審判請求書,手続補正書の提出

第2 本件補正について
1 本件補正の内容
令和2年7月9日提出の手続補正書による補正(以下,「本件補正」という。)は,本件補正前の特許請求の範囲の請求項1ないし21を,本件補正後の特許請求の範囲の1ないし10とする補正を含むものであって,本件補正前後の特許請求の範囲の記載は,それぞれ以下のとおりである。
(1)本件補正前の特許請求の範囲の請求項1ないし21は,以下のとおりである。
「【請求項1】
デバイスが形成されるワイドギャップ半導体基板であって,
内側の領域である第1の厚さを有する第1基板領域と,
前記第1基板領域の外周を取り囲むように設けられた領域である,前記第1の厚さよりも厚い第2の厚さを有する第2基板領域とを備え,
前記第1基板領域に前記デバイスが形成され,前記第1の厚さは10μm以上50μm以下であり,
前記第2基板領域は,その前記第2の厚さが100μm以上350μm以下に形成され,且つその径方向の幅が1mm以上10mm以下に設定されていることを特徴とするワイドギャップ半導体基板。
【請求項2】
前記第2基板領域は,その前記第2の厚さが,前記数値に代えて,100μm以上300μm未満に形成されていることを特徴とする請求項1記載のワイドギャップ半導体基板。
【請求項3】
前記第2基板領域は,その直径が76mm以上150mm以下であることを特徴とするの請求項1又は2記載のワイドギャップ半導体基板。
【請求項4】
前記第1基板領域は,ドライエッチングにより形成されていることを特徴とする請求項1乃至3記載のいずれかのワイドギャップ半導体基板。
【請求項5】
前記ワイドギャップ半導体基板は,炭化珪素(4H-SiC,6H-SiC,3C-SiC),窒化ガリウム(GaN),酸化ガリウム(GaO),又はダイヤモンド(C)からなることを特徴とする請求項1乃至4記載のいずれかのワイドギャップ半導体基板。
【請求項6】
前記第2基板領域は,半径方向内側に向けて張り出す張出部を一以上備えていることを特徴とする請求項1乃至5記載のいずれかのワイドギャップ半導体基板。
【請求項7】
プラズマ化したエッチングガスを用い,処理チャンバ内の基台上に載置されたワイドギャップ半導体基板を,デバイスを形成する内側の領域である第1の厚さを有する第1基板領域と,前記第1基板領域の外周を取り囲むように設けられた領域である,100μm以上350μm以下の第2の厚さを有する第2基板領域とが形成されるように,第1基板領域のみをその前記第1の厚さが10μm以上50μm以下となるようにエッチング処理するワイドギャップ半導体基板の製造装置であって,
前記ワイドギャップ半導体基板をエッチング処理するときに,前記基台に載置されたワイドギャップ半導体基板の前記第2基板領域に対応する周縁部のみを,その半径方向に向けた幅が1mm以上10mm以下となるようにカバーするカバー部材を有し,該カバー部材によってカバーされていない,前記第1基板領域のみがエッチング処理によって薄板化されるようにする外周カバー機構を備えたことを特徴とするワイドギャップ半導体基板の製造装置。
【請求項8】
前記外周カバー機構は,更に,
前記処理チャンバ内に設けられて,前記カバー部材を支持する支持部材を備え,
前記支持部材は,前記ワイドギャップ半導体基板との間に隙間が形成された状態で前記周縁部のみをカバーするように前記カバー部材を支持することを特徴とする請求項7記載のワイドギャップ半導体基板の製造装置。
【請求項9】
前記支持部材は,前記ワイドギャップ半導体基板との間に,0.5mm以上3mm以下の隙間が形成されるように前記カバー部材を支持することを特徴とする請求項8記載のワイドギャップ半導体基板の製造装置。
【請求項10】
プラズマ化したエッチングガスを用い,処理チャンバ内の基台上に載置されたワイドギャップ半導体基板の,デバイスを形成する領域のみを薄板化するようにエッチング処理するワイドギャップ半導体基板の製造装置であって,
前記ワイドギャップ半導体基板をエッチング処理するときに,前記基台に載置されたワイドギャップ半導体基板の周縁部のみをカバーするカバー部材を有し,該カバー部材によってカバーされていない,前記デバイスを形成する領域のみがエッチング処理によって薄板化されるようにする外周カバー機構を備え,
前記外周カバー機構は,更に,
前記処理チャンバ内に設けられて,前記カバー部材を支持する支持部材を備え,
前記ワイドギャップ半導体基板が前記基台によって上昇すると前記カバー部材が前記ワイドギャップ半導体基板の周縁部に当接して上方に持ち上げられ,前記基台に載置されたワイドギャップ半導体基板の周縁部のみエッチングされないようにカバーするように構成されていることを特徴とするワイドギャップ半導体基板の製造装置。
【請求項11】
前記カバー部材は,石英,酸化アルミニウム,若しくはイットリアから構成されるか,又はこれらの内の一つにメタルコーティングした材料から構成されていることを特徴とする請求項7乃至10記載のいずれかのワイドギャップ半導体基板の製造装置。
【請求項12】
前記ワイドギャップ半導体基板のエッチングの深さを検出する深さモニタを更に備え,
前記深さモニタは,
前記ワイドギャップ半導体基板のエッチング面及び前記カバー部材に光を照射する光源を含む深さセンサと,
前記エッチング面及び前記カバー部材からそれぞれ反射される反射光に基づいて,前記エッチングの深さを算出する処理部とを備えていることを特徴とする請求項7乃至11記載のいずれかのワイドギャップ半導体基板の製造装置。
【請求項13】
前記ワイドギャップ半導体基板は,炭化珪素(4H-SiC,6H-SiC,3C-SiC),窒化ガリウム(GaN),酸化ガリウム(GaO),又はダイヤモンド(C)からなることを特徴とする請求項7乃至12記載のいずれかのワイドギャップ半導体基板の製造装置。
【請求項14】
プラズマ化したエッチングガスを用い,処理チャンバ内の基台上に載置されたワイドギャップ半導体基板を,デバイスを形成する内側の領域である第1の厚さを有する第1基板領域と,前記第1基板領域の外周を取り囲むように設けられた領域である,100μm以上350μm以下の第2の厚さを有する第2基板領域とが形成されるように,第1基板領域のみをその前記第1の厚さが10μm以上50μm以下となるようにエッチング処理するワイドギャップ半導体基板の製造方法であって,
前記処理チャンバ内の基台上にワイドギャップ半導体基板を載置するとともに,該ワイドギャップ半導体基板の前記第2基板領域に対応する周縁部のみを,その半径方向に向けた幅が1mm以上10mm以下となるように,カバー部材によってカバーし,
エッチングガスを前記処理チャンバ内に供給し,該エッチングガスをプラズマ化し,
前記基台にバイアス電位を与えて,前記ワイドギャップ半導体基板の前記第1基板領域のみをエッチング処理して薄板化するようにしたことを特徴とするワイドギャップ半導体基板の製造方法。
【請求項15】
前記ワイドギャップ半導体基板と前記カバー部材との間に隙間を形成するようにしたことを特徴とする請求項14記載のワイドギャップ半導体基板の製造方法。
【請求項16】
前記ワイドギャップ半導体基板と前記カバー部材との間に,0.5mm以上3mm以下の隙間を形成するようにしたことを特徴とする請求項15記載のワイドギャップ半導体基板の製造方法。
【請求項17】
前記カバー部材は,石英,酸化アルミニウム,若しくはイットリアから構成されるか,又はこれらの内の一つにメタルコーティングした材料から構成されていることを特徴とする請求項14乃至16記載のいずれかのワイドギャップ半導体基板の製造方法。
【請求項18】
前記エッチングガスは,フッ素系ガスを含むことを特徴とする請求項14乃至17記載のいずれかのワイドギャップ半導体基板の製造方法。
【請求項19】
前記基台に500W以上の高周波電力を供給してバイアス電位を与え,
前記処理チャンバ内の圧力を30Pa以下としたことを特徴とする請求項14乃至18記載のいずれかのワイドギャップ半導体基板の製造方法。
【請求項20】
前記ワイドギャップ半導体基板は,炭化珪素(4H-SiC,6H-SiC,3C-SiC),窒化ガリウム(GaN),酸化ガリウム(GaO),又はダイヤモンド(C)からなることを特徴とする請求項14乃至19記載のいずれかのワイドギャップ半導体基板の製造方法。
【請求項21】
プラズマ化したエッチングガスを用い,処理チャンバ内に配設された基台上に載置されるワイドギャップ半導体基板の,デバイスを形成する領域のみを薄板化するようにエッチング処理するワイドギャップ半導体基板の製造装置であって,
前記ワイドギャップ半導体基板をエッチング処理するときに,前記基台に載置されたワイドギャップ半導体基板の周縁部のみをカバーするカバー部材を有し,該カバー部材によってカバーされていない,前記デバイスを形成する領域のみがエッチング処理によって薄板化されるようにする外周カバー機構と,
前記ワイドギャップ半導体基板のエッチングの深さを検出する深さモニタとを備え,
前記深さモニタは,
前記ワイドギャップ半導体基板のエッチング面及び前記カバー部材に光を照射する光源を含む深さセンサと,
前記エッチング面及び前記カバー部材からそれぞれ反射される反射光に基づいて,前記エッチングの深さを算出する処理部とを備えていることを特徴とするワイドギャップ半導体基板の製造装置。」

(2)本件補正後の特許請求の範囲の請求項1ないし10(以下,それぞれ「本願発明1」ないし「本願発明10」という。)は,以下のとおりである。
「【請求項1】
デバイスが形成されるワイドギャップ半導体基板であって,
内側の領域である第1の厚さを有する第1基板領域と,
前記第1基板領域の外周を取り囲むように設けられた領域である,前記第1の厚さよりも厚い第2の厚さを有する第2基板領域とを備え,
前記第1基板領域に前記デバイスが形成され,前記第1の厚さは10μm以上50μm以下であり,
前記第2基板領域は,その前記第2の厚さが100μm以上350μm以下に形成され,且つその径方向の幅が1mm以上10mm以下に設定されていることを特徴とするワイドギャップ半導体基板。
【請求項2】
前記第2基板領域は,その前記第2の厚さが,前記数値に代えて,100μm以上300μm未満に形成されていることを特徴とする請求項1記載のワイドギャップ半導体基板。
【請求項3】
前記第2基板領域は,その直径が76mm以上150mm以下であることを特徴とする請求項1又は2記載のワイドギャップ半導体基板。
【請求項4】
プラズマ化したエッチングガスを用い,処理チャンバ内の基台上に載置されたワイドギャップ半導体基板を,デバイスを形成する内側の領域である第1の厚さを有する第1基板領域と,前記第1基板領域の外周を取り囲むように設けられた領域である,100μm以上350μm以下の第2の厚さを有する第2基板領域とが形成されるように,第1基板領域のみをその前記第1の厚さが10μm以上50μm以下となるようにエッチング処理するワイドギャップ半導体基板の製造装置であって,
前記ワイドギャップ半導体基板をエッチング処理するときに,前記基台に載置されたワイドギャップ半導体基板の前記第2基板領域に対応する周縁部のみを,その半径方向に向けた幅が1mm以上10mm以下となるようにカバーするカバー部材を有し,該カバー部材によってカバーされていない,前記第1基板領域のみがエッチング処理によって薄板化されるようにする外周カバー機構を備えたことを特徴とするワイドギャップ半導体基板の製造装置。
【請求項5】
前記外周カバー機構は,更に,
前記処理チャンバ内に設けられて,前記カバー部材を支持する支持部材を備え,
前記支持部材は,前記ワイドギャップ半導体基板との間に隙間が形成された状態で前記周縁部のみをカバーするように前記カバー部材を支持することを特徴とする請求項4記載のワイドギャップ半導体基板の製造装置。
【請求項6】
前記支持部材は,前記ワイドギャップ半導体基板との間に,0.5mm以上3mm以下の隙間が形成されるように前記カバー部材を支持することを特徴とする請求項5記載のワイドギャップ半導体基板の製造装置。
【請求項7】
プラズマ化したエッチングガスを用い,処理チャンバ内の基台上に載置されたワイドギャップ半導体基板を,デバイスを形成する内側の領域である第1の厚さを有する第1基板領域と,前記第1基板領域の外周を取り囲むように設けられた領域である,100μm以上350μm以下の第2の厚さを有する第2基板領域とが形成されるように,第1基板領域のみをその前記第1の厚さが10μm以上50μm以下となるようにエッチング処理するワイドギャップ半導体基板の製造方法であって,
前記処理チャンバ内の基台上にワイドギャップ半導体基板を載置するとともに,該ワイドギャップ半導体基板の前記第2基板領域に対応する周縁部のみを,その半径方向に向けた幅が1mm以上10mm以下となるように,カバー部材によってカバーし,
エッチングガスを前記処理チャンバ内に供給し,該エッチングガスをプラズマ化し,
前記基台にバイアス電位を与えて,前記ワイドギャップ半導体基板の前記第1基板領域のみをエッチング処理して薄板化するようにしたことを特徴とするワイドギャップ半導体基板の製造方法。
【請求項8】
前記ワイドギャップ半導体基板と前記カバー部材との間に隙間を形成するようにしたことを特徴とする請求項7記載のワイドギャップ半導体基板の製造方法。
【請求項9】
前記ワイドギャップ半導体基板と前記カバー部材との間に,0.5mm以上3mm以下の隙間を形成するようにしたことを特徴とする請求項8記載のワイドギャップ半導体基板の製造方法。
【請求項10】
前記基台に500W以上の高周波電力を供給してバイアス電位を与え,
前記処理チャンバ内の圧力を30Pa以下としたことを特徴とする請求項7乃至9記載のいずれかのワイドギャップ半導体基板の製造方法。」

2 補正の適否について
本件補正は,本件補正前の請求項4ないし6,10ないし13,17,18,20,並びに21を削除するとともに,これに応じて請求項の番号及び引用関係を補正する補正事項を含むものであるから,請求項の削除及び明りょうでない記載の釈明を目的とするものと認められる。
また,本件補正前の請求項3から「の」を削除する補正は,誤記の訂正を目的とするものと認められる。
そうすると,本件補正は,特許法17条の2第5項1号,第3号及び第4号に掲げる,請求項の削除,誤記の訂正,及び,明りょうでない記載の釈明を目的とする補正である。
したがって,本件補正は適法になされたものである 。

3 本願発明
本願の請求項に係る発明は,令和2年7月9日にされた手続補正により補正された特許請求の範囲の請求項1ないし10に記載された事項により特定されるものであるところ,その請求項1に係る発明(本願発明1)を再掲する。
「【請求項1】
デバイスが形成されるワイドギャップ半導体基板であって,
内側の領域である第1の厚さを有する第1基板領域と,
前記第1基板領域の外周を取り囲むように設けられた領域である,前記第1の厚さよりも厚い第2の厚さを有する第2基板領域とを備え,
前記第1基板領域に前記デバイスが形成され,前記第1の厚さは10μm以上50μm以下であり,
前記第2基板領域は,その前記第2の厚さが100μm以上350μm以下に形成され,且つその径方向の幅が1mm以上10mm以下に設定されていることを特徴とするワイドギャップ半導体基板。」

第3 原査定の拒絶の理由
原査定の拒絶の理由は,この出願の請求項1?5,7?9,11,13?20に係る発明は,本願の優先権主張の日(以下「優先日」という。)前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献1?5に記載された発明に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。

引用文献1.特開2005-123425号公報
引用文献2.特開2015-202990号公報
引用文献3.特開2007-035756号公報
引用文献4.特開2007-073844号公報
引用文献5.特開2009-277720号公報

第4 引用文献の記載及び引用発明
1 引用文献1
(1)原査定の拒絶理由で引用された,本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である,特開2005-123425号公報(原査定で引用された引用文献1。)には,図面とともに以下の事項が記載されている。(下線は当審で付加した。以下同じ。)
「【請求項3 】
少なくとも片面に凹部を有する半導体基板であって,内側面がテーパーを有していることを特徴とする半導体基板。」

「【技術分野】
【0001】
本発明は,例えば電力用等の半導体装置の製造方法や,これに用いられる半導体基板,その製造方法に関する。
【背景技術】
【0002】
縦型半導体装置において,オン抵抗の減少,低損失化のため,基板の薄肉化が図られている。しかしながら,基板厚さを薄くすると,ハンドリング時の割れや,熱処理時の変形が発生する。そのため,素子毎に,素子の導通領域となる部分のみに,サンドブラストにより局所的に凹溝を設け,実質的な基板厚さを215μmまで薄くする技術が提案されている(特許文献1等参照)。
【特許文献1】特開平10-50718号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
近年薄肉化が進み,基板厚さ100μm以下のものが要求されている。このような薄い基板においては,さらなる基板強度の低下や応力変形が発生し,例えば,基板径150mm,基板厚さ100μmの均一加工ウエーハでは,基板上の膜応力で反りが4mm以上発生している。そして,さらに薄肉化が進み,60μmとなると,反りは10mmを越えることが予想される。 このような薄い基板において,素子部のみを薄化する手法は,有効であると考えられる。
【0004】
一方,従来の薄化方法としては,上述のサンドブラストの他,ドライエッチングが一般的である。これは,マスキングを行い,必要な部分のみを脆化除去或いはエッチングにより除去する手法である。しかしながら,これらの手法によると,除去される厚さの10%以上の加工ばらつきが発生してしまう。
【0005】
例えば,基板厚さが625μmで,素子部厚50μmまで薄化する場合,除去される厚さは575μmとなり,ばらつきを10%とすると,実際の素子部厚は,50±28.8μmとなってしまう。電力用等の縦型半導体装置においては,素子部厚が耐圧特性を決めるため,実用上は±3μm以内である必要があり,これらの薄化手法では対応できないという問題があった。
【0006】
ばらつきを抑える手法としては,ポリッシングが挙げられる。これは,図9に上面図を,図10に断面図を示すように,半導体基板1上で加工径より小さいポリッシングヘッド4を自公転させ,素子部1bのみを薄化加工するものであり,加工厚さによらずばらつきを約±2μm以下に制御することができる。しかしながら,加工速度が3μm/min以下であり,1枚の加工時間が約200分と,量産に適さない。また,ポリッシングヘッドが素子部のエッジ部に接触し,基板にクラックやチッピングが発生するという問題があった。」

「【0013】
図1に,本実施形態における半導体基板の上面図,図2にそのA-A’断面を示す。図に示すように,半導体基板(シリコン基板)1は,その周辺部1aが厚く,中心部の素子部1bが薄い凹型であり,内側壁1cはテーパーを有している。凹部の形成された面と反対側には,第1の素子領域(表面素子)2が形成されている。
【0014】
このような半導体基板は以下のように形成される。すなわち,先ず,図3に示すように,第1の素子領域が形成された,例えば625μm厚の半導体基板を用いて,図4に示すように半導体基板の周辺部にマスキング3を施し,ブラスト装置を用い素子部1bを薄化する(一次加工)。このとき,砥粒噴射圧力を制御し,砥粒粒度を均一化することにより,加工厚さばらつきを加工厚さの±5%以内に抑えるとともに,加工により発生する表面の破砕層を5μm以下に抑制する。
【0015】
このようなブラスト加工により,図5に示すように,一次加工厚さを542μm,すなわち,素子部厚を83μm±27μm(56?110μm)とするとともに,約70°のテーパーを形成する。このとき,破砕層のない正常なシリコン層は,すくなくとも51?105μmとなる。
【0016】
次いで,図6に示すように,加工径より小さいポリッシングヘッド4を持つポリッシュ装置を用いて2次加工を行い,素子部の厚さが50μmとなるまで薄化する。ブラスト加工のばらつきにより,最大加工量は55μmであるが,最小加工量は1μmであるため,部分的な薄化を行えば良く,そのみかけの加工速度は,従来の2倍程度となる。
【0017】
そして,このような工程を経て図1のように薄化加工された半導体基板の素子部厚は,50±2μmとなり,加工精度が高く,十分実用に適する半導体基板が得られる。
【0018】
さらに,このようにして得られた半導体基板の素子部(凹部)に,第2の素子領域を形成する。そして,例えば,各素子領域上(各主表面)の電極形成工程,後工程を経て,例えば,一方の電極より半導体基板の各素子領域に形成されたpn接合を通して,相対する他方の電極へ電流を流す電力用の縦型半導体装置等が形成される。
【0019】
本実施形態において,ブラストにより一次加工を行ったが,エッチングを用いることも可能である。この場合,ドライエッチングが好ましく,例えばエッチングガスをCF_(4)又はSF_(6)とし,RIE(Reactive Ion Etching)又はICP(Inductivity Coupled Plasma)エッチングを用いることができる。」





図2から,第1の素子領域(表面素子)2は,半導体基板1の中心部の素子部1bに形成されていることが見てとれる。

(2)上記記載から,引用文献1には,引用文献1の請求項に記載された発明の実施形態である次の発明(以下「引用発明」という。),及び,技術的事項が記載されている。
ア 引用発明
「少なくとも片面に凹部を有する半導体基板(シリコン基板)1であって,
半導体基板(シリコン基板)1は,その周辺部1aが厚く,中心部の素子部1bが薄い凹型であり,
半導体基板1の中心部の素子部1bにおいて,凹部の形成された面と反対側には,第1の素子領域(表面素子)2が形成され,
例えば625μm厚の半導体基板が用いられ,
素子部の厚さが50μmとなるまで薄化される,
半導体基板(シリコン基板)1」

イ 技術的事項
(ア)引用文献1に記載された発明は,電力用等の半導体装置に用いられる半導体基板に関するものであること。(段落【0001】)

(イ)縦型半導体装置において,オン抵抗の減少,低損失化のため,基板の薄肉化が図られていること。(段落【0002】)

(ウ)基板厚さを薄くすると,ハンドリング時の割れや,熱処理時の変形が発生すること。(段落【0002】)

(エ)上記(ウ)の課題を解決するために,素子の導通領域となる部分のみに,局所的に凹溝を設ける技術が提案されていること。(段落【0002】)

2 引用文献2
(1)原査定の拒絶理由で引用された,本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である,特開2015-202990号公報(原査定で引用された引用文献2。)には,図面とともに以下の事項が記載されている。
「【背景技術】
【0002】
電子デバイスとして各種の化合物半導体基板が用いられている。たとえば,単結晶SiC(炭化シリコン)は,Siに比べてバンドギャップが大きく,熱伝導性および化学的安定性に優れ,機械的強度も高く,放射線照射に対して損傷しにくい。これらの特性から,単結晶SiCは,次世代の半導体デバイス材料として注目を集めている。また,単結晶SiCは,GaNと格子定数が近いことから,GaNを成長させるための下地基板としても使用することができる。」

(2)したがって,引用文献2には,次の技術的事項が記載されている。
電子デバイスとして各種の化合物半導体基板が用いられており,たとえば,単結晶SiC(炭化シリコン)は,Siに比べてバンドギャップが大きく,熱伝導性および化学的安定性に優れ,機械的強度も高く,放射線照射に対して損傷しにくいことから,次世代の半導体デバイス材料として注目を集めている。

3 引用文献3
(1)原査定の拒絶理由で引用された,本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である,特開2007-35756号公報(原査定で引用された引用文献3。)には,図面とともに以下の事項が記載されている。
「【0002】
IC,LSI等のデバイスが表面側に複数形成されたウェーハは,ダイシング装置等を用いて個々のデバイスに分割され,各種電子機器に組み込まれて広く使用されている。そして,電子機器の小型化,軽量化等を図るために,個々のデバイスに分割される前のウェーハは,研削装置のチャックテーブルにて表面側が保持されて裏面が研削され,その厚さが例えば20μm?100μmになるように形成される(例えば特許文献1参照)。」

「【0004】
しかし,研削により薄く形成されたウェーハは剛性がなくなるため,その後の取り扱いや搬送が困難になるという問題がある。例えば,裏面研削後のウェーハを研削装置の保持テーブルから取り外す際やウェーハを個々のデバイスに分割する際において,ウェーハの取り扱いが容易ではない。また,裏面の研削により薄くなったウェーハの裏面に金,銀,チタン等からなる金属膜を数十nm程の厚さに被覆する場合においても,ウェーハの取り扱いが困難であり,また,工程間におけるウェーハの搬送も困難である。」

「【0007】
本発明に係るウェーハの加工方法は,複数のデバイスが形成されたデバイス領域とデバイス領域を囲繞する外周余剰領域とが表面に形成されたウェーハの加工方法に関するもので,ウェーハの裏面全面を研削して所定厚さのウェーハを形成する裏面全面研削工程と,裏面全面研削工程後のウェーハの裏面のうちデバイス領域に相当する領域を研削して所定の厚さの凹部を形成し,凹部の外周側にリング状補強部を形成する裏面凹状研削工程とから少なくとも構成されることを特徴とする。」

「【0009】
裏面全面研削工程における所定の厚さのウェーハは300μm?400μmの厚さを有し,凹状研削工程における所定の厚さの凹部は20μm?100μmの厚さを有することが望ましいが,これに限定されるものではない。」

(2)したがって,引用文献3には,次の技術的事項が記載されている。
ア 引用文献3に記載された発明は,薄く形成されたウェーハは剛性がなくなるため,ウェーハの取り扱いが困難となることを課題とするものである。(段落【0004】)

イ ウェーハの裏面全面を研削して所定厚さのウェーハを形成する裏面全面研削工程と,裏面全面研削工程後のウェーハの裏面のうちデバイス領域に相当する領域を研削して所定の厚さの凹部を形成し,凹部の外周側にリング状補強部を形成する裏面凹状研削工程により形成されるウェーハであって,裏面全面研削工程における所定の厚さのウェーハは300μm?400μmの厚さを有し,凹状研削工程における所定の厚さの凹部は20μm?100μmの厚さを有するウェーハ。(段落【0007】,【0009】)

4 引用文献4
(1)原査定の拒絶理由で引用された,本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である,特開2007-73844号公報(原査定で引用された引用文献4。)には,図面とともに以下の事項が記載されている。
「【0002】
従来から,ICやLSIなどのデバイスが複数形成されたウェーハは,ダイシング装置などの分割装置によって個々のデバイスに分割され,携帯電話やパソコンなどの電気機器に利用される。ここで,電気機器の軽量化および小型化を可能にするために,ウェーハの厚みは,50μm以下,30μm以上と薄く加工されるが,この薄いウェーハは,取り扱いが困難であることから,ウェーハのデバイスが形成されたデバイス領域の裏面のみを薄く研削し,このデバイス領域を囲繞する外周余剰領域にリング状の補強部を残存させ,薄くなったウェーハの取り扱いを容易にしている(特許文献1参照)。」

「【0013】
研削装置2は,ウェーハを保持するチャックテーブル20と,チャックテーブル20に保持されたウェーハに対して研削を施す研削部21とを備えている。研削部21は,垂直方向の軸心を有する回転軸22と,回転軸22の下端に装着されたホイール23と,ホイール23の下面に固着された砥石部24とを有する。ウェーハWは,保護部材1側がチャックテーブル20によって保持され,裏面Wbが露出した状態となる。そして,チャックテーブル20が回転するとともに,ホイール23が回転しながら,研削部21が下降することによって,回転する砥石部24がウェーハWの裏面Wbに接触して研削が行われる。このとき,砥石部24は,ウェーハWの表面Waに形成されたデバイス領域W1の裏側に接触させ,その外周側を研削しないようにする。デバイス領域W1の裏側が所望量研削されると,研削が終了する。このようにして,裏面Wbのうちのデバイス領域W1に対応する部分のみを研削することによって,図4および図5に示すように,裏面Wbに凹部W3が形成され,外周余剰領域W2に対応する部分には,研削前と同じ厚さを有するリング状補強部W4が残存する。たとえば,リング状補強部W4の幅は,2?3mm程度であればよい。また,リング状補強部W4の厚さは,数百μmあることが望ましい。一方,デバイス領域W1の厚さは,30μm程度にまで薄くすることができる。」

(2)したがって,引用文献4には,次の技術的事項が記載されている。
ア ウェーハの厚みは,50μm以下,30μm以上と薄く加工されるが,この薄いウェーハは,取り扱いが困難であることから,ウェーハのデバイスが形成されたデバイス領域の裏面のみを薄く研削し,このデバイス領域を囲繞する外周余剰領域にリング状の補強部を残存させ,薄くなったウェーハの取り扱いを容易にしている。

イ 裏面Wbに凹部W3が形成され,外周余剰領域W2に対応する部分には,研削前と同じ厚さを有するリング状補強部W4が残存し,たとえば,リング状補強部W4の幅は,2?3mm程度であればよく,また,リング状補強部W4の厚さは,数百μmあることが望ましく,一方,デバイス領域W1の厚さは,30μm程度にまで薄くすることができる。

5 引用文献5
原査定の拒絶理由で引用された,本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である,特開2009-277720号公報(原査定で引用された引用文献5。)には,図面とともに以下の事項が記載されている。
「【背景技術】
【0002】
半導体装置の製造に用いられるエッチング装置や成膜装置において,シャドーリングを用いる場合がある。シャドーリングは,基板の周縁部を覆うように配置されるリング状の部材であり,基板の縁から一定の領域に対してエッチングや成膜が行われないようにする部材である(例えば特許文献1及び2参照)。シャドーリングを用いない場合は,基板の周縁部を研削して膜を除去するなど,製造工程数が増えてしまう。」

第5 対比
1 本願発明1と引用発明を対比する。
(1)本願発明1の「デバイスが形成されるワイドギャップ半導体基板」と引用発明の「半導体基板(シリコン基板)1」とを対比する。
引用発明の「第1の素子領域(表面素子)2」は本願発明1の「デバイス」に相当する。
そして,引用発明の「半導体基板(シリコン基板)1」は,「第1の素子領域(表面素子)2が形成され」るものであるので,引用発明と本願発明1とは,後記の点で相違するものの,「デバイスが形成される半導体基板」である点で一致する。

(2)本願発明1の「内側の領域である第1の厚さを有する第1基板領域」であって,「前記第1基板領域に前記デバイスが形成され,前記第1の厚さは10μm以上50μm以下であ」ることと,引用発明の「中心部の素子部1b」とを対比する。
引用発明の「中心部の素子部1b」は,「半導体基板(シリコン基板)1」「周辺部1a」に対して内側の領域であるので,本願発明1の「内側の領域である」「第1基板領域」に相当する。
また,引用発明の「中心部の素子部1b」は「第1の素子領域(表面素子)2」が形成されるものであるので,本願発明1の「前記第1基板領域に前記デバイスが形成され」ることに相当する。
引用発明において,「素子部の厚さが50μmとなるまで薄化される」ことから,引用発明の「中心部の素子部1b」の厚さは「50μm」となるものと認められるので,本願発明1の「第1の厚さを有する第1基板領域」の「前記第1の厚さは10μm以上50μm以下であ」る点に相当する。
したがって,本願発明1と引用発明は「内側の領域である第1の厚さを有する第1基板領域」であって,「前記第1基板領域に前記デバイスが形成され,前記第1の厚さは10μm以上50μm以下であ」る点で一致する。

(3)本願発明1の「前記第1基板領域の外周を取り囲むように設けられた領域である,前記第1の厚さよりも厚い第2の厚さを有する第2基板領域」と引用発明の「周辺部1a」とを対比する。
引用発明の「周辺部1a」は「中心部の素子部1b」を取り囲んでおり,「周辺部1aが厚く,中心部の素子部1bが薄い凹型であ」ることから,「周辺部1a」は「中心部の素子部1b」よりも厚みを有するものであるので,本願発明1と引用発明は「前記第1基板領域の外周を取り囲むように設けられた領域である,前記第1の厚さよりも厚い第2の厚さを有する第2基板領域」を備える点で一致する。

2 以上のことから,本願発明1と引用発明との一致点及び相違点は,次のとおりである。
【一致点】
「デバイスが形成される半導体基板であって,
内側の領域である第1の厚さを有する第1基板領域と,
前記第1基板領域の外周を取り囲むように設けられた領域である,前記第1の厚さよりも厚い第2の厚さを有する第2基板領域とを備え,
前記第1基板領域に前記デバイスが形成され,前記第1の厚さは10μm以上50μm以下である,
半導体基板。」

【相違点1】
本願発明1は「ワイドギャップ半導体基板」であるのに対し,引用発明は「半導体基板(シリコン基板)1」である点。

【相違点2】
本願発明1は「前記第2基板領域は,その前記第2の厚さが100μm以上350μm以下に形成され」るものであるのに対し,引用発明は「周辺部1a」の厚みが「625μm」である点。

【相違点3】
本願発明1は「前記第2基板領域は」「その径方向の幅が1mm以上10mm以下に設定されている」のに対し,引用発明は「周辺部1a」の幅について記載されていない点。

第6 判断
1 相違点1について
上記第4の2(2)のとおり,引用文献2に記載されるように,Siに比べてバンドギャップが大きい,SiC等のワイドギャップ半導体が,次世代の半導体デバイス材料として注目を集めていることは,本願優先日前に既に知られたものである。
そして,引用発明は,「半導体基板(シリコン基板)1」という表記からも明らかなように,「シリコン基板」という特定は,括弧内においてなされているものであって,上記第4の1(2)イのとおり,引用文献1に記載された技術は材料をシリコンに限定しない半導体基板一般に対して適用するものと理解することが当業者において自然であるといえる。このことは,下記に挙げる周知文献1?3に記載されるように,SiC等のワイドギャップ半導体基板を用いて縦型トランジスタを作製する場合に,オン抵抗の低減のため,薄くした方が良いことが,本願優先日において当業者にとって技術常識であったことからも明らかである。
そうすると,引用発明において,Si基板に替えて,次世代の半導体デバイス材料として注目を集めているSiC基板を採用しようとすることは,当業者が容易に着想し得るものであるといえ,その際に,SiC基板についても,オン抵抗の低減のために,50μm程度に薄くすることは,当業者が容易になし得るものである。

・周知文献1
特開2014-82361号公報(以下,周知文献1という。)には,以下の記載がある。
「【技術分野】
【0001】
本発明は,炭化珪素半導体を用いた縦型のパワーMOS型半導体装置の製造方法に関するものである。
【背景技術】
【0002】
炭化珪素半導体(以後,単にSiCと略記することもある)を用いて高耐圧パワーMOS型半導体装置(以降,半導体装置をデバイスと記すことがある。)を作製すると,シリコン半導体(以後,単にSiと略記することもある)製パワーMOS型デバイスに比べて,オン抵抗を大幅に低減できる可能性がある。たとえば,耐圧1?1.2kV級のSiC製MOSFET(絶縁ゲート型電界効果トランジスタ)の場合,5mΩcm^(2)以下のオン抵抗が得られている。このオン抵抗は,同じ耐圧クラスのSi製MOSFETやIGBT(絶縁ゲート型バイポーラトランジスタ)に比較すると,その半分以下である。今後,製造コスト面の改善,プロセス技術の向上およびその他の性能向上などが進めば,インバーター部品としてSi製IGBTの大半を置き換える可能性も考えられる。
【0003】
SiCを用いることでオン抵抗をSiに比べて大幅に低減できる理由は,SiCが高い絶縁破壊電界を有するので,同じ耐圧を実現するために耐圧層(高抵抗ドリフト層)をSiに比べて薄くできること,さらに,耐圧層の不純物ドーピング量を高くすることができるので,耐圧層の抵抗をSiに比べて2桁以上低減できることなどのためである。」

「【0020】
そのようなRB-MOSFETの一例を図2,図3の断面図および平面図に示す。このRB-MOSFETにおいても,前述の縦型SiC製MOSFETの製造方法と同じようにn+基板1上にn-エピタキシャル層2を成長させ,そのn-エピタキシャル層2周辺の半導体非形成領域の表面にレーザー照射により識別用刻印3(ナンバリング)を形成する(図2)。その後,同表面の内側のウェハ中央部の半導体形成領域に所要のMOSゲート構造12(図3)を作りこむ。次にRB-MOSFET特有のプロセスとして,逆方向耐圧を持たせるためにMOSゲート構造12を作りこんだ面(表面とする)とは反対側の面(裏面とする)から研削などの手法によりn+基板1をすべて研削により除去しn-エピタキシャル層2を露出させ,この露出面にショットキーバリア金属からなるドレイン電極11を接触させてショットキー接合を形成して逆阻止機能を有効にする必要がある。通常のSiC製MOSFETでは裏面ショットキー接合は不要なので,n+基板1をすべて除去することなく,n+基板1の裏面にオーミック性のドレイン電極を形成する。最終SiCウェハ20の厚さtはRB-MOSFETの場合には耐圧とn-エピタキシャル層2の不純物濃度により決まるが,SiCはSiに比べて絶縁破壊電界が10倍近く高いため,SiC基板では,Siに比べて約10分の1程度まで基板を薄くする必要がある。例えば,1200V耐圧クラスでは15?20μmの最終的なウェハ厚となる。3300V耐圧クラスでは約30μmとなる。」

・周知文献2
特開2017-105697号公報(以下,周知文献2という。)には,以下の記載がある。
「【技術分野】
【0001】
本発明は,主として,SiCウエハに薄化工程を行って薄型のSiCウエハを製造する方法及び薄型のSiCウエハに関する。
【背景技術】
【0002】
近年では,半導体デバイスの小型化及びオン抵抗の低減等を目的として,薄型のSiCウエハが求められている。特許文献1,2,及び,非特許文献1は,SiCウエハを薄くするための処理について記載されている。例えば非特許文献1には,ダイヤモンドホイール等を用いてSiCウエハを機械的に研削して,SiCウエハを薄くすることが記載されている。」

「【0062】
その後,刻印41が形成されたSiCウエハ40を坩堝30に収容し,高温真空炉10を用いてSiCウエハ40に対してSi蒸気圧エッチングを行う(薄化工程)。この薄化工程では,SiCウエハ40の厚みが100μm以下(好ましくは70μm以下)になるまでSi蒸気圧エッチングを行い,機械的な研削による薄化工程を行わない(言い換えれば,厚さを調整するための機械的な研削が行われていないSiCウエハ40に対してSi蒸気圧エッチングを行う)。厚みについて詳細に説明すると,SiCウエハ40の厚みにはバラツキが存在するが,平均の厚みが100μm以下等という意味である。また,SiCウエハ40の一部のみを厚く残す場合は,SiCウエハ40の中央部(即ちエピタキシャル層が形成されたり半導体デバイスが形成されたりする部分)における厚みが100μm以下等という意味である。なお,表面に溝が形成されることで,半導体デバイスのチップサイズ等に分割されたSiCウエハ40の場合は,溝が形成されている部分ではなく,それ以外の部分(エピタキシャル層が形成されたり半導体デバイスが形成されたりする部分)の厚みを示す。」

・周知文献3
特開2014-229842号公報(以下,周知文献3という。)には,以下の記載がある。
「【背景技術】
【0002】
炭化珪素(SiC)を半導体材料に用いた半導体素子は,シリコン(Si)を半導体材料に用いた半導体素子の次世代の半導体素子として期待されている。その理由は,SiC半導体素子がSi半導体素子と比較して,オン状態における素子の抵抗を数百分の1に低減可能であること,より高温(例えば200℃以上)の環境下で使用可能であることなど,様々な利点があるからである。これらの利点は,SiCのバンドギャップがSiに対して3倍程度大きく,SiCの絶縁破壊電界強度がSiよりも1桁近く大きいというSiC自体の特長により得られるものである。」

「【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら,発明者が鋭意研究を重ねた結果,新たに次のことが判明した。上記非特許文献1のようにSiC基板の薄化によって低抵抗化を図る場合,SiC基板の研削後の裏面にニッケル(Ni)膜を形成し,このNi膜をシリサイド化(化学反応)することにより裏面電極となるNiシリサイド合金電極を形成する。このとき,裏面電極を可能な限り薄くすることによって,SiC基板と裏面電極とのコンタクト抵抗が低減されるとともに,Ni膜のシリサイド化の副生成物であるカーボン(C)の析出量が抑えられ,裏面電極が剥離しにくくなる。」

2 相違点2について
引用発明において,周辺部1aの厚みをどの程度とするかは,所望の剛性や強度に応じて,当業者が適宜設定すべきものである。
また,例えば,上記第4の3(2)のとおり,引用文献3には,「凹部の外周側にリング状補強部を形成する裏面凹状研削工程により形成されるウェーハであって,裏面全面研削工程における所定の厚さのウェーハは300μm?400μmの厚さを有し」との事項が記載されており,周縁部の厚みを300μm?400μm程度とすることは,本願の優先日前に知られたことである。
一方,本願の明細書及び図面を精査しても,本願発明1において「前記第2基板領域は,その前記第2の厚さが100μm以上350μm以下に形成され」たことにより格別の効果が生じているとは認められないから,「100μm以上350μm以下」という数値範囲に臨界的意義は認められない。
したがって,引用発明において,「周辺部1a」の厚みを「100μm以上350μm以下」とすることは,引用文献3に記載された技術的事項を勘案すれば,当業者にとって特段の困難性はなく,かつ,「100μm以上350μm以下」という数値範囲に臨界的意義は認められないから,引用発明において,本願発明1のように「前記第2基板領域は,その前記第2の厚さが100μm以上350μm以下に形成され」ものとすることは,当業者が容易になし得たことである。
よって,相違点2は当業者が容易になし得た範囲に含まれる程度のものである。

3 相違点3について
デバイスの形成されない周辺部1aの幅を広げると,1枚のウェーハからとれる半導体素子素子の数が減り,狭すぎるとウェーハの強度や剛性が小さくなることは,引用文献1に接した当業者であれば直ちに察知し得たことであり,引用発明において,周辺部1aの幅をどの程度とするかは,これらの事項を勘案して,当業者が適宜設定すべきものである。
また,例えば,上記第4の4(2)のとおり,引用文献4には,「リング状補強部W4の幅は,2?3mm程度であればよく」との事項が記載されており,周縁部の幅を2?3mm程度とすることは,本願の優先日前に知られたことである。
一方,本願の明細書及び図面を精査しても,本願発明1において「前記第2基板領域は」「その径方向の幅が1mm以上10mm以下に設定されている」ことにより格別の効果が生じているとは認められないから,「1mm以上10mm以下」という数値範囲に臨界的意義は認められない。
したがって,引用発明において,「周辺部1a」の幅を「1mm以上10mm以下」とすることは,引用文献4に記載された技術的事項を勘案すれば,当業者にとって特段の困難性はなく,かつ,「1mm以上10mm以下」という数値範囲に臨界的意義は認められないから,引用発明において,本願発明のように「前記第2基板領域は」「その径方向の幅が1mm以上10mm以下に設定されている」ものとすることは,当業者が容易になし得たことである。
よって,相違点3は当業者が容易になし得た範囲に含まれる程度のものである。

4 効果について
これらの相違点を総合的に勘案しても,本願発明1の奏する作用効果は,引用発明及び引用文献2?4並びに周知文献1?3に記載された技術の奏する作用効果から予測される範囲内のものにすぎず,格別顕著なものということはできない。

第7 むすび
以上のとおり,本願発明1は,引用文献1に記載された発明並びに引用文献2?4及び周知文献1?3に記載された技術的事項に基づいて,その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。
したがって,他の請求項に係る発明について検討するまでもなく,本願は拒絶すべきものである。
よって,結論のとおり審決する。

 
審理終結日 2021-02-24 
結審通知日 2021-03-02 
審決日 2021-03-18 
出願番号 特願2019-565764(P2019-565764)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 宇多川 勉  
特許庁審判長 加藤 浩一
特許庁審判官 井上 和俊
小川 将之
発明の名称 ワイドギャップ半導体基板、ワイドギャップ半導体基板の製造装置、およびワイドギャップ半導体基板の製造方法  
代理人 村上 智司  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ