• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1374185
審判番号 不服2020-8441  
総通号数 259 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-07-30 
種別 拒絶査定不服の審決 
審判請求日 2020-06-17 
確定日 2021-05-13 
事件の表示 特願2015-185469「光電変換素子の製造方法」拒絶査定不服審判事件〔平成29年 3月23日出願公開、特開2017- 59763〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成27年9月18日の出願であって、その後の主な手続経緯は、以下のとおりである。

平成30年 3月23日 :出願審査請求書の提出
同年10月17日付け:拒絶理由通知(同年10月23日発送)
同年12月25日 :期間延長請求書の提出(2ヶ月)
平成31年 1月22日 :手続補正書・意見書の提出
令和元年 6月25日付け:拒絶理由通知(同年7月2日発送)
同年 8月22日 :期間延長請求書の提出(2ヶ月)
同年10月31日 :手続補正書・意見書の提出
令和2年 3月12日付け;拒絶査定(同年3月17日送達)
同年 6月17日 :審判請求書の提出
同年12月 8日付け:拒絶理由通知(同年12月15日発送)
令和3年 2月12日 :手続補正書・意見書の提出

第2 本願発明
本願の請求項1ないし3に係る発明は、令和3年2月12日付けの手続補正により補正された請求項1ないし3に記載された事項により特定されるとおりのものであるところ、その請求項1に係る発明(以下「本願発明」という。)は、次のとおりのものである。

「【請求項1】
第1の表面と前記第1の表面と反対側の第2の表面と側面とを有する半導体基板と、
前記第2の表面上に設けられた誘電体層と、
前記誘電体層上に設けられるとともに、i型を有する第1の非晶質半導体層と、
前記誘電体層上に設けられるとともに、第1の導電型を有する第1の非晶質半導体領域と、
前記誘電体層上に設けられるとともに、前記第1の導電型と異なる第2の導電型を有する第2の非晶質半導体領域とを備え、
前記第1の非晶質半導体領域は前記第1の導電型を有する第1の不純物を含み、
前記第2の非晶質半導体領域は前記第2の導電型を有する第2の不純物を含み、
前記第1の非晶質半導体層、前記第1の非晶質半導体領域及び前記第2の非晶質半導体領域は、連続して延在する1つの層を構成し、
前記第1の非晶質半導体領域と前記第2の非晶質半導体領域とが交互に配列される方向において、前記第1の非晶質半導体領域と前記第2の非晶質半導体領域との間に前記第1の非晶質半導体層が存在し、
前記第1の表面は、凹凸構造を含む、光電変換素子の製造方法において、
前記第1の表面上、前記第2の表面上および前記側面上にそれぞれ第1の誘電体層、前記誘電体層および側面誘電体層が連続して延在するように形成し、前記第1の誘電体層上にi型を有する第2の非晶質半導体層を形成することと、
前記第2の非晶質半導体層を形成後、前記誘電体層上に、前記第2の非晶質半導体層の厚さより厚い前記第1の非晶質半導体層を形成することと、
前記第1の非晶質半導体層内に前記第1の非晶質半導体領域を形成することと、
前記第1の非晶質半導体層内に前記第2の非晶質半導体領域を形成することとを備え、
前記第1の非晶質半導体層内に前記第1の非晶質半導体領域を形成することは、前記第1の非晶質半導体層の第1の部分に前記第1の不純物をドーピングすることを含み、
前記第1の非晶質半導体層内に前記第2の非晶質半導体領域を形成することは、前記第1の部分と異なる前記第1の非晶質半導体層の第2の部分に前記第2の不純物をドーピングすることを含み、
前記誘電体層と前記第1の非晶質半導体領域との間及び前記誘電体層と前記第2の非晶質半導体領域との間に前記第1の非晶質半導体層を有する、光電変換素子の製造方法。」(なお、下線は、当審で付した。以下、同じ。)

第3 当審の拒絶理由通知書の概要
当審の拒絶の理由である、令和2年12月8日付け拒絶理由通知の理由は、概略、次のとおりのものである。

【理由その1】(明確性)
この出願は、特許請求の範囲の請求項3、請求項3の記載を引用する請求項4、5、7の記載が特許法第36条第6項第2号に規定する要件を満たしていない。
【理由その2】(進歩性)
この出願の請求項1、2、4ないし8に係る発明(以下「本願発明1」等という。)は、下記の引用文献に記載された発明に基いて、当業者がが容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。


引用文献:特開2014-123692号公報

第4 引用文献
1 引用文献には、図面とともに、以下の記載がある。
(1)「【請求項3】
一面および他面を有する結晶系半導体と、
前記結晶系半導体の前記一面に形成された真性の非晶質系半導体膜とを備え、
前記真性の非晶質系半導体膜の第1の領域に一導電型を示す不純物が拡散された第1の非晶質系半導体膜が形成され、
前記真性の非晶質系半導体膜の第2の領域に前記一導電型と異なる他導電型を示す不純物が拡散された第2の非晶質系半導体膜が形成され、
前記第1の領域における前記第1の非晶質系半導体膜上に第1の電極が形成され、
前記第2の領域における前記第2の非晶質系半導体膜上に第2の電極が形成され、
前記第1の電極が電気的に接続された第1の集電極と、前記第2の電極が電気的に接続された第2の集電極が設けられたことを特徴とする光起電力素子。
【請求項4】
請求項3記載の光起電力素子において、前記結晶系半導体の前記一面に形成された真性の非晶質系半導体膜が、結晶シリコンの一面に形成された真性の非晶質シリコン薄膜であることを特長とする光起電力素子。」

(2)「【発明を実施するための最良の形態】
【0037】
(第1の実施の形態)
以下、本発明の一実施の形態について説明する。
【0038】
図1は本実施の形態に係る光起電力素子の裏面を示す平面図であり、図2は本実施の形態に係る光起電力素子の構造を示す模式的断面図である。
【0039】
図1に示すように、光起電力素子は正方形状のn型単結晶シリコン基板1を有する。例えば、一辺の長さが15cmの正方形のn型単結晶シリコン基板1を基板としている。光起電力素子の裏面には、複数のP電極5および複数のN電極4が形成されている。P電極5およびN電極4は、光起電力素子上に平行に、かつ、交互に並んでいる。また、光起電力素子の裏面のP電極5とN電極4の端部に、それぞれP集電極3とN集電極2が、P電極5とN電極4に直行する方向に延びるように設けられている。
【0040】
……
【0041】
次に、図2に示すように、n型単結晶シリコン基板1の表面(図中下側面)には、凹凸状のテクスチャー構造が形成されており、i型非晶質シリコン膜10からなるパッシベーション層と、窒化シリコン11からなる反射防止層が順に形成されている。
【0041】
……
【0044】
本発明の第1の実施の形態においては、凹凸状のテクスチャー構造と窒化シリコン11からなる反射防止層が設けられることにより、n型単結晶シリコン基板1の表面から入射する光の反射が抑制され、入射光を効率良く発電に寄与させることができる。
【0045】
……
【0046】
ここで、n型単結晶シリコン基板1の表面のi型非晶質シリコン膜10は、裏面の電極から離れた位置に存在するため、省略することも可能である。i型非晶質シリコン膜10を省略することでプロセスが簡略化され低コストが可能になるというメリットがある。ただし、i型非晶質シリコン膜10を省略した場合、再結合が増加し発電量が若干低下するというデメリットが存在する。
【0047】
発電に寄与する接合は、n型単結晶シリコン基板1とp型非晶質シリコン層9の間に存在する接合であるが、n型単結晶シリコン基板1に直接p型非晶質シリコン層9を形成すると、電子とホールの再結合の原因となる界面準位が多数発生することが知られている。本実施の形態においては、n型単結晶シリコン基板1とp型非晶質シリコン層9との間にi型非晶質シリコン膜6が存在しており、界面準位の発生が抑制される。その結果、入射光により励起された電子とホールの再結合が抑制され、P電極5とN電極4から効率良く電力を取りだすことができる。」

(3)「【0048】
次に、図3を用いて、第1の実施の形態の光起電力素子の製造方法を説明する。ここで、表面側のテクスチャー構造やi型非晶質シリコン膜10と窒化シリコン11は、図示していないが、本プロセスの事前に形成されているものとする。また、裏面側の構造体を全て形成した後に、表面側のテクスチャー構造やi型非晶質シリコン膜10と窒化シリコン11を形成してもよい。
【0049】
最初に、図3(a)に示すように、SiH_(4)ガスおよびH_(2)ガスを用いたプラズマCVD法により、板厚200μmのn型単結晶シリコン基板1の裏面に、膜厚10非晶質シリコン膜6を形成する。
【0050】
ここで、i型非晶質シリコン膜6の膜厚は、5nm以上40nm以下であることが望ましい。i型非晶質シリコン膜6が5nmより薄い膜厚の場合、適正な膜厚でn型ドーパントとp型ドーパントを加熱拡散することができなくなる。一方、i型非晶質シリコン膜6が40nmより厚い膜厚の場合、i型非晶質シリコン膜6を1nm?5nm残して、n型ドーパントとp型ドーパントを加熱拡散することが必要となり、加熱拡散のための時間が長くなり、プロセス時間が長くなることによりコストアップに繋がる。
【0051】
……
【0054】
i型非晶質シリコン層6が1nmより薄くなると、部分的にn型非晶質シリコン層8とp型非晶質シリコン層9がn型単結晶シリコン基板に接触し、開放電圧の低下を発生する。また、i型非晶質シリコン膜6が7nmより厚くなると、直流抵抗が増加し短絡電流の低下につながる。
【0055】
次に、図3(d)に示すように、n型ドーパント塗布層14とp型ドーパント塗布層15を剥離液等により除去することで、n型単結晶シリコン基板1の裏面に、膜厚1nm以上7nm以下のi型非晶質シリコン膜6を介して、n型非晶質シリコン層8とp型非晶質シリコン層9を有す
る裏面構造が形成される。
【0056】
……
【0059】
最後に、図3(f)に示すように、n型非晶室シリコン層8とp型非晶室シリコン層9上に、それぞれ、N貫通孔12とP貫通孔13を介して、N電極4とP電極5を形成する。N電極5とP電極4は、導電性を有する透明導電膜または金属膜であり、銀ペースト等のスクリーン印刷技術、メタルマスクを用いた真空成膜技術、フォトプロセスを用いたエッチング技術、レーザパターニングによる除去技術等を用いることにより形成される。また、N電極5とP電極4を、ITO等の透明導電膜とAg薄膜等の金属膜の2層構造にすることが望ましい。ITO等の透明導電膜を設けることにより、不要な金属の拡散が抑制される。さらに、N電極5とP電極4に対してCu等の金属を電鋳し、その電気抵抗を下げることで、電力ロスを抑制することが可能である。」

(4)図2は、以下のものである。

1…n型単結晶シリコン基板
2…N集電極
3…P集電極
4…N電極
5…P電極
6…i型非晶質シリコン膜(裏面)
10…i型非晶質シリコン膜(表面)
11…窒化シリコン膜

(5)図3は、以下のものである。

1…n型単結晶シリコン基板
4…N電極
5…P電極
6…i型非晶質シリコン膜
7…酸化シリコン
8…n型非晶質シリコン膜
9…p型非晶質シリコン膜

2 引用文献に記載された発明
(1)上記1(1)の記載からして、引用文献には、
「一面および他面を有する結晶系半導体と、
前記結晶系半導体の前記一面に形成された真性の非晶質シリコン薄膜とを備え(【請求項4】)、
前記真性の非晶質シリコン薄膜の第1の領域に一導電型を示す不純物が拡散された第1の非晶質系半導体膜が形成され、
前記真性の非晶質シリコン薄膜の第2の領域に前記一導電型と異なる他導電型を示す不純物が拡散された第2の非晶質系半導体膜が形成され、
前記第1の領域における前記第1の非晶質系半導体膜上に第1の電極が形成され、
前記第2の領域における前記第2の非晶質系半導体膜上に第2の電極が形成され、
前記第1の電極が電気的に接続された第1の集電極と、前記第2の電極が電気的に接続された第2の集電極が設けられた、光起電力素子(【請求項3】)。」が記載されていると認められる。

(2)上記1(2)の記載からして、以下のことが理解できる。
ア 上記(1)の「結晶系半導体」は、n型単結晶シリコン基板であってもよいこと。
イ 上記(1)の「結晶系半導体」の他面は表面側(受光側)であり、真性の非晶質シリコン薄膜と窒化シリコンからなる反射防止層が形成されていること。
ウ 上記(1)の「結晶系半導体」の一面は裏面側であり、真性の非晶質シリコン薄膜が形成されていること。
エ 上記(1)の「真性の非晶質シリコン薄膜」は、界面準位の発生を抑制する機能があるものと認められる。

(3)上記1(3)の記載を踏まえて、図2及び図3(f)を見ると、以下のことが理解できる。
ア 上記(1)の「第1の非晶質系半導体膜」は、n型ドーパントを加熱拡散したn型非晶質シリコン膜であってもよいこと。
イ 上記(1)の「第2の非晶質系半導体膜」は、p型ドーパントを加熱拡散したp型非晶質シリコン膜であってもよいこと。
ウ 上記(1)の「第1の電極」は、N電極であってもよいこと。
エ 上記(1)の「第2の電極」は、P電極であってもよいこと。
オ 上記(1)の「真性の非晶質シリコン薄膜」の膜厚は、5nm以上40nm以下であること。
カ 上記(1)の「結晶系半導体」の一面、すなわち裏面側に、膜厚1nm以上7nm以下の真性の非晶質シリコン薄膜を介して、n型非晶質シリコン膜とp型非晶質シリコン膜を有する裏面構造が形成されること。

(4)また、図2及び図3(f)から、以下のことが読み取れる。
n型非晶質シリコン膜とp型非晶質シリコン膜は、水平方向に交互に配列され、その間に、真性の非晶質シリコン薄膜が存在すること。

(5)上記(1)ないし(4)の検討からして、引用文献には、次の「光起電力素子」が記載されていると認められる。

「n型単結晶シリコン基板と、
前記n型単結晶シリコン基板の表面に形成された真性の非晶質シリコン薄膜及び窒化シリコンからなる反射防止層と、
前記n型単結晶シリコン基板の裏面に形成された膜厚5nm以上40nm以下の真性の非晶質シリコン薄膜とを備え、
前記真性の非晶質シリコン薄膜の第1の領域にn型ドーパントを加熱拡散したn型非晶質シリコン膜が形成され、
前記真性の非晶質シリコン薄膜の第2の領域にp型ドーパントを加熱拡散したp型非晶質シリコン膜が形成され、
前記第1の領域における前記n型非晶質シリコン膜上にN電極が形成され、
前記第2の領域における前記p型非晶質シリコン膜上にP電極が形成され、
前記n型非晶質シリコン膜と前記p型非晶質シリコン膜は、水平方向に交互に配列され、その間に、前記真性の非晶質シリコン薄膜が存在し、
前記n型単結晶シリコン基板の裏面に、膜厚1nm以上7nm以下の真性の非晶質シリコン薄膜を介して、n型非晶質シリコン膜とp型非晶質シリコン膜を有する裏面構造が形成されている、光起電力素子。」

(6)また、上記(3)の「次に、図3を用いて、第1の実施の形態の光起電力素子の製造方法を説明する。ここで、表面側のテクスチャー構造やi型非晶質シリコン膜10と窒化シリコン11は、図示していないが、本プロセスの事前に形成されているものとする。」(【0048】)との記載を踏まえて、図3を見ると、
上記(5)の「光起電力素子」は、「テクスチャー構造を有するn型単結晶シリコン基板の表面に真性の非晶質シリコン薄膜及び窒化シリコンからなる反射防止層」を形成した後に、n型単結晶シリコン基板の裏面に、真性の非晶質シリコン薄膜、n型非晶質シリコン膜、p型非晶質シリコン膜、N電極及びP電極を形成することで製造されることが理解できる。

なお、「『n型単結晶シリコン基板の表面』に形成された『真性の非晶質シリコン薄膜』」及び「『n型単結晶シリコン基板の裏面』に形成された『真性の非晶質シリコン薄膜』」を、それぞれ、「真性の非晶質シリコン薄膜(表面)」及び「真性の非晶質シリコン薄膜(裏面)」と表記する。
また、両者をまとめて、「真性の非晶質シリコン薄膜(表面・裏面)」と表記する。

(7)上記(1)ないし(6)の検討からして、引用文献には、次の「光起電力素子の製造方法」の発明(以下「引用発明」という。)が記載されていると認められる。

「表面側にテクスチャー構造を有するn型単結晶シリコン基板と、
前記n型単結晶シリコン基板の表面に形成された真性の非晶質シリコン薄膜(表面)及び窒化シリコンからなる反射防止層と、
前記n型単結晶シリコン基板の裏面に形成された膜厚5nm以上40nm以下の真性の非晶質シリコン薄膜(裏面)とを備え、
前記真性の非晶質シリコン薄膜(裏面)の第1の領域にn型ドーパントを加熱拡散したn型非晶質シリコン膜が形成され、
前記真性の非晶質シリコン薄膜(裏面)の第2の領域にp型ドーパントを加熱拡散したp型非晶質シリコン膜が形成され、
前記第1の領域における前記n型非晶質シリコン膜上にN電極が形成され、
前記第2の領域における前記p型非晶質シリコン膜上にP電極が形成され、
前記n型非晶質シリコン膜と前記p型非晶質シリコン膜は、水平方向に交互に配列され、その間に、前記真性の非晶質シリコン薄膜(裏面)が存在し、
前記n型単結晶シリコン基板の裏面に、膜厚1nm以上7nm以下の真性の非晶質シリコン薄膜(裏面)を介して、n型非晶質シリコン膜とp型非晶質シリコン膜を有する裏面構造が形成されている、光起電力素子の製造方法であって、
前記n型単結晶シリコン基板の表面に、真性の非晶質シリコン薄膜(表面)及び窒化シリコンからなる反射防止層を形成した後に、前記n型単結晶シリコン基板の裏面に、前記真性の非晶質シリコン薄膜(裏面)、前記n型非晶質シリコン膜、前記p型非晶質シリコン膜、前記N電極及び前記P電極を形成する、光起電力素子の製造方法。」

第5 当審の判断
1 「【理由その2】(進歩性)」について
(1)対比
本願発明と引用発明とを対比すると以下のことがいえる。
ア(ア)引用発明の「表面側にテクスチャー構造を有するn型単結晶シリコン基板」は、本願発明の「第1の表面と前記第1の表面と反対側の第2の表面と側面とを有する半導体基板」に相当する。
以下、同様に、
「n型単結晶シリコン基板の裏面に形成された膜厚5nm以上40nm以下の真性の非晶質シリコン薄膜(裏面)」は、「i型を有する第1の非晶質半導体層」に、
「『真性の非晶質シリコン薄膜(裏面)の第1の領域』に形成された『n型ドーパントを加熱拡散したn型非晶質シリコン膜』」は、「第1の導電型を有する第1の非晶質半導体領域」に、
「『真性の非晶質シリコン薄膜(裏面)の第2の領域』に形成された『p型ドーパントを加熱拡散したp型非晶質シリコン膜』」は、「第1の導電型と異なる第2の導電型を有する第2の非晶質半導体領域」に、それぞれ、相当する。

(イ)引用発明の「n型非晶質シリコン膜とp型非晶質シリコン膜」は、「真性の非晶質シリコン薄膜(裏面)」に対して「n型(p型)ドーパントを加熱拡散した」ものであり、n型非晶質シリコン膜、p型非晶質シリコン膜及び真性の非晶質シリコン薄膜(裏面)は、連続して延在する1つの層を構成しているといえる。

(ウ)また、引用発明の「テクスチャー構造」及び「光起電力素子」は、それぞれ、本願発明の「凹凸構造」及び「光電変換素子」に相当する。

(エ)上記検討からして、本願発明と引用発明とは、
「第1の表面と前記第1の表面と反対側の第2の表面と側面とを有する半導体基板と、
前記第2の表面上に設けられたi型を有する第1の非晶質半導体層と、
前記第2の表面上に設けられた第1の導電型を有する第1の非晶質半導体領域と、
前記第2の表面上に設けられた前記第1の導電型と異なる第2の導電型を有する第2の非晶質半導体領域とを備え、
前記第1の非晶質半導体領域は前記第1の導電型を有する第1の不純物を含み、
前記第2の非晶質半導体領域は前記第2の導電型を有する第2の不純物を含み、
前記第1の非晶質半導体層、前記第1の非晶質半導体領域及び前記第2の非晶質半導体領域は、連続して延在する1つの層を構成し、
前記第1の非晶質半導体領域と前記第2の非晶質半導体領域とが交互に配列される方向において、前記第1の非晶質半導体領域と前記第2の非晶質半導体領域との間に前記第1の非晶質半導体層が存在し、
前記第1の表面は、凹凸構造を含む、光電変換素子の製造方法」である点で一致する。

イ 引用発明においては、「(表面側にテクスチャー構造を有する)n型単結晶シリコン基板の表面に、真性の非晶質シリコン薄膜(表面)及び窒化シリコンからなる反射防止層を形成した後に、前記n型単結晶シリコン基板の裏面に、真性の非晶質シリコン薄膜(裏面)、n型非晶質シリコン膜、p型非晶質シリコン膜、N電極及びP電極を形成する」から、最初に、n型単結晶シリコン基板の表面側に真性の非晶質シリコン薄膜(表面)及び窒化シリコンからなる反射防止層が形成されることになる。
よって、本願発明と引用発明とは、
「第1の表面上にi型を有する第2の非晶質半導体層を形成することと、
前記第2の非晶質半導体層を形成後、前記前記第2の表面上に前記第1の非晶質半導体層を形成することと、
前記第1の非晶質半導体層内に前記第1の非晶質半導体領域を形成することと、
前記第1の非晶質半導体層内に前記第2の非晶質半導体領域を形成することとを備え、
前記第1の非晶質半導体層内に前記第1の非晶質半導体領域を形成することは、前記第1の非晶質半導体層の第1の部分に前記第1の不純物をドーピングすることを含み、
前記第1の非晶質半導体層内に前記第2の非晶質半導体領域を形成することは、前記第1の部分と異なる前記第1の非晶質半導体層の第2の部分に前記第2の不純物をドーピングすることを含む」点で一致する。

ウ 引用発明においては、「n型非晶質シリコン膜とp型非晶質シリコン膜は、水平方向に交互に配列され、その間に、真性の非晶質シリコン薄膜(裏面)が存在し、前記n型単結晶シリコン基板の裏面に、膜厚1nm以上7nm以下の真性の非晶質シリコン薄膜(裏面)を介して、n型非晶質シリコン膜とp型非晶質シリコン膜を有する裏面構造が形成されている」から、
本願発明と引用発明とは、「誘電体層と第1の非晶質半導体領域との間及び前記誘電体層と第2の非晶質半導体領域との間に前記第1の非晶質半導体層を有する」点で一致する。

エ 上記アないしウから、本願発明と引用発明とは、以下の点で一致する。
<一致点>
「第1の表面と前記第1の表面と反対側の第2の表面と側面とを有する半導体基板と、
前記第2の表面上に設けられたi型を有する第1の非晶質半導体層と、
前記第2の表面上に設けられた第1の導電型を有する第1の非晶質半導体領域と、
前記前記第2の表面上に設けられた前記第1の導電型と異なる第2の導電型を有する第2の非晶質半導体領域とを備え、
前記第1の非晶質半導体領域は前記第1の導電型を有する第1の不純物を含み、
前記第2の非晶質半導体領域は前記第2の導電型を有する第2の不純物を含み、
前記第1の非晶質半導体層、前記第1の非晶質半導体領域及び前記第2の非晶質半導体領域は、連続して延在する1つの層を構成し、
前記第1の非晶質半導体領域と前記第2の非晶質半導体領域とが交互に配列される方向において、前記第1の非晶質半導体領域と前記第2の非晶質半導体領域との間に前記第1の非晶質半導体層が存在し、
前記第1の表面は、凹凸構造を含む、光電変換素子の製造方法において、
前記第1の表面上にi型を有する第2の非晶質半導体層を形成することと、
前記第2の非晶質半導体層を形成後、前記前記第2の表面上に前記前記第1の非晶質半導体層を形成することと、
前記第1の非晶質半導体層内に前記第1の非晶質半導体領域を形成することと、
前記第1の非晶質半導体層内に前記第2の非晶質半導体領域を形成することとを備え、
前記第1の非晶質半導体層内に前記第1の非晶質半導体領域を形成することは、前記第1の非晶質半導体層の第1の部分に前記第1の不純物をドーピングすることを含み、
前記第1の非晶質半導体層内に前記第2の非晶質半導体領域を形成することは、前記第1の部分と異なる前記第1の非晶質半導体層の第2の部分に前記第2の不純物をドーピングすることを含み、
前記誘電体層と前記第1の非晶質半導体領域との間及び前記誘電体層と前記第2の非晶質半導体領域との間に前記第1の非晶質半導体層を有する、光電変換素子の製造方法。」

エ 一方、両者は、以下の点で相違する。
<相違点1>
本願発明は、「第2の表面上に設けられた誘電体層と、
前記誘電体層上に設けられるとともに、i型を有する第1の非晶質半導体層と、
前記誘電体層上に設けられるとともに、第1の導電型を有する第1の非晶質半導体領域と、
前記誘電体層上に設けられるとともに、前記第1の導電型と異なる第2の導電型を有する第2の非晶質半導体領域とを備え」ているのに対して、
引用発明は、「n型単結晶シリコン基板の裏面」に、誘電体層を備えていない点。

<相違点2>
本願発明は、「第1の表面上、第2の表面上および側面上にそれぞれ第1の誘電体層、誘電体層および側面誘電体層が連続して延在するように形成し、前記第1の誘電体層上にi型を有する第2の非晶質半導体層を形成することと、
前記第2の非晶質半導体層を形成後、前記誘電体層上に、前記第2の非晶質半導体層の厚さより厚い前記第1の非晶質半導体層を形成すること」を備えているのに対して、
引用発明は,誘電体層を形成する工程を備えておらず、また、真性の非晶質シリコン薄膜(表面)の厚さと真性の非晶質シリコン薄膜(裏面)の厚さの大小関係が不明である点。

(2)判断
ア 上記<相違点1>及び<相違点2>をまとめて検討する。
(ア)「誘電体層」について
a 表面及び裏面の誘電体層
引用発明の「真性の非晶質シリコン薄膜(表面・裏面)」は、「n型単結晶シリコン基板」の表裏面に形成されたものであるところ、「単結晶シリコン基板」と「真性の非晶質シリコン薄膜」との間に、酸化シリコン薄膜(誘電体層)を介在させることにより、界面において生じ得る微結晶化や欠陥等を低減する技術は、下記の文献に記載されているように本願出願時点で周知である(以下「周知技術1」という。)。

特開2012-49156号(【0021】、図9)
特表2009-535845号公報(【0013】、図1)

b 側面の誘電体層
太陽電池を構成する「シリコン基板」の表面及び裏面だけではなく、全面(表面、側面及び裏面)に酸化シリコン層などの誘電体層を設けることは、原査定の拒絶の理由において引用した引用文献2(特開2012-060080号公報の【0053】、【0057】、図4)、引用文献3(国際公開第2013/100085号の【0031】、図3)及び引用文献4(国際公開第2013/146973号の【0068】、図3)以外に、下記の文献にも記載されているように本願出願時点で周知である(以下、「周知技術2」という。)。
特表2013-538009号公報(【0008】、図3ないし図5)
特開2012-119537号公報(【0034】、図3)
ちなみに、特表2013-538009号公報の図4は、以下のものである。

402…ウエハキャリア
404…複数のウエハ
406,408…ウエハ
410…トンネル酸化物層(二酸化シリコン)
412…アモルファス層

また、特開2012-119537号公報の図3は、以下のものである。

11…シリコン基板
11a…受光面
11b…裏面
11n…N型不純物領域
13…シリコン酸化膜
14…シリコン窒化膜
14a…反射抑制部

c してみると、引用発明において、「n型単結晶シリコン基板」と「真性の非晶質シリコン薄膜(表面・裏面)」との界面において生じ得る微結晶化や欠陥を低減するために、「n型単結晶シリコン基板」の表面及び裏面に「酸化シリコン薄膜(誘電体層)」を形成するとともに、側面にも「酸化シリコン薄膜(誘電体層)」を連続して形成するは、当業者が上記周知技術1及び上記周知技術2に基づいて容易になし得たことである。

(イ)「第1の非晶質半導体層(裏面側)の厚さ」について
a 引用文献の図2からして、引用発明の「真性の非晶質シリコン薄膜(裏面)」の厚さは、「真性の非晶質シリコン薄膜(表面)」の厚さよりも厚いものと解され、この点は、実質的な相違点ではない。
なお、図2は、以下のものである。

6…i型非晶質シリコン膜(裏面)
10…i型非晶質シリコン膜(表面)

b 仮に、実質的な相違点であるとしても、引用文献の【0046】には「ここで、n型単結晶シリコン基板1の表面のi型非晶質シリコン膜10は、裏面の電極から離れた位置に存在するため、省略することも可能である。」と記載されていることから、「真性の非晶質シリコン薄膜(表面)」の厚みを薄くすることに何ら困難性は認められない。
また、引用文献の【0050】ないし【0055】の記載からして、n型単結晶シリコン基板の裏面には、膜厚1nm以上7nm以下の真性の非晶質シリコン膜を残すとともに、適正な膜厚でn型ドーパントとp型ドーパントを加熱拡散した層を有する裏面構造を形成する必要のあることから、単なる「パッシベーション層」である「真性の非晶質シリコン薄膜(表面)」よりも厚い「真性の非晶質シリコン薄膜(裏面)」を形成することは、当業者であれば容易になし得たことである。

(ウ)上記(ア)及び(イ)の検討からして、引用発明において、「(表面側にテクスチャー構造を有する)n型単結晶シリコン基板」の全面(表面、側面及び裏面)に「酸化シリコン薄膜(誘電体層)」を連続して形成することは、当業者が上記周知技術1及び上記周知技術2に基づいて容易になし得たことである。

(エ)上記(ウ)のようにした引用発明は、結果として、上記<相違点1>及び<相違点2>に係る本願発明の構成を備えることになる。

イ 効果
本願発明の奏する効果は、引用発明の奏する効果、上記周知技術1及び上記周知技術2から予測し得る範囲内のものである。

2 令和3年2月12日提出の意見書における主張について
請求人は、「(3-2)進歩性」において、引用文献1には、表面側を先に形成(第1面先法)することの利点については開示されておらず、表面側もしくは裏面側の膜を連続して先に形成する考え方が開示されているだけで、裏面側の製造方法の影響により、表面側に注意を払う必要性のあることは容易に想到するものではない旨主張する。
当審注:引用文献1は、審決で引用する引用文献である。

(1)しかしながら、引用文献には、n型単結晶シリコン基板の表面側に反射防止膜まで含めて先に形成することが記載されており、上記「1(2)判断 ア」で検討したように、引用発明の「n型単結晶シリコン基板」の全面(表面、側面及び裏面)に「酸化シリコン薄膜(誘電体層)」を連続して形成することは、当業者が容易になし得たことであるから、係る工程を採用した引用発明においては、凹凸構造(テクスチャ構造)の表面は、本願発明と同様に、裏面側の製造工程により影響を受けることはないものと認められる。

(2)また、そもそも、本願明細書には「本実施の形態の光電変換素子1では、半導体基板11の第1の表面11aは、凹凸構造を含んでもよい。第1の表面11a側から光電変換素子1に光は入射する。」(【0023】)及び「本実施の形態の光電変換素子1の製造方法は、半導体基板11の第1の表面11aに、凹凸構造を形成することをさらに備えてもよい。」(【0058】)と記載されているように、凹凸構造の形成は任意であって、請求人の主張する効果は、本願明細書には記載されていない。

(3)よって、請求人の主張は、採用できない。

3 まとめ
本願発明は、当業者が引用発明、周知技術1及び周知技術2に基づいて容易に発明をすることができたものであるから、特許法29条第2項の規定により特許を受けることができない。

第6 むすび
以上のとおり、本願発明は、特許法29条第2項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2021-03-05 
結審通知日 2021-03-09 
審決日 2021-03-25 
出願番号 特願2015-185469(P2015-185469)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 河村 麻梨子竹村 真一郎  
特許庁審判長 瀬川 勝久
特許庁審判官 吉野 三寛
星野 浩一
発明の名称 光電変換素子の製造方法  
代理人 特許業務法人深見特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ