• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1374635
審判番号 不服2020-14522  
総通号数 259 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-07-30 
種別 拒絶査定不服の審決 
審判請求日 2020-10-16 
確定日 2021-06-28 
事件の表示 特願2017-251624「IGBT半導体構造」拒絶査定不服審判事件〔平成30年 7月12日出願公開,特開2018-110231,請求項の数(12)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成29年12月27日(パリ条約による優先権主張2016年12月28日,ドイツ)の出願であって,その手続の経緯は以下のとおりである。

平成30年11月20日付け :拒絶理由通知書
平成31年2月20日 :意見書,手続補正書の提出
令和元年7月16日 :拒絶理由通知書
令和元年12月19日 :意見書の提出
令和2年6月16日付け :拒絶査定
令和2年10月16日 :審判請求書,手続補正書の提出
令和3年3月11日 :上申書の提出


第2 原査定の概要
原査定(令和2年6月16日付け拒絶査定)の概要は,本願の請求項1?12に係る発明は,本願出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1?5,7,8に記載の発明及び周知の技術に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。

引用文献1.特開平8-37294号公報
引用文献2.特開2001-77357号公報
引用文献3.特開2009-16482号公報
引用文献4.国際公開第2010/098294号
引用文献5.特開2014-82521号公報
引用文献7.特開2015-156489号公報
引用文献8.特開2005-286042号公報


第3 本願発明
本願の請求項1?12に係る発明(以下,それぞれ「本願発明1」?「本願発明12」という。)は,令和2年10月16日提出の手続補正書により補正された特許請求の範囲の請求項1?12に記載された事項により特定される発明であり,そのうちの本願発明1は以下のとおりの発明である。
「【請求項1】
上面(12)および下面(22)を備えているIGBT半導体構造(10)において,
前記IGBT半導体構造(10)の前記下面(22)に形成されており,5×10^(18)?5×10^(20)cm^(-3)のドーパント濃度および50?500μmの層厚(D1)を有しており,かつGaAs化合物から成る,p^(+)基板(24)と,
10^(12)?10^(17)cm^(-3)のドーパント濃度および10?300μmの層厚(D2)を備えており,かつGaAs化合物から成る,n^(-)層(28)と,
10^(14)?10^(18)cm^(-3)のドーパント濃度を備えており,かつGaAs化合物から成る,前記n-層(28)に接している少なくとも1つのp領域(32)と,
少なくとも10^(19)cm^(-3)のドーパント濃度を備えており,かつGaAs化合物から成る,前記p領域(32)に接している少なくとも1つのn^(+)領域(34)と,
誘電層(20)と,
前記IGBT半導体構造(10)の前記下面(22)と導電的に接続されており,かつ金属または金属化合物を含有しているか,または金属または金属化合物から成る,第1の端子コンタクト(14)と,
それぞれが,金属または金属化合物を含有しているか,または金属または金属化合物から成る,第2の端子コンタクト(16)および第3の端子コンタクト(18)と,
を有しており,
前記少なくとも1つのp領域(32)は,前記n-層(28)と共に,第1のpn接合部(36)を形成しており,
前記少なくとも1つのn^(+)領域(34)は,前記少なくとも1つのp領域(32)と共に,第2のpn接合部(38)を形成しており,
前記誘電層(20)は,少なくとも,前記第1のpn接合部(36)および前記第2のpn接合部(38)を覆っており,かつ前記n^(-)層(28),前記p領域(32)および前記n^(+)領域(34)と素材結合によって結合されており,
前記第2の端子コンタクト(16)は,フィールドプレートとして,前記誘電層(20)の上に形成されており,
前記第3の端子コンタクト(18)は,前記少なくとも1つのp領域(32)および前記少なくとも1つのn^(+)領域(34)と導電的に接続されている,
IGBT半導体構造(10)において,
前記p^(+)基板(24)と前記n^(-)層(28)との間には,1μm?50μmの層厚(D3)および10^(12)?10^(17)cm^(-3)のドーパント濃度を備えており,かつドープされた中間層(26)が配置されており,
前記中間層(26)は,少なくとも,前記p^(+)基板(24)と素材結合によって結合されており,
前記中間層(26)は,p型ドープされて形成されていることを特徴とする,
IGBT半導体構造(10)。」

本願発明2?12は本願発明1を減縮した発明である。


第4 引用文献の記載と引用発明
1.引用文献1について
(1)引用文献1の記載
原査定の拒絶の理由に引用された上記引用文献1(特開平8-37294号公報)には,図4とともに次の記載がある。(下線は当審で付加。以下同じ。)

「【0013】(実施例1)図2は,本発明の第1の実施例の断面構造を示す。本実施例では,IGBTを例として説明する。第1のバンドギャップを持つ第1の半導体材料(以下第1の半導体と記す)で構成されたp+基板(第1の半導体層)1上に,第1の半導体材料より広いバンドギャップを持つ第2の半導体材料(以下第2の半導体と記す)で形成されたn-層(第2の半導体層)2を形成する。n-層2表面には,酸化膜10を介して絶縁ゲート電極11が形成されている。ゲート電極11の両端には,n-層2内にp層(第3の半導体層)3が形成され,さらにp層3内には,n+層(第4の半導体層)4が形成されている。p+層1には,コレクタ電極(第1の主電極)13がオーミック接触している。n+層4と,p層3はエミッタ電極(第2の主電極)12により短絡されている。
【0014】p+基板にバンドギャップの狭い第1の半導体を使うことにより,全ての層を第2の半導体で構成するより,正孔にとっての障壁を下げることができるので,正孔がn-層に注入される電圧を下げることができ,このため低オン電圧化できる。また,空乏層を伸ばし,耐圧を確保するn-層が,バンドギャップの大きい第2の半導体で構成されているので,全てをバンドギャップの小さい第1の半導体で構成するより高温での漏れ電流を小さくできる。」

「【0019】(実施例2)図4は,本発明第2の実施例であるIGBTの断面図を示す。第1の半導体で構成されたp+基板1上に,第1の半導体で形成されたn層5(第5の半導体層)を形成し,さらにその上に第2半導体で構成されたn-層2を形成している。ここで,n層5の不純物濃度は,n-層2よりも高い。それ以外は,図2の第1の実施例と同じである。n層5は,空乏層がp+層1に達し,パンチスルーをするのを防止し,耐圧を向上させている。」

「【0023】ところで,第1の半導体と第2の半導体を選ぶときには,第1の半導体が第2の半導体よりもバンドギャップが狭いことのほかに,どちらか一方の半導体が,基板になるような大きな結晶が得られるものであることが条件となる。この様な条件を満たす組合せとしては,第1の半導体としてゲルマニウム,第2の半導体としてシリコンがあげられる。さらに第1の半導体としてアルミガリウムヒ素(AlGaAs),第2の半導体としてガリウムヒ素(GaAs)があげられる。また第2の半導体としては,耐圧を確保するため,降伏電界の大きなものがよい。この点も考慮した組合せとしては,第1の半導体としてシリコン,第2の半導体としてシリコンカーバイド(SiC)がある。SiCの絶縁破壊電界は2×10^(16)(V/cm)であり,シリコンの2×10^(15)(V/cm)に比べ1桁大きい。従って,n-層2の厚さを薄くできるため,シリコンよりオン電圧が低くできる。また,SiCはバンドギャップが,2.93eV と大きく,シリコンよりも高温で動作が可能である。」

引用文献1の図4として,以下の図面が示されている。


(2)摘記の整理
上記(1)の摘記及び図4によれば,引用文献1には,第2の実施例のIGBTについて,次の事項が記載されているものと理解できる。
ア 第1の半導体で構成されたp^(+)基板1上に,第1の半導体で形成されたn層5(第5の半導体層)が形成され,さらにその上に第2半導体で構成されたn^(-)層2が形成されること。(段落0019)
イ n^(-)層2内にp層(第3の半導体層)3が形成され,さらにp層3内には,n^(+)層(第4の半導体層)4が形成されていること。(段落0013)
ウ n^(-)層2表面には,酸化膜10を介して絶縁ゲート電極11が形成されていること。(段落0013)
エ p^(+)層1には,コレクタ電極(第1の主電極)13がオーミック接触していること。また,n^(+)層4と,p層3はエミッタ電極(第2の主電極)12により短絡されていること(段落0013)
オ 第1の半導体としてアルミガリウムヒ素(AlGaAs),第2の半導体としてガリウムヒ素(GaAs)があげられること。(段落0023)
カ 図4から,酸化膜10が,n^(-)層2,p層3及びn^(+)層4に接して形成され,n^(-)層2とp層3の接合部及びp層3とn^(+)層4の接合部とを覆っていることが見て取れる。また,絶縁ゲート電極11が,酸化膜10を介して,n^(-)層2,p層3及びn^(+)層4の上に形成されていることが見て取れる。

(3)引用発明1
上記(2)ア?カから,引用文献1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。
「アルミガリウムヒ素(AlGaAs)で構成されたp^(+)基板1と,
p^(+)基板1上に形成され,アルミガリウムヒ素(AlGaAs)で構成されたn層5と,
n層5の上に形成され,ガリウムヒ素(GaAs)で構成されたn^(-)層2と,
n^(-)層2内に形成されたp層3と,
p層3内に形成されたn^(+)層4と,
n^(-)層2,p層3及びn^(+)層4の上に酸化膜10を介して形成された絶縁ゲート電極11と,
p^(+)層1とオーミック接触しているコレクタ電極13と,
n^(+)層4と,p層3を短絡するエミッタ電極12と,
を備える,IGBT。」

2.引用文献2?5,7?8について
(1)引用文献2の記載
原査定の拒絶の理由に引用された上記引用文献2(特開2001-77357号公報)には,次の記載がある。

「【0030】本実施例により耐圧1200VのIGBTを設計する場合の各層の膜厚,不純物濃度の一例を挙げると,p^(+)型半導体基板10,n^(+)型半導体層11,n^(-)型半導体層12の設計値は従来のPTタイプIGBTと同様,すなわち,各層の膜厚はそれぞれ約100μm,10μm,110μmで,不純物濃度もそれぞれ10^(19)cm^(-3),5×10^(17)cm^(-3),5×10^(13)cm^(-3)である。そして,p^(+)型半導体基板10とn+型半導体層11の間に設けたn^(-)型半導体層19の膜厚はほぼ10μm程度で,これ以下でも良い。不純物濃度は7×10^(13)cm^(-3)程度の値で設計される。」

「【0036】この構造での耐圧1200VのIGBTにおける,各層の膜厚,不純物濃度の一例を挙げれば,p^(+)型半導体基板10,n^(-)型半導体層19,n^(+)型半導体層11,n^(-)型半導体層12の各膜厚は,それぞれ0.1?100μm,100μm程度またはそれ以下,10μm程度またはそれ以下,100?200μm程度の範囲で,不純物濃度もそれぞれ10^(14)?10^(19)cm^(-3),7×10^(13)cm^(-3),5×10^(17)cm^(-3),7×10^(13)cm^(-3)程度で設計される。」

「【0047】この構造における耐圧1200VのIGBTの設計は,PTタイプ,NPTタイプどちらに適用する場合も,それぞれ第1の実施形態と同様の条件でかまわないが,p^(-)型半導体層21については,例えば,膜厚は10μm,不純物濃度は7×10^(13)cm^(-3)程度で設計される。」

(2)引用文献3の記載
原査定の拒絶の理由に引用された上記引用文献3(特開2009-16482号公報)には,次の記載がある。
「【0031】
続いて,図9に示すように,外周領域Bの最外周側のn^(-)型単結晶シリコン層1Bの表面側に,p^(-)型半導体領域3とは分離してp型のp^(-)型半導体領域(第3半導体領域)8を形成する(ステップS80)。また,基板1の主面に対して,p型の不純物を導入し,p^(-)型半導体領域(第4半導体領域)9を形成する(ステップS90)。例えば,基板1上に保護膜としての酸化シリコン膜(図示は省略)を堆積した後,導電性膜7から構成されるパターンFGをマスクとしてp型の導電型を有する不純物イオン(例えばB(ホウ素))をn^(-)型単結晶シリコン層1Bに導入し(イオン注入),基板1に熱処理を施すことによってその不純物イオンを拡散させる。これにより,p^(-)型半導体領域8とp^(-)型半導体領域9とは同時に形成されることとなる。チャネル層を構成するp-型半導体領域9の不純物濃度は,例えば5×10^(16)/cm^(3)?5×10^(17)/cm^(3)とすることができる。」

「【0033】
続いて,アクティブ領域Aのp^(-)型半導体領域9の表面にn^(+)型半導体領域(第5半導体領域)11を形成するように,基板1の主面に対して,n型の不純物を導入する(ステップS100)。例えば,フォトリソグラフィ技術によってパターニングされたフォトレジスト膜(図示は省略)をマスクとしてn型の導電型を有する不純物イオン(例えばAs(ヒ素))をn^(-)型単結晶シリコン層1Bに導入し(イオン注入),基板1に熱処理を施すことによってその不純物イオンを拡散させ,p^(-)型半導体領域9の表面側においてn^(+)型半導体領域11を形成する。また,同時に外周領域Bのp^(-)型半導体領域8の表面側においてn^(+)型半導体領域11を形成することもできる。このn^(+)型半導体領域11はパワーMISFETのソース領域を構成するものである。また,ソース領域を構成するn+型半導体領域11の不純物濃度は,例えば1×10^(19)/cm^(3)以上とすることができる。」

「【0096】
また,例えば,前記実施の形態1?6では,半導体基板としてシリコン基板を適用した場合について説明したが,ガリウムヒ素基板,炭化シリコン基板にも適用することができる。」

(3)引用文献4の記載
原査定の拒絶の理由に引用された上記引用文献4(国際公開第2010/098294号)には,次の記載がある。
「[0031] n型ドリフト層4の形成後,レジスト(図示せず)をマスクとして,n型ドリフト層4の上面上の,所定の間隔に離間した部位に,不純物をイオン注入して,一対のp型ウエル層1をn型ドリフト層4内に形成する。
[0032] その後,上記レジストを除去する。その際の不純物濃度は,1×10^(18)cm^(-3)以上1×10^(19)cm^(-3)以下の範囲内にあり,p型ウエル層1の厚さは0.5μm以上1.5μm以下の範囲内にあることが好ましい。p型となる不純物としては,例えば,ボロン(B)またはアルミニウム(Al)が挙げられる。
[0033] さらに,上記の複数のp型ウエル層1の内で,MOSFETセル領域内に存在することとなる各p型ウエル層1中に,レジスト(図示せず)をマスクとして不純物をイオン注入して,n型コンタクト層2を形成する。」

「[0043] この工程において成膜するp型半導体層14は,SiC,Si,GaAs,GaP,InP,InAs,ZnS,ZnSe,CdS,SiGe,GaN,AlN,BN若しくはC(ダイヤモンド),の単結晶,多結晶あるいはアモルファス半導体,またはこれらの混合物より,構成されていても良い。また,成膜方法は,蒸着法またはスパッタ法であっても良い。」

(4)引用文献5の記載
原査定の拒絶の理由に引用された上記引用文献5(特開2014-82521号公報)には,次の記載がある。
「【0031】
第1ウェル領域41,第2ウェル領域42,43の各々の深さは,エピタキシャル成長層であるドリフト層21の底面より深くならないように設定する必要があり,例えば,0.3?2μmの範囲の値とする。また,第1ウェル領域41,第2ウェル領域42,43の各々のp型不純物濃度は,ドリフト層21の不純物濃度より高く,かつ,1×10^(15)cm^(-3)?1×10^(19)cm^(-3)の範囲内に設定される。
【0032】
ソース領域80の深さについては,その底面が第1ウェル領域41の底面を越えないように設定し,そのn型不純物濃度は,第1ウェル領域41のp型不純物濃度より高く,かつ,1×10^(17)cm^(-3)?1×10^(21)cm^(-3)の範囲内に設定される。フィールドストッパー領域81については,ソース領域80と同様の条件で形成すればよい。 ただし,ドリフト層21の最表面近傍に限っては,MOSFETのチャネル領域における導電性を高めるために,第1ウェル領域41,第2ウェル領域42,43の各々のp型不純物濃度がドリフト層21のn型不純物濃度より低くなってもよい。」

「【0108】
また,上記実施の形態1?5では,主に炭化珪素材料で構成された電力用半導体装置の例を説明したが,本発明は,炭化珪素構成された電力用半導体装置に限るものではなく,窒化ガリウムなどのワイドバンドギャップ半導体材料やガリウム砒素材料,Si材料などの他の半導体材料で構成された電力用半導体装置であっても,同様の効果を奏する。 また,実施の形態1?5で縦型MOSFETと説明した電力用半導体装置のゲート絶縁膜30は,必ずしもMOSの名の通りの二酸化珪素などの酸化膜である必要はなく,窒化珪素膜,酸化アルミニューム膜などの絶縁膜であってもよい。」


(5)引用文献7の記載
原査定の拒絶の理由に引用された上記引用文献7(特開2015-156489号公報)には,次の記載がある。

「【0014】
図1Aは,RC-IGBTまたはRC-IGBTを含む別の半導体素子などの逆導通半導体素子500について言及する。
【0015】
単結晶半導体材料(例えば,シリコン(Si),炭素ケイ素(SiC),ゲルマニウム(Ge),シリコンゲルマニウム結晶(SiGe),窒化ガリウム(GaN),ガリウムヒ素(GaAs)または別のAIIIBV半導体)は,ほぼ平面状であることも,共平面セクションによって広がる平面によって定義されることもあり得る前面101と,前面101に平行な主に平面状の後面102とを有する半導体本体100を形成する。
【0016】
前面101と後面102との間の最小距離は,半導体素子500が指定される電圧阻止能力に依存する。例えば,前面101と後面102との間の距離は,約1200Vの阻止電圧に指定された半導体素子に対して,90μm?200μmの範囲であり得る。より高い阻止能力を有する半導体素子に関連する他の実施形態は,数百μmの厚さを有する半導体本体100を提供することができる。低い阻止能力を有する半導体素子は,35μm?90μmの厚さを有し得る。
【0017】
前面101に平行な平面では,半導体本体100は,数ミリメートルの範囲の縁の長さを有する長方形の形状を有し得る。前面101の法線は垂直方向を定義し,垂直方向に直交する方向は水平または横方向である。
【0018】
半導体本体100は,第1の導電型のドリフトゾーン121を有するベース領域120を含む。半導体本体100の前側では,制御可能セルは,半導体素子500の第1の状態でドリフトゾーン121と接続された導電チャネルを形成する。制御可能セルは,RC-IGBTのトランジスタセルTCであり得,第1の型の電荷キャリアが半導体素子500の第1の状態でドリフトゾーン121に入れるようにし,第1の状態は,トランジスタモードおよびIGBTモードを含む順導通モードに相当し得る。第1の型の電荷キャリアは,n型ドリフトゾーン121の場合は電子であり,p型ドリフトゾーン121の場合は正孔である。」

(6)引用文献8の記載
原査定の拒絶の理由に引用された上記引用文献8(特開2005-286042号公報)には,図1とともに次の記載がある。

「【0027】
本形態の半導体装置100には,図1に示すようにセルエリア(図1中の破線枠X内)に複数のゲートトレンチ21が,終端エリア(図1中の破線枠X外)に複数の終端トレンチ62がそれぞれ設けられている。さらに,各トレンチは同心円状に形成されている。そのため,トレンチの交差点や分岐点は設けられていない。従って,本形態の半導体装置100では,各ゲートトレンチ21および各トレンチ62の深さの不均一は生じていない。」

引用文献8の図1として,以下の図面が示されている。


第5 対比・判断
1.本願発明1について
(1)本願発明1と引用発明1の対比
本願発明1と引用発明1を対比する。
ア 引用発明1におけるIGBT」は,本願発明1における「IGBT半導体構造(10)」に相当する。また,両者がともに「上面(12)および下面(22)を備えている」ことは明らかである。
イ 引用発明1における「p^(+)基板1」は,本願発明1における「p^(+)基板(24)」に相当し,両者はともに,「前記IGBT半導体構造(10)の前記下面(22)に形成されて」いる点で一致する。
ウ 引用発明1における「ガリウムヒ素(GaAs)で構成されたn^(-)層2」は,本願発明1における「GaAs化合物から成る,n^(-)層(28)」に相当する。
エ 引用発明1における「p層3」は,「ガリウムヒ素(GaAs)で構成された」「n^(-)層2内に形成された」層であるから,「ガリウムヒ素(GaAs)」で構成され,「n^(-)層2」に接しているといえる。そうすると,引用発明1における「p層3」は本願発明1における「少なくとも1つのp領域(32)」に相当し,両者はともに「GaAs化合物から成る,前記n^(-)層(28)に接している」点で一致する。
オ 引用発明1における「n^(+)層4」は,「ガリウムヒ素(GaAs)」で構成された「p層3内に形成された」層であるから,「p層3」と同様に「ガリウムヒ素(GaAs)」で構成され,かつ,「p層4」に接しているといえる。そうすると,引用発明1における「n^(+)層4」は本願発明1における「少なくとも1つのn^(+)領域(34)」に相当し,両者はともに「GaAs化合物から成る,前記p領域(32)に接している」点で一致する。
カ 引用発明1において,「p層3」は「n^(-)層2内に形成され」た層であり,「n^(+)層4」は「p層3内に形成された」層であるから,引用発明1においても,「p層3」が「n^(-)層2」と共にpn接合部を形成し,「n^(+)層4」が「p層3」と共にpn接合部を形成しているものといえる。そうすると,本願発明1と引用発明1は,ともに「前記少なくとも1つのp領域(32)は,前記n^(-)層(28)と共に,第1のpn接合部(36)を形成しており」「前記少なくとも1つのn^(+)領域(34)は,前記少なくとも1つのp領域(32)と共に,第2のpn接合部(38)を形成しており」との点で一致する。
キ 引用発明1の「コレクタ電極13」は「p^(+)層1とオーミック接触している」電極であるから,引用文献1の図4に照らしIGBTの下面と導電的に接続していることは明らかである。そうすると,引用発明1における「コレクタ電極13」は,本願発明1における「第1の端子コンタクト(14)」に相当し,両者はともに「前記IGBT半導体構造(10)の前記下面(22)と導電的に接続されて」いる点で一致する。
ク 引用発明1の「絶縁ゲート電極11」は「n^(-)層2,p層3及びn^(+)層4の上に酸化膜10を介して形成された」ゲート電極であるから,「p層3」に電界効果を及ぼす電極,すなわちフィールドプレートであることは技術的に明らかである。そうすると,引用発明1における「絶縁ゲート電極11」及び「酸化膜10」が本願発明1における「第2の端子コンタクト(16)」及び「誘電層(20)」にそれぞれ相当し,引用発明1の「絶縁ゲート電極11」と本願発明1の「第2の端子コンタクト(16)」は,ともに「前記第2の端子コンタクト(16)は,フィールドプレートとして,前記誘電層(20)の上に形成されて」いる点で一致する。
ケ 引用発明1における「エミッタ電極12」は「n^(+)層4と,p層3を短絡する」電極であるから,本願発明1の「第3の端子コンタクト(18)」に相当し,両者はともに「前記少なくとも1つのp領域(32)および前記少なくとも1つのn^(+)領域(34)と導電的に接続されている」点で一致する。
コ 引用発明1における「酸化膜10」は,「n^(-)層2,p層3及びn^(+)層4」の上に直接形成されていることが引用文献1の図4から見て取れるから,n^(-)層2とp層3の接合部,及びp層3とn^(+)層4の接合部を覆い,n^(-)層2,p層3及びn^(+)層4が形成された半導体と素材結合によって結合されていると理解できる。そうすると,本願発明1の「誘電層(20)」と引用発明1の「酸化膜10」は,ともに「前記誘電層(20)は,少なくとも,前記第1のpn接合部(36)および前記第2のpn接合部(38)を覆っており,かつ前記n^(-)層(28),前記p領域(32)および前記n^(+)領域(34)と素材結合によって結合されて」いる点で一致する。
サ 引用発明1における「n層5」は,p^(+)基板1上に形成され,その上にn^(-)層2が形成されるものであるから,本願発明1における「前記p^(+)基板(24)と前記n^(-)層(28)との間に」「配置されている」「ドープされた中間層(26)」に対応する。また,引用発明1の「n層5」は「p^(+)基板1」上に直接形成されているから,両者は素材結合により結合されていると理解できる。そうすると,本願発明1の「ドープされた中間層(26)」と引用発明1の「n層5」は,「前記p^(+)基板(24)と前記n-層(28)との間に」「配置され」「少なくとも,前記p^(+)基板(24)と素材結合によって結合されて」いる点で共通する。

上記ア?サによれば,本願発明1と引用発明1の一致点及び相違点は次のとおりとなる。
(一致点)
「上面(12)および下面(22)を備えているIGBT半導体構造(10)において,
前記IGBT半導体構造(10)の前記下面(22)に形成されている,p^(+)基板(24)と,
GaAs化合物から成る,n^(-)層(28)と,
GaAs化合物から成る,前記n^(-)層(28)に接している少なくとも1つのp領域(32)と,
GaAs化合物から成る,前記p領域(32)に接している少なくとも1つのn^(+)領域(34)と,
誘電層(20)と,
前記IGBT半導体構造(10)の前記下面(22)と導電的に接続されている,第1の端子コンタクト(14)と,
第2の端子コンタクト(16)および第3の端子コンタクト(18)と,
を有しており,
前記少なくとも1つのp領域(32)は,前記n^(-)層(28)と共に,第1のpn接合部(36)を形成しており,
前記少なくとも1つのn^(+)領域(34)は,前記少なくとも1つのp領域(32)と共に,第2のpn接合部(38)を形成しており,
前記誘電層(20)は,少なくとも,前記第1のpn接合部(36)および前記第2のpn接合部(38)を覆っており,かつ前記n^(-)層(28),前記p領域(32)および前記n^(+)領域(34)と素材結合によって結合されており,
前記第2の端子コンタクト(16)は,フィールドプレートとして,前記誘電層(20)の上に形成されており,
前記第3の端子コンタクト(18)は,前記少なくとも1つのp領域(32)および前記少なくとも1つのn^(+)領域(34)と導電的に接続されている,
IGBT半導体構造(10)において,
前記p^(+)基板(24)と前記n^(-)層(28)との間には,ドープされた中間層(26)が配置されており,
前記中間層(26)は,少なくとも,前記p^(+)基板(24)と素材結合によって結合されている,
IGBT半導体構造(10)。」
(相違点1)
本願発明1では,「p^(+)基板(24)」が「GaAs化合物から成る」のに対し,引用発明1では,「p^(+)基板1」が「アルミガリウムヒ素(AlGaAs)」で構成される点。
(相違点2)
本願発明1では,「p^(+)基板(24)」が「5×10^(18)?5×10^(20)cm^(-3)のドーパント濃度および50?500μmの層厚(D1)を有して」いるのに対し,引用発明1では,「p^(+)基板1」のドーパント濃度及び層厚が特定されていない点。
(相違点3)
本願発明1では,「n^(-)層(28)」が「10^(12)?10^(17)cm^(-3)のドーパント濃度および10?300μmの層厚(D2)を備えて」いるのに対し,引用発明1では,「n^(-)層2」のドーパント濃度及び層厚が特定されていない点。
(相違点4)
本願発明1では,「p領域(32)」が「10^(14)?10^(18)cm^(-3)のドーパント濃度を備え」るのに対し,引用発明1では,「p層3」のドーパント濃度が特定されていない点。
(相違点5)
本願発明1では,「n^(+)領域(34)」が「少なくとも10^(19)cm^(-3)のドーパント濃度を備えて」いるのに対し,引用発明1では,「n^(+)層4」のドーパント濃度が特定されていない点。
(相違点6)
本願発明1では,「第1の端子コンタクト」「第2の端子コンタクト」及び「第3の端子コンタクト」が,いずれも「金属または金属化合物を含有しているか,または金属または金属化合物から成る」のに対し,引用発明1では,「コレクタ電極13」「絶縁ゲート電極11」及び「エミッタ電極12」の材料が特定されていない点。
(相違点7)
本願発明1では,「中間層(26)」が「1μm?50μmの層厚(D3)および10^(12)?10^(17)cm^(-3)のドーパント濃度を備えて」いるのに対し,引用発明1では,「n層5」の層厚及びドーパント濃度が特定されていない点。
(相違点8)
本願発明1では,「中間層(26)は,p型ドープされて」いるのに対し,引用発明1では「n層5」がn型ドープされている点。

(2)相違点についての判断
はじめに相違点1について検討すると,引用発明1は,p^(+)基板1をAlGaAsで構成することにより,全ての層をGaAsで構成するより,「正孔にとっての障壁を下げることができるので,正孔がn^(-)層に注入される電圧を下げることができ,このため低オン電圧化できる」(引用文献1の段落0014)との作用効果を奏するものである。そうすると,引用発明1においてp^(+)基板1をGaAsに変更すると引用発明1の上記作用効果が損なわれることになるから,引用発明1においてp^(+)基板1をGaAsに変更することには阻害要因がある。
また,引用文献2?5,7は,いずれも縦型半導体装置における各領域のドーパント濃度や層厚について記載された文献であり,引用文献8は縦型半導体装置の平面形状について記載された文献であって,上記の阻害要因を超えてp^(+)基板1をGaAsに変更することの示唆を与えるものではない。
したがって,他の相違点について検討するまでもなく,本願発明1は,引用発明1及び引用文献2?5,7?8から当業者が容易に発明をすることができたものとはいえない。

2.本願発明2?12について
本願発明2?12は本願発明1と同じ発明特定事項を備える発明であるから,本願発明1と同じ理由により,当業者であっても,引用文献1?5,7?8に基づいて容易に発明できたものであるとはいえない。


第6 原査定について
審判請求時の補正により,本願発明1?12は「GaAs化合物から成る,p^(+)基板(24)」という事項を有するものとなっており,上記第5で検討したとおり,当業者であっても,拒絶査定において引用された引用文献1?5,7?8に基づいて,容易に発明できたものとはいえない。
したがって,原査定の理由を維持することはできない。

第7 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。


 
審決日 2021-06-09 
出願番号 特願2017-251624(P2017-251624)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 恩田 和彦  
特許庁審判長 河本 充雄
特許庁審判官 小川 将之
▲吉▼澤 雅博
発明の名称 IGBT半導体構造  
代理人 二宮 浩康  
代理人 森田 拓  
代理人 上島 類  
代理人 永島 秀郎  
代理人 前川 純一  
代理人 アインゼル・フェリックス=ラインハルト  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ