ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
---|---|
管理番号 | 1375568 |
審判番号 | 不服2020-1610 |
総通号数 | 260 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2021-08-27 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2020-02-05 |
確定日 | 2021-06-29 |
事件の表示 | 特願2015- 24921「集積回路パッケージ、画像センサー・パッケージの形成方法および酸化物貫通ビア接続を備える画像システム」拒絶査定不服審判事件〔平成27年 9月 7日出願公開、特開2015-162675〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続の経緯 本願は、平成27年2月12日(パリ条約に基づく優先権主張 平成26年2月27日 米国(US))の出願であって、平成30年2月2日に手続補正がなされ、同年10月16日付け拒絶理由通知に対する応答時、平成31年1月22日に手続補正がなされ、同年3月29日付け最後の拒絶理由通知に対応する応答時、令和1年7月3日に手続補正がなされたが、当該手続補正について、同年9月26日付けで補正の却下の決定がなされるとともに、同日付けで拒絶査定がなされ、これに対して、令和2年2月5日に拒絶査定不服審判の請求及び手続補正がなされ、当審の令和2年8月24日付け拒絶理由通知に対する応答時、同年11月26日に手続補正がなされたものである。 2.本願発明 本願の請求項1ないし9に係る発明は、令和2年11月26日の手続補正により補正された特許請求の範囲の請求項1ないし9に記載された事項により特定されるとおりのものと認められるところ、請求項1に係る発明(以下、「本願発明」という。)は、次のとおりである。 「集積回路パッケージであって、 第1の側とその反対の第2の側とで区画され、基板と第1の相互接続層とを含む第1集積回路ダイであって、前記基板が前記第1集積回路ダイの前記第2の側に近く、前記第1の相互接続層が前記第1集積回路ダイの前記第1の側に近く形成されている前記第1集積回路ダイと、 前記第1集積回路ダイの前記第1の側で前記第1集積回路ダイに当接され、第2の相互接続層を含む第2集積回路ダイと、 前記第1集積回路ダイの第2の側の表面にある金属構造と、 前記第1集積回路ダイと前記第2集積回路ダイとの間の第1の電気接続、および前記第1集積回路ダイと前記金属構造との間の第2の電気接続を形成するように構成された少なくとも1本のビア構造と、を含み、 前記第1集積回路ダイの前記第1の相互接続層は、前記第1集積回路ダイの前記基板と前記第2集積回路ダイの前記第2の相互接続層との間に配置されており、 前記ビア構造は、前記第1集積回路ダイの前記第1の相互接続層に形成された第1の金属相互接続と、前記第2集積回路ダイの前記第2の相互接続層に形成された第2の金属相互接続と、前記第1集積回路ダイの前記第2の側の表面に形成された前記金属構造とを電気的に接続することによって、前記第1の電気接続および前記第2の電気接続を形成し、 前記ビア構造は、前記金属構造において第1端を有するとともに、 酸化物層を貫き、前記第1の金属相互接続を貫き、前記第2集積回路ダイの前記第2の相互接続層を少なくとも部分的に貫いて、前記第2の金属相互接続における第2端を有している、集積回路パッケージ。」 3.拒絶の理由の概要 本願の請求項1に対して令和2年8月24日付けで当審が通知した拒絶理由のうちの理由2は、次のとおりのものである。 本件出願の請求項1に係る発明は、その出願前日本国内において頒布された引用文献1に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献1:特開2007-129233号公報 4.引用文献の記載および引用発明 引用文献1には、「電子デバイス」について、図面とともに以下の各記載がある(なお、下線は当審で付与した)。 (1)「【請求項1】 マルチチップ・スタックを形成する重ね合わせ接着関係にある少なくとも2つの集積回路チップまたは素子を含む電子デバイスであって、 複数の誘電層および金属層と、キャップ層からなる第1の表面と、ハンドル層からなる反対側の末端面とを含む多層構造を有する前記集積回路チップまたは素子のうちの第1のチップまたは素子と、 複数の誘電層および金属層とキャップ層からなる第1の表面とを含む多層構造を有する前記集積回路チップまたは素子のうちの第2のチップまたは素子とを含み、 前記第2の集積回路チップまたは素子は反転位置にあり、前記第1の集積回路チップまたは素子の前記キャップ層と面係合した状態で接着固定され、前記第2の集積回路チップまたは素子は、前記第1の集積回路チップまたは素子内の導電層を前記マルチチップ・スタックの上面に接続し、前記第2の集積回路チップまたは素子内の導電層を前記マルチチップ・スタックの上面に接続する導体充填ビアを有する、電子デバイス。 ・・・・・(中 略)・・・・・ 【請求項4】 前記第2の半導体チップまたは素子は、前記第1のチップまたは素子から前記上面まで延びて、前記第2の集積回路チップまたは素子内の導電層と交わり、前記少なくとも2つのチップまたは素子の前記金属層間の電気的接続を提供するように構成された少なくとも1つのビアを含む請求項1に記載の半導体デバイス。 」 (2)「【0012】 図面を詳細に参照すると、図1に示すように、平面ウエハ12などの基板上に配置され、複数の金属層14を備えた第1の基部半導体チップ10(Aと識別表記)が形成されている。本実施形態ではその金属層のうちの2層のみを示すが、多層技法ではさらに多くの階層および層を容易に形成することができる。基部半導体チップ10には、たとえば電界効果トランジスタ(FET)ゲート電極100や能動SOI領域102などの能動素子も設ける。 【0013】 当該チップ構造は、ウエハ形態になっており、特定の技法の必要に応じて、相互接続路と、導電体18が充填されたビア16を含む。チップは、埋込み酸化膜(Buried Oxide:BOX)と浅いトレンチ分離(Shallow Trench Isolation:STI)との層22の下のハンドル層を構成するハンドル20上に装着されており、永続的にそこに装着される。ここでは、チップは、当技術分野で周知のように、バルク、Si、SOI、SiGe、GaAs、または任意の適合する構造とすることができる。 【0014】 図2に示すように、第2のチップ26(Bと識別表記)を備える。これは、SOIまたはハンドル・ウエハ28を容易に除去することができるタイプの任意の適合する材料で構成することができる。第2のチップ26は、ハンドル・ウエハまたはハンドル層28とは反対の側に、(1層または複数層の)キャップ層30を備える。 【0015】 前述の図1のチップAと同様、チップBでも、集積回路で必要な技術の種類および接続に応じて、任意の数の金属層32を使用することができるが、ここでは例として2層のみの金属層32を示す。また、前述のチップAと同様、基部半導体チップ26には、たとえば、電界効果トランジスタ(FET)ゲート電極104や能動SOI領域106などの能動素子も設けられる。チップ26は、良品のダイであることを確認することができるように準最終試験を行ってもよく、その後でキャップ層またはキャップ膜30によってウエハを誘電体で被覆し、プリントし、キャップ層または膜30と層間誘電膜(Inter-Level Dielectrics:ILD)19およびBOX(埋込み酸化層)22とを貫通し、ハンドル・ウエハまたはハンドル層28の表面または内部で終わるスルービア34をエッチングすることができる。これらのスルービア34は、内部がまだ充填されておらず、後でチップAと接触させるために使用される。 」 (3)「【0021】 図6および図7に、スルービア34から接点形状36への上部接続を必要としない、最上部チップC(チップ50と呼ぶ)から基部半導体チップAへの直接接触を実現する設計を示す。この実施形態では、図6に示すように、スルービア34が、底部チップ10への接続が必要なチップ50の配線形状52の上に部分的にかぶさるように構成されている。スルービア34のエッチングが配線形状52によって妨げられるため、ビアの断面形状は上部が底部よりも広くなる。 【0022】 次に、前述のように、チップ50を反転させ、底部チップ10にボンディングし、チップ50からハンドル基板を除去し、スルービア34の底部をエッチングする。次に、図5に示す構造に対して行ったのと同様に、スルービア34をライニングし、充填し、金属被覆を除去する。このプロセスの結果を図7に示す。ボンディング前にチップ50を反転させた結果、スルービア34の広くなっている上部が下部になり、スルービア34に共形に充填することによってボイド62を充填することができる。 【0023】 図5のチップ10および26(AおよびB)によって形成されたスタック、または図7のチップ50および26によって形成されたスタックの上部にさらにチップを取り付けて、このチップ・スタック処理を繰り返すことができる。これらの追加のチップのスルービアは、それぞれの直前の階層のチップのスルービア34または接点形状36と交わる必要がある。 【0024】 スタックされたチップの外部へのボンディングは、スタックの最上部チップの上面に露出した充填ビアへの接続によって行うことができ、現在は小さい断面ビア端部のみを含む。次の工程で、通常は、C4またはワイヤボンドを接続する適切な材料のパッドを表面にめっきすることになる。しかし、めっき、またはフォトリソグラフィとエッチングの使用によってパッドを形成する代わりに、より大きなパッドとスルービアのみを含むチップを形成し、次に、2個の能動回路チップについて前述したのと同様の手法によって、このパッドのみのチップを上面に装着することも可能である。」 (4)「 」 上記(1)ないし(4)から以下のことがいえる。 ・引用文献1に記載の「電子デバイス」は、上記(1)の【請求項1】、(3)の記載事項、及び図7によれば、2つの集積回路チップを重ね合わせて接着固定してマルチチップ・スタックを形成してなるものである。 ・上記(1)の【請求項1】、(2)の記載事項、及び図1、図2、図6、図7によれば、マルチチップ・スタックを形成する2つの集積回路チップは、底部チップ10(基部半導体チップA)と、底部チップ10(基部半導体チップA)の上に接着固定される上部チップ50であり、底部チップ10(基部半導体チップA)は、FETゲート電極100や能動SOI領域102などの能動素子が設けられたBOXおよびSTIの層22と、複数の誘電層および金属層14とを含み、上部チップ50についてもFETゲート電極104や能動SOI領域106などの能動素子が設けられたBOXおよびSTIの層22と、複数の誘電層と金属層32とを含むものである。そして、複数の金属層14や金属層32は、誘電層を介して多層されてなるものである。 ・上記(1)の【請求項4】、(3)の段落【0021】の記載事項、及び図7によれば、上部チップ50は、BOXおよびSTIの層22を貫き、当該上部チップ50の金属層32の一部(配線形状52)に部分的にかぶさり、当該金属層32の一部と底部チップ10(基部半導体チップA)の金属層14の一部との間の電気的接続を提供する導体充填されたスルービア34を含む。 ・上記(3)の段落【0024】の記載事項によれば、上部チップ50の上面に露出した充填ビア(導体充填されたスルービア34)には、ワイヤボンドを接続するためのパッドが形成されてなるものである。 ・図7によれば、上部チップ50における複数の金属層32が設けられた層は、当該上部チップ50の能動素子が設けられたBOXおよびSTIの層22と底部チップ10(基部半導体チップA)の複数の金属層14が設けられた層との間に配置されてなるものである。 以上のことから、特に図7に示されるものに着目し、上記記載事項及び図面を総合勘案すると、引用文献1には、次の発明(以下、「引用発明」という。)が記載されている。 「底部チップと上部チップの2つの集積回路チップを重ね合わせて接着固定してマルチチップ・スタックを形成してなる電子デバイスであって、 前記底部チップ及び前記上部チップはそれぞれ、FETゲート電極や能動SOI領域などの能動素子が設けられたBOXおよびSTIの層と、複数の誘電層と金属層とを含み、当該複数の金属層は、誘電層を介して多層されてなり、 前記上部チップにおける複数の金属層が設けられた層は、当該上部チップの前記能動素子が設けられたBOXおよびSTIの層と前記底部チップの複数の金属層が設けられた層との間に配置されてなり、 前記上部チップは、前記BOXおよびSTIの層を貫き、当該上部チップの金属層の一部に部分的にかぶさり、当該金属層の一部と前記底部チップの金属層の一部との間の電気的接続を提供する導体充填されたスルービアを含み、 前記上部チップの上面に露出した前記導体充填されたスルービアには、ワイヤボンドを接続するためのパッドが形成されてなる、電子デバイス。」 5.対比 そこで、本願発明と引用発明とを対比する。 (1)引用発明における「上部チップ」は、底面側と上面側(それぞれ本願発明でいう「第1の側」と「第2の側」)を有することは当然のことであり、本願発明でいう「第1集積回路ダイ」に相当する。 そして、この上部チップが含む「BOXおよびSTIの層」は、埋込み酸化層(Buried Oxide)とシャロー・トレンチ・アイソレーション(Shallow Trench Isolation)の層であって、FETゲート電極や能動SOI領域などの能動素子が設けられてなるものであることを踏まえると、本願発明でいう「基板」に相当するものであるとみることができる。 さらに、上部チップが含む複数の「金属層」は、本願発明でいう「第1の金属相互接続」に相当するとともに、当該複数の金属層が設けられた「層」が、本願発明でいう「第1の相互接続層」に相当するといえる。そして、当該「複数の金属層が設けられた層」は、上部チップの「BOXおよびSTIの層」と底部チップの金属層が設けられた層との間に配置、すなわち、「BOXおよびSTIの層」が上面側(本願発明でいう「第2の側」)に近く、「複数の金属層が設けられた層」が底面側(本願発明でいう「第1の側」)に近く形成されてなるものである。 したがって、本願発明と引用発明とは、「第1の側とその反対の第2の側とで区画され、基板と第1の相互接続層とを含む第1集積回路ダイであって、前記基板が前記第1集積回路ダイの前記第2の側に近く、前記第1の相互接続層が前記第1集積回路ダイの前記第1の側に近く形成されている前記第1集積回路ダイと」を含むものである点で一致する。 (2)引用発明における「底部チップ」は、上部チップの底面側(本願発明でいう「第1の側」)で当該上部チップと重ね合わされマルチチップ・スタックを形成してなるものであり、本願発明でいう「第2集積回路ダイ」に相当する。 また、底部チップが含む複数の金属層が設けられた層(複数の金属層に加えて金属層間の誘電層を含めた層)が、本願発明でいう「第1の相互接続層」に相当するといえる。 なお、「底部チップ」と「上部チップ」とは接着固定されてなるものであるが、本願発明にあっても、本願明細書の段落【0016】に「画像センサー・ダイ22のような第1ダイおよびDSPダイ24のような第2ダイが互いに貼り付けられ」と記載されていることから、本願発明と同様、「底部チップ」は「上部チップ」に当接されているといえるものてある。 したがって、本願発明と引用発明とは、「前記第1集積回路ダイの前記第1の側で前記第1集積回路ダイに当接され、第2の相互接続層を含む第2集積回路ダイと」を含むものである点で一致する。 (3)引用発明における「前記上部チップにおける複数の金属層が設けられた層は、当該上部チップの前記能動素子が設けられたBOXおよびSTIの層と前記底部チップの複数の金属層が設けられた層との間に配置されて」いることは、本願発明の「前記第1集積回路ダイの前記第1の相互接続層は、前記第1集積回路ダイの前記基板と前記第2集積回路ダイの前記第2の相互接続層との間に配置されて」いることに相当する。 (4)ワイヤボンドを接続するための「パッド」は、上部チップの上面(本願発明でいう「第2の側」の表面)に形成されてなるものであり、本願発明でいう「金属構造」に相当する。 また、上部チップが含む「導体充填されたスルービア」は、上部チップの金属層の一部と底部チップの金属層の一部との間の電気的接続を提供するとともに、パッドとも電気的に接続されているといえるものであり、本願発明でいう「ビア構造」に相当する。そして、「導体充填されたスルービア」は、上部チップの上面に形成されたパッドから、上部チップの金属層の一部を経て、底部チップの金属層の一部まで延びてなるものであり、パッドにおいて本願発明でいう「第1端」を有し、底部チップの金属層の一部において本願発明でいう「第2端」を有してなることは明らかである。 したがって、本願発明と引用発明とは、「前記第1集積回路ダイの第2の側の表面にある金属構造と、前記第1集積回路ダイと前記第2集積回路ダイとの間の第1の電気接続、および前記第1集積回路ダイと前記金属構造との間の第2の電気接続を形成するように構成された少なくとも1本のビア構造と」を含むものである点で一致し、さらに、「前記ビア構造は、前記第1集積回路ダイの前記第1の相互接続層に形成された第1の金属相互接続と、前記第2集積回路ダイの前記第2の相互接続層に形成された第2の金属相互接続と、前記第1集積回路ダイの前記第2の側の表面に形成された前記金属構造とを電気的に接続することによって、前記第1の電気接続および前記第2の電気接続を形成し、前記ビア構造は、前記金属構造において第1端を有するとともに、前記第2の金属相互接続における第2端を有している」点で共通するといえる。 ただし、ビア構造について、本願発明では、「酸化物層を貫」く旨特定するのに対し、引用発明では、上部チップのBOXおよびSTIの層を貫くものであるものの、酸化物層を貫くことの明確な特定を有しておらず、また、本願発明では、「前記第1の金属相互接続を貫」く旨特定するのに対し、引用発明では、上部チップの金属層の一部に部分的にかぶさるものであり、貫いてはおらず、さらに、本願発明では、「前記第2集積回路ダイの前記第2の相互接続層を少なくとも部分的に貫」く旨特定するのに対し、引用発明では、そのような特定を有していない点で相違する。 (5)そして、引用発明における「電子デバイス」は、底部チップと上部チップの2つの集積回路チップを重ね合わせて接着固定してマルチチップ・スタックを形成してなるものであり、本願発明でいう「集積回路パッケージ」に相当するものである。 よって、上記(1)ないし(5)により本願発明と引用発明とは、 「集積回路パッケージであって、 第1の側とその反対の第2の側とで区画され、基板と第1の相互接続層とを含む第1集積回路ダイであって、前記基板が前記第1集積回路ダイの前記第2の側に近く、前記第1の相互接続層が前記第1集積回路ダイの前記第1の側に近く形成されている前記第1集積回路ダイと、 前記第1集積回路ダイの前記第1の側で前記第1集積回路ダイに当接され、第2の相互接続層を含む第2集積回路ダイと、 前記第1集積回路ダイの第2の側の表面にある金属構造と、 前記第1集積回路ダイと前記第2集積回路ダイとの間の第1の電気接続、および前記第1集積回路ダイと前記金属構造との間の第2の電気接続を形成するように構成された少なくとも1本のビア構造と、を含み、 前記第1集積回路ダイの前記第1の相互接続層は、前記第1集積回路ダイの前記基板と前記第2集積回路ダイの前記第2の相互接続層との間に配置されており、 前記ビア構造は、前記第1集積回路ダイの前記第1の相互接続層に形成された第1の金属相互接続と、前記第2集積回路ダイの前記第2の相互接続層に形成された第2の金属相互接続と、前記第1集積回路ダイの前記第2の側の表面に形成された前記金属構造とを電気的に接続することによって、前記第1の電気接続および前記第2の電気接続を形成し、 前記ビア構造は、前記金属構造において第1端を有するとともに、前記第2の金属相互接続における第2端を有している、集積回路パッケージ。」 である点で一致し、次の点で相違する。 [相違点1] ビア構造について、本願発明では、「酸化物層を貫」く旨特定するのに対し、引用発明では、上部チップのBOXおよびSTIの層を貫くものであるものの、酸化物層を貫くことの明確な特定を有していない点。 [相違点2] ビア構造について、本願発明では、「前記第1の金属相互接続を貫」く旨特定するのに対し、引用発明では、上部チップの金属層の一部に部分的にかぶさるものであり、貫いてはいない点。 [相違点3] ビア構造について、本願発明では、「前記第2集積回路ダイの前記第2の相互接続層を少なくとも部分的に貫」く旨特定するのに対し、引用発明では、そのような特定を有していない点。 6.判断 上記相違点について検討する。 [相違点1]について 引用発明においても、導体充填されたスルービアは「BOXおよびSTIの層」を貫くものであり、当該層は、埋込み酸化層(Buried Oxide)とシャロー・トレンチ・アイソレーション(Shallow Trench Isolation)の層であって、FETゲート電極や能動SOI領域などの能動素子が設けられてなるものであって、当然、酸化物層を有するものである。そして、導体充填されたスルービアを設ける位置としては、能動素子が設けらた部分を避けた位置とするのが通常であるといえ、当審の拒絶の理由に引用された特開2012-142533号公報(段落【0027】、図20を参照)に見られるように、シャロー・トレンチ・アイソレーションといった酸化物層が設けられた部分を貫くよう設けるようにし、相違点1に係る構成とすることは当業者であればごく普通になし得ることである。 [相違点2]について 導体充填されたスルービアと上部チップの金属層の一部との電気的接続を図るうえで、どのような接続構造とするかは当業者にとって設計的事項にすぎず、例えば当審の拒絶の理由に引用された上記特開2012-142533号公報(段落【0027】、図20を参照)、さらには特開2011-91400号公報(段落【0127】、図20を参照)に見られるように、導電性ビアを、金属層(相互接続部、配線)を貫くように設けて電気的接続する構成も周知であり、引用発明において、導体充填されたスルービアを金属層の一部に部分的にかぶさるように設けて電気的接続することに代えて、金属層を貫くように設けて電気的接続する周知の構成を採用して相違点2に係る構成とすることは当業者であれば適宜なし得ることである。 [相違点3]について 引用発明においては、導体充填されたスルービアが接続される底部チップの金属層の一部はその表面が複数の金属層が設けられた層から露出するように設けられていることから、本願発明でいう「第2の相互接続層」を少なくとも部分的に貫いてはいないが、例えば当審の拒絶の理由に引用された特開2012-94720号公報(図12を参照。貫通電極層40が接続される配線46が層間絶縁膜47中に設けられている。)、さらには上記特開2011-91400号公報(段落【0127】、図20を参照。コンタクトプラグ236が接続される第4配線124が層間絶縁膜中(第4層間絶縁膜122と第5層間絶縁膜126の間)に設けられている。)に見られるように、導電性ビアが接続される金属層を、当該金属層が形成された層中に設け、その表面が露出しない配置構成も周知といえるものであり、引用発明においても、導体充填されたスルービアが接続される底部チップの金属層の一部について、複数の金属層が設けられた層中に設け、その表面が露出しない配置構成とし、それに伴って導体充填されたスルービアが誘電層の一部を部分的に貫くようにし、相違点3に係る構成とすることは当業者にとって適宜なし得る設計的事項にすぎない。 そして、上記相違点を総合的に勘案しても本願発明が奏する効果は、引用発明及び周知の技術事項から当業者が十分に予測できたものであって、格別顕著なものがあるとはいえない。 7.むすび 以上のとおり、本願の請求項1に係る発明は、引用文献1に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。 よって、結論のとおり審決する。 |
別掲 |
|
審理終結日 | 2020-12-25 |
結審通知日 | 2021-01-12 |
審決日 | 2021-01-27 |
出願番号 | 特願2015-24921(P2015-24921) |
審決分類 |
P
1
8・
121-
WZ
(H01L)
|
最終処分 | 不成立 |
前審関与審査官 | 秋山 直人 |
特許庁審判長 |
酒井 朋広 |
特許庁審判官 |
山本 章裕 井上 信一 |
発明の名称 | 集積回路パッケージ、画像センサー・パッケージの形成方法および酸化物貫通ビア接続を備える画像システム |
代理人 | 本城 吉子 |
代理人 | 丸山 温道 |
代理人 | 本城 雅則 |