現在、審決メルマガは配信を一時停止させていただいております。再開まで今暫くお待ち下さい。

  • ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 取り消して特許、登録 G06F
審判 査定不服 2項進歩性 取り消して特許、登録 G06F
管理番号 1377471
審判番号 不服2020-8729  
総通号数 262 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-10-29 
種別 拒絶査定不服の審決 
審判請求日 2020-06-24 
確定日 2021-09-21 
事件の表示 特願2018- 41770「電圧低下検知システム」拒絶査定不服審判事件〔令和 1年 9月19日出願公開、特開2019-159463、請求項の数(2)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成30年3月8日の出願であって、その手続の経緯は次のとおりである。

令和2年 3月 2日付け:拒絶理由通知
令和2年 4月20日 :意見書、手続補正書の提出
令和2年 5月15日付け:拒絶査定(原査定)
令和2年 6月24日 :審判請求書、手続補正書の提出
令和3年 6月 1日付け:拒絶理由(当審拒絶理由)通知
令和3年 8月 2日 :意見書、手続補正書の提出

第2 原査定の概要
原査定(令和2年5月15日付け拒絶査定)の概要は次のとおりである。

本願請求項1及び2に係る発明は、以下の引用文献A及びBに記載された発明に基いて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献A 特開2008-299759号公報
引用文献B 特開平2-89111号公報

第3 当審拒絶理由の概要
当審拒絶理由の概要は次のとおりである。

[理由1]新規性欠如
本願請求項1及び2に係る発明は、以下の引用文献1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。

[理由2]進歩性欠如
本願請求項1及び2に係る発明は、以下の引用文献1に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献1 特開2008-299759号公報
(拒絶査定の引用文献A)

第4 本願発明
本願請求項1及び2に係る発明(以下、それぞれ「本願発明1」及び「本願発明2」という。)は、令和3年8月2日に提出された手続補正書に係る手続補正(以下、「本件補正」という。)により補正された特許請求の範囲の請求項1及び2に記載された事項により特定される発明であり、本願発明1及び2は以下のとおりの発明である。なお、下線部は、補正された箇所を示す。

「 【請求項1】
主電源のOFF時に第1の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システムであって、
前記バッテリに対し、前記第1の揮発性メモリと並列に接続される第2の揮発性メモリと、
前記バッテリと前記第1の揮発性メモリとの間に設けられ、前記第1の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える第1の切り替え回路と、
前記バッテリと前記第2の揮発性メモリとの間に設けられ、前記第2の揮発性メモリに供給される電力の供給源を前記バッテリと主電源との間で切り替える第2の切り替え回路と、
主電源のON時に、前記第2の揮発性メモリにデータを書き込むデータ書き込み部と、
主電源のOFF時に、前記バッテリから前記第1の揮発性メモリ及び前記第2の揮発性メモリに同一の電圧で電力を供給した後、主電源のON時に前記第2の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部と、
主電源のON時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部と、を備え、
前記第2の揮発性メモリの最低データ保持電圧が、前記第1の揮発性メモリの最低データ保持電圧よりも高く、
前記第1の揮発性メモリと前記第2の揮発性メモリとに対して、前記バッテリから印加される電圧の時間経過に伴う変遷が同一である、電圧低下検知システム。
【請求項2】
前記バッテリの電圧の低下が検知された際に警報を発報する警報部を更に備える、請求項1に記載の電圧低下検知システム。」

第5 引用文献、引用発明等
1 引用文献1(引用文献A)について
(1)引用文献1(引用文献A)記載事項
当審拒絶理由に引用された引用文献1(原査定の引用文献A)には、図面とともに次の事項が記載されている。なお、下線は、強調のため当審が付与した。(以降においても同様。)

「【0017】
以上の従来技術の問題点に鑑み、本発明は、主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性(バッテリの残量)、つまり、バッテリバックアップの良否を誤って判定することのないバッテリバックアップ良否判定方法、バックアップメモリ付き制御装置およびバックアップメモリ装置を提供することを目的とする。」

「【0021】
図1は、本発明の実施形態に係るバックアップメモリ付き制御装置の構成の例を示した図である。図1に示すように、バックアップメモリ付き制御装置10は、バックアップメモリ装置20と主制御装置30とを含んで構成される。
【0022】
ここで、バックアップメモリ装置20は、主電源回路50からの主電源の供給が停止されたときには、バッテリ供給ライン41を介してバッテリ40からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ21と、バッテリ40からのバッテリ電源の良否の状態を記憶するバッテリステータスビット記憶部22と、を含んで構成される。」

「【0024】
また、主制御装置30は、所定の制御処理プログラムを実行するCPU31と、所定の制御処理プログラムおよび関連するデータを格納するメモリ32と、入出力装置や表示装置からなるIO部33と、バッテリステータスビット制御部35を含んで構成される。このとき、CPU31とメモリ32とIO部33とバッテリステータスビット制御部35とは、データバス34により相互に接続されている。また、データバス34は、バックアップメモリ装置20へ延び、バックアップメモリ21に接続されている。」

「【0026】
また、主制御装置30において、CPU31、メモリ32、IO部33およびバッテリステータスビット制御部35は、主電源供給ライン51を介して主電源回路50からの主電源の供給を受けて動作し、その主電源の供給が停止されたときには、その動作を停止する。また、主電源供給ライン51とバッテリ供給ライン41とをつなぐスイッチSWは、主電源回路50から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれる。一方、バッテリ40は、バッテリ供給ライン41に主電源の供給を検出したときには、バッテリ電源の供給を停止する。」

「【0028】
ここで、バッテリステータスビット記憶部22は、少なくとも1ビットの情報を記憶する記憶回路を含んで構成され、バッテリ供給ライン41への主電源の供給が停止される前に、主制御装置30からの制御信号により、その記憶内容がセット状態に設定される。また、バッテリ供給ライン41の電圧が所定の閾値以下に低下したときには、その記憶内容がリセットされる。なお、このバッテリステータスビット記憶部22の詳細については、別途、図2を用いて説明する。
【0029】
また、バッテリステータスビット制御部35は、バッテリステータスビット記憶部22へのデータ書き込み、および、バッテリステータスビット記憶部22からのデータ読み出しを制御する。すなわち、CPU31は、バッテリステータスビット制御部35を介して、バッテリステータスビット記憶部22の記憶内容をセット状態に設定し、また、その記憶内容を読み出す。なお、このバッテリステータスビット制御部35の詳細については、別途、図3を用いて説明する。
【0030】
図2は、バッテリステータスビット記憶部22の構成の例を示した図である。バッテリステータスビット記憶部22は、電圧降下回路221と記憶回路222とによって構成される。ここで、電圧降下回路221は、抵抗や定電圧ダイオードなどによって構成され、バッテリ供給ライン41から供給される電源電圧を降下させて、記憶回路222に供給する。
【0031】
記憶回路222は、フリップ・フロップやラッチ回路などによって構成され、”0”または”1”の状態を記憶し、”0”をリセット状態、”1”をセット状態と呼ぶ。また、記憶回路222は、バッテリステータスビット制御部35から書き込み信号の供給を受けて、”0”または”1”の状態が設定される。ただし、本実施形態では、”1”の状態が設定可能であればよい。また、記憶回路222は、記憶している”0”または”1”の状態を、読み出し信号として、バッテリステータスビット制御部35へ出力する。
【0032】
また、バッテリステータスビット記憶部22は、主電源回路50からの主電源の供給が停止されたときには、バッテリ40からのバッテリ電源で動作する。すなわち、記憶回路222が記憶している”0”または”1”の状態(つまり、記憶内容)は、バックアップメモリ21の記憶内容とともに、バッテリ40から供給されるバッテリ電源によってバックアップされている。
【0033】
この場合、記憶回路222は、バックアップメモリ21よりも電圧降下回路221を介した分だけ低い電源電圧によってその記憶内容を保持することになる。従って、バッテリ40から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路222のほうがバックアップメモリ21よりも先にその記憶能力を喪失する。逆にいえば、記憶回路222がその記憶能力を保持している間は、バックアップメモリ21は、その記憶能力を保持しているということができる。
【0034】
そこで、本実施形態では、主電源が供給されているうちに記憶回路222に状態”1”を設定しておく。そして、主電源の供給が停止され、バックアップメモリ21および記憶回路222には、バッテリ電源が供給される。その後、バッテリ電源の電圧は、次第に低下するが、記憶回路222の状態”1”が保持されている間は、バックアップメモリ21の記憶内容も保持されているとみなすことができ、バッテリ電圧は有効である(バッテリ残量あり)と判定する。また、記憶回路222の状態”1”が保持されなくなったときには、バックアップメモリ21の記憶機能が保持されているとは、必ずしもいえなくなる。すなわち、バックアップメモリ21の記憶内容は、喪失された可能性があるので、バッテリ電圧は無効である(バッテリ残量なし)と判定する。
【0035】
なお、この場合、記憶回路222は、その電源電圧が所定の電圧以下になり、記憶能力を喪失したとき(動作しなくなったとき)には、その記憶状態は、必ずリセットされる、つまり、状態”0”になるものとする。そのような記憶回路222は、従来技術によりフリップ・フロップなどを用いて容易に構成することができる。
【0036】
以上のような記憶回路222の記憶内容は、いったんリセット状態(状態”0”)にされると、CPU31などにより状態”1”を設定しない限り、セット状態(状態”1”)になることはない。一方、記憶回路222は、バッテリ電圧が所定の電圧以下になると、自動的にリセット状態(状態”0”)になる。
【0037】
従って、記憶回路222の記憶内容を、バックアップメモリ装置20におけるバッテリバックアップの良否判定用フラグとして利用することができる。すなわち、記憶回路222の記憶内容がセット状態(状態”1”)である場合には、バッテリバックアップは、良好に行われていると判断することができ、また、記憶回路222の記憶内容がリセット状態(状態”0”)である場合には、バッテリバックアップは、良好に行われていないと判断することができる。
【0038】
なお、図2のバッテリステータスビット記憶部22の構成において、電圧降下回路221によって降下させる電圧量は、記憶回路222が記憶機能を喪失するときのバッテリ供給ライン41の電圧が、バックアップメモリ21を構成するメモリ素子(例えば、256Mビットメモリ素子など)の少なくとも一部がその記憶機能を喪失するときのバッテリ供給ライン41の電圧よりも高くなるように、設定するとよい。」

「【0039】
続いて、図3は、バッテリステータスビット制御部35の構成の例を示した図である。図3に示すように、バッテリステータスビット制御部35は、書き込みデータ一時記憶回路351、読み出しデータ一時記憶回路352、LED(Light Emitting Diode)表示回路353、バスインタフェース354などを含んで構成される。
…(中略)…
【0042】
また、LED表示回路353は、読み出しデータ一時記憶回路352の記憶内容、つまり、バッテリステータスビット記憶部22の記憶回路222の記憶内容に応じて、LED素子を発光させるための回路である。そこで、例えば、読み出した記憶回路222の記憶内容が状態”1”であったときには、LED素子を発光させ、また、状態”0”であったときには、LED素子を発光させないようにする。そうした場合には、バックアップメモリ付き制御装置10のユーザは、そのLED素子の発光状況を見て、記憶回路222が記憶している”0”または”1”の状態、つまり、バッテリバックアップの良否を知ることができる。」

「【0044】
図4は、バックアップメモリ付き制御装置10における停電処理および復電処理の例を示した図である。
【0045】
図4に示すように、停電処理は、主電源回路50などからの停電予告通知によって開始され(ステップS11)、CPU31は、所定のプログラムに従って所定の停電処理を実行する(ステップS12)。このとき、CPU31は、その停電処理の中で、バッテリステータスビット(バッテリステータスビット記憶部22の記憶回路222の記憶内容)をセットする。すなわち、CPU31は、バッテリステータスビット制御部35を介して、記憶回路22に状態”1”を設定する。
【0046】
次に、CPU31は、ステップS11の停電処理完了を示す第2停電予告通知を受けて(ステップS13)、バックアップメモリ装置20や図示しないリアルタイムクロックなどのバッテリバックアップ対象デバイスに対し、バックアップコマンドを発行する(ステップS14)。バックアップコマンドを受けると、バッテリバックアップ対象デバイスでは、バッテリ40からの電源供給が開始され、その後、主電源回路50は停電する(ステップS15)。
【0047】
一方、復電処理は、主電源回路50が復電すること(ステップS21)によって開始される。すなわち、主電源回路50が復電すると、図示しないリセット回路からシステムリセットが出力され、主制御装置30の所定のハードウエア回路がリセットさるとともに、CPU31は、そのシステムリセットを受け付けると(ステップS22)、所定のプログラムに従って所定のリセット処理を実行する(ステップS23)。CPU31は、そのリセット処理の中で、バッテリステータスビットを読み出し、その状態判定を行う。すなわち、CPU31は、バッテリステータスビット制御部35を介して、バッテリステータスビット記憶部22の記憶回路222に記憶されている”0”または”1”の状態を読み出し、その状態判定を行う。
【0048】
なお、CPU31は、その状態判定において、バッテリステータスビットが”1”であった場合には、バッテリバックアップは有効であると判定し、”0”であった場合には、バッテリバックアップは無効であると判定する。そして、その判定結果に応じて、適宜、システムを起動する(ステップS24)。」

「【図1】



「【図2】



「【図3】



「【図4】



(2)引用発明
前記アより、引用文献1(引用文献A)には、次の発明(以下、「引用発明」という。)が記載されていると認められる。

「 主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性(バッテリの残量)、つまり、バッテリバックアップの良否を誤って判定することのないバックアップメモリ付き制御装置であって、
バックアップメモリ付き制御装置10は、バックアップメモリ装置20と主制御装置30とを含んで構成され、
バックアップメモリ装置20は、主電源回路50からの主電源の供給が停止されたときには、バッテリ供給ライン41を介してバッテリ40からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ21と、バッテリ40からのバッテリ電源の良否の状態を記憶するバッテリステータスビット記憶部22と、を含んで構成され、
主制御装置30は、所定の制御処理プログラムを実行するCPU31と、所定の制御処理プログラムおよび関連するデータを格納するメモリ32と、入出力装置や表示装置からなるIO部33と、バッテリステータスビット制御部35を含んで構成され、
主制御装置30において、CPU31、メモリ32、IO部33およびバッテリステータスビット制御部35は、主電源供給ライン51を介して主電源回路50からの主電源の供給を受けて動作し、その主電源の供給が停止されたときには、その動作を停止し、
主電源供給ライン51とバッテリ供給ライン41とをつなぐスイッチSWは、主電源回路50から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ、バッテリ40は、バッテリ供給ライン41に主電源の供給を検出したときには、バッテリ電源の供給を停止し、
バッテリステータスビット記憶部22は、少なくとも1ビットの情報を記憶する記憶回路を含んで構成され、バッテリ供給ライン41への主電源の供給が停止される前に、主制御装置30からの制御信号により、その記憶内容がセット状態に設定され、バッテリ供給ライン41の電圧が所定の閾値以下に低下したときには、その記憶内容がリセットされ、
バッテリステータスビット記憶部22は、電圧降下回路221と記憶回路222とによって構成され、電圧降下回路221は、バッテリ供給ライン41から供給される電源電圧を降下させて、記憶回路222に供給し、
バッテリステータスビット記憶部22は、主電源回路50からの主電源の供給が停止されたときには、バッテリ40からのバッテリ電源で動作し、
記憶回路222は、バックアップメモリ21よりも電圧降下回路221を介した分だけ低い電源電圧によってその記憶内容を保持することになり、従って、バッテリ40から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路222のほうがバックアップメモリ21よりも先にその記憶能力を喪失し、
主電源が供給されているうちに記憶回路222に状態”1”を設定しておき、記憶回路222は、バッテリ電圧が所定の電圧以下になると、自動的にリセット状態(状態”0”)になり、
従って、記憶回路222の記憶内容を、バックアップメモリ装置20におけるバッテリバックアップの良否判定用フラグとして利用することができ、
電圧降下回路221によって降下させる電圧量は、記憶回路222が記憶機能を喪失するときのバッテリ供給ライン41の電圧が、バックアップメモリ21を構成するメモリ素子の少なくとも一部がその記憶機能を喪失するときのバッテリ供給ライン41の電圧よりも高くなるように、設定するとよく、
バッテリステータスビット制御部35は、書き込みデータ一時記憶回路351、読み出しデータ一時記憶回路352、LED(Light Emitting Diode)表示回路353、バスインタフェース354などを含んで構成され、
LED表示回路353は、読み出した記憶回路222の記憶内容が状態”1”であったときには、LED素子を発光させ、また、状態”0”であったときには、LED素子を発光させないようにすることにより、バックアップメモリ付き制御装置10のユーザは、そのLED素子の発光状況を見て、記憶回路222が記憶している”0”または”1”の状態、つまり、バッテリバックアップの良否を知ることができ、
停電処理において、
CPU31は、バッテリステータスビット制御部35を介して、記憶回路22に状態”1”を設定し、バックアップメモリ装置20やリアルタイムクロックなどのバッテリバックアップ対象デバイスに対し、バックアップコマンドを発行し、
バックアップコマンドを受けると、バッテリバックアップ対象デバイスでは、バッテリ40からの電源供給が開始され、その後、主電源回路50は停電し、
復電処理において、
CPU31は、バッテリステータスビット制御部35を介して、バッテリステータスビット記憶部22の記憶回路222に記憶されている”0”または”1”の状態を読み出し、その状態判定を行い、
状態判定において、バッテリステータスビットが”1”であった場合には、バッテリバックアップは有効であると判定し、”0”であった場合には、バッテリバックアップは無効であると判定し、その判定結果に応じて、適宜、システムを起動する、
バックアップメモリ付き制御装置。」

2 引用文献Bについて
原査定に引用された引用文献Bには、図面とともに次の事項が記載されている。

(第3ページ左上欄第14-20行)
「CPU2、ROM3、RAM4、ウォッチドッグタイマ5などマイクロコンピュータ1を構成する各素子はそれぞれワンチップのIC素子からなるものとしてROM3には他のIC素子より動作電圧の下限が高いものを用いるものとする。またROM3の所定の記憶エリアには所定のダミーデータを格納しておく。」

(第3ページ右上欄第2-9行)
「ウォッチドッグタイマ5によりCPU2に割込みがかけられた場合には、CPU2はROM3から前記のダミーデータを読み取り、そのダミーデータを正常に読み取れたか否かにより電池7の電源電圧がROM3の動作電圧の下限以下であることを検出し、表示器6にその旨を表示して使用者に報知し、電子機器の機能をロックするなどの所定処理を行なう。」

(第4ページ右上欄第9-16行)
「なお以上では上記割込み時にROM3からダミーデータを正常に読み取れるか否かにより電圧低下を検出したが、動作電圧の下限が他のIC素子より高いRAMがあるものとしてこのRAMを設け(これをRAM4としても良い)、上記割込み時にこのRAMに対して所定データを正常に書き込めるか否かにより検出を行なうこともできる。」

「第1図



以上から、引用文献Bには、次の技術事項が記載されているといえる。

「 CPU2、ROM3、RAM4、ウォッチドッグタイマ5などマイクロコンピュータ1を構成する各素子はそれぞれワンチップのIC素子からなるものとしてROM3には他のIC素子より動作電圧の下限が高いものを用いるものとする。またROM3の所定の記憶エリアには所定のダミーデータを格納しておき、
ウォッチドッグタイマ5によりCPU2に割込みがかけられた場合には、CPU2はROM3から前記のダミーデータを読み取り、そのダミーデータを正常に読み取れたか否かにより電池7の電源電圧がROM3の動作電圧の下限以下であることを検出し、表示器6にその旨を表示して使用者に報知し、電子機器の機能をロックするなどの所定処理を行ない、
なお、動作電圧の下限が他のIC素子より高いRAMがあるものとしてこのRAMを設け(これをRAM4としても良い)、上記割込み時にこのRAMに対して所定データを正常に書き込めるか否かにより検出を行なうこともできること。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比する。

ア 引用発明の「主電源」又は「主電源回路50」は、本願発明1の「主電源」に相当し、また、引用発明の「バッテリ40」は、本願発明1の「バッテリ」に相当する。

イ 引用発明は、「記憶回路222は、バックアップメモリ21よりも電圧降下回路221を介した分だけ低い電源電圧によってその記憶内容を保持することになり、従って、バッテリ40から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路222のほうがバックアップメモリ21よりも先にその記憶能力を喪失し」との構成を備え、「バックアップメモリ21」及び「記憶回路222」は、バッテリ40から供給されるバッテリ電源の電圧の低下により、記憶能力を喪失するものであるから、「揮発性」のメモリといい得るものであり、このうち「バックアップメモリ21」を「第1の揮発性メモリ」と称することは任意である。

ウ 引用発明は、「バックアップメモリ装置20は、主電源回路50からの主電源の供給が停止されたときには、バッテリ供給ライン41を介してバッテリ40からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ21」との構成を備える。
ここで、「主電源の供給が停止されたとき」は、前記(ア)を参酌すれば、本願発明1の「主電源のOFF時」に相当し、「バッテリ電源の供給」は、本願発明1の「電力を供給」することに相当する。
よって、前記ア及びイを参酌すれば、引用発明の「バッテリ40」は、本願発明1の「主電源のOFF時に第1の揮発性メモリに電力を供給するバッテリ」に相当する。

エ 引用発明は、「主電源が供給されているうちに記憶回路222に状態”1”を設定しておき、記憶回路222は、バッテリ電圧が所定の電圧以下になると、自動的にリセット状態(状態”0”)にな」るという性質を利用して、「バッテリステータスビット記憶部22の記憶回路222」を「バッテリバックアップの良否判定用フラグ」として利用することにより、「バックアップメモリ装置20」の「バッテリバックアップの良否判定」をするものである。
よって、「バッテリバックアップの良否判定」をすることは、バッテリの電圧が所定の電圧以下に低下することを検知することに等しい。
そうすると、引用発明の「バックアップメモリ付き制御装置」は、「バッテリの電圧の低下を検知する電圧低下検知システム」といい得るものである。

オ 前記ウ及びエを参酌すると、引用発明の「バックアップメモリ付き制御装置」は、本願発明1の「主電源のOFF時に第1の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システム」に相当する。

カ 引用発明の「バッテリ40からのバッテリ電源の良否の状態を記憶するバッテリステータスビット記憶部22」は、「記憶回路222」を備え、前記イを参酌すれば、「記憶回路222」は、「揮発性」のメモリといい得るものである。
また、そのような「揮発性」のメモリを備えるとともに、「記憶」する機能を有する「バッテリステータスビット記憶部22」は、「揮発性メモリ」といい得るものである。
また、引用文献1の【図1】を参酌すれば、引用発明において、「バッテリステータスビット記憶部22」は、「バッテリ40」に対し「バックアップメモリ装置20」と「バッテリ供給ライン41」を介して並列に接続されているといえる。
加えて、本願発明1の「第2の揮発性メモリ」の内部構造は具体的に特定されておらず、電圧降下回路を包含するものを排除していない。
よって、引用発明の「バッテリステータスビット記憶部22」は、本願発明1の「前記バッテリに対し、前記第1の揮発性メモリと並列に接続される第2の揮発性メモリ」に相当する。

キ 引用発明の「スイッチSW」は、引用文献1の【図1】を参酌すれば、「バッテリ40」と「バックアップメモリ21」との間に設けられるものである。また、「スイッチSW」は「切り替え回路」といい得るものである。
そうすると、前記ア及びイを参酌すれば、引用発明の「スイッチSW」と、本願発明1の「前記バッテリと前記第1の揮発性メモリとの間に設けられ、前記第1の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える第1の切り替え回路」とは、「前記バッテリと前記第1の揮発性メモリとの間に設けられる切り替え回路」である点において共通する。

ク 引用発明の「スイッチSW」は、引用文献1の【図1】を参酌すれば、「バッテリ40」と「バッテリステータスビット記憶部22」との間に設けられるものである。
よって、前記ア及びカを参酌すれば、引用発明の「スイッチSW」と、本願発明1の「前記バッテリと前記第2の揮発性メモリとの間に設けられ、前記第2の揮発性メモリに供給される電力の供給源を前記バッテリと主電源との間で切り替える第2の切り替え回路」とは、「前記バッテリと前記第2の揮発性メモリとの間に設けられる切り替え回路」である点において共通する。

ケ 引用発明は、
「主電源が供給されているうちに記憶回路222に状態”1”を設定しておき」及び
「 停電処理において、
CPU31は、バッテリステータスビット制御部35を介して、記憶回路22に状態”1”を設定し、バックアップメモリ装置20やリアルタイムクロックなどのバッテリバックアップ対象デバイスに対し、バックアップコマンドを発行し、
バックアップコマンドを受けると、バッテリバックアップ対象デバイスでは、バッテリ40からの電源供給が開始され、その後、主電源回路50は停電し、」
との構成を備えることから、「CPU31」及び「バッテリステータスビット制御部35」は、「主電源回路50」が「停電」する前に、すなわち、「主電源が供給されているうち」に、「記憶回路222」に「状態”1”」というデータを書き込む「データ書き込み部」といい得るものである。
また、「主電源が供給されているうち」は、前記ウを参酌すれば、本願発明1の「主電源のON時」に相当する。
よって、前記カを参酌すれば、引用発明の「CPU31」及び「バッテリステータスビット制御部35」は、本願発明1の「主電源のON時に、前記第2の揮発性メモリにデータを書き込むデータ書き込み部」に相当する。

コ 引用発明は、「主電源供給ライン51とバッテリ供給ライン41とをつなぐスイッチSWは、主電源回路50から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ、バッテリ40は、バッテリ供給ライン41に主電源の供給を検出したときには、バッテリ電源の供給を停止し」との構成を備え、また、前記カを参酌すれば、引用発明において、「主電源の供給が停止されたとき」すなわち「主電源のOFF時」に、「バッテリ供給ライン41」は、並列に接続される「バックアップメモリ装置20」と「バッテリステータスビット記憶部22」に対して「同一の電圧で電力を供給」するものといえる。

サ 引用発明は、「停電処理」(主電源OFF時)後の「復電処理」(主電源ON時)において、
「 CPU31は、バッテリステータスビット制御部35を介して、バッテリステータスビット記憶部22の記憶回路222に記憶されている”0”または”1”の状態を読み出し、その状態判定を行い、
状態判定において、バッテリステータスビットが”1”であった場合には、バッテリバックアップは有効であると判定し、”0”であった場合には、バッテリバックアップは無効であると判定し、」
との処理を実行するものである。
また、引用発明において、「記憶回路222」は、「主電源が供給されているうちに記憶回路222に状態”1”を設定」しておいて、「バッテリ電圧が所定の電圧以下になると、自動的にリセット状態(状態”0”)」になるものであるから、「状態”1”」が「自動的にリセット状態(状態”0”)」となることは、記憶したデータ(”1”)がバッテリ電圧の低下により破損されることに等しい。
よって、引用発明の前記処理において、「CPU31」及び「バッテリステータスビット制御部35」が、前記「状態判定」において、「バッテリバックアップは有効であると判定し、”0”であった場合」において、「バッテリバックアップは無効である」と判定することは、本願発明1の「主電源のON時に前記第2の揮発性メモリに書き込まれたデータの破損を検知する」ことに相当する。

シ 前記コ及びサを参酌すれば、引用発明の「CPU31」及び「バッテリステータスビット制御部35」は、本願発明1の「主電源のOFF時に、前記バッテリから前記第1の揮発性メモリ及び前記第2の揮発性メモリに同一の電圧で電力を供給した後、主電源のON時に前記第2の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部」に相当する。

ス 前記エ及びシを参酌すれば、引用発明の「CPU31」及び「バッテリステータスビット制御部35」は、本願発明1の「主電源のON時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部」に相当する。

セ 引用発明は、
「記憶回路222は、バックアップメモリ21よりも電圧降下回路221を介した分だけ低い電源電圧によってその記憶内容を保持することになり、従って、バッテリ40から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路222のほうがバックアップメモリ21よりも先にその記憶能力を喪失し、」及び
「電圧降下回路221によって降下させる電圧量は、記憶回路222が記憶機能を喪失するときのバッテリ供給ライン41の電圧が、バックアップメモリ21を構成するメモリ素子の少なくとも一部がその記憶機能を喪失するときのバッテリ供給ライン41の電圧よりも高くなるように、設定するとよく、」
との構成を備えるが、ここで、「バッテリステータスビット記憶部22」(「記憶回路222」)又は「バックアップメモリ21」が記憶機能を喪失するときに、「バッテリ供給ライン41」を介して「バッテリステータスビット記憶部22」(「記憶回路222」)又は「バックアップメモリ21」に供給されている電圧は、本願発明1の「最低データ保持電圧」に相当する。
そして、引用発明の前記構成によれば、「バッテリステータスビット記憶部22」の「最低データ保持電圧」は「バックアップメモリ21」の「最低データ保持電圧」よりも高いといえる。
よって、引用発明は、本願発明1の「前記第2の揮発性メモリの最低データ保持電圧が、前記第1の揮発性メモリの最低データ保持電圧よりも高く」との構成を備える。

ソ 前記カを参酌すれば、引用発明は、本願発明1の「前記バッテリに対し、前記第1の揮発性メモリと並列に接続される第2の揮発性メモリ」との構成を備えるが、並列に接続される2つのメモリに対して供給される電圧の時間経過に伴う変遷が、2つのメモリ間で同一となることは、特に文献を示す必要のない技術常識である。
よって、前記カを参酌すれば、引用発明は、本願発明1の「前記第1の揮発性メモリと前記第2の揮発性メモリとに対して、前記バッテリから印加される電圧の時間経過に伴う変遷が同一である」との構成を備える。

(2)一致点、相違点
したがって、本願発明1と引用発明との間には、次の点において一致ないし相違する。

[一致点]
「 主電源のOFF時に第1の揮発性メモリに電力を供給するバッテリの電圧の低下を検知する電圧低下検知システムであって、
前記バッテリに対し、前記第1の揮発性メモリと並列に接続される第2の揮発性メモリと、
前記バッテリと前記第1の揮発性メモリとの間に設けられる切り替え回路と、
前記バッテリと前記第2の揮発性メモリとの間に設けられる切り替え回路と、
主電源のON時に、前記第2の揮発性メモリにデータを書き込むデータ書き込み部と、
主電源のOFF時に、前記バッテリから前記第1の揮発性メモリ及び前記第2の揮発性メモリに同一の電圧で電力を供給した後、主電源のON時に前記第2の揮発性メモリに書き込まれたデータの破損を検知するデータ破損検知部と、
主電源のON時に、前記データの破損の検知に基づいて前記バッテリの電圧の低下を検知する電圧低下検知部と、を備え、
前記第2の揮発性メモリの最低データ保持電圧が、前記第1の揮発性メモリの最低データ保持電圧よりも高く、
前記第1の揮発性メモリと前記第2の揮発性メモリとに対して、前記バッテリから印加される電圧の時間経過に伴う変遷が同一である、電圧低下検知システム。」

[相違点]
<相違点1>
本願発明1の「第1の切り替え回路」は、「前記第1の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える」機能を備えるのに対し、引用発明の「スイッチSW」は、「主電源回路50から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ」るものである点。

<相違点2>
本願発明1の「第2の切り替え回路」は、「前記第2の揮発性メモリに供給される電力の供給源をバッテリと主電源との間で切り替える」機能を備えるのに対し、引用発明の「スイッチSW」は、「主電源回路50から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれ」るものである点。

(3)相違点についての判断
相違点1及び相違点2は、いずれも「切り替え回路」に関するものであるからまとめて判断する。
本願発明1は、「第1の切り替え回路」及び「第2の切り替え回路」を備えることにより、「第1の揮発性メモリ」及び「第2の揮発性メモリ」のそれぞれに対する電源の供給源を、「バッテリ」と「主電源」との間で個別に切り替えることができるよう構成されているといえる。
一方、引用発明の「スイッチSW」は、「バックアップメモリ21」と「バッテリステータスビット記憶部22」の両者に対して、「主電源」の供給の有無のみを切り替えるものである。
そして、引用発明は、「主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性(バッテリの残量)、つまり、バッテリバックアップの良否を誤って判定することのないバックアップメモリ付き制御装置」であることからすれば、引用発明は、「主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性(バッテリの残量)、つまり、バッテリバックアップの良否を誤って判定することのない」ものであれば足りるから、引用発明の「スイッチSW」を、本願発明1の「第1の切り替え回路」及び「第2の切り替え回路」のように変更すべき動機付けが存在しない。(加えて、請求人は、令和3年8月2日提出の意見書第3?4ページにおいて、本願発明1は、「第1の切り替え回路」及び「第2の切り替え回路」を備えることにより、「例えば、バッテリへの電圧の低下を検知した後、切り替え回路を主電源側にしたまま(この時主電源はOFF)にし、第2の揮発性メモリを動作させない、つまり、バッテリの検出機能をOFFにすることで、バッテリを延命させる」といった作用効果を奏する旨主張している。なお、当該主張において、「バッテリへの電圧の低下」は「バッテリの電圧の低下」の誤記と認められる。)
したがって、本願発明1は、引用文献1に記載された発明ではなく、また、当業者であっても、引用文献1に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

2 本願発明2について
本願発明2も、本願発明1の「第1の切り替え回路」及び「第2の切り替え回路」と同一の構成を備えるものであるから、本願発明1と同じ理由により、引用文献1に記載された発明ではなく、また、当業者であっても、引用文献1に記載された発明に基いて容易に発明をすることができたものであるとはいえない。

第7 原査定についての判断
本件補正により、補正後の請求項1及び2に係る発明は、「第1の切り替え回路」及び「第2の切り替え回路」という技術的事項を有するものとなった。当該技術的事項は、原査定における引用文献A(当審拒絶理由の引用文献1)及び引用文献Bには記載されておらず、本願出願時における周知技術でもないので、本願発明1及び2は、当業者であっても、引用文献A及びBに記載された発明に基いて容易に発明をすることができたものではない。
したがって、原査定を維持することはできない。

第8 むすび
以上のとおり、原査定の理由によって、本願を拒絶することはできない。
他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2021-08-31 
出願番号 特願2018-41770(P2018-41770)
審決分類 P 1 8・ 113- WY (G06F)
P 1 8・ 121- WY (G06F)
最終処分 成立  
前審関与審査官 征矢 崇  
特許庁審判長 角田 慎治
特許庁審判官 小田 浩
林 毅
発明の名称 電圧低下検知システム  
代理人 正林 真之  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ