• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない(前置又は当審拒絶理由) H03K
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない(前置又は当審拒絶理由) H03K
管理番号 1378355
審判番号 不服2020-5148  
総通号数 263 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-11-26 
種別 拒絶査定不服の審決 
審判請求日 2020-04-16 
確定日 2021-09-24 
事件の表示 特願2017-159974「ネイティブトランジスタを使用する電力検波回路」拒絶査定不服審判事件〔平成30年 5月10日出願公開、特開2018- 74567〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、2017年(平成29年)8月23日(パリ条約による優先権主張 2016年11月1日 アメリカ合衆国)の出願であって、その手続の経緯の概要は以下のとおりである。

平成30年 8月 6日付け 拒絶理由通知書
平成31年 2月18日 意見書・手続補正書
令和 元年 7月 2日付け 拒絶理由通知書
9月12日 意見書・手続補正書
令和 2年 1月 8日付け 拒絶査定
4月16日 審判請求書・手続補正書
9月29日付け 拒絶理由通知書
令和 3年 1月 7日 意見書・手続補正書

第2 本願発明
本願の請求項1に係る発明(以下、「本願発明」という。)は、令和3年1月7日付け手続補正書によって補正された特許請求の範囲に記載される以下のとおりのものであると認める。

「 【請求項1】
ネイティブNチャネル金属酸化膜半導体(NMOS)トランジスタと、Pチャネル金属酸化膜半導体(PMOS)トランジスタとを備え、
前記PMOSトランジスタのゲートは接地され、前記ネイティブNMOSトランジスタのゲートとソースは互いに直接に接続されると共に接地され、前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタのドレインは互いに接続されると共に出力ポートに接続され、前記PMOSトランジスタのソースは入力電圧に接続され、
前記ネイティブNMOSトランジスタのチャネル長は、少なくとも2μmであり、前記PMOSトランジスタのチャネル長は、少なくとも7μmであり、且つ、
入力電圧が0V以下の場合、前記ネイティブNMOSトランジスタは遮断状態になり、
前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタは、付加的な抵抗器及び蓄電器なしに出力電圧を生成するように構成される、且つ、
前記入力電圧に応じて、前記入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成し、前記入力電圧が所定の閾値電圧を超える場合に、出力電圧を急速上昇して前記入力電圧に収束することを特徴とする、ネイティブトランジスタを使用する低消費電力の電力検波回路。」

第3 当審拒絶理由通知書の概要
令和2年9月29日付け拒絶理由通知書(以下、「当審拒絶理由通知書」という。)で通知された拒絶理由の概要は、以下のとおりである。

理由1.(実施可能要件)この出願は、発明の詳細な説明の記載について以下の点で、特許法第36条第4項第1号に規定する要件を満たしていない。すなわち、本願の請求項1に係る発明ないし請求項4に係る発明は、「ネイティブNMOSトランジスタ」を発明特定事項として含むところ、該「ネイティブNMOSトランジスタ」が如何なる電気的特性を有するものであるのかが、本願の発明の詳細な説明を参照しても不明確であるため、本願の発明の詳細な説明は、「ネイティブNMOSトランジスタ」を含む本願発明を実施できる程度に明確かつ十分に記載したものとはいえない。

理由2.(明確性)この出願は、特許請求の範囲の記載が以下の点で、特許法第36条第6項第2号に規定する要件を満たしていない。すなわち、理由1と同旨により、本願発明の「ネイティブNMOSトランジスタ」の意味が不明確である。

第4 当審の判断
1 実施可能要件について
(1)「ネイティブNMOSトランジスタ」について
本願発明は、「ネイティブNMOSトランジスタ」を発明特定事項として含むから、本願発明を実施する上では「ネイティブNMOSトランジスタ」が明確である必要がある。
そこで、本願の発明の詳細な説明により、「ネイティブNMOSトランジスタ」が明確であるといえるか否かを、以下で判断する。

ア 「ネイティブNMOSトランジスタ」は、「ネイティブNチャネル金属酸化物半導体トランジスタ」の略語であると認められ、発明の詳細な説明随所に用いられている(【0005】?【0009】、【0012】、【0015】、【0020】?【0022】、【0027】)が、発明の詳細な説明には「ネイティブNMOSトランジスタ」との語を用いてその電気的特性を説明する記載はない。
「ネイティブNMOSトランジスタ」に類した語として、「ネイティブNチャネルMOSトランジスタ」(【0018】)、「ネイティブトランジスタ」(【0019】)、「ネイティブN型トランジスタ」(【0019】)及び「ネイティブNMOS」(図1)といった語も用いられているが、本願の明細書及び図面の開示内容が、NチャネルのネイティブMOSトランジスタとPチャネルMOSトランジスタとをそれぞれ1つずつ用い、それ以外のトランジスタを用いない回路に限られていることから、前記の語も全て「ネイティブNMOSトランジスタ」を指す語であると解される。
上記のように解すると、発明の詳細な説明には「ネイティブNMOSトランジスタ」の電気的特性について以下のイ及びウの記載のみがある。

イ 本願の発明の詳細な説明には、「「ネイティブトランジスタ」という用語は、ゲートとソースとの間の電圧(Vgs)がゼロであっても、遮断状態とならずに導通状態(そのソースとドレインとの間)にあるトランジスタを指す。」(【0019】)との記載があり、該記載によれば、ネイティブNMOSトランジスタはVgsが0Vの際にソースとドレインとの間が導通状態となると理解される。

ウ 他方、発明の詳細な説明には、「ネイティブN型トランジスタは一般、Vgsが0V以下である場合に遮断状態になる。」(【0019】)との記載があり、該記載によれば、ネイティブNMOSトランジスタはVgsが0Vの際に遮断状態となると理解される。

エ 前記イ及びウによれば、「ネイティブNMOSトランジスタ」におけるVgsが0Vの際の動作として相矛盾する内容が発明の詳細な説明の【0019】に記載されており、本願発明の「ネイティブNMOSトランジスタ」が、Vgsが0Vの際に、ソースとドレインとの間が導通状態となるのか、遮断状態となるのかが不明確である。
また、他に「ネイティブNMOSトランジスタ」のVgsが0Vの際の動作を合理的に説明する記載はない。

オ(ア)上記に関して、請求人は、令和3年1月7日の意見書(以下、「当審意見書」という。)にて、「本願の「ネイティブN型トランジスタ」と「ネイティブトランジスタ」は、互いに異なる素子であることをもともと記載すべきです。したがって、上記0019段落の記載は矛盾ではありません。」とし、「具体的には、「ネイティブトランジスタ」が当分野の従来技術における一般的な用語であることに対して、「ネイティブN型トランジスタ」は、閾値電圧が0に近くもなお0を超えるN型トランジスタである。そのため、「ネイティブN型トランジスタ」において、ゲートG・ソースS間の電圧(Vgs)が0Vの場合でも、ゲートG・ソースSの間は遮断状態のままとなっています。」及び「また、「ネイティブN型トランジスタ」よ「一般的なデプリーションNMOSトランジスタ」のそれぞれの閾値電圧が互いに違っていることが両者の相違点となっています。即ち、「ネイティブN型トランジスタ」の閾値電圧が0Vより高いため、Vgs=0Vの時にソースS・ドレインDは遮断状態となっていることに対して、「一般的なデプリーションNMOSトランジスタ」の閾値電圧が0V未満であるため、Vgs=0Vの時にソースS・ドレインDは導通状態となっています。」と主張する(1頁。かぎ括弧内は原文のママ。)。
前記主張は日本語として判然としない部分があるが、要するに、請求人は、「ネイティブN型トランジスタ」と「ネイティブトランジスタ」とは異なる素子であり、「ネイティブN型トランジスタ」はVgsが0Vの場合にゲート・ソース間が遮断状態となる旨を主張していると解される。

(イ)上記主張について検討する。
前記アで示したように、本願の明細書及び図面がNチャネルのネイティブMOSトランジスタとPチャネルMOSトランジスタとをそれぞれ1つずつ用い、それ以外のトランジスタを用いない回路を開示するにとどまることから、「ネイティブトランジスタ」及び「ネイティブN型トランジスタ」はいずれも「ネイティブNMOSトランジスタ」を指す語であると解される。
加えて、本願発明は、「ネイティブNMOSトランジスタ」を備える「ネイティブトランジスタを使用する低消費電力の電力検波回路」である。請求人の主張のとおりであるとすれば、本願発明は「ネイティブNMOSトランジスタ」の他に「ネイティブトランジスタ」を備え、「ネイティブ」を冠するトランジスタが2つ存在することになるが、これは本願の明細書及び図面の開示内容(「ネイティブ」を冠するトランジスタは1つのみである。)に明らかに反する。
さらには、平成31年2月18日の意見書にて「審査官殿は、本拒絶理由通知書において、引用文献1のデイプレッション型のNMOSトランジスタDNが、本願発明に記載のネイティブNMOSトランジスタに相当するとご認定されておられます。/しかしながら、デイプレッション型トランジスタの閾値電圧は、負値であることに対して、ネイティブトランジスタの閾値電圧は、?0Vです。」(1頁。「/」は改行を表す。下線は強調のために合議体が付した。)と主張するところ、該主張では「ネイティブNMOSトランジスタ」と「ネイティブトランジスタ」とが同義に用いられていることが明らかである。
なお、前記(ア)に摘記した請求人の主張によれば、「ネイティブトランジスタ」は「従来技術における一般的な用語」であるとされるが、「ネイティブN型トランジスタ」は一般的な用語であるとはされていない。しかしながら、発明の詳細な説明の【0019】の記載では、「ネイティブトランジスタ」の語が一般的な用語であるとわかる記載はなく、むしろ、「ネイティブトランジスタ」の電気的特性を定義する記載となっている。他方、【0019】の「ネイティブN型トランジスタ」についての説明には、「一般」という語が付され、該説明での電気的特性が一般的なものであることを伺わせる。前記「一般」の語義は、【0019】において続く「P型トランジスタは一般、Vgsが0.7V以下である場合に遮断状態となる。」という記載が、P型MOSトランジスタの一般的な電気的特性を説明していることとも整合する。そうすると、請求人の「ネイティブトランジスタ」が一般的な用語であるとの主張は、発明の詳細な説明に整合していない。
以上によれば、「ネイティブトランジスタ」と「ネイティブN型トランジスタ」とが異なる素子であるとする請求人の主張は合理性を欠き、採用することができない。

(2)「実質的にゼロである出力電圧」について
仮に、本願発明の「ネイティブNMOSトランジスタ」が、請求人の主張のとおり、Vgsが0Vのときにソース・ドレイン間が遮断されるものだとしても、以下のア及びイのとおり、本願発明の回路では「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成」することができるとは認められない。

ア 図1の回路図のとおり、「ネイティブNMOSトランジスタ」のゲートは接地されて0Vとなっているから、「ネイティブNMOSトランジスタ」のソース・ドレイン間は常に遮断されており、「出力ポート」である「OUTPUT」は接地電位から遮断されている。また、入力電圧(VCC)がPMOSトランジスタの閾値電圧以下の場合は、PMOSトランジスタのソース・ドレイン間も遮断されている。
そうすると、入力電圧が閾値電圧以下である場合には、「出力ポート」は、両トランジスタの遮断作用により、回路の他の部分から遮断されており、微少な漏れ電流があったとしても外乱の影響の方が大きくなると認められ、「出力ポート」の電位は定まるものではない。
加えて、発明の詳細な説明には、本願発明の回路がいかにして「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成し」ているのか、その原理について何も説明していない。
したがって、発明の詳細な説明を参照しても、本願発明の回路が「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成」できるとは認められない。

イ(ア)これに関して、請求人は、当審意見書において、「図1の回路図から解るように、PMOSトランジスタ24が導通していない(即、入力電圧VCCがPMOSトランジスタ24の閾値電圧より低い)時に、出力電圧OUTPUTはPMOSトランジスタ24の漏れ電流と関連しているため、基本的には0となっています。」(1頁)と主張する。

(イ)上記主張について検討する。
発明の詳細な説明には「ネイティブNMOSトランジスタ及びPMOSトランジスタは、一般的には、切断する時の漏洩電流を低減するために、長いチャネル長(大チャネル長)(large-L)を有するものが選択される。」(【0015】)と記載されている。さらに、本願発明は「ネイティブNMOSトランジスタのチャネル長は、少なくとも2μm」であるとの発明特定事項を備えており、「ネイティブNMOSトランジスタ」のチャネル長が十分に長い。そうすると、本願発明の「ネイティブNMOSトランジスタ」は漏れ電流を極力低減していると認められ、漏れ電流の影響は無視できる程度であると認められる。
したがって、漏れ電流による作用・効果を主張すること自体、発明の詳細な説明の開示と整合せず、請求人の主張は採用できない。

(3)小括
以上(1)及び(2)によれば、本願の発明の詳細な説明は、本願発明の「ネイティブNMOSトランジスタ」の電気的特性を明確かつ十分に記載しておらず、仮に、該「ネイティブNMOSトランジスタ」の特性が請求人の主張するとおりのものであったとしても、本願の発明の詳細な説明は、本願発明の回路が「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成」すると理解できる程度に明確かつ十分に記載しているとは認められない。
したがって、本願の発明の詳細な説明は、本願発明を実施できる程度に明確かつ十分に記載されているとはいえない。

2 明確性要件について
(1)前記1(1)と同旨により、本願発明の「ネイティブNMOSトランジスタ」がどのような電気的特性を有するのか不明であるから、本願発明は明確ではない。

(2)上記に関連して、請求人は、令和3年1月7日付け手続補正書により、本願発明の「入力電圧が0V以下の場合は遮断状態にな」るとの発明特定事項を、「入力電圧が0V以下の場合、前記ネイティブNMOSトランジスタは遮断状態にな」るに補正した。
前記補正後の前記発明特定事項によれば、入力電圧が0V以下の場合に「ネイティブNMOSトランジスタ」が遮断状態となることは明らかであるが、該遮断状態がVgsが0Vの場合に起因するのか否かは不明である。仮に、前記補正後の前記発明特定事項が、Vgsが0Vの場合に該トランジスタが遮断状態となることを特定しているのだとしても、前記補正は当審拒絶理由通知書で「ネイティブNMOSトランジスタ」の電気的特性が不明確であるとの拒絶理由に応答したものであって、請求人の主張する電気的特性をそのまま発明特定事項に盛り込んだものに過ぎない。
前記補正後であっても、本件発明の「ネイティブNMOSトランジスタ」の電気的特性が不明確であることは前記1のとおりであり、請求人の主張する電気的特性が合理的であるとは認められないから、前記補正後の本件発明の「ネイティブNMOSトランジスタ」の電気的特性が明確であるということはできない。

第5 むすび
以上のとおり、本願の発明の詳細な説明は、本願発明を実施できる程度に明確かつ十分に記載されているとはいえないから、特許法36条4項1号に規定する要件を満たしていない。
加えて、本願の特許請求の範囲の記載は、特許を受けようとする発明が明確であるとはいえないから、特許法36条6項2号に規定する要件を満たしていない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
別掲
 
審理終結日 2021-04-20 
結審通知日 2021-04-21 
審決日 2021-05-13 
出願番号 特願2017-159974(P2017-159974)
審決分類 P 1 8・ 537- WZ (H03K)
P 1 8・ 536- WZ (H03K)
最終処分 不成立  
前審関与審査官 竹内 亨白井 亮  
特許庁審判長 北岡 浩
特許庁審判官 丸山 高政
衣鳩 文彦
発明の名称 ネイティブトランジスタを使用する電力検波回路  
代理人 加藤 雄二  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ