ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G06F |
|---|---|
| 管理番号 | 1379357 |
| 審判番号 | 不服2021-2254 |
| 総通号数 | 264 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2021-12-24 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2021-02-19 |
| 確定日 | 2021-11-18 |
| 事件の表示 | 特願2016-188499「データ転送デバイス及び無線通信回路」拒絶査定不服審判事件〔平成30年 4月 5日出願公開、特開2018- 55266、請求項の数(2)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は、平成28年9月27日の出願であって、その手続の経緯は以下のとおりである。 令和2年 1月20日付け:拒絶理由通知書 令和2年 3月12日 :意見書、手続補正書の提出 令和2年 4月 7日付け:拒絶理由(最後の拒絶理由)通知書 令和2年 6月 3日 :意見書、手続補正書の提出 令和2年11月26日付け:令和2年6月3日提出の手続補正書でした補 正の却下の決定、拒絶査定(原査定) 令和3年 2月19日 :審判請求書、手続補正書の提出 第2 原査定の概要 原査定(令和2年11月26日付け拒絶査定)の概要は次のとおりである。 本願請求項1ないし4に係る発明は、以下の引用文献1ないし3に記載された発明に基いて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献1:特開2008-293230号公報 引用文献2:特開2004-348186号公報 引用文献3:特開2016-063359号公報 第3 本願発明 本願請求項1及び2に係る発明(以下、それぞれ「本願発明1」及び「本願発明2」という。)は、令和3年2月19日提出の手続補正書で補正された特許請求の範囲の請求項1及び2に記載された事項により特定される発明であり、以下のとおりの発明である。 (1)本願発明1 「 シリアルクロックラインを通じてマスタデバイスから送信される第1のシリアルクロック信号に同期する第2のシリアルクロック信号を生成するクロック生成回路と、 前記第2のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路と、 データ処理回路と、を備え、 前記クロック生成回路は、前記マスタデバイスからの要求が自デバイス宛てであると判定された後に、前記第1のシリアルクロック信号の前記データ処理回路への転送を開始し、 前記データ処理回路は、前記クロック生成回路から転送される前記第1のシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い、 前記クロック生成回路から前記データ処理回路への前記第1のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路を更に備え、 前記クロック生成回路は、前記休止条件が満たされたときに、前記データ処理回路への前記第1のシリアルクロック信号の転送を休止し、 前記休止条件は、 前記マスタデバイスから送信されるコマンドに誤りがあること、 前記マスタデバイスから送信されるコマンドが未定義であること、又は、 前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること、 の何れかである、データ転送デバイス。」 (2)本願発明2 「 請求項1に記載のデータ転送デバイスを備える無線通信回路。」 第4 引用文献、引用発明等 1 引用文献1について (1)引用文献1記載事項 原査定の拒絶の理由に引用された引用文献1には、図面とともに次の事項が記載されている。 「【0001】 本発明は、I2C(Inter Integrated Circuit)バスに接続して用いるデータ転送装置に関し、特に、I2Cバスに接続されたマスターデバイスからの制御に従い、スレーブデバイスとして動作するデータ転送装置に関する。」 「【0007】 このように、I2Cバスを用いれば、簡単なバス構成により、相互接続された複数のデバイス間のデータ転送を制御することができるが、I2Cバスシステムにおいては、SCLクロックに同期して、スタートコンディション情報やスレーブアドレス等が送出されるため、全てのデバイスに対してSCLクロックを送出する必要がある。このため、データ転送を行っているデバイスのみならず、データ転送を行っていないデバイスや、データ転送を終了したデバイスにもSCLクロックが供給されることになり、システム全体としての消費電力が増大し易いという問題があった。」 「【0021】 図1は、本発明にかかるデータ転送装置としてのスレーブデバイスの全体構成図であり、スレーブデバイス1は、ステートマシン制御部2と、SDA制御部3と、バッファ部4と、ファンクション部5と、CLK制御部6とで構成される。このスレーブデバイス1は、図4に示すスレーブデバイス53、54と同様に、I2Cの規格に準拠した機能を備えるマスターデバイスとともに、IC2バス50(SDA51、SCL52)に接続される。 【0022】 ステートマシン制御部2は、I2Cバス50と接続され、I2Cバス50を介してマスターデバイスから送られてくる信号に基づき、I2Cバス制御、転送開始停止の検出を行うとともに、I2Cバスの規格に沿ったスレーブデバイスのシーケンスを生成する。このステートマシン制御部2は、図1に示すように、例えば、I2Cバス制御部20、開始停止検出回路21、ACK(acknowledge signal)確認部22、データ数カウンタ23及びステートマシン部24等から構成される。」 「【0025】 SDA制御部3は、ステートマシン制御部2とバッファ部4との間に接続され、上位からのデータ送信及び受信命令に従って、Read要求、Wｒiｔe要求をバッファ部4へ送出し、バッファ部4とデータを送受信する。また、SDA制御部3は、I2Cバス50を介して転送されるスレーブアドレスを監視し、I2Cバス50上のデータが自デバイス宛のものであるか否かを判断する。このSDA制御部3は、図1に示すように、例えば、シリアル/パラレル(S/P)変換回路31、スレーブアドレス生成部32、バッファアドレス生成部33、Wｒiｔeデータ生成部34、ラッチタイミング生成部35、パラレル/シリアル(P/S)変換回路36、Readデータ生成部37及びReadタイミング生成部38等から構成される。」 「【0028】 バッファ部4は、転送されるデータを格納するためのものであり、Wｒiｔe要求の場合には、Wｒiｔeデータ生成部34から送出されたデータを、指定されたアドレス空間に格納し、Read要求の場合には、指定されたアドレス空間のデータをReadデータ生成部37に送出する。 【0029】 CLK制御部6は、ステートマシン制御部2の開始停止検出回路21及びACK確認部22と、SDA制御部3のスレーブアドレス生成部32と、バッファ部4とに接続され、開始停止検出回路21、ACK確認部22及びスレーブアドレス生成部32の出力に基づいて、SDA制御部3及びバッファ部4へのクロック供給の有無を制御する。」 「【0031】 本発明にかかるスレーブデバイス1を用いた際のI2Cスレーブ動作のシーケンスは、図2及び図3に示すように、アイドル状態A、開始状態B、アドレス受信状態C、データ受信状態D、データ送信状態E及びスリープ状態Fからなる6つの状態間を遷移させるものとなる。尚、状態の遷移は、マスターデバイスからのSCLクロックにより制御される。」 「【0036】 次に、スレーブデバイス1の各構成の具体的な動作について説明する。 【0037】 データ転送が開始され、I2Cバス50を通じてスレーブデバイス1にデータが送信されると、I2Cバス制御部20において、送信されたデータに基づき、データの取り込みタイミング及び出力タイミングを決定するとともに、それらを示すタイミング信号をACK確認部22、データカウンタ34、ステートマシン部24及びSDA制御部3に送出する。これと併せて、転送開始、停止を示す情報が開始停止検出回路21に送出され、開始停止検出回路21において、転送開始の有無を判定する。 【0038】 転送開始の情報を検出すると、開始情報がステートマシン部24に送出され、ステートマシン部24のステートマシンがリセット直後のアイドル状態Aから開始状態Bに遷移し、それに続いて、アドレス受信状態Cに遷移する。 【0039】 I2Cのシーケンスでは、スタートコンディションの後は、通常7ビットのスレーブアドレスと、1ビットの要求判別ビット(Wｒiｔe要求/Read要求)とが転送される。このため、送信されるデータをデータ数カウンタ23でカウントアップし、先ずは、7ビット分のデータをS/P変換回路31でパラレル変換する。 【0040】 その後、スレーブアドレス生成部32において、パラレル変換されたデータを一時的に保持し、そのデータを自デバイスに割り当てられているスレーブアドレスと比較する。比較の結果、両アドレスが一致しない場合には、自デバイスに対する要求ではないと判定し、ステートマシン部24へアドレス無効の情報を送信する。ステートマシン部24は、アドレス無効の情報を受信すると、アドレス受信C状態からスリープF状態に遷移する。 【0041】 スリープ状態Fに遷移すると、CLK制御部6において、SDA制御部3及びバッファ部4へのクロックの供給を停止し、SDA制御部3及びバッファ部4の動作を停止させる。尚、このとき、ステートマシン制御部2の動作は停止されることなく、SCL52からのSCKクロックの受信は継続される。 【0042】 一方、受信したスレーブアドレスと自デバイスに割り当てられたスレーブアドレスとが一致する場合には、自デバイスに対する要求であるため、8ビット目の要求判別ビットを参照し、求められている処理がWｒiｔeであるかReadであるかを判定する。 【0043】 判定の結果、Wｒiｔe要求である場合は、その後のデータがWｒiｔeデータとして転送されるため、ステートマシン部24のステートマシンの状態をデータ受信D状態に遷移する。そして、送信されたデータをデータ数カウンタ23でカウントアップし、S/P変換回路31において、8ビット単位でパラレル変換する。その後は、バッファアドレス生成部33、Wｒiｔeデータ生成部34及びラッチタイミング生成部35により、変換したデータをバッファ部4にバッファリングする。 【0044】 マスターデバイスからのWｒiｔeデータの送信が終了し、ストップコンディションが送信されると、開始停止検出回路21がそれを検出してステートマシン部24に転送終了の情報を送信する。これに応答して、ステートマシン部24は、アドレス受信D状態からスリープF状態に遷移し、上記と同様に、CLK制御部6によって、SDA制御部3及びバッファ部4へのクロックの供給を停止する。 【0045】 一方、Read要求である場合は、自デバイスからReadデータを送出する必要があるため、ステートマシン部24は、アドレス受信状態Cからデータ送信状態Eに遷移する。そして、データ数カウンタ23、Readデータ生成部37、Readタイミング生成部38及びP/S変換回路36を通じて、8ビットのシリアルデータをI2Cバス50に送出する。 【0046】 データの送出は、ストップコンディションが検出されるまで継続されるが、その途中で、マスターデバイスから受信エラーが送出されると、ACK確認部22が受信エラーを検出し、ステートマシン部24は、アドレス送信状態Eからスリープ状態Fに遷移する。そして、上記と同様に、CLK制御部6によって、SDA制御部3及びバッファ部4へのクロックの供給を停止する。」 「【0050】 尚、上記実施の形態においては、SDA制御部3及びバッファ部4へのクロックの供給を停止するが、必ずしも、SDA制御部3及びバッファ部4の双方へのクロックの供給を停止する必要はなく、それらの何れか一方へのクロックの供給を停止してもよい。 【0051】 また、上記実施の形態においては、Read要求の場合に、マスターデバイス側でデータ受信エラーが発生したか否かを判定し、受信エラーの発生時にクロックの供給を停止するが、Wｒiｔe要求の場合にも、マスターデバイス側でデータ送信エラーが発生したか否かを判定し、送信エラーの発生時にクロックの供給を停止してもよい。」 「【図1】  」 (2)引用発明 前記(1)より、上記引用文献1には次の発明(以下、「引用発明」という。)が記載されていると認められる。 「 I2Cバスに接続されたマスターデバイスからの制御に従い、スレーブデバイスとして動作するデータ転送装置であって、 スレーブデバイス1は、ステートマシン制御部2と、SDA制御部3と、バッファ部4と、ファンクション部5と、CLK制御部6とで構成され、I2Cの規格に準拠した機能を備えるマスターデバイスとともに、IC2バス50(SDA51、SCL52)に接続され、 ステートマシン制御部2は、I2Cバス50と接続され、I2Cバス50を介してマスターデバイスから送られてくる信号に基づき、I2Cバス制御、転送開始停止の検出を行うとともに、I2Cバスの規格に沿ったスレーブデバイスのシーケンスを生成し、I2Cバス制御部20、開始停止検出回路21、ACK(acknowledge signal)確認部22、データ数カウンタ23及びステートマシン部24等から構成され、 SDA制御部3は、ステートマシン制御部2とバッファ部4との間に接続され、上位からのデータ送信及び受信命令に従って、Read要求、Wｒiｔe要求をバッファ部4へ送出し、バッファ部4とデータを送受信し、シリアル/パラレル(S/P)変換回路31、スレーブアドレス生成部32等から構成され、 バッファ部4は、転送されるデータを格納するためのものであり、Wｒiｔe要求の場合には、Wｒiｔeデータ生成部34から送出されたデータを、指定されたアドレス空間に格納し、Read要求の場合には、指定されたアドレス空間のデータをReadデータ生成部37に送出し、 CLK制御部6は、ステートマシン制御部2の開始停止検出回路21及びACK確認部22と、SDA制御部3のスレーブアドレス生成部32と、バッファ部4とに接続され、開始停止検出回路21、ACK確認部22及びスレーブアドレス生成部32の出力に基づいて、SDA制御部3及びバッファ部4へのクロック供給の有無を制御し、 スレーブデバイス1のシーケンスは、アイドル状態A、開始状態B、アドレス受信状態C、データ受信状態D、データ送信状態E及びスリープ状態Fからなる6つの状態間を遷移させるものとなり、状態の遷移は、マスターデバイスからのSCLクロックにより制御され、 データ転送が開始され、I2Cバス50を通じてスレーブデバイス1にデータが送信されると、開始停止検出回路21において、転送開始の有無を判定し、 転送開始の情報を検出すると、開始情報がステートマシン部24に送出され、ステートマシン部24のステートマシンがリセット直後のアイドル状態Aから開始状態Bに遷移し、それに続いて、アドレス受信状態Cに遷移し、 I2Cのシーケンスでは、スタートコンディションの後は、通常7ビットのスレーブアドレスと、1ビットの要求判別ビット(Wｒiｔe要求/Read要求)とが転送されるため、先ずは、7ビット分のデータをS/P変換回路31でパラレル変換し、 スレーブアドレス生成部32において、パラレル変換されたデータを一時的に保持し、そのデータを自デバイスに割り当てられているスレーブアドレスと比較し、比較の結果、両アドレスが一致しない場合には、自デバイスに対する要求ではないと判定し、ステートマシン部24へアドレス無効の情報を送信し、ステートマシン部24は、アドレス無効の情報を受信すると、アドレス受信C状態からスリープF状態に遷移し、 スリープ状態Fに遷移すると、CLK制御部6において、SDA制御部3及びバッファ部4へのクロックの供給を停止し、SDA制御部3及びバッファ部4の動作を停止させ、 一方、受信したスレーブアドレスと自デバイスに割り当てられたスレーブアドレスとが一致する場合には、自デバイスに対する要求であるため、8ビット目の要求判別ビットを参照し、求められている処理がWｒiｔeであるかReadであるかを判定し、Wｒiｔe要求である場合は、データ送信状態Eに遷移し、Read要求である場合は、データ送信状態Eに遷移し、シリアルデータをI2Cバス50に送出し、 データの送出は、ストップコンディションが検出されるまで継続されるが、その途中で、マスターデバイスから受信エラーが送出されると、ACK確認部22が受信エラーを検出し、ステートマシン部24は、アドレス送信状態Eからスリープ状態Fに遷移し、CLK制御部6によって、SDA制御部3及びバッファ部4へのクロックの供給を停止し、 必ずしも、SDA制御部3及びバッファ部4の双方へのクロックの供給を停止する必要はなく、それらの何れか一方へのクロックの供給を停止してもよく、 Wｒiｔe要求の場合にも、マスターデバイス側でデータ送信エラーが発生したか否かを判定し、送信エラーの発生時にクロックの供給を停止してもよい、 データ転送装置。」 2 引用文献2について 原査定の拒絶の理由に引用された引用文献2には、図面とともに次の事項が記載されている。 「【0065】 アドレスデコーダ111は、データバス31のデータを監視し、自分宛の信号がいずれかの他のデバイスから送信されたか否かを検出し、検出結果をクロック供給制御部112に供給する。アドレスデコーダ111は、常にデータバス31のデータを監視しなければならないので、常時、電力を消費するが、デバイス82の消費電力よりも非常に少ない消費電力である。 【0066】 クロック供給制御部112は、デバイス82にクロックライン32からクロックを供給するためのスイッチ94がオフになっている、すなわち、デバイス82がスリープ状態である場合、アドレスデコーダ111から、データバス31に自分宛の信号が送出されていることを示す検出結果を得たとき、スイッチ94をオンにして、デバイス82を通常の起動状態とする。また、クロック供給制御部112は、デバイス82にクロックライン32からクロックを供給するためのスイッチ94がオンになっている、すなわち、デバイス82が通常の起動状態である場合、アドレスデコーダ111から、自分宛の信号が送出されていないことを示す検出結果を得たとき、タイマ92を参照し、データバス31に自分宛の信号が送出されない状態になってから、所定の時間経過後、スイッチ94をオフにする、すなわち、デバイス82をスリープ状態とする。」 「【図7】  」 3 引用文献3について 原査定の拒絶の理由に引用された引用文献3には、図面とともに次の事項が記載されている。 「【0008】 (第1の実施形態) 図1は、第1の実施形態に係る制御回路1000の概略構成を示すブロック図である。図1に示すように、制御回路1000は、マスタ装置100と、マスタ装置100にバス300で共通に接続された複数のスレーブ装置200-1?200-N(Nは2以上の整数)と、を備える。複数のスレーブ装置200-1?200-Nには、バス300を介して、マスタ装置100から共通のデータ列DAとクロックCLKとが供給される。 【0009】 マスタ装置100は、バス300に接続されたバスインタフェース回路5を備える。複数のスレーブ装置200-1?200-Nのそれぞれは、バス300に接続されたバスインタフェース回路10と、このバスインタフェース回路10に接続された複数のレジスタ30と、を備える。本実施形態では、バスインタフェース回路5,10は、MIPI(Mobile Industry Processor Interface)アライアンスで制定されたインタフェース規格(RFFE:RFFront-End)に準拠している。」 「【0011】 制御回路1000は、例えば、スマートフォン等のモバイル機器の高周波送受信回路内に設けられ、高周波送受信回路内の各回路の動作を制御してもよい。この場合、被制御装置は、高周波送受信回路内の各回路である。」 第5 対比・判断 1 本願発明1について (1)対比 本願発明1と引用発明とを対比する。 ア 引用発明の「IC2バス50」を構成する「SCL52」、「マスターデバイス」及び「マスターデバイスからのSCLクロック」はそれぞれ、本願発明1の「シリアルクロックライン」、「マスタデバイス」及び「第1のシリアルクロック信号」に相当する。 そして、引用発明の「CLK制御部6」は、「SDA制御部3及びバッファ部4へのクロック供給の有無を制御」すると共に、「SDA制御部3及びバッファ部4へのクロックの供給を停止」する機能を備えることからすると、少なくとも「SDA制御部3」及び「バッファ部4」に対して、「クロック」を供給するものであり、また、引用文献1の【0007】に記載されているように、「IC2バス」を介して接続されるシステムにおいては、すべてのデバイスが「SCLクロック」と同期して動作するから、引用発明において、「CLK制御部6」から「SDA制御部3」及び「バッファ部4」に供給される「クロック」は、「マスターデバイス」から送信される「SCLクロック」と同期し、「CLK制御部6」によって生成される「(第2の)シリアルクロック信号」といい得るものである。 また、引用発明の「CLK制御部6」は、「回路」で構成される場合を含む。 そうすると、引用発明の「CLK制御部6」は、本願発明1の「シリアルクロックラインを通じてマスタデバイスから送信される第1のシリアルクロック信号に同期する第2のシリアルクロック信号を生成するクロック生成回路」に相当する。 イ 上記アより、「SDA制御部3」は、「CLK制御部6」から供給される「(第2の)シリアルクロック信号」に同期して動作するものであるから、「SDA制御部3」に含まれる「スレーブアドレス生成部32」も同様に動作するものである。 そして、引用発明の「スレーブアドレス生成部32」は、「スタートコンディション」の後に「マスターデバイス」から送信されるデータの最初の7ビットが示す「スレーブアドレス」と「自デバイスに割り当てられているスレーブアドレス」とを比較することにより前記データが「自デバイスに対する要求」であるか否か、すなわち、「自デバイス宛て」であるか否かを判定するものである。 また、引用発明の「スレーブアドレス生成部32」は、「回路」で構成される場合を含む。 よって、引用発明の「スレーブアドレス生成部32」は、本願発明の「前記第2のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路」に相当する。 ウ 引用発明の「バッファ部4」は、「回路」で構成される場合を含むから、と本願発明1の「データ処理回路」とは、「所定の回路」である点において共通する。 エ 前記アを参酌すれば、引用発明の「バッファ部4」は、「CLK制御部6」から送信される「クロック」(第2のシリアルクロック信号)に同期して、「マスターデバイス」から送信される「Read要求」又は「Wｒiｔe要求」に対応する、データの送出又はデータの書き込みを行うものといえるから、前記ウを参酌すれば、引用発明と、本願発明1の「前記データ処理回路は、前記クロック生成回路から転送される前記第1のシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い」とは、「前記所定の回路は、前記クロック生成回路から送信されるシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い」との共通の構成を備える。 オ 引用発明は、 「 スリープ状態Fに遷移すると、CLK制御部6において、SDA制御部3及びバッファ部4へのクロックの供給を停止し、SDA制御部3及びバッファ部4の動作を停止させ、」及び 「 データの送出は、ストップコンディションが検出されるまで継続されるが、その途中で、マスターデバイスから受信エラーが送出されると、ACK確認部22が受信エラーを検出し、ステートマシン部24は、アドレス送信状態Eからスリープ状態Fに遷移し、CLK制御部6によって、SDA制御部3及びバッファ部4へのクロックの供給を停止し、 必ずしも、SDA制御部3及びバッファ部4の双方へのクロックの供給を停止する必要はなく、それらの何れか一方へのクロックの供給を停止してもよく、 Wｒiｔe要求の場合にも、マスターデバイス側でデータ送信エラーが発生したか否かを判定し、送信エラーの発生時にクロックの供給を停止してもよい、」 との構成を備える。 ここで、「スリープ状態Fに遷移する」ための条件(例えば、「スレーブアドレス生成部32」において、「自デバイスに割り当てられているスレーブアドレス」と一致しない「スレーブアドレス」が受信されたと判定された場合、「Read要求」に対してデータを送出している途中で「マスターデバイス」から「受信エラー」が送出された場合、「Wｒiｔe要求」に対して「マスターデバイス」側で「データ送信エラー」の発生が判定された場合)と、本願発明1の「前記クロック生成回路から前記データ処理回路への前記第1のシリアルクロック信号の転送を休止する休止条件」とは、前記ウ及びエを参酌すれば、「前記クロック生成回路から前記所定の回路への前記シリアルクロック信号の転送を休止する休止条件」である点において共通する。 なお、引用発明において、「自デバイスに割り当てられているスレーブアドレス」と一致しない「スレーブアドレス」が受信されたことを判定する「スレーブアドレス生成部32」は、前記イのように本願発明1の「判定回路」に相当するとした場合には、本願発明1において、「判定回路」とは別に「更に備え」られた「休止条件判定回路」には対応しないし、また、引用発明において「受信エラー」及び「データ送信エラー」はいずれも「マスターデバイス」によって検出されるものであるが、「マスターデバイス」は、本願発明1の「データ転送デバイス」が備える「休止条件判定回路」には相当しない。) よって、前記ウを参酌すると、引用発明と、本願発明1の 「 前記クロック生成回路から前記データ処理回路への前記第1のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路を更に備え、 前記クロック生成回路は、前記休止条件が満たされたときに、前記データ処理回路への前記第1のシリアルクロック信号の転送を休止し、」とは、 「 前記クロック生成回路は、前記クロック生成回路から前記所定の回路への前記シリアルクロック信号の送信を休止する休止条件が満たされたときに、前記所定の回路への前記シリアルクロック信号の送信を休止し、」との共通の構成を備える。 カ 引用発明の「データ転送装置」は、本願発明1の「データ転送デバイス」に相当する。 (2)一致点・相違点 前記(1)より、本願発明1と引用発明は、次の点において一致ないし相違する。 [一致点] 「 シリアルクロックラインを通じてマスタデバイスから送信される第1のシリアルクロック信号に同期する第2のシリアルクロック信号を生成するクロック生成回路と、 前記第2のシリアルクロック信号に同期して動作し、前記マスタデバイスからの要求が自デバイス宛てであるか否かを判定する判定回路と、 所定の回路と、を備え、 前記データ処理回路は、前記クロック生成回路から送信されるシリアルクロック信号に同期して動作し、前記マスタデバイスから要求された処理を行い、 前記クロック生成回路は、前記クロック生成回路から前記所定の回路への前記シリアルクロック信号の送信を休止する休止条件が満たされたときに、前記所定の回路への前記シリアルクロック信号の送信を休止する、 データ転送デバイス。」 [相違点] ＜相違点1＞ 「所定の回路」が、本願発明1では、「データ処理回路」であるのに対し、引用発明の「バッファ部4」が備えるデータの送出及びデータの書き込みの機能が、「データ」を「処理」する機能といえるかどうか不明であるため、引用発明では、「バッファ部4」が「データ」を「処理」する回路と特定していない点。 ＜相違点2＞ 本願発明1は、「前記クロック生成回路は、前記マスタデバイスからの要求が自デバイス宛てであると判定された後に、前記第1のシリアルクロック信号の前記データ処理回路への転送を開始し」との構成を備えるのに対し、引用発明において、「CLK制御部6」は、何を契機として「バッファ部4」に対して「クロック」の供給を開始するのか具体的に特定していない点。 ＜相違点3＞ 本願発明1の「クロック生成回路」は、「データ処理回路」に「マスタデバイスから送信される第1のシリアルクロック信号」を「転送」し、また、当該「転送」を休止するものであるのに対し、引用発明において、「CLK制御部6」が、「マスターデバイス」から送信される「SCLクロック」を「バッファ部4」に「転送」し又はその「転送」を停止することを具体的に特定していない点。 ＜相違点4＞ 本願発明1は、「前記クロック生成回路から前記データ処理回路への前記第1のシリアルクロック信号の転送を休止する休止条件が満たされたか否かを判定するための休止条件判定回路」を「更に備え」るのに対し、引用発明は、当該「休止条件判定回路」に対応する回路を具体的に特定していない点。 ＜相違点5＞ 本願発明1の「休止条件」は、 「 前記マスタデバイスから送信されるコマンドに誤りがあること、 前記マスタデバイスから送信されるコマンドが未定義であること、又は、 前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること、 の何れかである」のに対し、 引用発明の「スリープ状態Fに遷移する」ための条件として、上記の各条件を含むことを具体的に特定していない点。 (3)相違点についての判断 事案に鑑みて、「休止条件」に関する上記相違点4及び5について先に検討する。 まず、相違点4に関して、引用発明の「データ転送装置」において、「スレーブアドレス生成部32」とは別に、クロックの供給を停止する「スリープ状態Fに遷移する」ための条件を判定する回路を設けるべき合理的な理由が存在せず、また、相違点4に係る本願発明1の構成は、引用文献2又は3にも記載されておらず、本願出願時の技術常識であったともいえない。 よって、相違点4に係る本願発明1の構成は、当業者といえども容易に想到することはできない。 次に、相違点5に関して、まず、引用発明の「スリープ状態Fに遷移する」ための条件として、「前記マスタデバイスからの要求処理の終了を指示する信号を受信せずに、前記マスタデバイスからの後続要求処理の開始を指示する信号を受信すること」との条件を付加すべき合理的な理由が存在せず、また、当該条件を判定する回路は、引用文献2又は3にも記載されておらず、本願出願時の技術常識であったともいえない。 また、引用発明は「8ビット目の要求判別ビットを参照し、求められている処理がWｒiｔeであるかReadであるかを判定」するものであるから、本願発明1の「コマンド」に対応するものは、引用発明においては「Wｒiｔe要求」と「Read要求」の2つしか想定しておらず、これらの要求を識別する「要求判別ビット」は1ビットであるため、「コマンド」に関するエラーを検出すること自体、想定されていない。 よって、仮に、「コマンド」に関するエラーを検出することが本願出願時における周知技術であったとしても、引用発明において、「前記マスタデバイスから送信されるコマンドに誤りがあること」又は「前記マスタデバイスから送信されるコマンドが未定義であること」を「スリープ状態Fに遷移する」ための条件として付加することの動機付けを見いだすことはできない。 よって、相違点5に係る本願発明1の構成は、当業者といえども容易に想到することはできない。 したがって、上記相違点1ないし相違点3について判断するまでもなく、本願発明1は、当業者であっても引用文献1ないし3に記載された発明に基いて容易に発明をすることができたものであるとはいえない。 2 本願発明2について 本願発明2は、本願発明1の構成をすべて備えるものであるから、本願発明1と同じ理由により、当業者であっても、引用文献1ないし3に記載された発明に基いて容易に発明をすることができたものであるとはいえない。 第6 原査定について 審判請求時の補正により、本願発明1及び2は、上記相違点4及び5に係る本願発明1の構成を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献1ないし3に記載された発明に基いて、容易に発明をすることができたものとはいえない。 したがって、原査定の理由1を維持することはできない。 第7 むすび 以上のとおり、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2021-11-04 |
| 出願番号 | 特願2016-188499(P2016-188499) |
| 審決分類 |
P
1
8・
121-
WY
(G06F)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 佐賀野 秀一 |
| 特許庁審判長 |
▲吉▼田 耕一 |
| 特許庁審判官 |
小田 浩 林 毅 |
| 発明の名称 | データ転送デバイス及び無線通信回路 |
| 代理人 | 大貫 敏史 |
| 代理人 | 稲葉 良幸 |
| 代理人 | 内藤 和彦 |
| 代理人 | 佐藤 睦 |
| 代理人 | 江口 昭彦 |
