ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 H01L |
|---|---|
| 管理番号 | 1379761 |
| 審判番号 | 不服2021-8300 |
| 総通号数 | 264 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2021-12-24 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2021-06-24 |
| 確定日 | 2021-11-30 |
| 事件の表示 | 特願2017- 96846「炭化珪素半導体装置および炭化珪素半導体装置の製造方法」拒絶査定不服審判事件〔平成29年 8月10日出願公開、特開2017-139499、請求項の数(20)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は,平成28年8月25日(優先権主張 平成28年2月1日)に出願した特願2016-165171号の一部を平成29年5月15日に新たな特許出願としたものであって,その手続の経緯は以下のとおりである。 平成29年5月15日 :上申書の提出 平成31年3月14日 :手続補正書の提出 令和2年1月16日付け :拒絶理由通知書 令和2年3月12日 :意見書及び手続補正書の提出 令和2年6月19日付け :拒絶理由通知書(最後) 令和2年8月28日 :意見書の提出 令和3年1月29日付け :拒絶理由通知書 令和3年3月19日 :意見書及び手続補正書の提出 令和3年4月19日付け :拒絶査定 令和3年6月24日 :審判請求書及び手続補正書の提出 第2 原査定の概要 原査定(令和3年4月19日付け拒絶査定)の概要は,本願の請求項1?20に係る発明は,本願の優先権主張日前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用例1に記載された発明及び引用例1?2に記載された技術的事項に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。 引用例一覧 1.特開2009-283540号公報 2.特開2015-072999号公報 第3 本願発明 本願の請求項1?20に係る発明(以下,それぞれ「本願発明1」?「本願発明20」という。)は,令和3年6月24日提出の手続補正書により補正された特許請求の範囲の請求項1?20に記載された事項により特定される発明であり,そのうちの本願発明1及び本願発明9は以下のとおりの発明である。 「【請求項1】 炭化珪素基板のおもて面に設けられた第1導電型の第1エピタキシャル成長層と, 前記第1エピタキシャル成長層の,前記炭化珪素基板側に対して反対側に設けられた第2導電型の第2エピタキシャル成長層と, 前記第2エピタキシャル成長層の内部に選択的に設けられた,前記第2エピタキシャル成長層よりも不純物濃度の高い第2導電型の第1半導体領域と, 前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に設けられた第1導電型の第2半導体領域と, 前記第2半導体領域,前記第1半導体領域および前記第2エピタキシャル成長層を貫通して前記第1エピタキシャル成長層に達するトレンチと, 前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と, 前記第2半導体領域および前記第2エピタキシャル成長層に接する第1電極と, 前記炭化珪素基板の裏面に設けられた第2電極と, を備え, 前記第1半導体領域は,前記第2エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第2導電型不純物濃度プロファイルを有し, 前記第1半導体領域は,前記第2半導体領域および前記第1エピタキシャル成長層と離して,前記炭化珪素基板のおもて面に平行な方向の前記トレンチ間全体に一様に設けられており,前記第1半導体領域と前記第2半導体領域との間,および,前記第1半導体領域と前記第1エピタキシャル成長層との間が,前記第1半導体領域よりも不純物濃度の低い第2導電型領域であり, 前記第2エピタキシャル成長層から前記第1エピタキシャル成長層にかけての前記第2導電型不純物濃度プロファイルは, 前記ピークと,前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面と,の間で前記第2電極側に不純物濃度が低下する第1の不純物濃度勾配と, 前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面から,前記第2電極側に不純物濃度が低下する第2の不純物濃度勾配と,を有し, 前記第2の不純物濃度勾配の絶対値は,前記第1の不純物濃度勾配の絶対値よりも大きく, 前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に,前記第1半導体領域よりも不純物濃度の高い第2導電型の第6半導体領域をさらに備え, 前記第6半導体領域は,深さ方向に前記第1半導体領域に対向し,かつ前記第1半導体領域と離間していることを特徴とする炭化珪素半導体装置。」 「【請求項9】 炭化珪素基板のおもて面に設けられた第1導電型の第1エピタキシャル成長層と, 前記第1エピタキシャル成長層の,前記炭化珪素基板側に対して反対側に設けられた第2導電型の第2エピタキシャル成長層と, 前記第2エピタキシャル成長層の内部に選択的に設けられた,前記第2エピタキシャル成長層よりも不純物濃度の高い第2導電型の第1半導体領域と, 前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に設けられた第1導電型の第2半導体領域と, 前記第2半導体領域,前記第1半導体領域および前記第2エピタキシャル成長層を貫通して前記第1エピタキシャル成長層に達するトレンチと, 前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と, 前記第2半導体領域および前記第2エピタキシャル成長層に接する第1電極と, 前記炭化珪素基板の裏面に設けられた第2電極と, を備え, 前記第1半導体領域は,前記第2エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第2導電型不純物濃度プロファイルを有し, 前記第2エピタキシャル成長層から前記第1エピタキシャル成長層にかけての前記第2導電型不純物濃度プロファイルは, 前記ピークと,前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面と,の間で前記第2電極側に不純物濃度が低下する第1の不純物濃度勾配と, 前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面から,前記第2電極側に不純物濃度が低下する第2の不純物濃度勾配と,を有し, 前記第2の不純物濃度勾配の絶対値は,前記第1の不純物濃度勾配の絶対値よりも大きく, 前記第2導電型不純物濃度プロファイルの前記ピークの不純物濃度は,3×10^(17)aｔｏmｓ/cm^(3)以上5×10^(17)aｔｏmｓ/cm^(3)以下であることを特徴とする炭化珪素半導体装置。」 本願発明2?8は本願発明1を減縮した発明であり,本願発明10?11は本願発明9を減縮した発明である。また,本願発明12?17は,少なくとも本願発明1の特定事項を全て含む半導体装置の製造方法の発明であり,本願発明18?20は,少なくとも本願発明9の特定事項を全て含む半導体装置の製造方法の発明である。 第4 引用例の記載と引用発明 1.引用例1について (1)引用例1の記載 原査定の拒絶の理由に引用された,引用例1(特開2009-283540号公報)には,次の記載がある。 「【0009】 このように,ソース領域(4)の下方に第2導電型層(6)を備えた構成としているため,ソース領域(4)を形成する際に注入された第1導電型不純物がソース領域(4)の所望深さよりも深い位置まで入り込んだとしても,それを第2導電型層(6)にて補償することが可能となる。このため,ソース領域(4)の下方において第2導電型層(6)およびベース領域(3)がパンチスルーしてしまうことを防止でき,ソース領域(4)の深さに関係なくドレイン-ソース間の耐圧を確保することが可能となる。」 「【0023】 (第1実施形態) 本発明の第1実施形態について説明する。ここではSiC半導体装置に備えられる素子として反転型のトレンチゲート構造のMOSFETについて説明する。図1は,本実施形態にかかるトレンチゲート構造のMOSFETの断面図である。なお,図1では,MOSFETの1セル分しか記載していないが,図1に示すMOSFETと同様の構造のMOSFETが複数列隣り合うように配置されている。 【0024】 図1に示すように,表面が(000-1)c面で構成された窒素(n型不純物)濃度が例えば1.0×10^(19)/cm^(3)で厚さ300μm程度のn^(+)型基板1が半導体基板として用いられており,このn^(+)型基板1の表面に窒素濃度が例えば8.0×10^(15)/cm^(3)で厚さ15μm程度のn^(-)型ドリフト層2が形成されている。n^(-)型ドリフト層2の表層部にはｐ^(+)型ベース領域3が形成されていると共に,このｐ型ベース領域3の上層部分にn^(+)型ソース領域4およびｐ^(+)型コンタクト領域5が形成されている。さらに,ｐ^(+)型ベース領域3のうちn^(+)型ソース領域4の下方(直下)に位置する部分にｐ^(+)型層6が形成されている。 【0025】 ｐ型ベース領域3は,ボロンもしくはアルミニウム(ｐ型不純物)濃度が1.0×10^(16)?1.0×10^(18)/cm^(3)(例えば1.0×10^(17)/cm^(3)),厚さが0.5?3.0μm(例えば2.0μm)程度で構成されている。n^(+)型ソース領域4は,表層部の窒素濃度(表面濃度)が1.0×10^(20)?1.0×10^(21)/cm^(3)(例えば1.0×10^(21)/cm^(3)),厚さ0.2?1.0μm(例えば0.3μm)程度で構成されている。また,ｐ^(+)型層6は,ボロンもしくはアルミニウム(ｐ型不純物)濃度が1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)(例えば1.0×10^(19)/cm^(3)),厚さ0.1?1.0μm(例えば0.3μm)程度とされている。ｐ^(+)型層6は,後述するトレンチ7の側面から所定間隔(例えば0.3μm以上)離間した配置とされており,その間隔は,ｐ型ベース領域3のうちトレンチ7の側面に位置する部分に形成されるチャネル領域の妨げにならない程度とされている。なお,チャネル領域の妨げにならない程度の間隔とは,チャネル領域に干渉しない程度という意味であり,ｐ型ベース領域3の不純物濃度などによって決まる。 【0026】 また,ｐ^(+)型層6の間を通り抜け,かつ,ｐ型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するように,例えば幅が2.0μm,深さが2.0μmのトレンチ7が形成されている。このトレンチ7の側面と接するようにｐ型ベース領域3およびn^(+)型ソース領域4が配置されている。トレンチ7の内壁面はゲート酸化膜8にて覆われており,ゲート酸化膜8の表面に形成されたドープトPｏlｙ-Siにて構成されたゲート電極9により,トレンチ7内が埋め尽くされている。 【0027】 トレンチ7は,底面がn^(+)型基板1の表面と同じ(000-1)c面,側面が[11-20]方向に延設された面,例えばa(1120)面とされている。ゲート酸化膜8は,トレンチ7の表面を熱酸化することで,またはCVD法等による成膜で形成されたものである。熱酸化で形成した場合は,トレンチ7の底部での酸化レートがトレンチ7の側面での酸化レートよりも5倍程度速いことから,ゲート酸化膜8の厚みはトレンチ7の側面上で40nm程度,トレンチ7の底部上で200nm程度となっている。 【0028】 上述したｐ^(+)型コンタクト領域5は,隣接するトレンチ7の間に配置されるｐ型ベース領域3の中央部,つまりn^(+)型ソース領域4を挟んでトレンチ7の反対側に位置するように配置されている。 【0029】 また,n^(+)型ソース領域4およびｐ^(+)型コンタクト領域5の表面やゲート電極9の表面には,ソース電極10およびゲート配線11が形成されている。ソース電極10およびゲート配線11は,複数の金属(例えばNi/Al等)にて構成されており,少なくともn型SiC(具体的にはn^(+)型ソース領域4やゲート電極9がnドープの場合にはゲート電極9)と接触する部分はn型SiCとオーミック接触可能な金属で構成され,少なくともｐ型SiC(具体的にはｐ^(+)型コンタクト領域5やゲート電極9がｐドープの場合にはゲート電極9)と接触する部分はｐ型SiCとオーミック接触可能な金属で構成されている。なお,これらソース電極10およびゲート配線11は,層間絶縁膜12上に形成されることで電気的に絶縁されており,層間絶縁膜12に形成されたコンタクトホール12aを通じてソース電極10はn^(+)型ソース領域4およびｐ^(+)型コンタクト領域5と電気的に接触させられ,また層間絶縁膜12に形成された図示しないコンタクトホールを通じてゲート配線11はゲート電極9と電気的に接触させられている。 【0030】 そして,n^(+)型基板1の裏面側にはn^(+)型基板1と電気的に接続されたドレイン電極13が形成されている。このような構造により,nチャネルタイプの反転型のトレンチゲート構造のMOSFETが構成されている。」 「【0033】 次に,図1に示すトレンチゲート型のMOSFETの製造方法について説明する。図2?図5は,図1に示すトレンチゲート型のMOSFETの製造工程を示した断面図である。この図を参照して説明する。 【0034】 〔図2(a)に示す工程〕 まず,表面が(000-1)c面で構成された窒素濃度が例えば1.0×10^(19)/cm^(3)で厚さ300μm程度のn^(+)型基板1を用意する。そして,このn^(+)型基板1の表面に窒素濃度が例えば8.0×10^(15)/cm^(3)で厚さ15μm程度のn^(-)型ドリフト層2をエピタキシャル成長させる。次に,n^(-)型ドリフト層2の表面にLTOなどで構成されるマスク(図示せず)を形成したのち,フォトリソグラフィ工程を経て,ｐ型ベース領域3の形成予定領域においてマスクを開口させる。そして,マスク上からｐ型不純物(例えばボロンやアルミニウム)のイオン注入および活性化を行うことで,例えばボロンもしくはアルミニウム濃度が1.0×10^(17)/cm^(3),厚さ2.0μm程度のｐ型ベース領域3を形成する。その後,マスクを除去する。 【0035】 なお,ここではｐ型ベース領域3をイオン注入によって形成した場合について説明したが,ｐ型不純物をドープしたエピタキシャル成長によってｐ型ベース領域3を形成しても構わない。 【0036】 〔図2(b)に示す工程〕 ｐ型ベース領域3(および図示しないがn^(-)型ドリフト層2の露出部分)の上に,例えばLTO等で構成されるマスク20を成膜し,フォトリソグラフィ工程を経て,ｐ^(+)型コンタクト領域5の形成予定領域においてマスク20を開口させる。続いて,ｐ型不純物(例えばボロンやアルミニウム)をイオン注入したのち,注入されたイオンを活性化することで,1.0×10^(19)?1.0×10^(21)/cm^(3)(例えば1.0×10^(20)/cm^(3)),厚さが0.2?1.0μm(例えば0.7μm)程度のｐ^(+)型コンタクト領域5が形成される。その後,マスク20を除去する。 【0037】 〔図2(c)に示す工程〕 ｐ型ベース領域3やｐ^(+)型コンタクト領域5(および図示しないがn^(-)型ドリフト層2の露出部分)の上に,例えばLTO等で構成されるマスク21を成膜し,フォトリソグラフィ工程を経て,ｐ^(+)型層6の形成予定領域においてマスク21を開口させる。続いて,ｐ型不純物(例えばボロンやアルミニウム)をイオン注入したのち,注入されたイオンを活性化することで,1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)(例えば1.0×10^(19)/cm^(3)),厚さ0.1?1.0μm(例えば0.3μm)程度のｐ^(+)型層6が形成される。 【0038】 〔図3(a)に示す工程〕 先程使用したマスク21に対してフォトリソグラフィ工程を行い,n^(+)型ソース領域4の形成予定領域上においてマスク21を開口させる。続いて,n型不純物(例えば窒素)をイオン注入したのち,注入されたイオンを活性化することで,表層部の窒素濃度が1.0×10^(20)?1.0×10^(21)/cm^(3)(例えば1.0×10^(21)/cm^(3)),厚さ0.2?1.0μm(例えば0.3μm)程度のn^(+)型ソース領域4が形成される。その後,マスク21を除去する。このように,n^(+)型ソース領域4の形成用マスクとｐ^(+)型層6の形成用マスクを兼用することにより,これらをセルフアライメント(自己整合)で形成できると共に,マスク成膜工程を省略でき,製造工程の簡略化を図ることが可能となる。」 「【0044】 図4は,本実施形態にかかる反転型のトレンチゲート構造のMOSFETの断面図である。この図に示されるように,ｐ^(+)型層6をn^(+)型ソース領域4の下方に配置しているが,本実施形態の場合,ｐ^(+)型層6をトレンチ7の側面においてゲート酸化膜8と接するように形成している。このように,ｐ^(+)型層6がゲート酸化膜8と接するような形状であっても良い。ただし,このような構造の場合,ｐ^(+)型層6がチャネル領域に干渉することになるため,第1実施形態と比べてチャネル移動度が低くなる。 【0045】 このような構造のMOSFETの製造方法に関しては,ほぼ第1実施形態と同様であるが,ｐ^(+)型層6がゲート酸化膜8と接するような形状,つまりn^(+)型ソース領域4と同様の形状となるため,図2(c)に示す工程を省略し,最初からマスク21をn^(+)型ソース領域4およびｐ^(+)型層6の形成予定領域を開口させるような形状にパターニングしておけば良い。このため,MOSFETの製造工程の簡略化を図ることが可能となる。」 引用例1の図1?3として,以下の図面が示されている。    (2)摘記の整理 以上によれば,引用例1には次の事項が記載されていると理解できる。 ア SiC半導体装置に備えられるトレンチゲート構造のMOSFETであること(段落0023)。 イ 表面が(000-1)c面で構成されたn^(+)型基板1が半導体基板として用いられていること(段落0024)。ここで,上記n^(+)型基板1がSiC半導体の基板であることは明らかである。 ウ n^(+)型基板1の表面に窒素濃度が例えば8.0×10^(15)/cm^(3)のn^(-)型ドリフト層2をエピタキシャル成長させること(段落0034)。 エ n^(-)型ドリフト層2の上にエピタキシャル成長によってｐ型ベース領域3を形成すること(段落0034,0035)。 オ ｐ型ベース領域3の上層部分にn^(+)型ソース領域4およびｐ^(+)型コンタクト領域5が形成されていること(段落0024)。 カ ｐ^(+)型ベース領域3のうちn^(+)型ソース領域4の下方(直下)に位置する部分にｐ^(+)型層6がイオン注入により形成されていること(段落0024,0037)。 キ ｐ型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するようにトレンチ7が形成され,トレンチ7の内壁面を覆うゲート酸化膜8が形成され,ゲート酸化膜8の表面に,ドープトPｏlｙ-Siにて構成されたゲート電極9がトレンチ7内を埋め尽くすように形成されていること(段落0026)。 ク ｐ^(+)型コンタクト領域5は,n^(+)型ソース領域4を挟んでトレンチ7の反対側に位置するように配置され,不純物濃度が1.0×10^(19)?1.0×10^(21)/cm^(3)であること(段落0028,0036)。 ケ n^(+)型ソース領域4およびｐ^(+)型コンタクト領域5の表面に,ソース電極10が形成されていること(段落0029)。 コ n^(+)型基板1の裏面側にはn^(+)型基板1と電気的に接続されたドレイン電極13が形成されていること(段落0030)。 サ ｐ型ベース領域3の不純物濃度は,1.0×10^(16)?1.0×10^(18)/cm^(3)であり,n^(+)型ソース領域4の表層部の窒素濃度が1.0×10^(20)?1.0×10^(21)/cm^(3)であり,ｐ^(+)型層6の不純物濃度は1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)程度であること(段落0025)。 シ ｐ^(+)型層6をトレンチ7の側面においてゲート酸化膜8と接するように形成すること(段落0044)。 ス ｐ^(+)型層6とn^(-)型ドリフト層2の間に,ｐ型ベース領域3の一部が配置されていること(図1)。 (3)引用発明1 上記ア?スによれば,引用例1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。 「SiC半導体の基板であるn^(+)型基板1と, n^(+)型基板1の表面にエピタキシャル成長された窒素濃度が8.0×10^(15)/cm^(3)のn^(-)型ドリフト層2と, n^(-)型ドリフト層2の上にエピタキシャル成長された不純物濃度が1.0×10^(16)?1.0×10^(18)/cm^(3)のｐ型ベース領域3と, ｐ型ベース領域3の上層部分に形成された表層部の窒素濃度が1.0×10^(20)?1.0×10^(21)/cm^(3)のn^(+)型ソース領域4と, ｐ^(+)型ベース領域3のうちn^(+)型ソース領域4の下方(直下)に位置する部分にイオン注入により形成された不純物濃度は1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)程度であるｐ^(+)型層6と, ｐ型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するように形成されたトレンチ7と, トレンチ7の内壁面を覆うゲート酸化膜8と, ゲート酸化膜8の表面に,トレンチ7内を埋め尽くすように形成されたゲート電極と, ｐ型ベース領域3の上層部分のn^(+)型ソース領域4を挟んでトレンチ7の反対側に位置するように形成された不純物濃度が1.0×10^(19)?1.0×10^(21)/cm^(3)であるｐ^(+)型コンタクト領域5と, n^(+)型ソース領域4およびｐ^(+)型コンタクト領域5の表面に形成されたソース電極10と, n^(+)型基板1の裏面側に形成されn^(+)型基板1と電気的に接続されたドレイン電極13と, を備え, ｐ^(+)型層6は,トレンチ7の側面においてゲート酸化膜8と接しており, ｐ^(+)型層6とn^(-)型ドリフト層2の間に,ｐ型ベース領域3の一部が配置されている, SiC半導体装置に備えられるトレンチゲート構造のMOSFET。」 2.引用例2の記載 原査定の拒絶の理由に引用された,引用例2(特開2015-72999号公報)には,次の記載がある。 「【0023】 また,トレンチ7の底部を覆いつつ,ｐ型ベース領域4の下面から所定距離離間した位置よりn^(-)型ドリフト層2に達するように,ｐ型ボトム層10が形成されている。ここで,トレンチ7の底部を覆うとは,トレンチ7の底部におけるコーナー部を含めて覆うという意味であり,トレンチ7の底面から側面に至るようにｐ型ボトム層10が形成されていることを意味している。例えば,ｐ型ボトム層10は,ｐ型ベース領域4の底面から0.3?0.5μm離間して形成され,ここではその間隔を0.4μmとしている。また,ｐ型ボトム層10は,例えば深さが0.8?1.0μm,幅がトレンチ7から両側に所定距離突き出す幅とされ,ここでは深さを0.9μm,幅をトレンチ7から両側に0.2μmずつ突き出す幅としている。ｐ型ボトム層10のボロンもしくはアルミニウム等のｐ型不純物濃度は,例えば2.0×10^(17)?5.0×10^(17)/cm^(3)(ここでは5.0×10^(17)/cm^(3))としている。この濃度は,例えばn型電流分散層3の2倍以上の濃度とされ,逆バイアス時(後述するドレイン電極14に電圧が印加された時)にn型電流分散層3との境界部から広がる空乏層によって完全空乏化しないように,完全空乏化条件よりも高い濃度となっている。 【0024】 さらに,複数本が並列されたトレンチ7のうち隣り合うもの同士の間に,ｐ型ベース領域4の底面に接しつつn^(-)型ドリフト層2に達するように,ｐ型層にて構成されたｐ型ディープ層11が形成されている。例えば,ｐ型ディープ層11は,下面がｐ型ボトム層10と同じ深さとされ,ここではｐ型ベース領域4の下面からの深さを1.3μmとしている。ｐ型ディープ層11におけるボロンもしくはアルミニウム等のｐ型不純物濃度は,ｐ型ボトム層10と同じ濃度とされている。このため,ｐ型ディープ層11の濃度も,逆バイアス時(後述するドレイン電極14に電圧が印加された時)にn型電流分散層3との境界部から広がる空乏層によって完全空乏化しないように,完全空乏化条件よりも高い濃度となっている。」 引用例2の図1として,以下の図面が示されている。  第5 対比・判断 1.本願発明1について (1)本願発明1と引用発明1の対比 本願発明1と引用発明1を対比する。 ア 引用発明1における「SiC半導体の基板であるn^(+)型基板1」が本願発明1における「炭化珪素基板」に相当し,以下同様に,「n^(-)型ドリフト層2」が「第1導電型の第1エピタキシャル成長層」に,「ｐ型ベース領域3」が「第2導電型の第2エピタキシャル成長層」に,「ゲート酸化膜8」が「ゲート絶縁膜」に,「ゲート電極」が「ゲート電極」に,「ソース電極10」が「第1電極」に,「ドレイン電極13」が「第2電極」に,「SiC半導体装置に備えられるトレンチゲート構造のMOSFET」が「炭化珪素半導体素子」に,それぞれ相当する。 イ 引用発明1における「ｐ^(+)型層6」は,「ｐ型ベース領域3のうちn^(+)型ソース領域4の下方(直下)に位置する部分にイオン注入により形成」され,「ｐ型ベース領域3」の不純物濃度(1.0×10^(16)?1.0×10^(18)/cm^(3))よりも高い不純物濃度(1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)程度)であるから,本願発明1の「第2導電型の第1半導体領域」に相当し,両者はともに「前記第2エピタキシャル成長層の内部に選択的に設けられた,前記第2エピタキシャル成長層よりも不純物濃度の高い」領域である点で一致する。 ウ 引用発明1における「n^(+)型ソース領域4」は,「ｐ型ベース領域3の上層部分に形成され」た領域であり,かつ,その下方(直下)に「ｐ^(+)型層6」が形成されている領域であるから,本願発明1における「第1導電型の第2半導体領域」に相当し,両者はともに「前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に設けられた」領域である点で一致する。 エ 引用発明1における「トレンチ7」は,「ｐ型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するように形成され」ており,「ゲート酸化膜8」を介して「ｐ^(+)型層6」と接していることから,本願発明1における「トレンチ」に相当し,両者はともに「前記第2半導体領域,前記第1半導体領域および前記第2エピタキシャル成長層を貫通して前記第1エピタキシャル成長層に達する」点で一致する。 オ 引用発明1における「ｐ^(+)型コンタクト領域5」は,「ｐ型ベース領域3の上層部分」に形成された領域であるから,本願発明1の「第2導電型の第6半導体領域」に対応し,両者は「前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に」形成された領域である点で共通する。 カ 引用発明1の「ｐ^(+)型層6」は,「イオン注入により形成され」,「ｐ型ベース領域3」よりも高い不純物濃度を有するから,本願発明1の「第1半導体領域」と同様に「前記第2エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第2導電型不純物濃度プロファイルを有し」ているものといえる。 キ 引用発明1の「ｐ^(+)型層6」は,「n^(-)型ドリフト層2」との間に「ｐ型ベース領域3の一部が配置されている」ものであるから,本願発明1の「前記第1半導体領域」と引用発明1の「ｐ^(+)型層6」は,ともに「第1エピタキシャル成長層と離して」設けられ,「前記第1半導体領域と前記第1エピタキシャル成長層との間が,前記第1半導体領域よりも不純物濃度の低い第2導電型領域」である点で一致する。 以上によれば,本願発明1と引用発明1の一致点及び相違点は次のとおりである。 ＜一致点＞ 「炭化珪素基板のおもて面に設けられた第1導電型の第1エピタキシャル成長層と, 前記第1エピタキシャル成長層の,前記炭化珪素基板側に対して反対側に設けられた第2導電型の第2エピタキシャル成長層と, 前記第2エピタキシャル成長層の内部に選択的に設けられた,前記第2エピタキシャル成長層よりも不純物濃度の高い第2導電型の第1半導体領域と, 前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に設けられた第1導電型の第2半導体領域と, 前記第2半導体領域,前記第1半導体領域および前記第2エピタキシャル成長層を貫通して前記第1エピタキシャル成長層に達するトレンチと, 前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と, 前記第2半導体領域および前記第2エピタキシャル成長層に接する第1電極と, 前記炭化珪素基板の裏面に設けられた第2電極と, を備え, 前記第1半導体領域は,前記第2エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第2導電型不純物濃度プロファイルを有し, 前記第1半導体領域は,前記第1エピタキシャル成長層と離して設けられ, 前記第1半導体領域と前記第1エピタキシャル成長層との間が,前記第1半導体領域よりも不純物濃度の低い第2導電型領域であり, 前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に,第2導電型の第6半導体領域をさらに備え, 炭化珪素半導体装置。」 ＜相違点1＞ 本願発明1では「前記第1半導体領域は,前記第2半導体領域および前記第1エピタキシャル成長層と離して」設けられているのに対し,引用発明1では「ｐ^(+)型層6」を「n^(+)型ソース領域4」と離して設けることが特定されていない点。 ＜相違点2＞ 本願発明1では「前記第1半導体領域」は,「前記炭化珪素基板のおもて面に平行な方向の前記トレンチ間全体に一様に設けられて」いるのに対し,引用発明1では「ｐ^(+)型層6」を「n^(+)型基板1」のおもて面に平行な方向の「トレンチ7」間全体に一様に設けることは特定されていない点。 ＜相違点3＞ 本願発明1では「前記第1半導体領域と前記第2半導体領域との間」が,「前記第1半導体領域よりも不純物濃度の低い第2導電型領域」であるのに対し,引用発明1では,「ｐ^(+)型層6」と「n^(+)ソース領域4」との間に「ｐ^(+)型層6」よりも不純物濃度の低いｐ型領域が配置されることは特定されていない点。 ＜相違点4＞ 本願発明1では,「前記第2エピタキシャル成長層から前記第1エピタキシャル成長層にかけての前記第2導電型不純物濃度プロファイルは, 前記ピークと,前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面と,の間で前記第2電極側に不純物濃度が低下する第1の不純物濃度勾配と, 前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面から,前記第2電極側に不純物濃度が低下する第2の不純物濃度勾配と,を有し, 前記第2の不純物濃度勾配の絶対値は,前記第1の不純物濃度勾配の絶対値よりも大きく」なっているのに対し,引用発明1では上記「第1の不純物濃度勾配」及び「第2の不純物濃度勾配」の大小関係について特定されていない点。 ＜相違点5＞ 「第6半導体領域」について,本願発明1は「前記第1半導体領域よりも不純物濃度の高い第2導電型の第6半導体領域」であるのに対し,引用発明1では「ｐ^(+)型コンタクト領域5」が「ｐ^(+)型層6」よりも不純物濃度が高いことが特定されていない点。 ＜相違点6＞ 本願発明1では,「前記第6半導体領域は,深さ方向に前記第1半導体領域に対向し,かつ前記第1半導体領域と離間している」のに対し,引用発明1では,「ｐ^(+)型コンタクト領域5」が深さ方向に「ｐ^(+)型層6」と対向し,かつ「ｐ^(+)型層6」と離間している配置とすることが特定されていない点。 (2)相違点についての判断 事案に鑑み,はじめに相違点6について検討する。 引用例1の第1実施形態についての段落0036?0037及び図2(b),(c)のｐ^(+)型コンタクト領域5の上にマスク21を成膜し,ｐ^(+)型層6の形成領域においてマスク21を開口させる旨の記載から,引用発明1における「ｐ^(+)型層6」と「ｐ^(+)型コンタクト領域5」は,開口部に重なりのない2つのマスク20,21を用いたイオン注入によりそれぞれ形成された領域であり,「深さ方向に対向」し得ないことが理解できる。 また,引用例1の段落0045には,第2実施形態について,最初からn^(+)型ソース領域4およびｐ^(+)型層6の形成予定領域を開口させたマスク21を用いてｐ^(+)型層6をイオン注入形成することにより,図2(c)の場合(ｐ^(+)型層6の形成予定領域のみを開口させたマスク21を用いて形成する場合)に比べ,MOSFETの製造工程の簡略化を図ることが可能となることが記載されている。 しかしながら,マスクを用いることなく基板全体にイオン注入を行ってｐ^(+)型層6を形成すること,その結果としてｐ^(+)コンタクト領域5下方までｐ^(+)型層6を設けることは,引用例1に記載されていない。また,上述の「製造工程の簡略化」は,マスクの共通化によってフォトリソグラフィ工程を削減することを示唆するものと解されるところ,フォトリソグラフィ工程削減につながらない基板全体へのイオン注入により「ｐ^(+)型層6」の形成を行うことまで示唆されているとはいえない。 さらに,引用例1の段落0009に記載されているとおり,引用発明1における「ｐ^(+)型層6」は,「n^(+)型ソース領域4」を形成する際に注入されたn型不純物がより深い領域に入り込むのを補償するために設けられた構成であるから,補償の必要のない「ｐ^(+)型コンタクト領域5」の下方にまで「ｐ^(+)型層6」を設ける動機がない。 また,引用例2には,n型電流分散層3中のトレンチ7の底部を覆いつつ,ｐ型ベース領域4の下面から所定距離離間した位置よりn^(-)ドリフト層2に達するようにｐ型ボトム層10が形成されることが記載されているものの,上記相違点6に係る構成については記載も示唆もされていない。 したがって,他の相違点について検討するまでもなく,本願発明1は引用発明1及び引用例1?2に記載された技術的事項に基づいて当業者が容易に発明できたものではない。 2.本願発明9について (1)本願発明9と引用発明1の対比 本願発明9は,本願発明1における次の(A)(B)の構成を有さず,それに代えて次の(C)の構成を備える発明であると認められる。 (A)「前記第1半導体領域は,前記第2半導体領域および前記第1エピタキシャル成長層と離して,前記炭化珪素基板のおもて面に平行な方向の前記トレンチ間全体に一様に設けられており,前記第1半導体領域と前記第2半導体領域との間,および,前記第1半導体領域と前記第1エピタキシャル成長層との間が,前記第1半導体領域よりも不純物濃度の低い第2導電型領域であり」 (B)「前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に,前記第1半導体領域よりも不純物濃度の高い第2導電型の第6半導体領域をさらに備え, 前記第6半導体領域は,深さ方向に前記第1半導体領域に対向し,かつ前記第1半導体領域と離間している」 (C)「前記第2導電型不純物濃度プロファイルの前記ピークの不純物濃度は,3×10^(17)aｔｏmｓ/cm^(3)以上5×10^(17)aｔｏmｓ/cm^(3)以下である」 上記の認定をふまえ本願発明1と引用発明1の対比(上記第5の1.(1)ア?キ)を参照すると,本願発明9と引用発明1の一致点及び相違点は以下のとおりであるといえる。 ＜相違点1a:相違点4と同じ＞ 本願発明9では,「前記第2エピタキシャル成長層から前記第1エピタキシャル成長層にかけての前記第2導電型不純物濃度プロファイルは, 前記ピークと,前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面と,の間で前記第2電極側に不純物濃度が低下する第1の不純物濃度勾配と, 前記第2エピタキシャル成長層と前記第1エピタキシャル成長層との界面から,前記第2電極側に不純物濃度が低下する第2の不純物濃度勾配と,を有し, 前記第2の不純物濃度勾配の絶対値は,前記第1の不純物濃度勾配の絶対値よりも大きく」なっているのに対し,引用発明1では上記「第1の不純物濃度勾配」及び「第2の不純物濃度勾配」の大小関係について特定されていない点。 ＜相違点2a＞ 本願発明9では,「前記第2導電型不純物濃度プロファイルの前記ピークの不純物濃度は,3×10^(17)aｔｏmｓ/cm^(3)以上5×10^(17)aｔｏmｓ/cm^(3)以下である」のに対し,引用発明1では,「ｐ^(+)型層6」の不純物濃度が「1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)程度」であること。 (2)相違点についての判断 事案に鑑み,はじめに相違点2aについて検討する。 引用例1の段落0009に記載されているとおり,引用発明1における「ｐ^(+)型層6」は,「n^(+)型ソース領域4」を形成する際に注入されたn型不純物がより深い領域に入り込むのを補償するために設けられた構成であるから,「n^(+)型ソース領域4」の下方に元々あったｐ型不純物濃度,すなわち「ｐ型ベース領域3」の不純物濃度よりも高不純物濃度であることが,技術的意義からみて必須であるといえる。また,「n^(+)ソース領域4」を補償するという目的からみて,「ｐ^(+)型層6」の不純物濃度は,「n^(+)ソース領域4」の不純物濃度により近い不純物濃度であることが好ましいと理解できる。 そして,上記の技術的意義を踏まえ,引用発明1では,「ｐ型ベース領域3」の不純物濃度が「1.0×10^(16)?1.0×10^(18)/cm^(3)」かつ「n+型ソース領域4」の不純物濃度が「1.0×10^(20)?1.0×10^(21)/cm^(3)」であるのに対して,「ｐ^(+)型層6」の不純物濃度は「1.0×10^(18)/cm^(3)?1.0×10^(21)/cm^(3)程度」と特定されているところ,引用例1には,あえて当該特定された範囲よりも低い濃度である「3×10^(17)aｔｏmｓ/cm^(3)以上5×10^(17)aｔｏmｓ/cm^(3)以下」のピーク不純物濃度とすることは,記載も示唆もされていない。また,引用例2にも,ピーク不純物濃度を「3×10^(17)aｔｏmｓ/cm^(3)以上5×10^(17)aｔｏmｓ/cm^(3)以下」とすることは記載も示唆もされていない。 そうすると,他の相違点について検討するまでもなく,本願発明9は,引用発明1及び引用例1?2に記載された技術的事項に基づいて当業者が容易に発明をすることができたものとはいえない。 3.本願発明2?8,10?20について 本願発明2?8は本願発明1と同じ技術的事項を備える発明であり,本願発明10?11は本願発明9と同じ技術的事項を備える発明であるから,それぞれ本願発明1及び本願発明9と同じ理由により,引用発明1及び引用例1?2に記載された技術的事項に基づいて当業者が容易に発明できたものではない。 また,本願発明12?17は,本願発明1に対応する構成を備える半導体装置の製造方法の発明であり,本願発明18?20は,本願発明9に対応する構成を備える半導体装置の製造方法の発明であるから,それぞれ本願発明1及び本願発明9と同様の理由により,引用発明1及び引用例1?2に記載された技術的事項に基づいて当業者が容易に発明できたものではない。 第6 原査定について 審判請求時の補正により,本願発明1?8は「前記第2エピタキシャル成長層の内部の,前記第1半導体領域よりも浅い位置に選択的に,前記第1半導体領域よりも不純物濃度の高い第2導電型の第6半導体領域をさらに備え」及び「前記第6半導体領域は,深さ方向に前記第1半導体領域に対向し,かつ前記第1半導体領域と離間している」との発明特定事項を備えるものとなっており,また,本願発明12?17も上記発明特定事項に対応する構成を備えるものとなっており,上記第5の1.(2)で検討したとおり,拒絶査定において引用された引用例1?2に基づいて当業者が容易に発明できたものとはいえない。 本願発明9?11は,審判請求時の補正により当該補正前の請求項9?11に係る発明に「前記第2エピタキシャル成長層から前記第1エピタキシャル成長層にかけての」との事項が付加されたものであるから,当該補正前の請求項9?11と実質的に同じ発明であるといえる。そして,上記第5の2.及び3.で検討したとおり,本願発明9?11は拒絶査定において引用された引用例1?2に基づいて当業者が容易に発明できたものではない。また,本願発明18?20も,審判請求時の補正により当該補正前の請求項18?20に係る発明に「前記第2エピタキシャル成長層から前記第1エピタキシャル成長層にかけての」との事項が付加されたものであるから,当該補正前の請求項18?20と実質的に同じ発明であり,上記第5の2.及び3.で検討したとおり,拒絶査定において引用された引用例1?2に基づいて当業者が容易に発明できたものではない。 したがって,原査定の理由を維持することはできない。 第7 結言 以上のとおり,原査定の理由によっては,本願を拒絶することはできない。 また,他に本願を拒絶すべき理由を発見しない。 よって,結論のとおり審決する。 |
| 審決日 | 2021-11-01 |
| 出願番号 | 特願2017-96846(P2017-96846) |
| 審決分類 |
P
1
8・
121-
WY
(H01L)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 柴垣 宙央、綿引 隆 |
| 特許庁審判長 |
恩田 春香 |
| 特許庁審判官 |
小川 将之 ▲吉▼澤 雅博 |
| 発明の名称 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| 代理人 | 酒井 昭徳 |