ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G09G 審判 査定不服 5項独立特許用件 特許、登録しない。 G09G |
|---|---|
| 管理番号 | 1380212 |
| 総通号数 | 1 |
| 発行国 | JP |
| 公報種別 | 特許審決公報 |
| 発行日 | 2022-01-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2019-10-21 |
| 確定日 | 2021-12-15 |
| 事件の表示 | 特願２０１６−５５０１８５「マイクロディスプレイデバイス用の列バス駆動方法」拒絶査定不服審判事件〔平成２７年 ８月１３日国際公開、ＷＯ２０１５／１２０１５２、平成２９年 ３月２３日国内公表、特表２０１７−５０８１７９〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第１ 出願の経緯 本願は、平成２７年２月５日（パリ条約による優先権主張２０１４年２月５日、米国）を国際出願日とする外国語特許出願である。そして、令和１年６月６日付けで特許請求の範囲についての補正がされ、令和１年６月１８日付けで拒絶査定（以下、「原査定」という。）がされ、同月２５日に原査定の謄本が送達された。これに対して、同年１０月２１日に拒絶査定不服審判が請求され、同時に特許請求の範囲について補正（以下、「本件補正」という。）がされた。 また、審判請求人は令和２年２月２１日付けで上申書を提出した。 第２ 補正の却下の決定 ［補正の却下の決定の結論］ 本件補正を却下する。 ［補正の却下の決定の理由］ １ 本件補正の内容 本件補正は、特許請求の範囲の請求項１についての補正を含むものである。本件補正前及び本件補正後の請求項１に係る発明は、以下のとおりのものである。（下線は補正箇所を示す。） （１）本件補正前 「 【請求項１】 画素アレイに使用するための列信号を生成する方法であって、 ２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成することであって、前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり、各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されている、形成することと、 前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に列データ信号を提供することと、 各ノードが順次時間的に駆動されるように、前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって、前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように、前記制御可能ローカル出力バッファのそれぞれを、前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化することと、 を含む方法。」 （２）本件補正後 「 【請求項１】 画素アレイに使用するための列データ信号であって、それぞれ特定の画素列用である列データ信号を生成する方法であって、 ２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成することであって、前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり、各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されるように、形成することと、 前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号を提供することであって、前記制御可能バスバッファの１つが前記列データ信号を受信して、その出力が他の制御可能バスバッファに与えられて、順次このように続いていくものである、ことと、 各ノードが順次時間的に駆動されるように、前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって、前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように、前記制御可能ローカル出力バッファのそれぞれを、前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化することと、 を含む方法。」 ２ 本件補正の目的 本件補正は、補正前の請求項１に記載した事項のうち、「画素アレイに使用するための列信号を生成する方法」を「画素アレイに使用するための列データ信号であって、それぞれ特定の画素列用である列データ信号を生成する方法」に限定し、「前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に列データ信号を提供すること」を「前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号を提供することであって、前記制御可能バスバッファの１つが前記列データ信号を受信して、その出力が他の制御可能バスバッファに与えられて、順次このように続いていくものである、こと」に限定することを含むものである。 そして、本件補正前の請求項１に記載された発明と、本件補正後の請求項１に記載される発明とは、産業上の利用分野及び解決しようとする課題が同一である。 よって、本件補正は、特許法第17条の2第5項第2号に規定する特許請求の範囲の減縮を目的とするものに該当する。 また、請求項１は、本件補正により「前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり、各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されている、形成することと」という記載が、「前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり、各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されるように、形成することと」と変更されており、これは文章上の誤記を、本来その意味であることが明らかな内容の語句に正すものであるから、本件補正は、特許法第17条の2第5号第３号に規定する誤記の訂正を目的とするものにも該当する。 よって、本件補正は、特許法第17条の2第5項第2号に規定される目的に適合する補正である。そこで、本件補正後における請求項１に記載されている事項により特定される発明（以下、「本件補正発明」という。）が、同法同条第６項において準用する同法第126条第7項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下で検討する。 ３ 独立特許要件についての判断 （１）本件補正発明 本件補正発明は、前記１（２）に記載された事項により特定されるとおりのものである。 （２）引用文献 特開平１０−２８２９３９号公報（以下、「引用文献１」という。）は、原査定の拒絶の理由に引用された文献であり、公開日は本願の優先日より前である。 （３）引用文献に記載された発明等 ア 引用文献１には、以下の記載がある。（下線は当審による。） 「【０００４】液晶表示パネルＬＣＤは、液晶を介して互いに対向配置された一対のガラス基板を備え、一方のガラス基板の液晶側の面には、Ｘ方向に延在し、かつ、Ｙ方向に並設されるｍ本のコモン電極（走査線）が形成され、このｍ本のコモン電極のそれぞれは、対応する各コモンドライバ（ＩＣ−Ｃ１〜ＩＣ−Ｃ５）に接続される。 【０００５】また、他方のガラス基板の液晶側の面には、Ｙ方向に延在し、かつ、Ｘ方向に並設されるｎ本のセグメント電極（データ線）が形成され、さらに、このｎ本のセグメント電極は上下２つに分割され、この２分割されたｎ本のセグメント電極のそれぞれは、上側の対応する各セグメントドライバ（ＩＣ−Ｕ１〜ＩＣ−Ｕｎ）、あるいは、下側の対応する各セグメントドライバ（ＩＣ−Ｌ１〜ＩＣ−Ｌｎ）に接続される。 【０００６】前記複数のセグメント電極と複数のコモン電極との交差部が画素領域を構成し、上側の各セグメントドライバ（ＩＣ−Ｕ１〜ＩＣ−Ｕｎ）、下側の各セグメントドライバ（ＩＣ−Ｌ１〜ＩＣ−Ｌｎ）および各コモンドライバ（ＩＣ−Ｃ１〜ＩＣ−Ｃ５）から、前記複数のセグメント電極および前記複数のコモン電極に各駆動電圧を印加して、前記画素を駆動する。」 「【００１０】図６は、図５に示す液晶パネルＬＣＤのセグメント電極に印加されるデータ信号線駆動電圧及び、コモン電極に印加される走査線信号駆動電圧の一例を説明するための図である。」 「【００１４】図３に示すセグメントドライバは、シフトレジスタ回路３０１、ビットラッチ回路３０２、ラインラッチ回路３０３、出力回路３０４およびランダムロジック回路３１０から構成される。なお、ランダムロジック回路３１０内には、データラッチを必要としない時にセグメントドライバ１個をスタンバイ状態とするスタンバイ回路３０７を有する。３０８はＥＩＯ１回路、３０９はＥＩＯ２回路でセグメントドライバのシフト方向により、前段のセグメントドライバからのキャリー信号を入力しシフトレジスタ回路３０１に内部キャリー信号ＣＡＲ１、ＣＡＲ２及びスタンバイ回路３０７にスタンバイ信号ＳＴＢＹを出力したり、次段のセグメントドライバにキャリー信号を出力したりする。なお、図３には２４０出力のセグメントドライバを示し、Ｙ１〜Ｙ２４０は各出力端子を示す。」 「【００２０】出力回路３０４は、ラインラッチ回路３０３から入力された表示用データの電圧レベルを液晶駆動用の高電圧レベルに変換し、また電源回路１０２から供給される３レベルのデータ信号線駆動電圧を選択するため、この高電圧レベルに変換したデータと、交流化信号Ｍとから、前述した交流化演算を行い、電源回路１０２から供給される３レベルのデータ信号線駆動電圧の中の１つを各セグメント電極（データ信号線）に出力する。」 「【００２９】本発明の１側面によれば、セグメントドライバのシフトレジスタ、ビットラッチ回路、ラインラッチ回路、出力回路を任意の出力数分ごとにブロック分割し、そのブロックごとにスタンバイ機能を有し、そのブロックがデータをラッチする以外は回路が停止することとする。 （中略） 【００３１】本発明の他の側面によれば、ブロック単位ごとに内部データバス及び内部データラッチ用クロックも分割し、その分割された内部データバス及び内部データラッチ用クロックもスタンバイ機能を有し、上記ブロックの動作を開始するには前段のブロックからの開始信号を用い、ブロックの動作の停止は動作中のブロックからの停止信号を用いる。 （中略） 【００３３】 【発明の実施の形態】以下、本発明をＳＴＮ方式の単純マトリックス型液晶表示装置に適用した発明の実施の形態を図面を参照して詳細に説明する。 （中略） 【００３５】図１は、本発明の一実施例を示すもので、セグメントドライバのブロック図を示す。 【００３６】シフトレジスタ３０１、ビットラッチ回路３０２、ラインラッチ回路３０３、出力回路３０４を４０出力数分ごとにブロック分割し、そのブロックごとにスタンバイ回路３０５を有する。なお、ＳＳＳＤはブロック内のデータバス、ＳＳＳＣＬ２はブロック内のデータラッチ用クロック信号線を示す。また、内部データバスＳＳＤ及び内部クロック信号線ＳＳＣＬ２も上記ブロックごとに分割し、その分割された内部データバスＳＳＤ及び、内部クロック信号線ＳＳＣＬ２ごとにスタンバイ回路３０６を有する。」 （中略） 【００３８】ランダムロジック回路３１０には、出力タイミング制御用ラインクロックＣＬ１、４ビットの表示データＤＡＴＡ、表示データラッチ用クロックＣＬ２、交流化信号Ｍ、キャリー信号ＥＩＯ１、ＥＩＯ２が入力されている。 【００３９】図２は、図１に示すブロックのタイミング図を示す。なお、説明の関係上右シフト（Ｙ１→Ｙ２４０）において以下説明するが、左シフト（Ｙ２４０→Ｙ１）も同様である。」 「【００４６】次にブロックＩＣＢＬＫ３からのキャリー入力により内部データバスＳＳＤ（４）、内部クロック信号ＳＳＣＬ２（４）及び、ブロックＩＣＢＬＫ４はスタンバイ状態から動作状態となり、ブロックＩＣＢＬＫ４は表示データをラッチする。 【００４７】ブロックＩＣＢＬＫ４は、出力Ｙ１２１〜１６０のデータをラッチすると次段ブロックにキャリーを転送するとともにスタンバイ状態となりブロック内データバスＳＳＳＤ（４）及びブロック内クロック信号ＳＳＳＣＬ２（４）をＬｏｗレベルに固定し、内部回路を停止する。なお、内部データバスＳＳＤ（４）、内部クロック信号ＳＳＣＬ２（４）はブロックＩＣＢＬＫ（５）へデータ及びクロックを伝えるため、動作状態を保持する。 【００４８】ブロックＩＣＢＬＫ４からのキャリー入力により内部データバスＳＳＤ（５）、内部クロック信号ＳＳＣＬ２（５）及び、ブロックＩＣＢＬＫ５はスタンバイ状態から動作状態となり、表示データをラッチする。ブロックＩＣＢＬＫ５は、出力Ｙ１６１〜２００のデータをラッチすると次段ブロックにキャリーを転送するとともに、スタンバイ状態となりブロック内データバスＳＳＳＤ（５）及びブロック内クロック信号ＳＳＳＣＬ２（５）をＬｏｗレベルに固定し、内部回路を停止する。なお、内部データバスＳＳＤ（５）及び内部クロック信号ＳＳＣＬ２（５）も前段同様動作状態を保持する。 【００４９】ブロックＩＣＢＬＫ６も同様に動作する。出力Ｙ２０１〜２４０のデータをラッチすると次段セグメントドライバにキャリーＥＩＯ２を出力するとともに、スタンバイ回路３０７により内部データバスＳＤ及び内部クロック信号ＳＣＬ２をＬｏｗレベルに固定し、セグメントドライバ全体をスタンバイ状態とし内部回路を停止する。」 「【００５６】図１１に示すようにブロックＩＣＢＬＫ１において出力Ｙ４０のデータが、ラッチ回路３０２に取り込まれるタイミングでデータ取り込み用信号ＳＯＵＴ１０が出力される。データ取り込み用信号ＳＯＵＴ１０はブロックＩＣＢＬＫ２のスタンバイ解除信号として図１０に示すスタンバイ回路３０５の信号線ＳＥＴ＿Ｎに入力される。 【００５７】信号線ＳＥＴ＿ＮがＬｏｗレベル（ただし信号線ＳＥＴ＿ＮはＬｏｗレベルで有効とする）となると、フリップフロップ回路ＦＳＲ１でスタンバイ信号ＳＴＢＹＮをＨｉｇｈレベルに固定し、内部データバスＳＳＤ及び、内部クロックＳＳＣＬ２をそれぞれブロック内データバスＳＳＳＤ及びブロック内クロックＳＳＳＣＬ２に出力する。」 「【００６３】次に図１の内部データバスＳＳＤ（５）とＳＳＤ（６）間にあるスタンバイ回路３０６の動作を図１４において説明する。信号ＳＥＴ＿Ｎは，ブロックＩＣＢＬＫ４の最終段シフトレジスタのキャリー信号を信号ＳＥＴ＿Ｎ信号に入力する。信号ＳＥＴ＿Ｎが入力されると、フリップフロップ回路ＦＳＲでスタンバイ信号ＳＴＢＹＮ２をＨｉｇｈレベルに固定し内部データバスＳＳＤ（５）およびＳＳＣＬ２（５）をそれぞれ内部データバスＳＳＤ（６）およびＳＳＣＬ２（６）に出力する。信号ＲＥＳＥＴ＿Ｎはシフトレジスタのリセット信号（前述のＣＬＥＡＲ）を入力する。信号ＲＥＳＥＴ＿Ｎが入力されるとスタンバイ信号ＳＴＢＹＮ２をＬｏｗレベルに固定し、内部データバスＳＳＤ（２）および内部クロック信号ＳＳＣＬ２（２）の出力をＬｏｗレベルに固定としスタンバイ状態となる。また，シフトレジスタのリセット信号（前述のＣＬＥＡＲ）が入力されず最終段までデータラッチが完了した場合，チップ全体がスタンバイ状態となり内部データバスＳＤ及び内部クロック信号ＳＣＬ２がＬｏｗレベルに固定されスタンバイ状態となる。」 「【図１】  【図２】  」 「【図１０】  」 「【図１２】  」 イ 引用文献１に記載された発明 （ア）引用文献１の【０００４】ないし【０００６】、【００３８】及び【図１】の記載から、スタンバイ回路３０６（４）には、ランダムロジック回路３１０のスタンバイ回路３０７から内部データバスＳＤを介して、特定の画素列を駆動するためのデータ信号線駆動電圧を生成するための表示データＤＡＴＡが入力されることが読み取れる。 （イ）引用文献１において、【図２】のタイミング図から、各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）が動作状態（Ｈｉｇｈレベル）となっているときには、必ず対応する各内部データバスＳＳＤ（４）ないしＳＳＤ（６）が動作状態（Ｈｉｇｈレベル）となっており、各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）は、各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始（Ｈｉｇｈレベルの立ち上がり）の順番に順次動作開始しており、かつ、各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）と各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始のタイミングは一致していることが読み取れる。 ウ 前記（ア）、（イ）を踏まえつつ、引用文献１の前記アの記載をまとめると、引用文献１には、以下の発明（以下、「引用発明」という。）が記載されている。 「液晶表示装置の一方のガラス基板の液晶側の面には、Ｘ方向に延在し、かつ、Ｙ方向に並設されるｍ本のコモン電極（走査線）が形成され、他方のガラス基板の液晶側の面には、Ｙ方向に延在し、かつ、Ｘ方向に並設されるｎ本のセグメント電極（データ線）が形成され、複数のセグメント電極と複数のコモン電極との交差部が画素領域を構成しており、各セグメントドライバ及び各コモンドライバが複数のセグメント電極および前記複数のコモン電極にそれぞれデータ信号線駆動電圧及び走査線信号駆動電圧を印加して、画素を駆動する方法であって（【０００４】ないし【０００６】、【００１０】、【００３３】）、 各セグメントドライバは、出力タイミング制御用ラインクロックＣＬ１、４ビットの表示データＤＡＴＡ、表示データラッチ用クロックＣＬ２、交流化信号Ｍ、キャリー信号ＥＩＯ１、ＥＩＯ２が入力されるランダムロジック回路３１０を有しており（【００３５】、【００３８】）、 各セグメントドライバは、データ信号線の数が４０出力数分ごとにブロック分割され、各ブロック（ＩＣＢＬＫ１〜６）は、シフトレジスタ３０１、ビットラッチ回路３０２、ラインラッチ回路３０３、出力回路３０４を備え、そのブロックごとにブロック内の回路を停止状態とするスタンバイ回路３０５（１）〜（６）を有しており、（【００２９】、【００３６】） セグメントドライバ内部のデータバスはブロックごとに分割され、ブロック内データバスＳＳＳＤは、上記スタンバイ回路３０５と上記ビットラッチ回路３０２を接続し、内部データバスＳＳＤは、上記スタンバイ回路３０５とスタンバイ回路３０６を接続するものであり（【００３６】、【図１】）、ＩＣＢＬＫ４〜６にそれぞれ対応するスタンバイ回路３０６（４）〜３０６（６）は、内部データバスＳＳＤ（４）とＳＳＤ（５）を介してこの順に直列に接続され、スタンバイ回路３０６（４）からの出力を受ける内部データバスＳＳＤ（４）は、分岐してスタンバイ回路３０５（４）及びスタンバイ回路３０６（５）に接続され、スタンバイ回路３０６（５）からの出力を受ける内部データバスＳＳＤ（５）は、分岐してスタンバイ回路３０５（５）及びスタンバイ回路３０６（６）に接続され（【図１】）、 上記出力回路３０４は、ラインラッチ回路３０３から入力された表示用データの電圧レベルを液晶駆動用の高電圧レベルに変換し、また電源回路１０２から供給される３レベルのデータ信号線駆動電圧を選択するため、この高電圧レベルに変換したデータと、交流化信号Ｍとから、交流化演算を行い、電源回路１０２から供給される３レベルのデータ信号線駆動電圧の中の１つを各セグメント電極（データ信号線）に出力するものであり（【００２０】）、 スタンバイ回路３０６（４）には、上記ランダムロジック回路３１０のスタンバイ回路３０７から内部データバスＳＤを介して特定の画素列を駆動するためのデータ信号線駆動電圧を生成するための表示データＤＡＴＡが入力され（【０００４】ないし【０００６】、【００３８】、【図１】、前記（ア））、 ＩＣＢＬＫ４が出力Ｙ１２１〜１６０の表示データＤＡＴＡをラッチすると、信号ＳＥＴ＿Ｎ（キャリー信号）がスタンバイ回路３０６（５）に入力され（【００４７】、【００６３】、【図１２】）、スタンバイ回路３０６（５）がスタンバイ状態から動作状態となり、内部データバスＳＳＤ（５）がスタンバイ状態から動作状態となる（【００４６】、【００４７】、【図２】、【図１２】）と共に、信号ＳＥＴ＿Ｎがスタンバイ回路３０５（５）に入力されてスタンバイ回路３０５（５）がスタンバイ状態から動作状態となり、ブロック内データバスＳＳＳＤ（５）がスタンバイ状態から動作状態となり（【００４８】、【００５６】、【００５７】、【００６３】、【図２】、【図１０】）、 ＩＣＢＬＫ５が出力Ｙ１６１〜２００の表示データＤＡＴＡをラッチすると、信号ＳＥＴ＿Ｎ（キャリー信号）がスタンバイ回路３０６（６）に入力され（【００４７】、【００４８】、【００６３】、【図１２】）、スタンバイ回路３０６（６）がスタンバイ状態から動作状態となり、内部データバスＳＳＤ（６）がスタンバイ状態から動作状態となる（【００４６】、【００４７】、【図１２】）と共に、信号ＳＥＴ＿Ｎがスタンバイ回路３０５（６）に入力されてスタンバイ回路３０５（６）がスタンバイ状態から動作状態となり、ブロック内データバスＳＳＳＤ（６）がスタンバイ状態から動作状態となり（【００４８】、【００５６】、【００５７】、【図２】、【図１０】）、 各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）が信号ＳＥＴ＿Ｎ（キャリー信号）の入力を契機として動作状態（Ｈｉｇｈレベル）となっているときには、必ず対応する各内部データバスＳＳＤ（４）ないしＳＳＤ（６）も信号ＳＥＴ＿Ｎ（キャリー信号）の入力を受けて動作状態（Ｈｉｇｈレベル）となっており（【００４６】ないし【００４８】、【図２】、前記（ウ））、各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）は、各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始（Ｈｉｇｈレベルの立ち上がり）の順番に順次動作開始しており、かつ、各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）と各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始のタイミングは一致している（【００３９】、【図２】、前記（イ））、 前記液晶表示装置の前記画素を駆動する方法」 （４）対比 ア 引用発明の液晶表示装置において、「Ｘ方向に並設されるｎ本のセグメント電極（データ線）」と、「Ｙ方向に並設されるｍ本のコモン電極」との交差部により「画素領域」が構成されているから、その「画素」は、「アレイ」状に構成されており、これは本件補正発明における「画素アレイ」に相当する。また、引用発明において、「複数のセグメント電極」に印加される各「データ信号線駆動電圧」は、「Ｙ方向に延在する」「セグメント電極」に結合する画素を駆動するものである。よって、引用発明の「Ｙ方向に延在する」、各「セグメント電極」上の複数の「画素」は、本件補正発明の「特定の画素列」に相当する。そして、引用発明の「複数のセグメント電極」に印加される各「データ信号線駆動電圧」は、上記複数の「画素」を駆動するための信号であるから、本件補正発明の「特定の画素列用である」「列データ信号」に相当する。 イ 引用発明において、「出力回路３０４」は、「ラインラッチ回路３０３から入力された表示用データの電圧レベルを液晶駆動用の高電圧レベルに変換し、また電源回路１０２から供給される３レベルのデータ信号線駆動電圧を選択するため、この高電圧レベルに変換したデータと、交流化信号Ｍとから、交流化演算を行い、電源回路１０２から供給される３レベルのデータ信号線駆動電圧の中の１つを各セグメント電極（データ信号線）に出力するもの」であるから、この「出力回路３０４」において、データ信号線駆動電圧が「生成」されていると認められ、このことは、本件補正発明において、「列データを生成する方法」に相当する。 ウ 引用発明において、「スタンバイ回路３０６（４）」ないし「スタンバイ回路３０６（６）」は、表示データの経路（「バス」）である内部データバスＳＳＤの間に設けられ、信号ＳＥＴ＿Ｎ（キャリー信号）の入力によりスタンバイ状態から動作状態に制御されており（【００６３】の「信号ＳＥＴ＿Ｎが入力されると」、「内部データバスＳＳＤ（５）」を「内部データバスＳＳＤ（６）」に「出力する」旨記載されている点を踏まえれば）当該制御により表示データＤＡＴＡを内部データバスＳＳＤに出力したり、その出力を止めたりしているものであるから、本件補正発明における「２つ以上の制御可能バスバッファ」に相当する。 エ 引用発明において、「スタンバイ回路３０６（４）」ないし「スタンバイ回路３０６（６）」は、内部データバスＳＳＤ（４）、内部データバスＳＳＤ（５）を介してこの順に直列に接続されており、一本のデータの経路（「ストリング」）を形成しており、このことは、本件補正発明の「２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成する」ことに相当する。 オ 引用発明において、スタンバイ回路３０６（４）からの出力を受ける内部データバスＳＳＤ（４）は、分岐してスタンバイ回路３０６（５）及びスタンバイ回路３０５（４）に接続され、同様に、スタンバイ回路３０６（５）からの出力を受けるＳＳＤ（５）は、分岐してスタンバイ回路３０６（６）及びスタンバイ回路３０５（５）に接続されている。 上記の内部データバスＳＳＤが分岐する箇所（以下、「データバス分岐点」という。）は、本件補正発明の「ノード」に相当する。また、当該データバス分岐点は、スタンバイ回路３０６（４）、スタンバイ回路３０６（５）の出力側に「付随」する形で存在しているから、本件補正発明の「付随ノード」に相当する。 そして、引用発明において、スタンバイ回路３０６（４）、スタンバイ回路３０６（５）のそれぞれの出力側に付随するデータバス分岐点に表示データＤＡＴＡを出力することは、本件補正発明における「２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動する」ことに相当する。 カ 引用発明において、スタンバイ回路３０５（４）ないしスタンバイ回路３０５（６）は、４０出力分を有する各ブロックに設けられ、全体の出力２４０本のうちの一部である４０出力に対応するものであり、信号ＳＥＴ＿Ｎ（キャリー信号）の入力によりスタンバイ状態から動作状態に制御され、当該制御により表示データＤＡＴＡをブロック内データバスＳＳＳＤに出力したり、その出力を止めたりするものであるから、本件補正発明の「制御可能ローカル出力バッファ」に相当する。 キ 引用発明において、各データバス分岐点は、特定のスタンバイ回路３０５と電気的に結合されており、このことは、本件補正発明において、「各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されるように、形成」されることに相当する。 ク 本件補正発明の「前記列データ信号」において「前記」が指しているのは、「特定の画素列用である列データ信号」であり、この「前記」との語句に着目すれば、「前記列データ信号」は、個々の（１列分の）「特定の画素列」用に「出力」される列データ信号であるようにも解される。しかしながら、「前記列データ信号」は２つ以上の制御可能バスバッファの直列接続されたストリングの「入力に」「提供」されることが特定されており、また、明細書の記載も参酌すれば、当該「前記列データ信号」は、「（ストリングの）入力に提供される」、「特定の画素列を駆動するための列データ信号に対応可能な入力データ信号」であると解釈するのが相当であり、以下では、かかる解釈の下で検討する。 引用発明において、直列に接続されたスタンバイ回路３０６（４）ないしスタンバイ回路３０６（６）のうち、スタンバイ回路３０６（４）には、スタンバイ回路３０７からデータバスＳＤを介して特定の画素列を駆動するための表示データＤＡＴＡが入力されており、当該表示データＤＡＴＡは、「出力回路３０４」において、「液晶駆動用の高電圧レベルに変換」され、「この高電圧レベルに変換したデータと、交流化信号Ｍとから、交流化演算を行い、電源回路１０２から供給される３レベルのデータ信号線駆動電圧の中の１つを各セグメント電極（データ信号線）に出力」されるから、この表示データＤＡＴＡは、上記「特定の画素列を駆動するための列データ信号に対応可能な入力データ信号」に相当する。 よって、スタンバイ回路３０６（４）へ上記表示データＤＡＴＡを入力することは、本件補正発明の「２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号（特定の画素列を駆動するための列データ信号に対応可能な入力データ信号）を提供する」ことに相当する。 ケ スタンバイ回路３０６（４）がスタンバイ回路３０７から表示データを受信して、その表示データＤＡＴＡがスタンバイ回路３０６（５）に出力され、スタンバイ回路３０６（６）についても順次、同様の受信・出力が行われるから、このことは、本件補正発明における「制御可能バスバッファの１つが前記列データ信号（特定の画素列を駆動するための列データ信号に対応可能な入力データ信号）を受信して、その出力が他の制御可能バスバッファに与えられて、順次このように続いていくものである」ことに相当する。 コ 引用発明において、スタンバイ回路３０６がスタンバイ状態から動作状態となると、その出力側にある内部データバスＳＳＤがスタンバイ状態から動作状態となる。よって、引用発明において、スタンバイ回路３０６（４）、スタンバイ回路３０６（５）、スタンバイ回路３０６（６）が、（キャリー信号の入力に従い）この順にスタンバイ状態から動作状態となることは、本件補正発明における「各制御可能バスバッファを順次有効化する」ことに相当するとともに、スタンバイ回路３０６（４）〜（６）をスタンバイ状態から動作状態にすれば、データバス分岐点を含む内部データバスＳＳＤも動作状態となるので、このことは、「各ノードが順次時間的に駆動される」ことに相当する。 サ ブロック内データバスＳＳＳＤ（４）が動作状態となっているときには、必ず内部データバスＳＳＤ（４）が動作状態となっており、このとき、スタンバイ回路３０５（４）と、ＳＳＤ（４）にあるデータバス分岐点も動作状態にあるといえるから、このことは、本件補正発明の、「前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中である」ことに相当する。 各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）は、各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始の順番に順次動作開始しており、かつ、各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）と各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始のタイミングは一致しており、このことは、スタンバイ回路３０５（４）〜（６）と３０６（４）〜（６）の動作開始順序及び動作開始タイミングについてもいえるから、本件補正発明の「前記制御可能ローカル出力バッファのそれぞれを、前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化する」に相当する。 上記ア〜サの対比内容をまとめると、引用発明は、本件補正発明の構成を全て含む。 よって、本件補正発明は、引用文献１に記載された発明である。 また、本件補正発明は、引用文献１に記載された発明に基づいて当業者が容易に発明をすることができたものであるともいえる。 シ なお、本件補正発明の「２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号を提供する」における「前記列データ信号」について、仮に「特定の画素列」用（１列用）のデータ信号を意味すると考えたとしても、引用発明において、スタンバイ回路３０７からスタンバイ回路３０６（４）への表示データＤＡＴＡの信号線は（図１２に複数本存在する記載があることを考えれば）、液晶表示装置の各ブロックＩＣＢＬＫの出力に対応する本数（４０本）存在し、各信号線に各画素列用（１列用）の入力データ信号が提供されると考えるのが自然である。したがって、上述のように考えたとしても、引用発明が本件補正発明の構成を全て含むという結論に変わりはない。 仮に引用発明において、信号線が各ブロックＩＣＢＬＫの出力に対応する本数ではなく、それより少ない本数しか有しておらず、（例えば「特定の画素列用の列データ信号」が複数連なった）シリアルな入力データ信号が、当該少ない本数の信号線に入力されるものであるとしても、シリアル通信がパラレル通信となるよう、各ブロックＩＣＢＬＫの出力に対応させて同数のデータ線（内部データバスＳＳＤ）を設けることにより、各データ線には各画素列用の入力データ信号を入力するようにする程度のことは、当業者の設計事項の範囲内である。よって、そのような場合であったとしても、本件補正発明は、引用発明から当業者が容易に発明できたものである。 （５）審判請求人の主張について ア 審判請求人は、審判請求書において「引用文献１の発明では、ブロックＩＣＢＬＫ１，ブロックＩＣＢＬＫ２，ブロックＩＣＢＬＫ３，…がラッチする信号は画素列用の信号とは無関係です。（中略）例えばブロックＩＣＢＬＫ１の出力Ｙ１〜４０のデータは、画素アレイの１列のためのデータではありません。」と主張している。 しかし、当該主張については、上記（３）シで述べた理由により、採用できない。 イ また、審判請求人は、「引用文献１に記載の発明は、そもそも、「画素アレイに使用するための列データ信号であって、それぞれ特定の画素列用である列データ信号を生成する方法」に関するものではないため、「特定の画素列用である列データ信号が制御可能バスバッファから他の制御可能バスバッファに順次与えられ、各ノードが順次時間的に駆動されるように、前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって、前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように、前記制御可能ローカル出力バッファのそれぞれを、前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化する」との構成（以下、「バッファ有効化プロセス」と呼ぶ）について開示も示唆もありません。」と主張している。 しかし、前記第２の３（４）クで述べたように、「制御可能バスバッファの１つが受信して、その出力が他の制御可能バスバッファに与えられ」る「前記列データ信号」は、制御可能バスバッファの直列接続されたストリングの「入力に」「提供」されるものであり、当該「前記列データ信号」は、「（ストリングの）入力に提供される」、「特定の画素列を駆動するための列データ信号に対応可能な入力データ信号」であると解釈するのが相当であるから、引用文献１の「表示データＤＡＴＡ」は、上記「特定の画素列を駆動するための列データ信号に対応可能な入力データ信号」に相当し、引用発明のスタンバイ回路３０６（４）〜（６）においては、複数の信号線を介して、単純マトリックス型液晶表示装置の各列の画素を駆動するための表示データＤＡＴＡが順次出力されていくことになる。 そうすると、引用発明においても、審判請求人の主張する上記「バッファ有効化プロセス」が成り立っていることとなるから、審判請求人の上記主張は採用できない。 （６）請求人の上申書における主張について 審判請求人は、令和２年２月２１日に提出された上申書において、本件補正発明を「前記制御可能バスバッファおよび前記制御可能ローカル出力バッファとは異なるコントローラを用いて順次有効化する」とする補正案を提示しており、当該補正案の請求項１に係る発明は引用文献１から容易に想到し得るものではないと主張している。 しかし、引用発明において、「スタンバイ回路３０６」、「スタンバイ回路３０５」は、これらとは独立した異なる構成要素である「ブロックＩＣＢＬＫ」からの信号ＳＥＴ＿Ｎ（キャリー信号）により、順次有効化されているから、引用発明における各「ブロックＩＣＢＬＫ」は、当該補正案における「前記制御可能バスバッファおよび前記制御可能ローカル出力バッファとは異なるコントローラ」に相当する。 よって、本件補正発明が上記補正案のとおり補正されたとしても、依然としてその発明が、引用文献１に記載された発明である、という結論に変わりはない。 （７）独立特許要件についてのまとめ よって、本件補正発明は、引用文献１に記載された発明であり、また引用文献１に記載された発明に基づいて当業者が容易に発明できたものであるから、特許法第29条第1項第3号に該当し、もしくは同法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。 ４ むすび 以上より、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 よって、補正の却下の決定の結論のとおり決定する。 第３ 本願発明について １ 本願に係る発明 本件補正は、上記第２において述べたとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、上記第２の１（１）に記載された事項により特定されるとおりのものである。 ２ 原査定における本願発明についての拒絶理由１及び２の概要 （理由１）本願発明は、特開平１０−２８２９３９号公報（前掲の引用文献１）に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 （理由２）本願発明は、引用文献１に記載された発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。 ３ 引用文献に記載された発明等 引用文献１には、前記第２の３（３）において認定したとおりの引用発明が記載されている。 ４ 判断 本願発明は、本件補正発明の「画素アレイに使用するための列信号を生成する方法」に関する限定を省き、「２つ以上の制御可能バスバッファ」間の信号の出力及び受信方法に関する限定を省いたものである。 引用発明は、前記第２の３（４）で述べたように、本件補正発明の構成を全て含む。そして、本願発明は、本件補正発明から上記の限定を省いたものであるから、引用発明は、本願発明の構成を全て含む。 よって、本願発明は、引用文献１に記載された発明である。 また、本願発明は、引用文献１に記載された発明に基づいて容易に発明をすることができたものであるともいえる。 第４ むすび 以上のとおり、本願発明は、特許法第29条第1項第3号に該当し、特許を受けることができない。 また、本願発明は、同法第29条第2項の規定により、特許を受けることができない。 よって、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 別掲 |
（行政事件訴訟法第４６条に基づく教示） この審決に対する訴えは、この審決の謄本の送達があった日から３０日（附加期間がある場合は、その日数を附加します。）以内に、特許庁長官を被告として、提起することができます。 審判長 中塚 直樹 出訴期間として在外者に対し９０日を附加する。 |
| 審理終結日 | 2020-07-31 |
| 結審通知日 | 2020-08-04 |
| 審決日 | 2020-08-20 |
| 出願番号 | P2016-550185 |
| 審決分類 |
P
1
8・
575-
Z
(G09G)
P 1 8・ 121- Z (G09G) |
| 最終処分 | 02 不成立 |
| 特許庁審判長 |
中塚 直樹 |
| 特許庁審判官 |
中澤 真吾 濱野 隆 |
| 発明の名称 | マイクロディスプレイデバイス用の列バス駆動方法 |
| 代理人 | 堤 健郎 |
| 代理人 | 金子 大輔 |
| 代理人 | 中田 健一 |
| 代理人 | 杉本 修司 |
| 代理人 | 野田 雅士 |
| 代理人 | 小林 由佳 |
| 代理人 | 谷口 洋樹 |
