• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 G09F
管理番号 1380904
総通号数
発行国 JP 
公報種別 特許審決公報 
発行日 2022-01-28 
種別 拒絶査定不服の審決 
審判請求日 2021-06-28 
確定日 2022-01-05 
事件の表示 特願2019−153890号「表示装置」拒絶査定不服審判事件〔令和 1年11月28日出願公開、特開2019−204126号、請求項の数(2)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
出願分割の経緯の概略
本願は、令和元年8月26日にされた特許法44条1項の規定による特許出願であって、平成20年12月18日に出願した特願2008−322043号を最先の出願とする、いわゆる第6世代の分割出願(優先権主張 平成19年12月21日)であるところ、出願の分割の経緯は、次のとおりである。なお、括弧内は当該出願の提出日を示す。
最先の出願 :特願2008−322043号(平成20年12月18日)
第1世代分割:特願2013−164974号(平成25年 8月 8日)
第2世代分割:特願2014−168083号(平成26年 8月21日)
第3世代分割:特願2016− 59460号(平成28年 3月24日)
第4世代分割:特願2017−236696号(平成29年12月11日)
第5世代分割:特願2018− 70584号(平成30年 4月 2日)
本願 :特願2019−153890号(令和 元年 8月26日)

2 本願の手続の経緯の概略
本願の出願後の手続の経緯の概略は、次のとおりである。
令和 2年 6月15日付け:拒絶理由通知書(最初)
令和 2年10月14日 :意見書の提出
令和 3年 3月30日付け:拒絶査定(同年4月6日送達、以下「原査定」という。)
令和 3年 6月28日 :審判請求書の提出

第2 本願発明
本願の請求項1及び2に係る発明(以下、それぞれ「本願発明1」及び「本願発明2」という。)は、本願の願書に最初に添付した特許請求の範囲の請求項1及び2に記載された次の事項により特定されるとおりのものである。
「【請求項1】
基板と、
前記基板上方の半導体膜と、
前記半導体膜上方の第1の絶縁膜と、
前記第1の絶縁膜上方の第1の配線と、
前記第1の配線上方の第2の絶縁膜と、
前記第2の絶縁膜上方の画素電極と、
前記画素電極上方の有機樹脂膜と、
前記有機樹脂膜上方の発光層と、
前記発光層上方の共通電極と、
を有し、
前記第1の配線は、前記半導体膜と電気的に接続され、
前記画素電極は、前記第2の絶縁膜が有する第1の開口部を介して、前記第1の配線と電気的に接続され、
前記有機樹脂膜は、第2の開口部を有し、
前記第2の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有し、
前記第1の配線は、第1の領域と、第2の領域と、を有し、
前記第1の領域は、前記第2の領域よりも膜厚が大きく、
前記第1の配線は、前記第1の領域において前記第1の開口部と重なる領域を有し、
前記第1の配線は、前記第1の領域において前記有機樹脂膜と重なる領域を有し、
前記第1の配線は、前記第2の領域において前記第2の開口部と重なる領域を有する表示装置。
【請求項2】
基板と、
前記基板上方の半導体膜と、
前記半導体膜上方の第1の絶縁膜と、
前記第1の絶縁膜上方の第1の配線と、
前記第1の配線上方の第2の絶縁膜と、
前記第2の絶縁膜上方の画素電極と、
前記画素電極上方の有機樹脂膜と、
前記有機樹脂膜上方の発光層と、
前記発光層上方の共通電極と、
を有し、
前記第1の絶縁膜は、第3の開口部を有し、
前記第1の配線は、前記第3の開口部を介して、前記半導体膜と電気的に接続され、
前記画素電極は、前記第2の絶縁膜が有する第1の開口部を介して、前記第1の配線と電気的に接続され、
前記有機樹脂膜は、第2の開口部を有し、
前記第2の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有し、
前記第1の配線は、第1の領域と、第2の領域と、を有し、
前記第1の領域は、前記第2の領域よりも膜厚が大きく、
前記第1の配線は、前記第1の領域において前記第1の開口部と重なる領域を有し、
前記第1の配線は、前記第1の領域において前記有機樹脂膜と重なる領域を有し、
前記第1の配線は、前記第2の領域において前記第2の開口部と重なる領域を有し、
前記有機樹脂膜は、前記第3の開口部と重なる領域を有する表示装置。」

第3 原査定の理由の概要
原査定の拒絶の理由の概要は、次のとおりである。

本願発明1及び2は、下記の引用文献1及び2に記載された発明に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。



引用文献1:特開2006−157046号公報
引用文献2:特開2006−310799号公報

第4 引用文献、引用発明等
1 引用文献1
(1)引用文献1の記載について
原査定の拒絶の理由で引用する引用文献1(特開2006−157046号公報)には、図面とともに次の事項が記載されている(下線は当審で付した。)。
「【0021】
図1において、駆動TFTの活性層は、Nチャネル型TFT(以下、NTFTという)のソース領域103、ドレイン領域104、LDD(ライトドープトドレイン)領域105およびチャネル形成領域106、並びにPチャネル型TFT(以下、PTFTという)のソース領域107、ドレイン領域108およびチャネル形成領域109で形成される。
【0022】
また、画素TFT(ここではNTFTを用いる。)の活性層は、ソース領域110、ドレイン領域111、LDD領域112a〜112dおよびチャネル形成領域113a、113bで形成される。なお、114はチャネル形成領域113a、113bの間に存在する高濃度不純物領域であり、ソース領域110およびドレイン領域111と同一組成(同一不純物が同一濃度で含まれる)である。この領域はオフ電流の原因となる、ドレイン端で発生した少数キャリアのソース領域への移動を妨げるストッパー領域として機能する。
【0023】
そして、活性層を覆ってゲート絶縁膜が形成されるが、本願発明では駆動TFTのゲート絶縁膜115が、画素TFTのゲート絶縁膜116よりも薄く形成される。代表的には、ゲート絶縁膜115の膜厚は5〜50nm(好ましくは10〜30nm)とし、ゲート絶縁膜116の膜厚は50〜200nm(好ましくは100〜150nm)とすれば良い。
【0024】
なお、駆動TFTのゲート絶縁膜は一種類の膜厚である必要はない。即ち、駆動回路部内に異なる絶縁膜を有する駆動TFTが存在していても構わない。その場合、同一基板上に異なるゲート絶縁膜を有するTFTが少なくとも三種類以上存在することになる。
【0025】
次に、ゲート絶縁膜115、116の上には駆動TFTのゲート配線117、118と、画素TFTのゲート電極119a、119bが形成される。なお、ゲート配線117〜119の形成材料としては、800〜1150℃(好ましくは900〜1100℃)の温度に耐える耐熱性を有する導電膜を用いる。」
「【0031】
次に、120は第1層間絶縁膜(下層)、121は第1層間絶縁膜(上層)であり、珪素を含む絶縁膜で形成される。その上には駆動TFTのソース配線122、123およびドレイン配線124、また画素TFTのソース配線125、ドレイン配線126が形成される。
【0032】
その上にはパッシベーション膜127が形成される。このパッシベーション膜127はドレイン配線126の上において開口部128が設けられ、それを覆うようにして第2層間絶縁膜129が形成される。この第2層間絶縁膜129としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、BCB(ベンゾシクロブテン)膜、MSSQ(methyl silsesquioxane)などを用いることができる。
【0033】
第2層間絶縁膜129の上には、アルミニウム膜またはアルミニウムを主成分とする膜(アルミニウム膜に不純物として他元素を添加した膜)でなる遮光膜130が形成され、その表面には遮光膜130を酸化して得た酸化物(アルミナ膜)131が形成される。この遮光膜130をパターニングする際には、60〜85°程度のテーパーをつけておくことが好ましい。また、酸化物131は、陽極酸化法、熱酸化法またはプラズマ酸化法によって形成すれば良い。なお、不純物として用いられる他元素としては、チタン、スカンジウム、ネオジウムまたはシリコンが挙げられる。
【0034】
そして、第2層間絶縁膜129にはコンタクトホールが形成され、その後、画素電極132が形成される。画素電極132はコンタクトホールを介してドレイン配線126と電気的に接続される。この時、透過型AM−LCDを作製するのであれば画素電極として透明導電膜を、反射型AM−LCDを作製するのであれば反射率の高い金属膜を用いれば良い。」
「【0235】
本実施例では、本願発明を用いてEL(エレクトロルミネセンス)表示装置を作製した例について説明する。なお、図18(A)は本願発明のEL表示装置の上面図であり、図18(B)はその断面図である。
【0236】
図18(A)において、4001は基板、4002は画素部、4003はソース側駆動回路、4004はゲート側駆動回路であり、それぞれの駆動回路は配線4005を経てFPC(フレキシブルプリントサーキット)4006に至り、外部機器へと接続される。
【0237】
このとき、画素部4002、ソース側駆動回路4003及びゲート側駆動回路4004を囲むようにして第1シール材4101、カバー材4102、充填材4103及び第2シール材4104が設けられている。
【0238】
また、図18(B)は図18(A)をA−A’で切断した断面図に相当し、基板4001の上にソース側駆動回路4003に含まれる駆動TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを図示している。)4201及び画素部4002に含まれる電流制御用TFT(EL素子への電流を制御するTFT)4202が形成されている。
【0239】
本実施例では、駆動TFT4201には図1の駆動回路部と同じ構造のTFTが用いられ、電流制御用TFT4202には図1の画素部と同じ構造のTFTが用いられる。また、画素部4002には電流制御用TFT4202のゲートに接続された保持容量(図17のコンデンサ85に相当する)が設けられるが、この保持容量(図示せず)には図5(B)に示した保持容量254と同じ構造の保持容量が用いられる。
【0240】
駆動TFT4201及び画素TFT4202の上には樹脂材料でなる層間絶縁膜(平坦化膜)4301が形成され、その上に画素TFT4202のドレインと電気的に接続する画素電極(陽極)4302が形成される。画素電極4302としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛との化合物を用いることができる。
【0241】
そして、画素電極4302の上には絶縁膜4303が形成され、絶縁膜4303は画素電極4302の上に開口部が形成されている。この開口部において、画素電極4302の上にはEL(エレクトロルミネッセンス)層4304が形成される。EL層4304は公知の有機EL材料または無機EL材料を用いることができる。また、有機EL材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
【0242】
EL層4304の形成方法は公知の技術を用いれば良い。また、EL層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【0243】
EL層4304の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極4305が形成される。また、陰極4305とEL層4304の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、EL層4304を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極4305を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0244】
そして陰極4305は4306で示される領域において配線4005に電気的に接続される。配線4005は陰極4305に所定の電圧を与えるための配線であり、導電性材料4307を介してFPC4006に電気的に接続される。
【0245】
以上のようにして、画素電極(陽極)4302、EL層4304及び陰極4305からなるEL素子が形成される。このEL素子は、第1シール材4101及び第1シール材4101によって基板4001に貼り合わされたカバー材4102で囲まれ、充填材4103により封入されている。」
「【図1】


「【図18】



(2)引用発明の認定
ア 引用文献1の【図1】から、第1層間絶縁膜の下層120及び上層121は、画素TFTのゲート電極119a、119bの上に形成されていることが認められる。

イ 上記アの認定事項を踏まえつつ、上記(1)に摘記した記載内容及び図示内容を総合すると、引用文献1には、以下の発明(以下「引用発明」という。)が記載されていると認められる。
[引用発明]
「EL(エレクトロルミネセンス)表示装置であって、(【0235】)
基板4001の上に、画素部4002に含まれる電流制御用TFT(EL素子への電流を制御するTFT)である画素TFT4202が形成されており、(【0238】)
画素TFT4202は、活性層がソース領域110、ドレイン領域111、LDD領域112a〜112dおよびチャネル形成領域113a、113bで形成され、活性層を覆ってゲート絶縁膜116が形成され、ゲート絶縁膜116の上には画素TFTのゲート電極119a、119bが形成されており、(【0239】、【0022】、【0023】、【0025】、【図1】)
画素TFTのゲート電極119a、119bの上に形成された第1層間絶縁膜の下層120及び上層121の上には画素TFTのソース配線125、ドレイン配線126が形成され、
(【0239】、【0031】、【図1】、上記ア)
画素TFT4202の上には樹脂材料でなる層間絶縁膜(平坦化膜)4301が形成され、その上に画素TFT4202のドレインと電気的に接続する画素電極(陽極)4302が形成されており、(【0240】)
画素電極4302の上には絶縁膜4303が形成され、絶縁膜4303は画素電極4302の上に開口部が形成されており、この開口部において、画素電極4302の上にはEL(エレクトロルミネッセンス)層4304が形成され、EL層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を組み合わせた積層構造または単層構造とされており、EL層4304の上には陰極4305が形成されて、画素電極(陽極)4302、EL層4304及び陰極4305からなるEL素子が形成された、
(【0241】〜【0243】、【0245】)
EL(エレクトロルミネセンス)表示装置。」

2 引用文献2
(1)引用文献2の記載について
原査定の拒絶の理由で引用する引用文献2(特開2006−310799号公報)には、図面とともに次の事項が記載されている(下線は当審で付した。)。
「【0006】
本発明は、有機化合物を含む層を有するメモリとし、メモリ素子メモリ素子部に設けるTFTのソース電極またはドレイン電極をメモリのビット線を構成する導電層とする構造とする。TFTのソース電極またはドレイン電極と接続する接続電極を介してメモリの導電層と接続する構造に比べて、本発明は、一つの配線でTFTのソース電極またはドレイン電極及びメモリのビット線を構成し、接触抵抗や配線抵抗を低減することができるため、半導体装置の省電力化を図ることができる。」
「【0022】
(実施の形態1)
図1は、本発明の半導体装置の一例、具体的には、有機化合物層を含むメモリ素子を配置したメモリ素子部を有するメモリ装置(以下、有機メモリとも記す)の断面図である。
【0023】
図1中、絶縁表面を有する基板10上に設けられたTFT(nチャネル型TFTまたはpチャネル型TFT)は、メモリセルの有機化合物層20bに流れる電流を制御する素子であり、13、14はソース領域またはドレイン領域である。」
「【0040】
(実施の形態2)
本実施の形態では、実施の形態1と異なる構造のメモリ装置の一例を図2に示す。
【0041】
図2の構造は、絶縁物219をマスクとしたエッチングにより第1の電極層の一部が薄い第1領域を有しており、第1領域がメモリセルの有機化合物を含む積層(バッファ層220a、有機化合物層220b)と接している。絶縁物219は隣合うメモリセルとの境界に配置され、第1の電極層の周縁を囲むように覆っている。
【0042】
また、第1の電極層218a〜218cは、メモリ素子のビット線を構成する導電層である。第1の電極層218a〜218cは、2層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造となっている。ここでは、218aとしてチタン膜、218bとしてアルミニウムを主成分とする膜、218cとしてチタン膜として順に積層している。」
「【0049】
図2の構造とした場合、接続部において、第2の電極層221と第1の電極層の2層目とが接する構造となる。第2の電極層221の材料と第1の電極層の2層目の材料とを同じ金属元素を主成分とする材料とすれば、コンタクト抵抗の小さい接続を行うことができる。」
「【0051】
(実施の形態3)
本実施の形態では、実施の形態1や実施の形態2と異なる構造のメモリ装置の一例を図3に示す。
【0052】
図3の構造は、絶縁物319をマスクとしたエッチングにより第1の電極層の一部が薄い第1領域を有しており、第1領域がメモリセルの有機化合物を含む積層(バッファ層320a、有機化合物層320b)と接している。絶縁物319は隣合うメモリセルとの境界に配置され、第1の電極層の周縁を囲むように覆っている。
【0053】
また、第1の電極層318a〜318cは、メモリ素子のビット線を構成する導電層である。第1の電極層318a〜318cは、1層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造となっている。ここでは、318aとしてチタン膜、318bとしてアルミニウムを主成分とする膜、318cとしてチタン膜として順に積層している。」
「【0060】
図3の構造とした場合、第1の電極層の1層目318aは、平坦な層間絶縁膜316上に薄く形成されているため、比較的平坦な表面を得ることができる。従って、金属電極の表面凹凸などを起因とするメモリ素子の短絡による初期不良なども抑制することができる。
【0061】
また、接続部において、第2の電極層321と第1の電極層の1層目325aとが接し、且つ、2層目325bの側壁も第2の電極層321と接する構造となる。図3の構造とすることで、接続部における接触面積を大きくすることができる。」
「【0063】
(実施の形態4)
本実施の形態では、実施の形態2と一部異なる構造のメモリ装置の一例を図4に示す。
【0064】
実施の形態2では、絶縁物をマスクとしてエッチングを行った例を示したが、本実施の形態では、マスクを1枚増やしてエッチングを行い、第1の電極層の3層目を一部除去する例を示す。
【0065】
図4の構造は、エッチングにより第1の電極層の一部が薄い第1領域を有しており、第1領域がメモリセルの有機化合物を含む積層(バッファ層420a、有機化合物層420b)と接している。絶縁物419は隣合うメモリセルとの境界に配置され、第1の電極層の周縁を囲むように覆っている。
【0066】
また、第1の電極層418a〜418cは、メモリ素子のビット線を構成する導電層である。第1の電極層418a〜418cは、2層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造となっている。ここでは、418aとしてチタン膜、418bとしてアルミニウムを主成分とする膜、418cとしてチタン膜として順に積層している。」
「【0075】
(実施の形態5)
本実施の形態では、実施の形態4と一部異なる構造のメモリ装置の一例を図5に示す。
【0076】
実施の形態4では、第1の電極層の3層目を一部除去した例を示したが、本実施の形態では、第1の電極層の積層数を4として、4層目及び3層目を一部除去する例を示す。
【0077】
図5の構造は、エッチングにより第1の電極層の一部が薄い第1領域を有しており、第1領域がメモリセルの有機化合物を含む積層(バッファ層520a、有機化合物層520b)と接している。絶縁物519は隣合うメモリセルとの境界に配置され、第1の電極層の周縁を囲むように覆っている。
【0078】
また、第1の電極層518a〜518dは、メモリ素子のビット線を構成する導電層である。第1の電極層518a〜518dは、2層の領域からなる第1領域と、4層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造となっている。ここでは、518aとして窒化チタン膜、518bとしてチタン膜、518cとしてアルミニウムを主成分とする膜、518dとしてチタン膜として順に積層している。」
「【図1】


「【図2】


「【図3】


「【図4】


「【図5】



(2)引用文献2に記載された技術事項の認定
上記(1)に摘記した記載内容及び図示内容から、引用文献2には次の技術事項(以下「引用文献2記載事項」という。)が記載されていると認められる。
[引用文献2記載事項]
「有機化合物層を含むメモリ素子を配置したメモリ素子部を有するメモリ装置であって、(【0022】)
絶縁表面を有する基板上に設けられたTFT(nチャネル型TFTまたはpチャネル型TFT)は、メモリセルの有機化合物層に流れる電流を制御する素子であり、(【0023】)
メモリ素子部に設けるTFTのソース電極またはドレイン電極をメモリのビット線を構成する導電層とする構造とすることにより、一つの配線でTFTのソース電極またはドレイン電極及びメモリのビット線を構成し、接触抵抗や配線抵抗を低減することができるため、半導体装置の省電力化を図ることができるものであり、(【0006】)
第1の電極層の一部が薄い第1領域を有しており、第1領域がメモリセルの有機化合物を含む積層(バッファ層、有機化合物層)と接しており、絶縁物は隣り合うメモリセルとの境界に配置され、第1の電極層の周縁を囲むように覆っており、(【0041】、【0052】、【0065】、【0077】)
メモリ素子のビット線を構成する導電層である第1の電極層は、次のア〜エのいずれかの構造となっている、メモリ装置。
ア 2層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造であり、
(【0042】、【図2】の第1の電極層218a〜218c)
接続部において、第2の電極層221と第1の電極層の2層目とが接する構造となり、第2の電極層221の材料と第1の電極層の2層目の材料とを同じ金属元素を主成分とする材料とすれば、コンタクト抵抗の小さい接続を行うことができる構造(【0049】)
イ 1層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造であり、
(【0053】、【図3】の第1の電極層318a〜318c)
第1の電極層の1層目318aが、平坦な層間絶縁膜316上に薄く形成されているため、比較的平坦な表面を得ることができ、金属電極の表面凹凸などを起因とするメモリ素子の短絡による初期不良なども抑制することができ(【0060】)、接続部において、第2の電極層321と第1の電極層の1層目325aとが接し、2層目325bの側壁も第2の電極層321と接する構造とすることで、接続部における接触面積を大きくすることができる構造(【0061】)
ウ 2層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造
(【0066】、【図4】の第1の電極層418a〜418c)
エ 2層の領域からなる第1領域と、4層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造
(【0078】、【図5】の第1の電極層518a〜518d)」

第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比する。
ア 引用発明の「基板4001」は、本願発明1の「基板」に相当する。

イ 引用発明の「基板4001の上に」「形成され」た「画素TFT4202」の「活性層」は、「ソース領域110、ドレイン領域111、LDD領域112a〜112dおよびチャネル形成領域113a、113bで形成され」ているから、本願発明1の「前記基板上方の半導体膜」に相当する。

ウ 引用発明の「第1層間絶縁膜の下層120及び上層121」は、「画素TFTのゲート電極119a、119bの上に形成された」ものであり、「画素TFT4202」の「活性層を覆ってゲート絶縁膜116が形成され、ゲート絶縁膜116の上には画素TFTのゲート電極119a、119bが形成されて」いるから、引用発明の「第1層間絶縁膜」は、本願発明1の「前記半導体膜上方の第1の絶縁膜」に相当する。

エ 引用発明の「第1層間絶縁膜」の「上層121の上に」「形成され」た「画素TFT」の「ドレイン配線126」は、本願発明1の「前記第1の絶縁膜上方の第1の配線」に相当する。

オ 引用発明の「画素TFT4202の上」に「形成され」た「樹脂材料でなる層間絶縁膜(平坦化膜)4301」は、本願発明1の「前記第1の配線上方の第2の絶縁膜」に相当する。

カ 引用発明の「層間絶縁膜(平坦化膜)4301」の「上に」「形成され」た「画素電極(陽極)4302」は、本願発明1の「前記第2の絶縁膜上方の画素電極」に相当する。

キ 引用発明の「画素電極4302の上に」「形成され」た「絶縁膜4303」は、本願発明1の「前記画素電極上方の有機樹脂膜」と、画素電極上方の膜である点で共通する。

ク 引用発明の「EL(エレクトロルミネッセンス)層4304」は、「正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を組み合わせた積層構造または単層構造」であり、本願発明1の「発光層」に相当するから、本願発明1と引用発明は、発光層を有する点で共通する。

ケ 引用発明の「EL層4304の上に」「形成され」た「陰極4305」は、本願発明1の「前記発光層上方の共通電極」に相当する。

コ 引用発明の「画素TFT4202」の「ドレイン配線126」は、「画素TFT4202」の「活性層」の「ドレイン領域111」に電気的に接続されていることは自明であるから(【図1】を参照)、このことは、本願発明1の「前記第1の配線は、前記半導体膜と電気的に接続され」ることに相当する。

サ 引用発明では、「画素TFT4202の上には樹脂材料でなる層間絶縁膜(平坦化膜)4301が形成され、その上に画素TFT4202のドレインと電気的に接続する画素電極(陽極)4302が形成されて」いるから、「層間絶縁膜(平坦化膜)4301」には、「画素TFT4202」の「ドレイン配線126」と「画素電極(陽極)4302」を電気的に接続するためのコンタクトホールがあることは自明であり、この「層間絶縁膜(平坦化膜)4301」のコンタクトホールは、本願発明1の「前記第2の絶縁膜が有する第1の開口部」に相当する。
したがって、本願発明1と引用発明は、「前記画素電極は、前記第2の絶縁膜が有する第1の開口部を介して、前記第1の配線と電気的に接続され」る点で一致する。

シ 引用発明の「絶縁膜4303」に「形成され」た「開口部」は、本願発明1の「第2の開口部」に相当するから、本願発明1と引用発明は、画素電極上方の膜が第2の開口部を有するという点で共通する。

ス 引用発明では、「開口部において、画素電極4302の上にはEL(エレクトロルミネッセンス)層4304が形成され」、「EL層4304の上には陰極4305が形成されて、画素電極(陽極)4302、EL層4304及び陰極4305からなるEL素子が形成され」ており、このことは、本願発明1の「前記第2の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有」することに相当する。

セ 引用発明の「EL(エレクトロルミネセンス)表示装置」は、本願発明1の「表示装置」に相当する。

以上ア〜セの検討内容をまとめると、本願発明1と引用発明とは、以下の一致点で一致し、以下の相違点1及び2で相違する。
[一致点]
「基板と、
前記基板上方の半導体膜と、
前記半導体膜上方の第1の絶縁膜と、
前記第1の絶縁膜上方の第1の配線と、
前記第1の配線上方の第2の絶縁膜と、
前記第2の絶縁膜上方の画素電極と、
前記画素電極上方の膜と、
発光層と、
前記発光層上方の共通電極と、
を有し、
前記第1の配線は、前記半導体膜と電気的に接続され、
前記画素電極は、前記第2の絶縁膜が有する第1の開口部を介して、前記第1の配線と電気的に接続され、
前記画素電極上方の膜は、第2の開口部を有し、
前記第2の開口部において、前記画素電極、前記発光層、及び前記共通電極が互いに重なる領域が、発光素子としての機能を有する、
表示装置。」

[相違点1]
本願発明1では、「画素電極上方の膜」が「有機樹脂膜」であり、「前記有機樹脂膜上方」に「発光層」があるのに対して、引用発明では、「画素電極4302の上に」「形成され」た「絶縁膜4303」が有機樹脂膜であるか不明であり、「絶縁膜4303」の上方に「EL層4304」があるか不明である点。

[相違点2]
本願発明1では、「前記第1の配線は、第1の領域と、第2の領域と、を有し、前記第1の領域は、前記第2の領域よりも膜厚が大きく、前記第1の配線は、前記第1の領域において前記第1の開口部と重なる領域を有し、前記第1の配線は、前記第1の領域において前記有機樹脂膜と重なる領域を有し、前記第1の配線は、前記第2の領域において前記第2の開口部と重なる領域を有する」のに対して、引用発明では、「ドレイン配線126」はそのような構成を備えていない点。

(2)判断
事案に鑑みて、相違点2について先に検討する。
ア 引用文献2記載事項では、「メモリ素子部に設けるTFTのソース電極またはドレイン電極をメモリのビット線を構成する導電層とする構造」を採用しており、当該導電層(第1の電極層)は、「一部が薄い第1領域を有しており、第1領域がメモリセルの有機化合物を含む積層(バッファ層、有機化合物層)と接して」いるから、この導電層の「薄い第1領域」が、本願発明1の「第2の領域」に対応し、当該導電層のそれ以外の領域(第2領域)が、本願発明1の「第1の領域」に対応すると考えることにより、本願発明1の「半導体膜と電気的に接続され」、「第1の領域と、第2の領域と、を有し」、「前記第1の領域は、前記第2の領域よりも膜厚が大き」い「第1の配線」に対応する構成が引用文献2に開示されているといえる。

イ しかしながら、引用文献2記載事項は、「有機化合物層を含むメモリ素子を配置したメモリ素子部を有するメモリ装置」であって、表示装置に係る技術事項ではないから、引用文献2記載事項の「メモリのビット線を構成する導電層」を引用発明の「表示装置」の「ドレイン配線126」に適用する契機はそもそもないというべきである。

ウ 引用発明と引用文献2記載事項は、TFTのドレイン配線に関する事項を含む点で共通するから、その点で適用の余地があるとしても、引用文献2記載事項の「1層の領域からなる第1領域と、3層の領域からなる第2領域と、第1領域と第2領域の境界線に段差を有する構造」では、「第1の電極層の1層目318aが、平坦な層間絶縁膜316上に薄く形成されているため、比較的平坦な表面を得ることができ、金属電極の表面凹凸などを起因とするメモリ素子の短絡による初期不良なども抑制することができ」るとしており、膜厚を一部薄くして平坦な表面を得ようとする設計思想を開示するのみであって、引用文献2記載事項を引用発明に如何に適用しても、「第1の開口部と重なる領域」における「第1の配線」の「膜厚」を、「第2の開口部と重なる領域」における「第1の配線」の「膜厚」よりも「大きく」しようとする本願発明1の設計思想に到達することはできないというべきである。

エ そうすると、引用発明及び引用文献2記載事項に基づいて上記相違点2に係る本願発明1の構成とすることは当業者といえども困難であるというべきである。
したがって、本願発明1は、相違点1を検討するまでもなく、当業者であっても容易に発明をすることができたものとはいえない。

2 本願発明2について
本願発明2も、上記相違点1、2に係る本願発明1の構成と同じものを含むから、本願発明1と同様の理由により、当業者であっても容易に発明をすることができたものとはいえない。

3 小括
上記1及び2において検討したとおりであるから、本願発明1及び2は、引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものではない。

第6 むすび
以上のとおりであるから、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。
 
審決日 2021-12-13 
出願番号 P2019-153890
審決分類 P 1 8・ 121- WY (G09F)
最終処分 01   成立
特許庁審判長 中塚 直樹
特許庁審判官 濱野 隆
居島 一仁
発明の名称 表示装置  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ