拒絶査定不服の審決｜2020-2805 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服 2項進歩性取り消して特許、登録 G06F 審判査定不服 1項3号刊行物記載取り消して特許、登録 G06F 審判査定不服特37 条出願の単一性（平成16 年１月１日から）取り消して特許、登録 G06F
管理番号	1381226
総通号数	2
発行国	JP
公報種別	特許審決公報
発行日	2022-02-25
種別	拒絶査定不服の審決
審判請求日	2020-03-02
確定日	2022-01-25
事件の表示	特願２０１８－５０９６１６「デジタル平面インターフェースを有する通信ノード」拒絶査定不服審判事件〔平成２９年３月２日国際公開、ＷＯ２０１７／０３５３０１、平成３０年９月２０日国内公表、特表２０１８－５２７６７１、請求項の数（８）〕について、次のとおり審決する。
結論	原査定を取り消す。本願の発明は、特許すべきものとする。
理由	第１手続きの経緯本願は、２０１６年（平成２８）年８月２５日（パリ条約による優先権主張外国庁受理２０１５年８月２５日（以下、「優先日」という。）、米国）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。平成３１年２月８日付け：拒絶理由通知令和元年１０月１６日付け：拒絶査定（原査定）令和２年３月２日：審判請求書の提出令和３年５月２５日付け：拒絶理由（当審拒絶理由）通知令和３年８月１７日：意見書、手続補正書の提出第２原査定の概要原査定（令和元年１０月１６日付け拒絶査定）の概要は次のとおりである。１．理由１（発明の単一性）この出願は、下記の点で特許法第37条に規定する要件を満たしていない。請求項１～１１に係る発明のうち、請求項１～３に係る発明を審査対象とし、請求項４～１１に係る発明は、発明の単一性の要件を満たしていないことから、特許法第37条以外の要件についての審査対象としない。２．理由２（新規性）、理由３（進歩性）本願請求項１に係る発明は、以下の引用文献Ａに記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。また、本願請求項１～３に係る発明は、当該引用文献Ａに記載された発明に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。引用文献等一覧Ａ．米国特許第８８８５３３４号明細書第３当審拒絶理由の概要当審拒絶理由の概要は次のとおりである。 ●理由１（進歩性）本願請求項１～３に係る発明は、以下の引用文献１及び２に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。引用文献等一覧１．特開２０１４－２２０５９３号公報（当審で新たに引用した文献）２．国際公開第２０１４／１４２１６２号（当審で新たに引用した文献）第４本願発明本願の請求項１～８に係る発明（以下、それぞれ「本願発明１」～「本願発明８」という。）は、令和３年８月１７日になされた手続補正により、請求項１～３が削除されるとともに、請求項４～１１の項番を繰り上げることで補正された特許請求の範囲の請求項１～８に記載された事項により特定される発明であり、このうち、本願発明１は、以下のとおりの発明である。「【請求項１】通信ノードであって、前面を有するケースと、該ケース内に位置付けられた第１の回路基板と、該第１の回路基板によって支持された集積回路（ＩＣ）モジュールと、前記ケース内に位置付けられた第２の回路基板であって、第１の側及び第２の側を有する、第２の回路基板と、該第２の回路基板によって支持されたＰＨＹモジュールと、前記ＩＣモジュールと前記ＰＨＹモジュールとの間の通信を提供するように構成されたコネクタと、前記第１の側に取り付けられた第１のトランスボックスと、前記第２の側に取り付けられた第２のトランスボックスと、を備え、前記第１のトランスボックス及び前記第２のトランスボックスが各々、内部を有するハウジングを有し、該ハウジングが各々、第１の端子セット及び第２の端子セットを支持し、各第１の端子セットが、嵌合コネクタに係合するように構成されており、前記第２の端子セットが、前記第２の回路基板上のトレースに接続されるように構成されており、各トランスボックス内の前記第１の端子セット及び前記第２の端子セットが、前記トランスボックス内に設けられたトランスを介して連結され、前記第１の端子セットも前記第２の端子セットもいずれも、それぞれのトランスボックスの前記内部に延在する、通信ノード。」また、本願発明２～８は、本願発明１を減縮した発明である。第５引用文献、引用発明等１．令和３年５月２５日付けの拒絶理由（当審拒絶理由）に引用された引用文献（１）引用文献１、引用発明１について当審拒絶理由に引用された引用文献１には、図面とともに次の事項が記載されている（下線は、当審付与。以下同様。）。ア「【発明の詳細な説明】【技術分野】【０００１】本発明は、電子装置に関し、例えば、無線通信システムの構成要素となる電子装置に適用して有効な技術に関する。」イ「【発明が解決しようとする課題】【０００７】例えば、無線通信システムのノードとなる電子装置においては、小型化が望まれている。特に、センサを利用した無線通信システムの一種であるワイヤレスセンサネットワーク（Wireless Sensor Network：ＷＳＮと呼ぶ場合がある）のノードを構成する現状の電子装置は、人が可搬して「苦にはならない」レベルのサイズであり、さらに、人が可搬して「意識しない」レベルへの小型化が望まれている。」ウ「【００４９】＜実施の形態１における特徴＞本実施の形態１におけるモジュールは上記のように構成されており、以下に、その特徴点について説明することにする。【００５０】本実施の形態１における第１特徴点は、例えば、図７に示すように、配線基板ＷＢ１の表面上にチップ状態で半導体チップＣＨＰ１がベアチップ実装されているとともに、配線基板ＷＢ２の表面上にチップ状態で半導体チップＣＨＰ２がベアチップ実装されている点にある。これにより、本実施の形態１によれば、半導体チップＣＨＰ１および半導体チップＣＨＰ２の占有面積を小さくすることができ、これによって、配線基板ＷＢ１および配線基板ＷＢ２のサイズを小型化することができる。したがって、本実施の形態１によれば、配線基板ＷＢ１および配線基板ＷＢ２を含むモジュールのサイズを小型化することができる。つまり、本実施の形態１によれば、ベアチップ実装を使用することにより、電子装置であるモジュールの小型化を図ることができるのである。」エ「【００６０】この第２特徴点について、具体的に説明する。図７において、配線基板ＷＢ１には、センサモジュールＳＭと半導体チップＣＨＰ１が実装されている。このとき、図６に示すように、センサモジュールＳＭには、例えば、加速度センサなどからなるセンサＳＲ、センシング部ＳＵおよびＡＤ変換部ＡＤＵが含まれている。このセンシング部ＳＵとＡＤ変換部ＡＤＵは、図３に示すように、アナログデータ処理部ＡＤＰＵを構成している。一方、図６に示すように、半導体チップＣＨＰ１には、数値解析部ＮＡＵおよび判断部ＪＵが含まれている。この数値解析部ＮＡＵおよび判断部ＪＵは、図３に示すように、デジタルデータ処理部ＤＤＰＵを構成している。したがって、本実施の形態１では、配線基板ＷＢ１上に実装されるセンサモジュールＳＭおよび半導体チップＣＨＰ１によって、デジタルデータ処理部ＤＤＰＵとアナログデータ処理部ＡＤＰＵが実現される。すなわち、本実施の形態１では、配線基板ＷＢ１上に実装される実装部品によって、デジタルデータ処理部ＤＤＰＵとアナログデータ処理部ＡＤＰＵとを含むデータ処理部ＤＰＵが実現されていることがわかる。」オ「【００７３】さらに、本実施の形態１におけるモジュールでは、アンテナＡＮＴの放射特性を改善する第２工夫点として、配線基板ＷＢ２に形成される導体パターンの配置位置にも配慮している。例えば、配線基板ＷＢ２は、多層配線基板から構成されており、図９に表面から１層下層に存在する配線パターンが図示されている。図９に示すように、この層には、基準電位が供給される大面積のグランドパターンＧＰ１が形成されているが、このグランドパターンＧＰ１は、なるべくアンテナＡＮＴの配置位置と平面的な重なりが存在しないように配置されている。また、図１０には、表面から２層下層に存在する配線パターンが図示されている。図１０に示すように、この層にも、基準電位が供給される大面積のグランドパターンＧＰ２が形成されているが、このグランドパターンＧＰ２も、なるべくアンテナＡＮＴの配置位置と平面的な重なりが存在しないように配置されている。さらに、図１１には、表面から３層下層に存在する配線パターンが図示されている。図１１に示すように、この層にも、基準電位が供給される大面積のグランドパターンＧＰ３が形成されているが、このグランドパターンＧＰ３も、なるべくアンテナＡＮＴの配置位置と平面的な重なりが存在しないように配置されている。」カ「【００８４】（実施の形態２）＜実施の形態２におけるノードの実装構成＞本実施の形態２では、さらに汎用性を高めたモジュールについて説明する。図１２は、本実施の形態２におけるノードの機能構成とノードの実装部品との間の対応関係を示す図である。図１２において、本実施の形態２では、センシング部ＳＵが半導体チップＣＨＰ３に形成され、ＡＤ変換部ＡＤＵが半導体チップＣＨＰ４に形成されている。そして、半導体チップＣＨＰ３および半導体チップＣＨＰ４は、共通する配線基板ＷＢ１に搭載されている。一方、デジタルデータ処理部を構成する数値解析部ＮＡＵおよび判断部ＪＵは無線通信部ＲＦＵに含まれ、この無線通信部ＲＦＵとアンテナＡＮＴは、配線基板ＷＢ１とは別基板である配線基板ＷＢ２に配置されることになる。【００８５】以下では、上述したノードの実装構成に対応する本実施の形態２におけるモジュール（電子装置）の外観構成について説明する。図１３は、本実施の形態２におけるモジュールの外観構成を示す図である。図１３において、本実施の形態２におけるモジュールは、配線基板ＷＢ１および配線基板ＷＢ２を有し、配線基板ＷＢ１上に配線基板ＷＢ２が積層配置された構成をしている。【００８６】ここで、配線基板ＷＢ１には、半導体チップＣＨＰ３と、半導体チップＣＨＰ４と、コネクタＣＮＴ１と、センサ接続用コネクタＣＮＴ３が搭載されており、配線基板ＷＢ１の側面には、外部接続端子として機能する端面端子ＥＧＴが形成されている。このとき、半導体チップＣＨＰ３、半導体チップＣＨＰ４、コネクタＣＮＴ１、および、センサ接続用コネクタＣＮＴ３は、電気的に接続されている。例えば、センサ接続用コネクタＣＮＴ３と半導体チップＣＨＰ３は電気的に接続されており、半導体チップＣＨＰ３と半導体チップＣＨＰ４は電気的に接続されている。【００８７】ここで、本実施の形態２では、配線基板ＷＢ１の表面上にチップ状態で半導体チップＣＨＰ３および半導体チップＣＨＰ４が実装されている。すなわち、本実施の形態２では、配線基板ＷＢ１に半導体チップＣＨＰ３および半導体チップＣＨＰ４が、いわゆるベアチップ実装されていることになる。」キ「【００９０】一方、配線基板ＷＢ１とは別基板である配線基板ＷＢ２には、半導体チップＣＨＰ２とアンテナＡＮＴが配置されている。このとき、半導体チップＣＨＰ２とアンテナＡＮＴとは、なるべく離間するように配置される。例えば、半導体チップＣＨＰ２は、図１３に示す配線基板ＷＢ２の右側領域である第１領域に配置され、アンテナＡＮＴは、図１３に示す配線基板ＷＢ２の左側領域である第２領域に配置される。このとき、配線基板ＷＢ２においても、配線基板ＷＢ２の表面上にチップ状態で半導体チップＣＨＰ２が実装されている。すなわち、本実施の形態２でも、配線基板ＷＢ２に半導体チップＣＨＰ２が、いわゆるベアチップ実装されていることになる。そして、例えば、半導体チップＣＨＰ２と配線基板ＷＢ２とは、ワイヤによって電気的に接続されている。具体的には、半導体チップＣＨＰ２に形成されているパッド（図示せず）と配線基板ＷＢ２に形成されている端子（図示せず）が、例えば、金線からなるワイヤで電気的に接続されている。そして、ワイヤを保護するため、ワイヤを含む半導体チップの表面は、ポッティング樹脂によって覆われている。なお、図１３では示されないが、配線基板ＷＢ２の裏面には、コネクタが配置されており、この配線基板ＷＢ２の裏面に配置されているコネクタと、配線基板ＷＢ１の表面に配置されているコネクタＣＮＴ１が接続することにより、配線基板ＷＢ１と配線基板ＷＢ２が電気的に接続されることになる。そして、本実施の形態２におけるモジュールでは、配線基板ＷＢ１上に配線基板ＷＢ２が積層して配置されることになる。【００９１】＜実施の形態２における特徴＞本実施の形態２における特徴点は、例えば、図１３に示すように、配線基板ＷＢ１にセンサ接続用コネクタＣＮＴ３が搭載されており、このセンサ接続用コネクタＣＮＴ３によって、外部に配置される種類の異なるセンサＳＲ１～ＳＲ３と配線基板ＷＢ１が電気的に接続される点にある。すなわち、本実施の形態２における特徴点は、配線基板ＷＢ１が種類の異なるセンサＳＲ１～ＳＲ３に対して共通化されている点にある。これにより、本実施の形態２におけるモジュールの汎用性を高めることができる。【００９２】このとき、配線基板ＷＢ１に搭載されているセンサ接続用コネクタＣＮＴ３を介して、配線基板ＷＢ１とセンサＳＲ１とを接続する場合、このセンサＳＲ１に対応して、半導体チップＣＨＰ３に形成されているセンシング部ＳＵや半導体チップＣＨＰ４に形成されているＡＤ変換部ＡＤＵをカスタマイズすることができる。【００９３】具体的には、センサＳＲ１から出力される出力信号を増幅する機能や、出力信号に含まれる雑音を除去する機能や、出力信号が電流信号である場合には電圧信号に変換する機能やアナログ信号をデジタル信号に変換する機能などをセンサＳＲ１専用にカスタマイズすることができる。同様に、配線基板ＷＢ１に搭載されているセンサ接続用コネクタＣＮＴ３を介して、配線基板ＷＢ１とセンサＳＲ２やセンサＳＲ３とを接続する場合も、このセンサＳＲ２やセンサＳＲ３に対応して、半導体チップＣＨＰ３に形成されているセンシング部ＳＵや半導体チップＣＨＰ４に形成されているＡＤ変換部ＡＤＵをセンサＳＲ２やセンサＳＲ３に専用のカスタマイズを実施することができる。【００９４】このように本実施の形態２におけるモジュールによれば、汎用性が向上するため、モジュールに接続できるセンサの種類が増加し、異なるセンサに対応するモジュールの共通化を推進することができ、これによって、モジュールの製造コストを低減することができる。すなわち、本実施の形態２においては、無線通信部ＲＦＵが配置される配線基板ＷＢ２の実装構成と、データ処理部ＤＰＵが配置される配線基板ＷＢ１の実装構成を変更することなく、配線基板ＷＢ１に実装されている半導体チップＣＨＰ３および半導体チップＣＨＰ４内の機能をカスタマイズするだけで、異なる種類のセンサに対応したモジュールを構成することができる。このため、モジュールを構成する実装部品の共通化を推進した汎用性を向上させることができ、モジュールの製造コストを低減することができる。【００９５】＜変形例＞前記実施の形態２では、配線基板ＷＢ２に実装される半導体チップＣＨＰ２に、数値解析部ＮＡＵおよび判断部ＪＵを含むデジタルデータ処理部ＤＤＰＵが形成される例について説明したが、これに限らず、例えば、配線基板ＷＢ１にデジタルデータ処理部ＤＤＰＵが形成された半導体チップを実装してもよい。」ク「【００９６】（実施の形態３）本実施の形態３では、モジュールを構成する配線基板ＷＢ１と配線基板ＷＢ２の配置関係について説明する。図１４は、本実施の形態３におけるモジュールを構成する配線基板ＷＢ１と配線基板ＷＢ２の配置例を示す模式図である。図１４に示すように、本実施の形態３におけるモジュールにおいては、データ処理部が配置された配線基板ＷＢ１上に、無線通信部が配置された配線基板ＷＢ２が積層して配置されている。つまり、本実施の形態３におけるモジュールにおいて、配線基板ＷＢ１と配線基板ＷＢ２は、厚さ方向に積層され、配線基板ＷＢ２の表面と反対側の裏面側に、配線基板ＷＢ１が配置されている。そして、例えば、配線基板ＷＢ１の裏面に外部接続端子ＥＣＴが形成されている。」ケ「【０１００】＜変形例２＞図１６は、本変形例２におけるモジュールを構成する配線基板ＷＢ１と配線基板ＷＢ２の配置例を示す模式図である。図１６に示すように、本変形例２におけるモジュールにおいては、データ処理部が配置された配線基板ＷＢ１と、無線通信部が配置された配線基板ＷＢ２が水平方向に並ぶように配置されている。そして、配線基板ＷＢ１の表面には、コネクタＣＮＴ１が配置され、配線基板ＷＢ２の表面には、コネクタＣＮＴ２が配置されている。このコネクタＣＮＴ１とコネクタＣＮＴ２は電気的に接続されている。さらに、配線基板ＷＢ１の表面には、外部接続端子ＥＣＴも配置されている。」コ【図９】「」サ【図１０】「」シ【図１１】「」ス【図１２】「」セ【図１３】「」ソ【図１６】「」タしたがって、上記引用文献１の「実施の形態２」には次の発明（以下、「引用発明」という。）が記載されていると認められる。「センサを利用した無線通信システムの一種であるワイヤレスセンサネットワークのノードとなる電子装置であって、（【０００７】）ノードの機能構成とノードの実装部品との間の対応関係において、センシング部ＳＵが半導体チップＣＨＰ３に形成され、ＡＤ変換部ＡＤＵが半導体チップＣＨＰ４に形成され、半導体チップＣＨＰ３および半導体チップＣＨＰ４は、共通する配線基板ＷＢ１に搭載され、一方、デジタルデータ処理部を構成する数値解析部ＮＡＵおよび判断部ＪＵは無線通信部ＲＦＵに含まれ、この無線通信部ＲＦＵは、配線基板ＷＢ１とは別基板である配線基板ＷＢ２に配置され、（【００８４】）ノードの実装構成に対応するモジュール（電子装置）の外観構成について、モジュールは、配線基板ＷＢ１および配線基板ＷＢ２を有し、配線基板ＷＢ１上に配線基板ＷＢ２が積層配置された構成をしており、（【００８５】）配線基板ＷＢ１には、半導体チップＣＨＰ３と、半導体チップＣＨＰ４と、コネクタＣＮＴ１と、センサ接続用コネクタＣＮＴ３が搭載されており、配線基板ＷＢ１の側面には、外部接続端子として機能する端面端子ＥＧＴが形成され、このとき、半導体チップＣＨＰ３、半導体チップＣＨＰ４、コネクタＣＮＴ１、および、センサ接続用コネクタＣＮＴ３は、電気的に接続され、例えば、センサ接続用コネクタＣＮＴ３と半導体チップＣＨＰ３は電気的に接続されており、半導体チップＣＨＰ３と半導体チップＣＨＰ４は電気的に接続されており、（【００８６】）配線基板ＷＢ１の表面上にチップ状態で半導体チップＣＨＰ３および半導体チップＣＨＰ４が実装されており、（【００８７】）一方、配線基板ＷＢ１とは別基板である配線基板ＷＢ２には、半導体チップＣＨＰ２が配置されており、半導体チップＣＨＰ２と配線基板ＷＢ２とは、電気的に接続され、配線基板ＷＢ２の裏面には、コネクタが配置されており、この配線基板ＷＢ２の裏面に配置されているコネクタと、配線基板ＷＢ１の表面に配置されているコネクタＣＮＴ１が接続することにより、配線基板ＷＢ１と配線基板ＷＢ２が電気的に接続され、（【００９０】）配線基板ＷＢ１にセンサ接続用コネクタＣＮＴ３が搭載されており、このセンサ接続用コネクタＣＮＴ３によって、外部に配置される種類の異なるセンサＳＲ１～ＳＲ３と配線基板ＷＢ１が電気的に接続され、（【００９１】）配線基板ＷＢ１に搭載されているセンサ接続用コネクタＣＮＴ３を介して、配線基板ＷＢ１とセンサＳＲ１とを接続する場合、このセンサＳＲ１に対応して、半導体チップＣＨＰ３に形成されているセンシング部ＳＵや半導体チップＣＨＰ４に形成されているＡＤ変換部ＡＤＵをカスタマイズすることができ、（【００９２】）具体的には、センサＳＲ１から出力される出力信号を増幅する機能や、出力信号に含まれる雑音を除去する機能や、出力信号が電流信号である場合には電圧信号に変換する機能やアナログ信号をデジタル信号に変換する機能などをセンサＳＲ１専用にカスタマイズすることができ、同様に、配線基板ＷＢ１に搭載されているセンサ接続用コネクタＣＮＴ３を介して、配線基板ＷＢ１とセンサＳＲ２やセンサＳＲ３とを接続する場合も、このセンサＳＲ２やセンサＳＲ３に対応して、半導体チップＣＨＰ３に形成されているセンシング部ＳＵや半導体チップＣＨＰ４に形成されているＡＤ変換部ＡＤＵをセンサＳＲ２やセンサＳＲ３に専用のカスタマイズを実施することができ、（【００９３】）配線基板ＷＢ２に実装される半導体チップＣＨＰ２に、数値解析部ＮＡＵおよび判断部ＪＵを含むデジタルデータ処理部ＤＤＰＵが形成される、（【００９５】）無線通信システムのノードとなる電子装置。」（２）引用文献２について当審拒絶理由に引用された引用文献２には、図面とともに次の事項が記載されている。ア「[0054] すなわち、上述のセンサネットワークシステムによれば、監視エリア１内に多数のセンサ端末２を配置して、その監視エリア１内の位置の違いに応じた環境状況を、時系列変化を含めてセンサ端末２からのセンシングデータを見える化処理して表示することができるので、監視エリア１内の詳細な環境状況の監視をすることができる。 [0055] ［センサ端末２の説明：この発明のセンサ端末２の実施形態の説明］次に、以上説明したシステムに適用したこの発明の実施形態のセンサ端末２の詳細な構成及び詳細な処理動作について更に説明する。 [0056] 図３は、センサ端末２のハードウエア構成例を示すブロック図である。図３に示すように、センサ端末２は、マイクロコンピュータにより構成されてセンサ端末２の全体を制御するための制御部２０を備える。そして、センサ端末２は、センサコネクタ部２１Ｓと、センサインターフェース２２Ｓと、センサ種別判別部２３Ｓと、センサ情報記憶部２４Ｓと、電源コネクタ部２１Ｐと、電源インターフェース２２Ｐと、電源種別判別部２３Ｐと、自立電源情報記憶部２４Ｐと、情報入力端子２５と、電源回路２６とを備える。さらに、センサ端末２は、スケジュール情報記憶部２７と、無線送信部２８とを備える。 [0057] この実施形態のセンサ端末２は、センサコネクタ部２１Ｓには、４種のセンサ６Ａ，６Ｂ，６Ｃ，６Ｄが同時に接続可能とされ、また、電源コネクタ部２１Ｐには、２種の自立電源７Ａ，７Ｂが同時に接続可能とされている。したがって、センサコネクタ部２１Ｓは、４個のコネクタジャック２１Ｓ１，２１Ｓ２，２１Ｓ３，２１Ｓ４を備える。また、電源コネクタ部２１Ｐは、２個のコネクタジャック２１Ｐ１，２１Ｐ２を備える。」イ [図３] 「」ウ上記[図３]からは、センサコネクタ部２１Ｓの４個のコネクタジャック２１Ｓ１，２１Ｓ２，２１Ｓ３，２１Ｓ４がセンサ端末２の一つの面に配置されている構造が見て取れる。エしたがって、上記引用文献２には次の技術的事項が記載されていると認められる。「センサネットワークシステムのセンサ端末２は、マイクロコンピュータにより構成されてセンサ端末２の全体を制御するための制御部２０を備え、センサコネクタ部２１Ｓを備え、センサコネクタ部２１Ｓには、４種のセンサ６Ａ，６Ｂ，６Ｃ，６Ｄが同時に接続可能とされ、センサコネクタ部２１Ｓは、４個のコネクタジャック２１Ｓ１，２１Ｓ２，２１Ｓ３，２１Ｓ４を備え、センサコネクタ部２１Ｓの４個のコネクタジャック２１Ｓ１，２１Ｓ２，２１Ｓ３，２１Ｓ４がセンサ端末２の一つの面に配置されている、センサ端末２のハードウエア構成。」２．原査定の拒絶の理由に引用された引用文献Ａ原査定の拒絶の理由に引用された引用文献Ａには、図面とともに次の事項が記載されている。アＦＩＧ．１Ａ「」イＦＩＧ．１Ｂ「」ウＦＩＧ．４Ａ「」エＦＩＧ．４Ｂ「」オＦＩＧ．１１「」カＦＩＧ．１４「」キＦＩＧ．１５「」ク第１欄第５８行～第６７行「Another embodiment can include a computing system. The computing system can include a first circuit board, a plurality of sockets coupled to the first circuit board, and a connector coupled to each of the plurality of sockets configured to couple the plurality of sockets to external circuitry. The computing system can include a plurality of processor modules. Each of the processor modules can be disposed within one of the plurality of sockets. Each of the processor modules can include a second circuit board, a first programmable circuitry, and a processor configured to execute program code.」（当審対訳：別の実施形態は、コンピュータシステムを含むことができる。コンピューティングシステムは、第1の回路基板と、第1の回路基板に接続された複数のソケットと、複数のソケットを外部の回路に供給するために構成された複数のソケットの各々に結合されたコネクタを含むことができる。コンピュータシステムは、複数のプロセッサモジュールを含むことができる。各プロセッサモジュールは、複数のソケットのうちの1つ内に配置することができる。各プロセッサモジュールは、第２の回路基板と、第1のプログラム可能な回路と、プログラムコードを実行するように構成されたプロセッサを含むことができる。）ケ第２８欄第５１行～第５４行「As pictured in FIG. 14, a case 1402, e.g., case 1105 or chassis 410, is illustrated as having plenums 1404 and 1406. Each of plenums 1404 and 1406 can extend out of a top portion of case 1402.」（当審対訳：図14に示すように、ケース1402は、例えばケース1105又はシャシー410も、プレナム1404及び1406を有するものとして図示されている。プレナム1404及び1406の各々は、ケース1402の頂部から外に延びることができる。）コ第３０欄第５８行～第６１行「FIG. 15 illustrates the various ports 1505 that can be positioned in inner wall 1410. The assembly including a baffle 1420 rotatably attached to a bracketing system can be attached and located within each of ports 1505.」（当審対訳：図15は、内壁1410内に配置することができる様々なポート1505を図示している。ブラケティングシステムに回転可能に取り付けられたバッフル1420を含むアセンブリは、それぞれのポート1505内に取り付けられ、配置することができる。）サ請求項１「1. A processor module comprising: a circuit board; a first programmable circuitry coupled to the circuit board, wherein the first programmable circuitry is configurable to implement different physical circuits; a processor configured to execute program code, wherein the processor is coupled to the circuit board and to the first programmable circuitry; a plurality of random access memory (RAM) devices coupled to the circuit board and electrically coupled to the first programmable circuitry, wherein the plurality of RAM devices are coupled to the first programmable circuitry to form a plurality of parallel channels of the plurality of RAM devices; and an interface coupled to the circuit board and electrically coupled to the first programmable circuitry for coupling input and output between the first programmable circuitry and external circuitry; wherein the first programmable circuitry is configured to include a multi-port memory controller coupled to the plurality of RAM devices.」（当審対訳：１．以下の構成を備えることを特徴とするプロセッサモジュール：回路基板；第1のプログラム可能な回路は、種々の物理的回路を実現するように構成可能であるところの、前記回路基板に結合された第1のプログラム可能な回路；プロセッサは、前記回路基板と、前記第1のプログラム可能な回路に結合されているところの、プログラムコードを実行するように構成されたプロセッサ；複数のRAM素子はRAM素子の複数の並行チャネルを形成するために第1のプログラム可能な回路に結合されているところの、前記回路基板に結合され、前記第1のプログラム可能な回路に電気的に結合される複数のランダムアクセスメモリ(RAM)素子；そして、前記回路基板に結合され、かつ電気的に前記第１のプログラム可能な回路と外部回路との間の入出力をカップリングするための前記第１のプログラム可能な回路に結合されるインタフェース；そこでは、前記第１のプログラム可能な回路は、複数のRAM素子に結合されたマルチポートメモリコントローラを含んで構成される。）シ請求項１０「10. A computing system comprising: a first circuit board; a plurality of sockets coupled to the first circuit board; a connector coupled to each of the plurality of sockets configured to couple the plurality of sockets to external circuitry; and a plurality of processor modules, wherein each processor module is disposed within one of the plurality of sockets, and wherein each processor module comprises: a second circuit board; a first programmable circuitry, wherein the first programmable circuitry is coupled to the second circuit board and configured to implement different physical circuits; a processor configured to execute program code, wherein the processor is coupled to the second circuit board and to the first programmable circuitry; a plurality of random access memory (RAM) devices coupled to the second circuit board and electrically coupled to the first programmable circuitry, wherein the plurality of RAM devices are coupled to the first programmable circuitry to form a plurality of parallel channels of the plurality of RAM devices; and an interface electrically coupled to the second circuit board and to the first programmable circuitry, wherein each interface is configured to couple into one of the plurality of sockets for coupling input and output between the first programmable circuitry and the external circuitry: wherein the first programmable circuitry is configured to include a multi-port memory controller coupled to the plurality of RAM devices.」（当審対訳：１０．以下の構成を備えることを特徴とするコンピューティングシステム：第1の回路基板；前記第1の回路基板に結合された複数のソケット；前記複数のソケットを外部の回路に供給するために構成された複数のソケットの各々に結合されたコネクタ；各プロセッサモジュールは、前記複数のソケットの1つの内に配置され、下記の構成を備えることを特徴とする各プロセッサモジュールが配置されているところの、複数のプロセッサモジュール；第２の回路基板；第１のプログラマブル回路は、前記第２の回路基板に結合され、種々の物理的回路を実現するように構成可能であるところの、第1のプログラム可能な回路；プロセッサは、前記第２の回路基板と、前記第1のプログラム可能な回路に結合されているところの、プログラムコードを実行するように構成されたプロセッサ；複数のRAM素子はRAM素子の複数の並行チャネルを形成するために第1のプログラム可能な回路に結合されているところの、前記第２の回路基板に結合され、前記第1のプログラム可能な回路に電気的に結合される複数のランダムアクセスメモリ(RAM)素子；そして、各インタフェースは、前記第1のプログラム可能な回路と外部回路との間の入出力をカップリングするための複数のソケットのうちの1つに結合するように構成され；当該第1のプログラム可能な回路は、前記複数のRAM素子に結合されたマルチポートメモリコントローラを含んで構成されるところの、前記第２の回路基板と、前記第1のプログラム可能な回路に電気的に結合されたインタフェース。）第６対比・判断１．本願発明１について（１）対比本願発明１と上記引用発明とを対比すると、次のことがいえる。ア引用発明の「ノード」は、「センサを利用した無線通信システムの一種であるワイヤレスセンサネットワークのノード」のことであるから、本願発明１の「通信ノード」に相当する。また、引用発明の「電子装置」も、「センサを利用した無線通信システムの一種であるワイヤレスセンサネットワークのノードとなる電子装置」として特定されているから、同じく本願発明１の「通信ノード」に相当する。さらに、引用発明の「モジュール」も、「モジュール（電子装置）の外観構成」は、「ノードの実装構成に対応する」と特定されるものであるから、同じく本願発明１の「通信ノード」に相当する。以上のことから、引用発明の「ノード」、「電子装置」及び「モジュール」は、いずれも同じ対象を指す用語であって、後述する相違点を除き、本願発明１の「通信ノード」に相当する。イ引用発明の「配線基板ＷＢ２」は、本願発明１の「第１の回路基板」に相当する。ウ引用発明の「半導体チップＣＨＰ２」は、「数値解析部ＮＡＵおよび判断部ＪＵを含むデジタルデータ処理部ＤＤＰＵが形成され」ていることから、本願発明１の「集積回路（ＩＣ）モジュール」に相当する。そして、引用発明において、「配線基板ＷＢ２には、半導体チップＣＨＰ２が配置されて」いることから、上記イを踏まえると、引用発明の「配線基板ＷＢ２」に「配置され」た「半導体チップＣＨＰ２」は、本願発明１の「該第１の回路基板によって支持された集積回路（ＩＣ）モジュール」に相当する。エ引用発明の「配線基板ＷＢ１」は、本願発明１の「第２の回路基板」に相当する。オ引用発明の「配線基板ＷＢ１」は「表面」を有し、また、当該「表面」の反対側に「裏面」を有していることは、基板の構成として技術常識であるから、上記エを踏まえると、引用発明の「配線基板ＷＢ１」の「表面」及び「裏面」は、それぞれ本願発明１の「第２の回路基板」の「第１の側」及び「第２の側」に相当する。なお、「第１」及び「第２」の番号の順は任意である。カ本願明細書の段落【０００５】及び【０００８】に記載されるように、「ＰＨＹモジュール」とは、「アナログ信号を受信し、これらの信号を・・・デジタル信号にも変換する」ものであり、「通信チャネルのデジタル部分とアナログ部分との間の遷移をもたらす」モジュールといえるところ、引用発明の「ＡＤ変換部ＡＤＵ」が「形成され」た「半導体チップＣＨＰ４」は、「アナログ信号をデジタル信号に変換する機能」を有することから、上記の本願明細書の段落【０００５】及び【０００８】の記載を参照すれば、本願発明１の「ＰＨＹモジュール」に相当するといえる。そして、引用発明では、「配線基板ＷＢ１の表面上にチップ状態で半導体チップＣＨＰ３および半導体チップＣＨＰ４が実装されて」いることから、引用発明の「配線基板ＷＢ１」に「実装され」た「半導体チップＣＨＰ４」は、本願発明１の「第２の回路基板によって支持されたＰＨＹモジュール」に相当するといえる。キ引用発明では、「配線基板ＷＢ２の裏面に配置されているコネクタと、配線基板ＷＢ１の表面に配置されているコネクタＣＮＴ１が接続することにより、配線基板ＷＢ１と配線基板ＷＢ２が電気的に接続され」ている。そして、当該「接続」された「コネクタ」及び「コネクタＣＮＴ１」を介して、「配線基板ＷＢ１」に「配置され」た「半導体チップＣＨＰ４に形成されているＡＤ変換部ＡＤＵ」により、「アナログ信号をデジタル信号に変換」した信号を、「数値解析部ＮＡＵおよび判断部ＪＵを含むデジタルデータ処理部ＤＤＰＵが形成される」「配線基板ＷＢ２に実装される半導体チップＣＨＰ２」に送信していることから、引用発明における「接続」された「コネクタ」と「コネクタＣＮＴ１」は、本願発明１の「前記ＩＣモジュールと前記ＰＨＹモジュールとの間の通信を提供するように構成されたコネクタ」に相当する。（２）一致点・相違点以上のことから、本願発明１と引用発明とは、以下の点において一致、及び相違する。＜一致点＞「通信ノードであって、第１の回路基板と、該第１の回路基板によって支持された集積回路（ＩＣ）モジュールと、第２の回路基板であって、第１の側及び第２の側を有する、第２の回路基板と、該第２の回路基板によって支持されたＰＨＹモジュールと、前記ＩＣモジュールと前記ＰＨＹモジュールとの間の通信を提供するように構成されたコネクタと、を備える、通信ノード。」＜相違点＞（相違点１）通信ノードにおいて、本願発明１では、「前面を有するケース」と、「該ケース内に位置付けられた」第１の回路基板及び第２の回路基板とを備えるのに対し、引用発明では、「前面を有するケース」に対応する構成が特定されていないため、ケースとこれらの回路基板との配置関係が特定されていない点。（相違点２）通信ノードにおいて、本願発明１では、「前記第１の側に取り付けられた第１のトランスボックスと、前記第２の側に取り付けられた第２のトランスボックスと、を備え、前記第１のトランスボックス及び前記第２のトランスボックスが各々、内部を有するハウジングを有し、該ハウジングが各々、第１の端子セット及び第２の端子セットを支持し、各第１の端子セットが、嵌合コネクタに係合するように構成されており、前記第２の端子セットが、前記第２の回路基板上のトレースに接続されるように構成されており、各トランスボックス内の前記第１の端子セット及び前記第２の端子セットが、前記トランスボックス内に設けられたトランスを介して連結され、前記第１の端子セットも前記第２の端子セットもいずれも、それぞれのトランスボックスの前記内部に延在する」構成を備えるのに対し、引用発明には、そのような特定がされていない点。（２）相違点についての検討事案に鑑みて、上記相違点２について先に検討すると、相違点２に係る本願発明１の「前記第１の側に取り付けられた第１のトランスボックスと、前記第２の側に取り付けられた第２のトランスボックスと、を備え、前記第１のトランスボックス及び前記第２のトランスボックスが各々、内部を有するハウジングを有し、該ハウジングが各々、第１の端子セット及び第２の端子セットを支持し、各第１の端子セットが、嵌合コネクタに係合するように構成されており、前記第２の端子セットが、前記第２の回路基板上のトレースに接続されるように構成されており、各トランスボックス内の前記第１の端子セット及び前記第２の端子セットが、前記トランスボックス内に設けられたトランスを介して連結され、前記第１の端子セットも前記第２の端子セットもいずれも、それぞれのトランスボックスの前記内部に延在する」構成は、上記「第５１．（１）」、「第５１．（２）」及び「第５２．」でそれぞれ示した引用文献１、引用文献２及び引用文献Ａのいずれにも記載も示唆もされておらず、本願優先日前に周知技術であるともいえない。したがって、相違点１について判断するまでもなく、本願発明１は、当業者であっても引用発明、引用文献２及び引用文献Ａに記載された技術的事項に基づいて容易に発明をすることができたものであるとはいえない。２．本願発明２～８について本願発明２～８は、上記相違点２に係る本願発明１の上記構成と同一の構成を備えるものであるから、本願発明１と同様の理由により、当業者であっても、引用発明、引用文献２及び引用文献Ａに記載された技術的事項に基づいて容易に発明をすることができたものであるとはいえない。第７原査定についての判断１．理由１（発明の単一性）について令和３年８月１７日になされた手続補正により、令和元年１０月１６日付けの原査定による拒絶の対象となった請求項１～１１のうち、請求項１～３が削除され、それ以外の請求項４～１１の項番を、請求項１～８に繰り上げる補正がなされた。そして、上記補正後の請求項１に係る発明は、少なくとも上述の「第６１．（２）」で示した相違点２に係る構成である「前記第１の側に取り付けられた第１のトランスボックスと、前記第２の側に取り付けられた第２のトランスボックスと、を備え、前記第１のトランスボックス及び前記第２のトランスボックスが各々、内部を有するハウジングを有し、該ハウジングが各々、第１の端子セット及び第２の端子セットを支持し、各第１の端子セットが、嵌合コネクタに係合するように構成されており、前記第２の端子セットが、前記第２の回路基板上のトレースに接続されるように構成されており、各トランスボックス内の前記第１の端子セット及び前記第２の端子セットが、前記トランスボックス内に設けられたトランスを介して連結され、前記第１の端子セットも前記第２の端子セットもいずれも、それぞれのトランスボックスの前記内部に延在する」という特別な技術的特徴があり、本願の請求項２～８は、請求項１を引用する請求項であって、当該特別な技術的特徴と同一の又は対応する特徴を有することから、発明の単一性の要件を満たしている。したがって、原査定の拒絶の理由１（発明の単一性）は解消しており、この理由を維持することはできない。２．理由２（新規性）、理由３（進歩性）について補正後の請求項１～８は、上記相違点２に係る構成を有するものであり、当該構成は、原査定における引用文献Ａには記載されておらず、本願優先日前における周知技術でもないので、本願発明１～８は、原査定における引用文献Ａに記載された発明ではなく、また、当業者であっても、原査定における引用文献Ａに基づいて容易に発明をすることができたものではない。したがって、原査定の拒絶の理由２、３（新規性、進歩性）を維持することはできない。第８むすび以上のとおり、原査定の理由によって、本願を拒絶することはできない。また、他に本願を拒絶すべき理由を発見しない。よって、結論のとおり審決する。
審決日	2022-01-06
出願番号	P2018-509616
審決分類	P 1 8・ 113- WY (G06F) P 1 8・ 121- WY (G06F) P 1 8・ 65- WY (G06F)
最終処分	01 成立
特許庁審判長	▲吉▼田耕一
特許庁審判官	▲高▼瀬健太郎角田慎治
発明の名称	デジタル平面インターフェースを有する通信ノード
代理人	青木俊明
代理人	川合誠

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ