• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1381435
総通号数
発行国 JP 
公報種別 特許審決公報 
発行日 2022-02-25 
種別 拒絶査定不服の審決 
審判請求日 2020-12-21 
確定日 2022-02-01 
事件の表示 特願2019− 29339「撮像素子,画像読取装置及び画像形成装置」拒絶査定不服審判事件〔令和 1年 7月25日出願公開,特開2019−125791,請求項の数(6)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本件審判請求に係る出願(以下,「本願」という。)は,2014年(平成26年) 2月 4日を出願日とする特願2014− 19840号(以下,「原出願」という。)の一部を,平成30年 1月24日に新たな特許出願とした特願2018− 10063号の一部を,平成31年 2月21日に新たな特許出願としたものであって,その手続の経緯は以下のとおりである。

平成31年 2月21日 :上申書の提出
令和 1年12月25日付け:拒絶理由通知
令和 2年 3月 9日 :意見書,手続補正書の提出
令和 2年 9月17日付け:拒絶査定(原査定)
令和 2年12月21日 :審判請求書の提出
令和 3年 6月29日付け:拒絶理由通知書(以下「当審拒絶理由」という。)
令和 3年 9月 6日 :意見書,手続補正書の提出

第2 原査定の概要
原査定(令和 2年 9月17日付け拒絶査定)の概要は次のとおりである。

理由1 本願請求項1,6に係る発明は,以下の引用文献1に記載された発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。
理由2 本願請求項1−6に係る発明は,以下の引用文献1−6に記載された発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
理由3 この出願は,特許請求の範囲の請求項1−7の記載が,特許法第36条第6項第1号に規定する要件を満たしていない。
理由4 この出願は,特許請求の範囲の請求項1−7の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。

引用文献1 特開2006−229935号公報
引用文献2 特開2011−054911号公報
引用文献3 特開2007−027558号公報
引用文献4 特開2012−147089号公報
引用文献5 特開2009−159271号公報
引用文献6 特開2008−271159号公報

第3 当審拒絶理由の概要
当審拒絶理由の概要は次のとおりである。

理由1 この出願は,特許請求の範囲の請求項1−7の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。

第4 本願発明
本願請求項1−6に係る発明(以下,それぞれ「本願発明1」−「本願発明6」という。)は,令和 3年 9月 6日付けの手続補正で補正された特許請求の範囲の請求項1−6に記載された事項により特定される発明であり,本願発明1は,以下のとおりの発明である。

「 【請求項1】
色毎にそれぞれ一方向に配列されて光電変換を行う画素領域を形成する複数の受光素子と,
前記一方向に平行な前記色毎に設けられた電源供給元から前記複数の受光素子に対して電源電圧をそれぞれ供給する複数の電源配線と
を有し,
前記複数の電源配線それぞれは,
前記複数の受光素子のそれぞれに対して独立に接続されており,前記電源供給元の端部から前記画素領域の前記複数の受光素子それぞれまでの長さが同じ長さに形成されており,
前記複数の電源配線のそれぞれは,
前記電源供給元のそれぞれの端部から,前記一方向に対して交わる方向に延びるように形成されていること
を特徴とする撮像素子。」

なお,本願発明2−6は,本願発明1の全ての構成要素を備えた発明である。

第5 引用文献,引用発明等
1 引用文献1について
(1)原査定の拒絶の理由に引用された引用文献1には,図面とともに次の事項が記載されている。(当審注:下線は,参考のために当審で付与したものである。以下同様である。)

「【課題を解決するための手段】
【0018】
そこで,上記の目的を達成するために,本発明のラインスキャン方式を用いるイメージセンサは,複数の単位画素がマトリックス配列をなして構成された画素配列部と,前記単位画素の各々で使用される電源電圧を供給す,前記画素配列部上に配置された複数の電源ラインとを備え,前記電源ラインが,前記画素配列部から映像信号を出力するためのスキャン方向と交差する方向に配置されていることを特徴とする。」

「【0020】
本発明は,マトリックス配列の画素配列部を有し,ローまたはカラムのうち,いずれか1つの方向にスキャンがなされるイメージセンサにおいて,スキャン方向と交差する方向に電源ラインを配置する。すなわち,画素から映像信号を出力するデータラインと同じ方向に電源ラインを配置する。
【0021】
例えば,ロー方向にスキャンされる場合,カラム数に該当する数だけ,カラム方向に電源ラインを配置する。この時,1つの電源ラインにはロー数に該当する数の単位画素が接続されていても,1つのローでの動作が完了すれば,次のローでの動作がなされるので,1つの電源ラインで1つの単位画素に対してのみ電力消費がなされる。
【0022】
したがって,従来の電源ラインが延伸された方向における電圧低下による画質劣化の問題を解決できる。
【0023】
このとき,カラム数に該当する全ての電源ラインは,ロー方向に配置された1つのメイン電源ラインから電源電圧を供給され,若しくは,所定数の電源ラインが集合をなし,複数のメイン電源ラインの1つから電源電圧を供給される。」

「【0025】
以下,添付された図面を参照して本発明の好ましい実施の形態をさらに詳細に説明する。
【0026】
図3は,本発明の実施の形態に係るロー方向にスキャニングを実施するCMOSイメージセンサの画素配列部と電源ラインの配置を示す図である。
【0027】
図3に示すように,画素配列部PA(Pixel Aray)は,複数の単位画素UP(Unit Pixel)がM(ロー)×N(カラム)(M,Nは,自然数)のマトリックス配列をなして構成されている。各単位画素UPは,例えば,3個または4個のトランジスタと1個のフォトダイオードとを備えて構成され,これらの動作のために供給される電源電圧は,画素配列部PA上に配置された複数の電源ラインVDD1〜VDDNを介して供給される。
【0028】
電源ラインVDD1〜VDDNは,画素配列部PAから映像信号を出力するためのスキャン方向(ロー方向)と交差する方向(カラム方向)に延伸するように配置されている。したがって,電源ラインVDD1〜VDDNは,カラムと同じ数(N個)だけ配置されている。
【0029】
また,電源ラインVDD1〜VDDNは,複数の単位画素UPから映像信号を出力するデータライン(図示せず)と同じ方向に延伸するように配置されている。これは,ロー単位にスキャンすると,出力される映像信号は,カラムラインに沿って配置されたデータラインを介して出力されるためである。
【0030】
全ての電源ラインVDD1〜VDDNは,それと交差する方向に配置された1つのメイン電源ラインVDDから,その電源電圧を供給されるように配置されている。
【0031】
図示された実施の形態では,1つのメイン電源ラインVDDを使用する場合を一例として示したが,この他にも,複数のメイン電源ラインを備え,所定数の電源ラインが集合をなし,それぞれの集合の電源ラインが対応する1つのメイン電源ラインから電源電圧を供給されるように配置することもできる。
【0032】
従来の場合,電源ラインVDD1〜VDDNがスキャン方向と同じ方向に配置されて,同じローに位置する単位画素UPは,同時に1つの電源ラインを介して供給される電源電圧を使用していた。
【0033】
しかし,本発明では,電源ラインVDD1〜VDDNがスキャンラインと交差する方向に配置されて,同じカラムに位置した単位画素UPが1つの電源ラインに接続されるようにした。
【0034】
通常のラインスキャン方式の場合,1つのラインに対するスキャンが完了すれば,次のラインに対するスキャンがなされるので,例えば,同じ電源ラインにローの数に該当する単位画素UPが接続されていても,ローの数に該当する単位画素UPが同時に動作せず,1つずつ動作するので,電源ラインVDD1〜VDDNの進行方向で従来のような電圧低下が起こらない。
【0035】
図4は,映像信号出力のためのスキャン方向と交差する方向に配置された電源ラインの電気的特性を等価的に示す回路図である。
【0036】
図4に示すように,各単位画素UPを通る時に消費される電力に鑑みて,電源ラインはローの数に該当する複数の抵抗rとキャパシタcの対から構成される。
【0037】
一方,上述したように,同じ電源ラインVDD1〜VDDNに接続された同じカラム上の単位画素UPは,互いに異なるタイミングで動作するので,D〜Iの複数の地点で測定した電源電圧は,同じ2.5Vになる。
【0038】
図3では,ロー方向にスキャンがなされる方式の場合を一例として説明したが,カラム方向にスキャンがなされる方式の場合にも本発明を採用することが可能である。」





(2)上記(1)から,引用文献1には,次の発明(以下「引用発明」という。)が記載されていると認められる。
「 複数の単位画素UPがM(ロー)×N(カラム)のマトリックス配列をなして構成されている画素配列部PAと,
各単位画素UPを動作させる電源電圧を供給する,画素配列部PA上に配置された複数の電源ラインVDD1〜VDDNとを備え,
電源ラインVDD1〜VDDNは,画素配列部PAから映像信号を出力するためのロー方向と交差するカラム方向に延伸するように配置され,
全ての電源ラインVDD1〜VDDNは,それと交差する方向(ロー方向)に配置された1つのメイン電源ラインVDDから,その電源電圧を供給されるように配置されている,
CMOSイメージセンサ。」

3 その他の文献
(1)原査定の拒絶の理由に引用された引用文献2には,図面とともに次の事項が記載されている。

「【0124】
<2.実施形態2>
(A)装置構成など
図12と図13は、本発明にかかる実施形態2において、固体撮像装置の要部を示す図である。
【0125】
ここで、図12は、図7と同様に、カラーフィルタ130bの上面を示している。また、図13は、図8と同様に、遮光部300bの上面を示している。
【0126】
図12と図13に示すように、本実施形態においては、カラーフィルタ130bが、実施形態1と異なる。また、遮光部300bが、実施形態1と異なる。この点およびこれに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。
【0127】
(A−1)カラーフィルタについて
カラーフィルタ130bは、図12に示すように、実施形態1の場合と同様に、レッドフィルタ層130Rbと、グリーンフィルタ層130Gbと、ブルーフィルタ層130Bbとを含む。レッドフィルタ層130Rbとグリーンフィルタ層130Gbとブルーフィルタ層130Bbとのそれぞれは、図12に示すように、色ごとにストライプ状に並んで配置されている。
【0128】
しかし、本実施形態では、レッドフィルタ層130Rbとグリーンフィルタ層130Gbとブルーフィルタ層130Bbとのそれぞれは、実施形態1の場合と異なり、水平方向xに延在している。つまり、レッドフィルタ層130Rbとグリーンフィルタ層130Gbとブルーフィルタ層130Bbとのそれぞれは、長手方向が、垂直方向yではなく、水平方向xである。
【0129】
具体的には、カラーフィルタ130bにおいて、レッドフィルタ層130Rbは、図12に示すように、水平方向xに並ぶ複数の画素Pを被覆するように形成されている。そして、レッドフィルタ層130Rbは、垂直方向yにおいて、グリーンフィルタ層130Gbとブルーフィルタ層130Bbとに挟まれるように配置されている。
【0130】
カラーフィルタ130bにおいて、グリーンフィルタ層130Gbは、図12に示すように、レッドフィルタ層130Rbの場合と同様に、水平方向xに並ぶ複数の画素Pを被覆するように形成されている。そして、グリーンフィルタ層130Gbは、垂直方向yにおいて、レッドフィルタ層130Rbとブルーフィルタ層130Bbとに挟まれるように配置されている。
【0131】
カラーフィルタ130bにおいて、ブルーフィルタ層130Bbは、図12に示すように、レッドフィルタ層130Rbおよびグリーンフィルタ層130Gbの場合と同様に、水平方向xに並ぶ複数の画素Pを被覆するように形成されている。そして、ブルーフィルタ層130Bbは、垂直方向yにおいて、レッドフィルタ層130Rbとグリーンフィルタ層130Gbとに挟まれるように配置されている。」





(2)原査定の拒絶の理由に引用された引用文献3には,図面とともに次の事項が記載されている。

「【実施例5】
【0046】
図7は本発明をRGB3ラインのイメージセンサに適用した例を示す図である。図7において、図10と同一構成部材については同一符号を付して説明を省略する。同図に示したように光電変換素子およびリセットトランジスタM4を含めた受光素子アレイ4、4'をRGB各色ごとに互いに交互に配置する。このように配置することで、同色のカラーフィルタを各色に対応し互いに接続されているフォトダイオードPDとリセットトランジスタM4との上に連続して配置することができるので、フォトダイオードPD、リセットトランジスタM4の間にカラーフィルタの隙間ができず、フィルタとフィルタの境から漏れこむ波長域が制御されていない光を最小源にとどめることができる。
【0047】
そして、かかる構成において、実施形態1や実施形態3で説明したようにカラーフィルタを配置することで、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがトランジスタのソース・ドレインに入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。
【0048】
同様のことは蓄積容量部とそこに接続する転送トランジスタにも言える。転送トランジスタをRGB各色ごとに、対応するフォトダイオードの近傍に配置することで同色のカラーフィルタをすきまなく配置することができるため、同じようにフィルタとフィルタの境から漏れこむ波長域が制御されていない光を最小源にとどめることができるものである。
【0049】
そして、かかる構成において、実施形態2や実施形態4で説明したようにカラーフィルタを配置することで、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがトランジスタのソース・ドレインに入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。
【0050】
上記実施形態はRGB3色のカラーフィルタを3列に配置した場合を例にとり説明したがこれに限るものではなく、勿論補色フィルタの場合であっても3列以外の組み合わせであっても本発明のカラーフィルタと素子の配置を行なえば同様の効果が得られることは言うまでもない。」





(3)原査定の拒絶の理由に引用された引用文献4には,図面とともに次の事項が記載されている。

「【0020】
図1の例では、画素部101の領域151および領域153の各画素への電力供給と、領域152の各画素への電力供給とが独立している。画素部101の中央部分の領域152の各画素への電力供給は常時行われているが、画素部101の上側の領域151および下側の領域153の各画素への電力供給はスイッチswvおよびスイッチswgによって切断することができる。
【0021】
例えば、撮像素子100を搭載する電子カメラのCPUから制御信号scont1を出力する場合、電子カメラで静止画撮影を行う時は、制御信号scont1=論理”1”にしてスイッチswvおよびスイッチswgをオンにし、動画撮影を行う時は、制御信号scont1=論理”0”にしてスイッチswvおよびスイッチswgをオフにする。これにより、動画撮影時には領域151および領域153の各画素への電力供給が行われないので消費電力が少なくなり、且つ発熱を抑える効果が得られるので動画の長時間撮影が可能になる。さらに、撮像素子100の動画撮影に使用する画素を撮像素子100の中央部分とすることで、撮像素子100の周辺回路で発生する熱を回避でき、画素で発生する暗電流などの影響が少なくなるので画質を向上することができる。
【0022】
尚、図1では、電源部104を撮像素子100の内部に設けているが、領域151および領域153へ電力供給するための電源電圧Vccおよび電源グランドGNDの端子と、領域152へ電力供給するための電源電圧Vccおよび電源グランドGNDの端子とをそれぞれ撮像素子100に設け、撮像素子100の外部の回路で各領域に供給する電力をオンオフするようにしても構わない。また、図1では、中央部の領域152への電力供給を常に行っているが、領域152への電力供給をオンオフするスイッチを設けても構わない。この場合、撮像素子100を使用しない場合、例えば撮像素子100を搭載する電子カメラで撮影済みの画像を再生している場合などに撮像素子100全体の電源をオフできるので、電子カメラの省電力化を図ることができる。」





(4)原査定の拒絶の理由に引用された引用文献5には,図面とともに次の事項が記載されている。

「【0036】
まず、本発明の実施の形態1に係る固体撮像装置の構成を説明する。
図1は、本発明の実施の形態1に係る固体撮像装置100の構成を示すブロック図である。
【0037】
図1に示す固体撮像装置100は、CMOSイメージセンサであり、画素アレー101と、垂直走査部102と、AD変換部103と、参照電圧生成部104と、水平走査部105と、出力部106と、タイミング制御部107とを備える。
【0038】
画素アレー101は、行列状に配置された複数の画素108を備える。各画素108は、受光した光を信号電圧に変換し、変換した信号電圧を列毎に設けられた列信号線に出力する。
【0039】
垂直走査部102は、画素108の行を順次選択する垂直走査を行う。
AD変換部103は、複数の列信号線に出力された信号電圧を、同時にデジタル信号に変換する。
【0040】
参照電圧生成部104は、参照電圧RAMPを生成する。
水平走査部105は、画素108の列を順次選択する水平走査を行う。
【0041】
出力部106は、AD変換部103により変換されたデジタル信号を外部に出力する。
タイミング制御部107は、垂直走査部102、AD変換部103、参照電圧生成部104及び水平走査部105の動作タイミングを制御する。
【0042】
図2は、AD変換部103の構成を示す図である。
AD変換部103は、列信号線毎に設けられた複数のAD変換回路120を備える。各AD変換回路120は、対応する列信号線に出力された信号電圧131をデジタル信号に変換する。各AD変換回路120は、コンパレータ109と、パワーダウン制御部110と、カウンタ111とを備える。
【0043】
コンパレータ109は、列信号線に出力された信号電圧131と、参照電圧RAMPとを比較し、いずれが大きいかを示す出力信号132を出力する。具体的には、コンパレータ109は、信号電圧131が参照電圧RAMPより大きい場合に、ロウレベルの出力信号132を出力し、信号電圧131が参照電圧RAMPより小さい場合に、ハイレベルの出力信号132を出力する。
【0044】
パワーダウン制御部110は、出力信号132の論理がロウレベルからハイレベルに反転したタイミングで、パワーダウン信号133をロウレベルにする。パワーダウン信号133は、コンパレータ109に入力される。パワーダウン信号133がハイレベルの場合、コンパレータ109は動作状態であり、パワーダウン信号133がロウレベルの場合、コンパレータ109は停止状態(パワーダウン状態)である。つまり、パワーダウン制御部110は、出力信号132の論理がロウレベルからハイレベルに反転したタイミングで、コンパレータ109への電力の供給を停止する。具体的には、パワーダウン制御部110は、コンパレータ109への駆動電流の供給を停止する。
【0045】
パワーダウン制御部110は、バッファ121とフリップフロップ122とを備える。
バッファ121は、アナログ回路系の電源電圧(例えば、3.3V)の振幅の出力信号132を、デジタル回路系の電源電圧(例えば、1.2V)の振幅の信号に変換し、フリップフロップ122のクロック入力端子に出力する。なお、コンパレータ109には、アナログ回路系の電源電圧が供給され、フリップフロップ122及びカウンタ111にはデジタル回路系の電源電圧が供給される。
【0046】
フリップフロップ122は、クロック入力端子にバッファ121の出力端子が接続され、データ入力端子に電源電圧VDDが接続される。フリップフロップ122は、反転データ出力端子にパワーダウン信号133を出力する。
【0047】
カウンタ111は、クロックADCLKを用いてカウント値をカウントする。カウンタ111は、コンパレータ109により出力される出力信号132が反転するまで、カウントをカウントすることで、出力信号132の論理が反転するまでの時間をカウントする。つまり、カウンタ111は、出力信号132が反転したタイミングでカウントを停止する。
【0048】
カウンタ111は、OR回路123と、カウンタ回路124とを備える。OR回路123の2つの入力端子には、クロックADCLKと、パワーダウン信号133とが接続される。カウンタ回路124のクロック入力端子には、OR回路123の出力端子が接続される。
【0049】
図3は、コンパレータ109の構成例を示す回路図である。
パワーダウン信号133がロウレベルになると、トランジスタ128がオンし、トランジスタ129がオフする。これにより、トランジスタ127がオフする。よって、コンパレータ109に駆動電流が供給されないので、コンパレータ109は停止状態となる。
【0050】
また、複数のコンパレータ109は、複数のコンパレータ109に駆動電流を供給する1つの駆動電流供給回路126に接続される。
【0051】
なお、コンパレータ109の構成は、図3に示す構成に限定されるものではなく、同様の機能を有する構成であればよい。例えば、トランジスタ129は、駆動電流供給回路126とカレントミラーを構成するP型トランジスタのドレイン側に直列に接続されているが、ソース側に直列に接続されてもよい。」

(5)原査定の拒絶の理由に引用された引用文献6には,図面とともに次の事項が記載されている。

「【発明を実施するための最良の形態】
【0060】
(実施の形態1)
本発明の実施形態1における固体撮像装置は、列信号毎に列アンプを有し、各列アンプが、定電流を供給する定電流回路と、定電流回路に直列に接続され、対応する列信号線からの画素信号を増幅し、定電流回路との接続点から増幅信号を出力する増幅回路と、増幅回路に並列に接続され、一定値の抵抗を有する抵抗回路とを備える。定電流回路から供給される電流は、増幅回路を流れる第1の電流と抵抗回路に流れる第2の電流に分流し、第1の電流と第2の電流の和は増幅信号の電圧が変化しても一定となる。これにより、列アンプ手段を流れる電流の変動を確実に回避し、横スジノイズを回避することができる。また、スイッチングノイズを除去する回路(従来のレギュレーテッドカスコード等)を付加する必要がなく、より少ない回路素子数で列アンプ手段を構成することができる。
【0061】
図1は、実施の形態1における固体撮像装置の構成を示すブロック図である。この固体撮像装置は、増幅型のMOSイメージセンサであり、行列状に配列された複数の画素部101からなる撮像領域110と、負荷回路102と、行選択デコーダ103と、列選択デコーダ104と、複数の列アンプ106からなる信号処理部105と、出力部107とを備えている。各列信号線は、対応する列に接続された複数の画素部からの画素信号のうち行選択デコーダ103によって選択された画素信号を伝達する。各列アンプ106は、列信号線からの画素信号を増幅する。水平共通信号線は、複数の列アンプからの増幅信号のうち、列選択デコーダ104によって選択された増幅信号を出力部107に伝達する。
【0062】
図2は、列アンプ106の概略構成を示す図である。同図において各列アンプ106は、定電流を供給する定電流回路1と、定電流回路1に直列に接続され対応する列信号線からの画素信号を増幅し、定電流回路との接続点から増幅信号を出力する増幅回路2と、増幅回路2に並列に接続され一定値の抵抗を有する抵抗回路3とを備える。
【0063】
増幅信号の電圧の変化は抵抗回路3に印加される電圧の変化でもあるので、抵抗回路3の電流変動と増幅回路2の電流変動は相殺しあう。言い換えれば、増幅回路2および抵抗回路3は、増幅信号の電圧の変化に応じた電流を相互に折り返すことになる。この折り返しにより第1の電流と第2の電流の和は変化せず、列アンプ106の電流の変動を確実に回避することができる。
【0064】
図3は、列アンプ106の回路例を示す図である。同図において列アンプ106は、定電流回路1としての定電流トランジスタTr1と、増幅回路2としての増幅トランジスタTr2と、抵抗回路3としての線形抵抗トランジスタTr3を備えている。同図では、クランプ容量CcとクランプトランジスタTr4も図示してある。
【0065】
定電流トランジスタTr1は、pMOSトランジスタであり、ソースが電源Vddの配線に接続され、ゲートに第1バイアス電圧PBias1が印加され、ドレインが増幅トランジスタTr2のドレインに接続され、定電流源として機能する。
【0066】
増幅トランジスタTr2は、画素信号Vinがゲートに入力され、ソースが接地され、ドレインが定電流トランジスタTr1のドレインに接続され、ドレインから増幅信号を出力信号Voutとして出力する。
【0067】
線形抵抗トランジスタTr3は、ソースが接地され、ゲートにバイアス電圧Nbiasが印加され、ドレインが出力信号Voutに接続されている。バイアス電圧Nbiasは、線形領域(非飽和領域)を動作点に設定する電圧である。これにより、線形抵抗トランジスタTr3は、線形領域で動作することにより抵抗として機能する。これにより、増幅トランジスタTr2と、線形抵抗トランジスタTr3は、上記の折り返し動作をすることになる。
【0068】
なお、電源配線および接地配線を含む金属配線層は、増幅回路2と抵抗回路3とを接続する配線を含む配線層よりも上になっている。
【0069】
図4は、列アンプ106の等価回路を示す図である。同図のように、線形抵抗トランジスタTr3は、一定値の抵抗を有する抵抗素子として機能する。
【0070】
以上説明してきたように本実施の形態における固体撮像装置によれば、横スジノイズを確実に回避することができ、かつ列アンプ手段をより少ない回路素子数で構成することができる。
【0071】
図5は、列アンプの変形例を示す図である。同図の列アンプ106aは、図3と比較して、定電流トランジスタTr11が追加された点が異なっている。同じ点は説明を省略して、異なる点を中心に説明する。定電流トランジスタTr11は、pMOSトランジスタであり、定電流トランジスタTr1とカスコード接続される。こうすれば、2つのpMOSトランジスタTr1、Tr11のカスコード接続により、出力側のインピーダンスが高くなるので、増幅信号の振幅が変化しても、より定電流を安定させ維持することができる。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると,次のことがいえる。

ア 引用発明は「CMOSイメージセンサ」であるから,引用発明の「複数の単位画素UP」が,本願発明1の「複数の受光素子」に対応し,引用発明の「画素配列部PA」が,光電変換を行うものであることは明らかである。
ここで,引用発明の「複数の単位画素UP」は「M(ロー)×N(カラム)のマトリックス配列をなして」いるから,ロー方向に配列されていることも明らかである。
すると,引用発明の「複数の単位画素UP」と,本願発明1の「複数の受光素子」とは,「一方向に配列されて光電変換を行う画素領域を形成する複数の受光素子」である点で一致する。

イ 引用発明の「メイン電源ラインVDD」は,ロー方向に配置されているから,本願発明1の「電源供給元」と,「前記一方向に平行」「に設けられた電源供給元」である点で一致する。

ウ 引用発明の「複数の電源ラインVDD1〜VDDN」は,本願発明1の「複数の電源配線」に対応する。
ここで,引用発明の「複数の電源ラインVDD1〜VDDN」は,「メイン電源ラインVDDから,その電源電圧を供給され」るとともに,「各単位画素UPを動作させる電源電圧を供給する」ものであるから,本願発明1の「複数の電源配線」と,「電源供給元から前記複数の受光素子に対して電源電圧をそれぞれ供給する」点,及び,「記複数の受光素子」「に接続されて」いる点で一致することは明らかである。
また,引用発明の「複数の電源ラインVDD1〜VDDN」は,「ロー方向と交差するカラム方向に延伸するように配置され」ているから,本願発明1の「複数の電源配線」と,「前記電源供給元のそれぞれの端部から,前記一方向に対して交わる方向に延びるように形成されている」点でも一致する。

エ 引用発明の「CMOSイメージセンサ」が,本願発明1の「撮像素子」に対応することは明らかである。

(2)一致点・相違点
したがって,本願発明1と引用発明との間には,次の一致点と,相違点がある
といえる。
<一致点>
「 一方向に配列されて光電変換を行う画素領域を形成する複数の受光素子と,
前記一方向に平行に設けられた電源供給元から前記複数の受光素子に対して電源電圧をそれぞれ供給する複数の電源配線と
を有し,
前記複数の電源配線それぞれは,
前記複数の受光素子に接続されており,
前記複数の電源配線のそれぞれは,
前記電源供給元のそれぞれの端部から,前記一方向に対して交わる方向に延びるように形成されている
撮像素子。」

<相違点>
(相違点1)
「受光素子」に関して,本願発明1は「色毎にそれぞれ一方向に配列されて」いると特定されているのに対し,引用発明はこの点について特定されていない点。

(相違点2)
「電源供給元」に関して,本願発明1は「前記色毎に設けられ」ていると特定されているのに対し,引用発明はこの点について特定されていない点。

(相違点3)
「複数の電源配線」の接続に関して,本願発明1は「前記複数の受光素子のそれぞれに対して独立に接続されて」いると特定されているのに対し,引用発明はどのように接続されているのか特定されていない点。

(相違点4)
「複数の電源配線」の長さに関して,本願発明1は「前記電源供給元の端部から前記画素領域の前記複数の受光素子それぞれまでの長さが同じ長さに形成されて」いると特定されているのに対し,引用発明は長さについて特定されていない点。

(3)相違点についての判断
ア 相違点3,4について
上記相違点3,4は,どちらも,電源配線に関するものであるから,まとめて検討するとともに,事案に鑑みて先に検討する。

(ア)引用発明は,引用文献1の段落0033に記載されているように,「同じカラムに位置した単位画素UPが1つの電源ラインに接続される」ものであり,電源ラインは,単位画素UPのそれぞれに対して独立して接続されるものではない。

(イ)そして,引用文献1の図3も参酌すると,引用発明において同じロー(1st row,2nd row,・・・,Mth row)に位置したN個の各単位画素UP同士は,メイン電源ラインVDDの端部から各単位画素UPそれぞれまでの長さが同じである電源ラインを有すると認められる一方,同じカラム(1st col,2nd col,・・・,Nth col)に位置したM個の各単位画素UP同士では,その電源ラインの長さが異なることは明らかである。

(ウ)ここで,引用発明は,引用文献1の段落0034に「通常のラインスキャン方式の場合,1つのラインに対するスキャンが完了すれば,次のラインに対するスキャンがなされるので,例えば,同じ電源ラインにローの数に該当する単位画素UPが接続されていても,ローの数に該当する単位画素UPが同時に動作せず,1つずつ動作するので,電源ラインVDD1〜VDDNの進行方向で従来のような電圧低下が起こらない。」と記載されているように,1つの電源ラインにM個の単位画素UPが接続されていても,同時に動作しないことにより電圧低下が起こらないものであるから,電源ラインを,単位画素UPのそれぞれに対して独立して接続する動機も,同じカラムに位置した各単位画素UP同士の電源ラインの長さを同じにする動機もない。

(エ)そして,上記相違点3,4に係る本願発明1の構成は,上記引用文献2−6にも記載されておらず,また,原出願前において周知技術であるともいえない。

イ したがって,他の相違点について判断するまでもなく,本願発明1は,当業者であっても引用発明及び引用文献2−6に基づいて容易に発明できたものであるとはいえない。

2 本願発明2−6について
本願発明2−6は,本願発明1の全ての構成要素を備えた発明であり,上記相違点3,4に係る本願発明1と同一の構成を備えるものであるから,本願発明1と同じ理由により,当業者であっても,引用発明及び引用文献2−6に基づいて容易に発明できたものであるとはいえない。

第7 原査定について
1 理由1,2について
本願発明1−6は,上記「第6 対比・判断」における相違点3,4に係る構成を有するものとなった。
すると,本願発明1,6は,引用文献1に記載の発明とはいえない。
そして,上記「第6 対比・判断」で検討したように,本願発明1−6は,当業者であっても,原査定における引用文献1及び引用文献2−6に基いて,容易に発明できたものとはいえない。
したがって,原査定の理由1,2を維持することはできない。

2 理由3,4について
(1)補正前の請求項1の「前記複数の電源配線それぞれは,前記電源供給元から電源電圧を供給し,前記画素領域の前記受光素子それぞれまでの長さが同じ長さに形成されており」との記載において,どこの受光素子に電源配線の長さと,どこの受光素子に接続された電源線の長さが同じであるのか不明であるから,特許請求の範囲の請求項1−7の記載が特許法第36条第6項第2号に規定する要件を満たしていないという拒絶理由は,令和 3年 9月 6日付けの手続補正による補正後の請求項1において「前記複数の電源配線それぞれは,前記複数の受光素子のそれぞれに対して独立に接続されており,前記電源供給元の端部から前記画素領域の前記複数の受光素子それぞれまでの長さが同じ長さに形成されており」と補正されたことにより解消した。
また,令和 3年 9月 6日付けの手続補正による補正後の請求項1に係る発明は,本願明細書段落0031−0034及び図8に記載されたものであるから,特許請求の範囲の請求項1−7の記載が,特許法第36条第6項第1号に規定する要件を満たしていないという拒絶理由は解消した。

(2)令和 3年 9月 6日付けの手続補正により補正前の請求項2が削除されたことにより,特許請求の範囲の請求項2−7の記載が,特許法第36条第6項第1号に規定する要件を満たしていないという拒絶理由は解消した。

第8 当審拒絶理由について
1 理由1について
補正前の請求項1に記載された「前記複数の電源配線それぞれは,前記電源供給元から電源電圧を供給し,前記画素領域の前記受光素子それぞれまでの長さが同じ長さに形成されており」と記載されているが,複数の電源配線の「前記画素領域の前記受光素子それぞれまでの長さ」が,どの電源配線の長さを示しているのか不明であるから,特許請求の範囲の請求項1−7の記載が特許法第36条第6項第2号に規定する要件を満たしていないという拒絶理由は,令和 3年 9月 6日付けの手続補正による補正後の請求項1において「前記複数の電源配線それぞれは,前記複数の受光素子のそれぞれに対して独立に接続されており,前記電源供給元の端部から前記画素領域の前記複数の受光素子それぞれまでの長さが同じ長さに形成されており」と補正されたことにより解消した。

第9 むすび
以上のとおり,原査定の拒絶理由及び当審から通知した拒絶理由を検討しても,その理由によって本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2022-01-17 
出願番号 P2019-029339
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 113- WY (H01L)
P 1 8・ 537- WY (H01L)
最終処分 01   成立
特許庁審判長 河本 充雄
特許庁審判官 ▲吉▼澤 雅博
小田 浩
発明の名称 撮像素子、画像読取装置及び画像形成装置  
代理人 酒井 宏明  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ