ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 発明同一 特許、登録しない。 H01G |
---|---|
管理番号 | 1381548 |
総通号数 | 2 |
発行国 | JP |
公報種別 | 特許審決公報 |
発行日 | 2022-02-25 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2021-04-09 |
確定日 | 2022-01-04 |
事件の表示 | 特願2016−238523「積層セラミック電子部品の製造方法」拒絶査定不服審判事件〔平成30年 6月21日出願公開,特開2018− 98247〕について,次のとおり審決する。 |
結論 | 本件審判の請求は,成り立たない。 |
理由 |
第1 手続の経緯 本願は,平成28年12月8日の出願であって,令和2年8月6日付けの拒絶理由の通知に対し,令和2年10月16日に意見書が提出され,令和2年12月18日付けで拒絶査定がなされ,これに対し,令和3年4月9日に拒絶査定不服審判の請求がなされると同時に手続補正がなされたものである。 第2 本願発明 本願の特許請求の範囲の請求項1ないし7に係る発明は,令和3年4月9日の手続補正により補正された特許請求の範囲の1ないし7に記載された事項により特定されるものであると認められるところ,請求項1に係る発明(以下,「本願発明」という。)は,以下のとおりのものである。 「【請求項1】 積層された複数のセラミックグリーンシートと,前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む,マザーブロックを作製する工程と, 前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって,生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し,かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した,複数のグリーンチップを得る工程と, 前記切断側面に対して,バイトを用いた切削処理を行う工程と, 前記切削処理後の切断側面に生のセラミック保護層を形成することによって,生の部品本体を得る工程と, 前記生の部品本体を焼成する工程と,を備えることを特徴とする積層セラミック電子部品の製造方法。」 第3 原査定の拒絶の理由 本願の請求項1,3,5〜9に係る発明は,その出願の日前の特許出願であって,その出願後に出願公開がされた下記の特許出願(以下,「先願」という。)の願書に最初に添付された明細書,特許請求の範囲又は図面(以下,「当初明細書等」という。)に記載された発明と同一であり,しかも,この出願の発明者が先願に係る上記の発明をした者と同一ではなく,またこの出願の時において,その出願人が先願の出願人と同一でもないので,特許法第29条の2の規定により,特許を受けることができない。 先願:特願2016−183259号(特開2017−120880号) 第4 先願発明 1 原査定の拒絶の理由で引用された先願の当初明細書等には,「積層セラミック電子部品及びその製造方法」について,図面とともに,次の事項が記載されている。なお,下線は当審で付与した。 「【0031】 [積層セラミックコンデンサ10の製造方法] 図4は,積層セラミックコンデンサ10の製造方法を示すフローチャー トである。図5〜15は,積層セラミックコンデンサ10の製造過程を示 す図である。以下,積層セラミックコンデンサ10の製造方法について, 図4に沿って,図5〜15を適宜参照しながら説明する。」 「【0033】 図5はセラミックシート101,102,103の平面図である。図5 (A)はセラミックシート101を示し,図5(B)はセラミックシート 102を示し,図5(C)はセラミックシート103を示している。セラ ミックシート101,102,103は,未焼成の誘電体グリーンシート として構成され,例えば,ロールコーターやドクターブレードを用いてシ ート状に成形される。」 「【0038】 (ステップS02:積層) ステップS02では,ステップS01で準備したセラミックシート10 1,102,103を積層することにより積層シート104を作製する。 【0039】 図6は,ステップS02で得られる積層シート104の斜視図である。 図6では,説明の便宜上,セラミックシート101,102,103を分 解して示している。しかし,実際の積層シート104では,セラミックシ ート101,102,103が静水圧加圧や一軸加圧などにより圧着され て一体化される。これにより,高密度の積層シート104が得られる。」 「【0041】 (ステップS03:切断) ステップS03では,ステップS02で得られた積層シート104を切 断することにより未焼成の積層チップ116を作製する。ステップS02 では,積層シート104を押し切りにより切断する。 【0042】 図7は,ステップS03の後の積層シート104の平面図である。積層 シート104は,保持部材としてのテープT1に貼り付けられた状態で, 切断線Lx,Lyに沿って切断される。これにより,積層シート104が 個片化され,積層チップ116が得られる。 ・・・(中略)・・・ 【0045】 これにより,積層シート104が複数の積層チップ116に個片化され る。このとき,テープT1は,切断されずに,各積層チップ116を接続 している。これにより,以降のステップにおいて複数の積層チップ116 を一括して扱うことが可能となり,製造効率が向上する。 ステップS03により形成される積層シート104の切断面は,積層チ ップ116のY軸方向側面P,Q及びX軸方向端面となる。 【0046】 図9は,ステップS03の直後の積層チップ116の側面P,Qを例示 する拡大断面図である。つまり,切断直後の積層チップ116の側面P, Qは,図9(A)〜(C)に例示される状態となる場合がある。」 「【0054】 (ステップS04:表層除去1) ステップS04では,ステップS03で得られた積層チップ116の側 面Pの表層を除去する。 【0055】 図9に示す展延部R1,R2や異物R3は,ステップS03の直後の側 面Pの表層に含まれる。このため,ステップS04で側面Pの表層を除去 することにより,展延部R1,R2や異物R3も除去される。これにより ,側面Pにおける第1内部電極112と第2内部電極113とのショート が解消される。 ・・・(中略)・・・ 【0061】 表層除去装置300として,図11に示すグラインダ300aに代えて ,図12に示すグラインダ300bを用いることも可能である。 グラインダ300bは,Y軸に平行な中心軸を有する円盤体を備える。 この円盤体では,平坦面が研削面として構成される。グラインダ300b は,円盤体を中心軸を中心に回転させ,円盤体の平坦面を積層チップ11 6の側面Pに接触させて,積層チップ116の側面Pを研削することによ り,積層チップ116の側面Pの表層を除去することができる。」 「【0063】 (ステップS05:サイドマージン部形成1) ステップS05では,ステップS04で得られた積層チップ116の側 面Pに,未焼成のサイドマージン部117を形成する。」 「【0068】 (ステップS06:表層除去2) ステップS06では,ステップS05で得られた積層チップ116の側 面Qの表層を除去する。 【0069】 ステップS06における側面Qの表層の除去は,ステップS04におけ る側面Pの表層の除去と同様に行うことができる。ステップS06により ,側面Qの表層に含まれる展延部R1,R2や異物R3も除去されるため ,側面Qにおける第1内部電極112と第2内部電極113とのショート が解消される。」 「【0071】 (ステップS07:サイドマージン部形成2) ステップS07では,ステップS06で得られた積層チップ116の側 面Qに,未焼成のサイドマージン部117を形成する。ステップS07に おける側面Qへのサイドマージン部117の形成は,ステップS05にお ける側面Pへのサイドマージン部117の形成と同様に行うことができ る。 【0072】 以上により,図15に示す未焼成の素体111が得られる。 素体111の形状は,焼成後の素体11の形状に応じて決定可能である 。例えば,1.0mm×0.5mm×0.5mmの素体11を得るために ,1.2mm×0.6mm×0.6mmの素体111を作製することがで きる。」 「【0073】 (ステップS08:焼成) ステップS08では,ステップS07で得られた未焼成の素体111を 焼成することにより,図1〜3に示す積層セラミックコンデンサ10の素 体11を作製する。焼成は,例えば,還元雰囲気下,又は低酸素分圧雰囲 気下において行うことができる。」 「【0106】 例えば,図4に示す各ステップは,必要に応じて,順番を入れ替えても よい。 一例として,ステップS03で個片化した未焼成の積層チップ116を 焼成して積層チップ16とした後に,積層チップ16にサイドマージン部 117を設けてもよい。この場合,焼成後の積層チップ16に対してステ ップS04〜S08を行うことができる。 【0107】 また,上記第1及び第2の実施形態では,ステップS04で積層チップ 116の側面Pの表層を除去し,ステップS06で積層チップ116の側 面Qの表層を除去したが,積層チップ116の側面P,Qの表層を同時に 除去してもよい。この場合,例えば,積層チップ116のZ軸方向両主面 を保持した状態で,積層チップ116の側面P,Qに対して同時にレーザ を照射することができる。 【0108】 また,上記第1及び第2の実施形態では,積層セラミック電子部品の一 例として積層セラミックコンデンサについて説明したが,本発明は,相互 に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適 用可能である。このような積層セラミック電子部品としては,例えば,圧 電素子などが挙げられる。」 2 上記1の記載事項から以下のことがいえる。 (1)「ステップS02:積層」について 段落【0038】によれば,「ステップS02」は「セラミックシート101,102,103を積層することにより積層シート104を作製する」ものである。 ここで,段落【0033】によれば,「セラミックシート101,102,103」は「未焼成の誘電体グリーンシートとして構成され」たものである。 また,段落【0039】によれば「図6は,ステップS02で得られる積層シート104の斜視図」とあり,図6を参照すると,積層シート104は,セラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置されたものであることが見て取れる。 してみると,「未焼成の誘電体グリーンシートとして構成され」た「セラミックシート101,102,103を積層することにより」,セラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された「積層シート104を作製する」「ステップS02」が記載されている。 (2)「ステップS03:切断」について ア 段落【0041】によれば,「ステップS03」は「積層シート104を切断することにより未焼成の積層チップ116を作製する」ものである。 ここで,段落【0042】によれば,「図7は,ステップS03の後の積層シートの平面図」であり,「積層シート104」は「切断線Lx,Lyに沿って切断される」ものである。そして,図7を参照すると,切断線Lx,Lyが互いに直交することが見て取れる。 イ 上記2(1)のとおり,積層シート104は,「未焼成の誘電体グリーンシートとして構成され」た「セラミックシート101,102,103を積層することにより」,セラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置されたものである。 してみると,「ステップS03」において「積層シート104を切断することにより」作製した「未焼成の積層チップ116」も,当該「積層シート104」と同様に,未焼成のセラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された構造を有するものである。 ウ 段落【0045】によれば,「ステップS03により形成される積層シート104の切断面」は「Y軸方向側面P,Q」となるものである。 ここで,段落【0042】によれば,「図7は,ステップS03の後の積層シートの平面図」であり,「積層シート104」は「切断線Lx,Lyに沿って切断される」ものである。そして,図7を参照すると,当該「Y軸方向側面P,Q」は,切断線Lxによって切断された切断面であることが見て取れる。 また,段落【0046】によれば,「図9は,ステップS03の直後の積層チップ116の側面P,Qを例示する拡大断面図」である。そして,図9を参照すると,積層チップ116の側面P(Q)に内部電極112,113が露出することが見て取れる。 エ してみると,「積層シート104」を互いに直交する切断線Lx,Lyに沿って切断することにより,未焼成のセラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された構造を有し,かつ切断線Lxに沿って切断された切断面である「Y軸方向側面P,Q」に内部電極112,113が露出した「未焼成の積層チップ116を作製するステップS03」が記載されている。 (3)「ステップS04:表層除去1」及び「ステップS06:表層除去2」について ア 段落【0055】によれば,「ステップS04で側面Pの表層を除去することにより」,「図9に示す展延部R1,R2」も除去され,「側面Pにおける第1内部電極112と第2内部電極113とのショートが解消される」ものである。ここで,図9を参照すると,「展延部R1,R2」は,内部電極112,113の展延部であることが見て取れる。 そして,段落【0061】によれば,「グラインダ300b」によって「積層チップ116の側面Pを研削することにより,積層チップ116の側面Pの表層を除去する」ものである。 イ 段落【0068】によれば,「ステップS06」は「積層チップ116の側面Qの表層を除去する」ものである。 ここで,段落【0069】によれば,「ステップS06における側面Qの表層の除去は,ステップS04における側面Pの表層の除去と同様に行うことができる」ものであり,かつ「側面Qの表層に含まれる展延部R1,R2」も除去されるため,「側面Qにおける第1内部電極112と第2内部電極113とのショートが解消される」ものである。 ウ してみると,「積層チップ116の側面P,Qを」「グラインダ300b」により研削し,内部電極112,113の展延部R1,R2を除去することによって,「側面P,Qにおける第1内部電極112と第2内部電極113とのショートを解消」する「ステップS04」及び「ステップS06」が記載されている。 (4)「ステップS05:サイドマージン部形成1」及び「ステップS07:サイドマージン部形成2」について 段落【0063】によれば,「ステップS05」は「ステップS04で得られた積層チップ116の側面Pに,未焼成のサイドマージン部117を形成する」ものである。 また,段落【0071】によれば,「ステップS07」は「ステップS06で得られた積層チップ116の側面Qに,未焼成のサイドマージン部117を形成する」ものである。 そして,段落【0072】によれば,「以上により,図15に示す未焼成の素体111が得られる」ものである。 してみると,「ステップS04で得られた積層チップ116の側面Pに未焼成のサイドマージン部117を形成」する「ステップS05」及び「ステップS06で得られた積層チップ116の側面Qに未焼成のサイドマージン部117を形成」し,「未焼成の素体111」を得る「ステップS07」が記載されている。 (5)「ステップS08:焼成」について 段落【0073】によれば,「未焼成の素体111を焼成する」「ステップS08」が記載されている。 (6)段落【0031】及び段落【0108】によれば,「積層セラミック電子部品の製造方法」が記載されている。 3 したがって,先願の当初明細書等には,次の発明(以下,「先願発明」という。)が記載されているものと認められる。 「未焼成の誘電体グリーンシートとして構成されたセラミックシート101,102,103を積層することにより,セラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された積層シート104を作製するステップS02と, 積層シート104を互いに直交する切断線Lx,Lyに沿って切断することにより,未焼成のセラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された構造を有し,かつ切断線Lxに沿って切断された切断面であるY軸方向側面P,Qに内部電極112,113が露出した未焼成の積層チップ116を作製するステップS03と, 積層チップ116の側面P,Qをグラインダ300bにより研削し,内部電極112,113の展延部R1,R2を除去することによって,側面P,Qにおける第1内部電極112と第2内部電極113とのショートを解消するステップS04及びステップS06と, ステップS04で得られた積層チップ116の側面Pに未焼成のサイドマージン部117を形成するステップS05,及び,ステップS06で得られた積層チップ116の側面Qに未焼成のサイドマージン部117を形成し,未焼成の素体111を得るステップS07と, 未焼成の素体111を焼成するステップS08と, を備える積層セラミック電子部品の製造方法。」 第5 対比・判断 1 本願発明と先願発明との対比 (1)先願発明の「セラミックシート101,102,103」は,未焼成 の誘電体グリーンシートとして構成され,且つ積層するものであるから,本願発明の「積層された複数のセラミックグリーンシート」に相当する。 また,先願発明の「第1内部電極112及び第2内部電極113」は,積層されたセラミックシート101,102,103の間にそれぞれ配置されているから,本願発明の「前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む,マザーブロック」に相当する。 よって,先願発明の「未焼成の誘電体グリーンシートとして構成されたセラミックシート101,102,103を積層することにより,セラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された積層シート104を作製するステップS02」は,本願発明の「積層された複数のセラミックグリーンシートと,前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む,マザーブロックを作製する工程」に相当する。 (2)先願発明の「積層シート104を互いに直交する切断線Lx,Lyに沿って切断すること」は,本願発明の「前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断すること」に相当する。 また,先願発明の「未焼成のセラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された構造」は,本願発明の「生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造」に相当する。 そして,先願発明の「切断線Lxに沿って切断された切断面である側面Pに内部電極112,113が露出した未焼成の積層チップ116」は,本願発明の「第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出したグリーンチップ」に相当する。 よって,先願発明の「積層シート104を互いに直交する切断線Lx,Lyに沿って切断することにより,未焼成のセラミックシート101,102,103の間に第1内部電極112及び第2内部電極113がそれぞれ配置された構造を有し,かつ切断線Lxに沿って切断された切断面であるY軸方向側面P,Qに内部電極112,113が露出した未焼成の積層チップ116を作製するステップS03」は,本願発明の「前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって,生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し,かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した,複数のグリーンチップを得る工程」に相当する。 (3)本願発明の「前記切断側面に対して,バイトを用いた切削処理を行う工程」は,本願の【0010】,【0059】及び図9(a),9(b)に記載されたように,内部電極26の垂れ26Aを除去して,短絡箇所の発生を防止するものである。 これに対して,先願発明の「積層チップ116の側面P,Qをグラインダ300bにより研削」する「ステップS04及びステップS06」は,内部電極112,113の展延部R1,R2を除去することによって,側面P,Qにおける第1内部電極112と第2内部電極113とのショートを解消するものである。 よって,両者は短絡箇所の発生を防止するために内部電極の垂れを除去するものであるから,先願発明の「積層チップ116の側面P,Qを」「研削し,展延部R1,R2を除去することによって,側面P,Qにおける第1内部電極112と第2内部電極113とのショートを解消するステップS04及びステップS06」は,本願発明の「前記切断側面に対して,」「切削処理を行う工程」に相当する。 但し,先願発明は,「切削処理」が「グラインダ」を用いたものであり,「バイトを用いた」ものではない。 (4)上記(3)によれば,先願発明の「ステップS04で得られた積層チップ116の側面P」及び「ステップS06で得られた積層チップ116の側面Q」は,本願発明の「切削処理後の切断側面」に相当する。 また,先願発明の「未焼成のサイドマージン部117」は,そのような側面P及び側面Qに形成するものであるから,本願発明の「生のセラミック保護層」に相当する。 してみると,先願発明の「未焼成の素体111」は,積層チップ116の側面P及び側面Qに「未焼成のサイドマージン部117」を形成したものであるから,本願発明の「切断側面に生のセラミック保護層を形成」した「生の部品本体」に相当する。 よって,先願発明の「ステップS04で得られた積層チップ116の側面Pに未焼成のサイドマージン部117を形成するステップS05,及び,ステップS06で得られた積層チップ116の側面Qに未焼成のサイドマージン部117を形成し,未焼成の素体111を得るステップS07」は,本願発明の「切断側面に生のセラミック保護層を形成することによって,生の部品本体を得る工程」に相当する。 また,先願発明の「未焼成の素体111を焼成するステップS08」は,本願発明の「生の部品本体を焼成する工程」に相当する。 2 一致点・相違点 したがって,本願発明と先願発明とは, 「積層された複数のセラミックグリーンシートと,前記セラミックグリーン シート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含 む,マザーブロックを作製する工程と, 前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切 断線に沿って切断することによって,生の状態にある複数のセラミック層と 複数の内部電極とをもって構成された積層構造を有し,かつ前記第1方向の 切断線に沿う切断によって現れた切断側面に前記内部電極が露出した,複数 のグリーンチップを得る工程と, 前記切断側面に対して切削処理を行う工程と, 前記切削処理後の切断側面に生のセラミック保護層を形成することによっ て,生の部品本体を得る工程と, 前記生の部品本体を焼成する工程と,を備えることを特徴とする積層セラ ミック電子部品の製造方法。」 である点で一致し,以下の点で一応相違している。 相違点: 切削処理において,本願発明は「バイトを用いた」のに対して,先願発明はグラインダを用いた点。 3 相違点についての検討 切削処理一般においてバイトを用いることは,周知の技術事項である。 そして,例えば特開昭63−316420号公報に,積層貫通コンデンサ(本願発明の「積層セラミック電子部品」に対応。以下同様)において,電極7,8(内部電極)を印刷したセラミックグリーンシート11a及び11b(セラミックグリーンシート)を積層して製造された積層体11(マザーブロック)を打ち抜いたユニット4(グリーンチップ)の外側面(切断側面)に対して,バイト25を用いた切削処理を行い,その後ユニット4を焼成することが記載されているように(第1頁右下欄第5行〜第2頁右上欄第4行,第2頁左下欄第14行〜第3頁左上欄第20行,第1〜3図を参照),バイトを用いた切削処理は,焼成前のグリーンチップに行うことができるものである。 ここで,切削処理においてバイトを用いること,グラインダを用いることは,共に周知であるところ,先願発明においてグラインダをバイトに変えても展延部R1,R2が除去され,側面P,Qにおける第1内部電極112と第2内部電極113とのショートの課題を解消するから,同様の効果が得られるものである。なお,先願発明において,切削処理にグラインダしか用いることができない旨の記載はない。 したがって,先願発明において,切削処理の具体化手段として,上記周知の技術事項に基づいて,グラインダをバイトに変えることは,課題の解決のための具体化手段における設計上の微差(周知技術の転換)であり,新たな効果を奏するものでもない。 第6 まとめ 以上のとおり,本願の請求項1に係る発明は,先願の当初明細書等に記載 された発明と実質同一であり,しかも,この出願の発明者が先願に係る上記 の発明をした者と同一ではなく,またこの出願の時において,その出願人が 先願の出願人と同一でもないので,特許法第29条の2の規定により,特許 を受けることができない。 したがって,本願は,その余の請求項について論及するまでもなく,拒絶 すべきものである。 よって,結論のとおり審決する。 |
別掲 |
(行政事件訴訟法第46条に基づく教示) この審決に対する訴えは,この審決の謄本の送達があった日から30日(附加期間がある場合は,その日数を附加します。)以内に,特許庁長官を被告として,提起することができます。 |
審理終結日 | 2021-10-22 |
結審通知日 | 2021-10-26 |
審決日 | 2021-11-09 |
出願番号 | P2016-238523 |
審決分類 |
P
1
8・
161-
Z
(H01G)
|
最終処分 | 02 不成立 |
特許庁審判長 |
酒井 朋広 |
特許庁審判官 |
山田 正文 木下 直哉 |
発明の名称 | 積層セラミック電子部品の製造方法 |
代理人 | 特許業務法人 安富国際特許事務所 |