• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H02M
管理番号 1382301
総通号数
発行国 JP 
公報種別 特許審決公報 
発行日 2022-03-25 
種別 拒絶査定不服の審決 
審判請求日 2021-06-18 
確定日 2022-02-22 
事件の表示 特願2017−228319「電力変換装置」拒絶査定不服審判事件〔令和 1年 6月24日出願公開,特開2019−103159,請求項の数(4)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成29年11月28日の出願であって,令和2年12月25日付けで拒絶理由通知がされ,令和3年1月22日付けで意見書が提出されると同時に手続補正がされたが,令和3年5月11日付けで拒絶査定(原査定)がされ,これに対し,令和3年6月18日に拒絶査定不服審判の請求がされると同時に手続補正がされたものである。


第2 原査定の概要
原査定(令和3年5月11日付け拒絶査定)の概要は次のとおりである。

進歩性)この出願の請求項1−5に係る発明は,以下の引用文献1−3に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができない。

引 用 文 献 等 一 覧
1.特開2014−050134号公報
2.特開2016−096616号公報
3.国際公開第2014/042118号


第3 本願発明
本願請求項1ないし4に係る発明(以下,それぞれ「本願発明1」ないし「本願発明4」という。)は,令和3年6月18日付けの手続補正で補正された特許請求の範囲の請求項1ないし4に記載された事項により特定される発明であり,以下のとおりのものである。

「【請求項1】
直流電源の正端側と中性点との間に接続された第1のフライングキャパシタ回路と、
前記中性点と前記直流電源の負端側との間に接続された第2のフライングキャパシタ回路と、
前記第1のフライングキャパシタ回路の中点と前記第2のフライングキャパシタ回路の中点とに直流側が接続され、当該直流側から入力される直流電力を交流電力に変換して、交流側の一対の出力線に当該交流電力を出力するブリッジ回路と、
前記一対の出力線の間を短絡するクランプ回路と、
前記第1のフライングキャパシタ回路、前記第2のフライングキャパシタ回路、前記ブリッジ回路、及び前記クランプ回路に含まれるスイッチング素子のオン/オフを制御して、前記直流電源の直流電力を交流電力に変換する制御部と、を備え、
前記第1のフライングキャパシタ回路は、
前記直流電源の正端側と前記中性点との間に直列接続された複数の第1のスイッチング素子と、
前記複数の第1のスイッチング素子の接続点間に接続された少なくとも1つの第1のキャパシタと、を含み、
前記第2のフライングキャパシタ回路は、
前記中性点と前記直流電源の負極側との間に直列接続された複数の第2のスイッチング素子と、
前記複数の第2のスイッチング素子の接続点間に接続された少なくとも1つの第2のキャパシタと、を含み、
前記ブリッジ回路は、
ブリッジ接続された複数の第3のスイッチング素子を含み、
前記クランプ回路は、それぞれダイオードが並列に形成または接続された、2つの第4のスイッチング素子を含み、
前記2つの第4のスイッチング素子のダイオードの向きが反対になるように、前記2つの第4のスイッチング素子が直列に接続され、
前記制御部は、
前記出力線からゼロ以外の電圧を出力する際、前記2つの第4のスイッチング素子の一方をオン状態、他方をオフ状態に制御し、
前記出力線からゼロの電圧を出力する際、前記2つの第4のスイッチング素子をオン状態に制御し、前記第1のスイッチング素子〜前記第3のスイッチング素子を全てオフ状態に制御することを特徴とする電力変換装置。
【請求項2】
前記第1のフライングキャパシタ回路は、
前記直流電源の正端側と前記中性点との間に直列接続された(2N(Nは自然数)+2)個の第1のスイッチング素子と、
前記(2N+2)個の複数の第1のスイッチング素子の接続点間に接続されたN個の第1のキャパシタと、を含み、
前記第2のフライングキャパシタ回路は、
前記中性点と前記直流電源の負極側との間に直列接続された(2N+2)個の第2のスイッチング素子と、
前記(2N+2)個の第2のスイッチング素子の接続点間に接続されたN個の第2のキャパシタと、を含み、
前記制御部は、前記第1のスイッチング素子〜前記第4のスイッチング素子のオン/オフを制御して、前記出力線に2N+3レベルの出力電圧を出力することを特徴とする請求項1に記載の電力変換装置。
【請求項3】
前記N個の第1のキャパシタの第(i)番目のキャパシタに印加される電圧Ec1(i)は、前記直流電源の電圧E×(i/(2N+2))であり、
前記N個の第2のキャパシタの第(i)番目のキャパシタに印加される電圧Ec2(i)は、前記直流電源の電圧E×(i/(2N+2))である、
ことを特徴とする請求項2に記載の電力変換装置。
【請求項4】
前記交流電力が正の半波の期間、前記2つの第4のスイッチング素子の一方をオン状態に維持し、
前記交流電力が負の半波の期間、前記2つの第4スイッチングの他方をオン状態に維持することを特徴とする請求項1から3のいずれか1項に記載の電力変換装置。」


第4 引用文献,引用発明等
1 引用文献1について
(1)本願の出願日前に頒布され,原査定の拒絶の理由に引用された,特開2014−050134号公報(以下,これを「引用文献1」という。)には,図面とともに次の事項が記載されている。(下線は当審により付与。以下同じ。)

A 「【発明を実施するための形態】
【0017】
本発明の実施の形態について、各図を参照して順に説明する。
【0018】
《第1の実施形態》
図1は第1の実施形態に係るインバータ装置101の一部ブロック化回路図である。インバータ装置101は、直流電源電圧を入力する第1入力端IN1、第2入力端IN2、交流電圧を出力する第1出力端OUT1および第2出力端OUT2を備えている。第1入力端IN1および第2入力端IN2に例えば太陽光発電パネルにより発電された直流電圧が印加される。図1においてSu,SwはU相とW相を有する単相三線式系統を表している。第1出力端OUT1と中性点NPとの間に実効電圧100Vの交流電圧が掛かり、中性点NPと第2出力端OUT2との間に実効電圧100Vの交流電圧が掛かり、第1出力端OUT1と第2出力端OUT2との間に実効電圧200Vの交流電圧が掛かる。
【0019】
第1入力端IN1とグランドとの間に第1の3レベル回路121が接続されていて、第2入力端IN2とグランドとの間に第2の3レベル回路122が接続されている。
【0020】
第1の3レベル回路121と第2の3レベル回路122との間にはブリッジクランプ回路130が接続されている。
【0021】
ブリッジクランプ回路130の第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点と第1出力端OUT1との間には第1インダクタL1が接続されている。ブリッジクランプ回路130の第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点と第2出力端OUT2との間には第2インダクタL2が接続されている。
【0022】
2つの3レベル回路121,122によって前段スイッチング回路120が構成されている。したがってブリッジクランプ回路130は「後段スイッチング回路」ということもできる。
【0023】
第1の3レベル回路121および第2の3レベル回路122はいずれも、入力されるH(ハイ)側の電位からL(ロー)側の電位の範囲内の電位を出力する。第1入力端IN1にはVdc/2が印加され、第2入力端IN2には−Vdc/2が印加される。したがって、第1の3レベル回路121は、そのH(ハイ)側の電位がVdc/2、L(ロー)側の電位が0であるので、第1の3レベル回路121の出力端の電位はVdc/2〜0の範囲をとる。また、第2の3レベル回路122は、そのH(ハイ)側の電位が0、L(ロー)側の電位が−Vdc/2であるので、第2の3レベル回路122の出力端の電位は0〜−Vdc/2の範囲をとる。したがって、第1の3レベル回路121および第2の3レベル回路122によって、5つの電圧レベルを用いて電圧変換を行う5レベル回路として作用する。」

B 「【0025】
図2はインバータ装置101の回路図である。第1の3レベル回路121は、第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と、第1の前段スイッチ素子S1と第2の前段スイッチ素子S2との接続点に第1端が接続され、第3の前段スイッチ素子S3と第4の前段スイッチ素子S4との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と、で構成されている。また、第2の3レベル回路122は、第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と、第5の前段スイッチ素子S5と第6の前段スイッチ素子S6との接続点に第1端が接続され、第7の前段スイッチ素子S7と第8の前段スイッチ素子S8との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と、で構成されている。
【0026】
ブリッジクランプ回路130は、第1乃至第4の端子S,T,U,Wに対してブリッジ接続された第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2Wを備えている。第2の前段スイッチ素子S2と第3の前段スイッチ素子S3との接続点に第1の端子Sが接続され、第6の前段スイッチ素子S6と第7の前段スイッチ素子S7との接続点に第2の端子Tが接続されている。また、第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点に第3の端子Uが接続され、第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点に第4の端子Wが接続されている。
【0027】
8つの前段スイッチ素子S1〜S8および4つの後段スイッチ素子S1U,S2U,S1W,S2WはいずれもMOS−FETであり、図2においてはボディダイオードも図示している。3レベル回路121,122を直列に接続しているので、8つのスイッチ素子S1〜S8のそれぞれに低耐圧のスイッチ素子を用いることができる。そのため、この8つの前段スイッチ素子S1〜S8をIGBT(Insulated Gate Bipolar Transistor)ではなく、MOS−FETで構成することができ、低コスト化できる。」

C 「【0035】
図12は、前記8つの前段スイッチ素子S1〜S8の状態、前記4つの後段スイッチ素子S1U,S2U,S1W,S2Wの状態、および出力電圧Vu,Vw(図2参照)の瞬時値の関係を示す図である。図13・図14は図12に示した8つの状態CP1〜CP8における電流経路を示す図である。状態CP1,CP8は図5・図9の状態H、状態CP2,CP7は図5・図9の状態Mc、状態CP3,CP6は図5・図9の状態Md、状態CP4,CP5は図5・図9の状態L、にそれぞれ対応する。
【0036】
前記出力電圧Vu,Vwの瞬時値はVdc/2,Vdc/4,0,−Vdc/4、−Vdc/2の5レベルのいずれかであるが、系統へ注入される電流が正弦波の半波状となるように前記8つの前段スイッチ素子S1〜S8は例えばキャリア周波数20kHzでPWM制御される。また、4つの後段スイッチ素子S1U,S2U,S1W,S2Wは系統の電源周波数(50Hzまたは60Hz)の前半サイクルと後半サイクルとで出力極性を反転するので、結局、系統へ正弦波状の電流が注入されることになる。」

D 「【図2】



E 「【図12】


F 上記Aの段落【0023】には,「第1入力端IN1にはVdc/2が印加され、第2入力端IN2には−Vdc/2が印加される」ことが記載され,また,上記Cの段落【0036】には,「前記出力電圧Vu,Vwの瞬時値はVdc/2,Vdc/4,0,−Vdc/4、−Vdc/2の5レベルのいずれかであるが、系統へ注入される電流が正弦波の半波状となるように前記8つの前段スイッチ素子S1〜S8は例えばキャリア周波数20kHzでPWM制御される。また、4つの後段スイッチ素子S1U,S2U,S1W,S2Wは系統の電源周波数(50Hzまたは60Hz)の前半サイクルと後半サイクルとで出力極性を反転するので、結局、系統へ正弦波状の電流が注入される」ことが記載され,さらに,図12(上記E)によれば,“出力電圧Vu,Vwは,それぞれ端子U,Wの瞬時電圧である”ことが記載されている。
してみると,引用文献1には,“第1入力端IN1にはVdc/2が印加され,第2入力端IN2には−Vdc/2が印加され,端子U,Wの瞬時電圧である出力電圧Vu,Vwの瞬時値はVdc/2,Vdc/4,0,−Vdc/4,−Vdc/2の5レベルのいずれかであるが,系統へ注入される電流が正弦波の半波状となるように前記8つの前段スイッチ素子S1〜S8は例えばキャリア周波数20kHzでPWM制御し,また,4つの後段スイッチ素子S1U,S2U,S1W,S2Wは系統の電源周波数(50Hzまたは60Hz)の前半サイクルと後半サイクルとで出力極性を反転し,系統へ正弦波状の電流が注入するものであ”ることが記載されているといえる。

G 図12(上記E)から,“出力電圧Vu,Vwとしてゼロの電圧を出力する際,前段スイッチ素子S3〜S6をオンとし,S1,S2,S7,S8をオフとし,さらに,後段スイッチ素子S1U及びS2Wをオンとし,S2U及びS1Wをオフとするか,あるいは,後段スイッチ素子S1U及びS2Wをオフとし,S2U及びS1Wをオンとする”ことが看取できる。

(2)上記AないしGの記載内容(特に,下線部を参照)からすると,上記引用文献1には次の発明(以下,「引用発明」という。)が記載されている。

「直流電源電圧を入力する第1入力端IN1,第2入力端IN2,交流電圧を出力する第1出力端OUT1および第2出力端OUT2を備えているインバータ装置101において,
第1入力端IN1とグランドとの間に第1の3レベル回路121が接続され,また,第2入力端IN2とグランドとの間に第2の3レベル回路122が接続され,
第1の3レベル回路121と第2の3レベル回路122との間にはブリッジクランプ回路130が接続され,
ブリッジクランプ回路130の第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点と第1出力端OUT1との間には第1インダクタL1が接続され,また,ブリッジクランプ回路130の第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点と第2出力端OUT2との間には第2インダクタL2が接続され,
第1の3レベル回路121は,第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と,第1の前段スイッチ素子S1と第2の前段スイッチ素子S2との接続点に第1端が接続され,第3の前段スイッチ素子S3と第4の前段スイッチ素子S4との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と,で構成され,
第2の3レベル回路122は,第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と,第5の前段スイッチ素子S5と第6の前段スイッチ素子S6との接続点に第1端が接続され,第7の前段スイッチ素子S7と第8の前段スイッチ素子S8との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と,で構成され,
ブリッジクランプ回路130は,第1乃至第4の端子S,T,U,Wに対してブリッジ接続された第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2Wを備えており,第2の前段スイッチ素子S2と第3の前段スイッチ素子S3との接続点に第1の端子Sが接続され,第6の前段スイッチ素子S6と第7の前段スイッチ素子S7との接続点に第2の端子Tが接続され,また,第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点に第3の端子Uが接続され,第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点に第4の端子Wが接続されているものであって,
第1入力端IN1にはVdc/2が印加され,第2入力端IN2には−Vdc/2が印加され,端子U,Wの瞬時電圧である出力電圧Vu,Vwの瞬時値はVdc/2,Vdc/4,0,−Vdc/4,−Vdc/2の5レベルのいずれかであるが,系統へ注入される電流が正弦波の半波状となるように前記8つの前段スイッチ素子S1〜S8は例えばキャリア周波数20kHzでPWM制御し,また,4つの後段スイッチ素子S1U,S2U,S1W,S2Wは系統の電源周波数(50Hzまたは60Hz)の前半サイクルと後半サイクルとで出力極性を反転し,系統へ正弦波状の電流が注入するものであり,
出力電圧Vu,Vwとしてゼロの電圧を出力する際,前段スイッチ素子S3〜S6をオンとし,S1,S2,S7,S8をオフとし,さらに,後段スイッチ素子S1U及びS2Wをオンとし,S2U及びS1Wをオフとするか,あるいは,後段スイッチ素子S1U及びS2Wをオフとし,S2U及びS1Wをオンとする,
インバータ装置101。」

2 引用文献2について
(1)本願の出願日前に頒布され,原査定の拒絶の理由に引用された,特開2016−96616号公報(以下,これを「引用文献2」という。)には,図面とともに次の事項が記載されている。

A 「【発明を実施するための形態】
【0010】
(実施形態1)
本発明の実施形態1に係る電力変換装置1は、図1A,図1Bに示すように、第1入力点11及び第2入力点12と、第1出力点13及び第2出力点14と、N個の電圧制御部21〜2Nと、変換部3と、クランプ部4と、制御部5とを備える。なお、‘N’は1以上の整数である。第1入力点11及び第2入力点12には、主電圧源VSN+1が電気的に接続される。N個の電圧制御部21〜2Nには、それぞれ電源電圧E1〜ENが互いに異なる電圧源VS1〜VSNが電気的に接続される。
【0011】
電圧制御部2Mは、一対の回生スイッチQ1M,Q2Mと、一対の入力スイッチQ3M,Q4Mとを有している。一対の回生スイッチQ1M,Q2Mは、電圧源VSMと変換部3とを繋ぐ電路を開閉する。一対の入力スイッチQ3M,Q4Mは、主電圧源VSN+1と変換部3とを繋ぐ電路を開閉する。なお、‘M’は1以上N以下の整数である。
【0012】
変換部3は、4つのスイッチQB1〜QB4を有し、入力される直流電圧の極性を反転させて第1出力点13及び第2出力点14に出力電圧V1を生じさせるフルブリッジ型の回路である。クランプ部4は、保持スイッチQC1,QC2を有し、出力電圧V1を所定の電圧(ここでは、0〔V〕)に保持する。
【0013】
制御部5は、4つのスイッチQB1〜QB4、保持スイッチQC1,QC2、N個の電圧制御部21〜2Nの各々における一対の回生スイッチQ11〜Q1N,Q21〜Q2N及び一対の入力スイッチQ31〜Q3N,Q41〜Q4Nを制御する。これにより、制御部5は、‘2N+3’段階に出力電圧V1を切り替える。」

B 「【0025】
クランプ部4は、第1保持スイッチQC1及び第2保持スイッチQC2の直列回路で構成されている。本実施形態の電力変換装置1では、保持スイッチQC1,QC2は、それぞれIGBTである。また、保持スイッチQC1,QC2には、それぞれリカバリダイオードが内蔵されている。なお、保持スイッチQC1,QC2は、それぞれバイポーラトランジスタやMOSFET等の他の半導体スイッチ素子で構成されていてもよい。
【0026】
第1保持スイッチQC1のコレクタは、変換部3の第1出力点33に電気的に接続され、且つ第1出力点13に電気的に接続されている。第2保持スイッチQC2のコレクタは、変換部3の第2出力点34に電気的に接続され、且つ第2出力点14に電気的に接続されている。また、第1保持スイッチQC1のエミッタと、第2保持スイッチQC2のエミッタとが電気的に接続されている。クランプ部4は、保持スイッチQC1,QC2を有し、出力電圧V1を所定の電圧(ここでは、0〔V〕)に保持する。」

C 「【0079】
ところで、本実施形態の電力変換装置1では、制御部5は、以下の表8に示すように、出力電圧V1を遷移させる際にデッドタイムDT1〜DT4を設けるように制御してもよい。デッドタイムDT1〜DT4において、制御部5は、全てのスイッチをオフに切り替える。このように制御することで、出力電圧V1を遷移させる際に第1入力点11と第2入力点12との間が短絡するのを防止することができる。
【0080】
【表8】

【0081】
しかしながら、上記のデッドタイムDT1〜DT4では、図12に示すように、スイッチQB3,Q31,Q41,QB2のリカバリダイオード、及び主電圧源VS2を通る経路で電流I1が流れる。このため、デッドタイムDT1〜DT4において、第1入力点11及び第2入力点12の間に、主電圧源VSN+1の電源電圧EN+1〔V〕(ここでは、2〔V〕)が印加される。したがって、この場合、電圧制御部21〜2Nを構成する各スイッチには、最大で主電圧源VSN+1の電源電圧EN+1〔V〕が印加される可能性があるため、必要とする耐圧が主電圧源VSN+1の電源電圧EN+1により決定される。このため、電圧制御部21〜2Nを構成する各スイッチに高耐圧の素子を用いなければならず、コストが増大する虞がある。
【0082】
そこで、本実施形態の電力変換装置1では、制御部5は以下のように制御するのが好ましい。すなわち、制御部5は、出力電圧V1を遷移させる際にデッドタイムDT1〜DT4を設けるようにN個の電圧制御部21〜2N、変換部3、クランプ部4の各スイッチを制御する。そして、制御部5は、デッドタイムDT1〜DT4において、出力電圧V1の遷移の前後の何れにおいてもオン状態であるスイッチをオン状態で維持し、その他のスイッチをオフに切り替えるように制御する。
【0083】
一例として、本実施形態の電力変換装置1を図2に示すような5レベルインバータで構成した場合について説明する。説明するに当たり、2〔V〕の出力電圧V1を発生させる状態、1〔V〕の出力電圧V1を発生させる状態、出力電圧V1を0〔V〕とする状態の各々における電流I1の経路を図13A〜図13Cに示す。また、デッドタイムDT1,DT2の各々における電流I1の経路を図14A,図14Bに示す。なお、図13A〜図13C、及び図14A,図14Bにおいて、丸印で囲っているスイッチはオン状態を示し、丸印で囲っていないスイッチはオフ状態を示す。
【0084】
この場合、制御部5は、以下の表9に示す条件に従って電圧制御部21、変換部3、クランプ部4の各スイッチを制御する。例えば、制御部5は、デッドタイムDT1において、出力電圧V1の遷移の前後の何れにおいてもオン状態であるスイッチQB1,QB4,QC2をオン状態で維持し、その他のスイッチをオフに切り替える。すると、図14Aに示すように、第1入力点11及び第2入力点12に主電圧源VS2の電源電圧E2〔V〕が印加される代わりに、電圧制御部21の第3入力点251及び第4入力点261に電圧源VS1の電源電圧E1〔V〕が印加される。
【0085】
また、例えば制御部5は、デッドタイムDT2において、出力電圧V1の遷移の前後の何れにおいてもオン状態であるスイッチQ11,Q21,QC2をオン状態で維持し、その他のスイッチをオフに切り替える。すると、図14Bに示すように、第1入力点11及び第2入力点12に主電圧源VS2の電源電圧E2〔V〕が印加される代わりに、第1出力点13及び第2出力点14の間の電圧が0〔V〕となる。
【0086】
【表9】

【0087】
すなわち、この構成では、任意の電圧制御部2Mにおける回生スイッチQ1M,Q2M、及び入力スイッチQ3M,Q4Mの各々が最低限必要な耐圧は、以下の表10に示すように‘EM+1−EM’〔V〕となる。例えば、主電圧源VSN+1と電圧源VSNとの電圧差、及び任意の電圧源VSMとその次段の電圧源VSM+1との電圧差が何れもE1〔V〕であると仮定する。この場合、任意の電圧制御部2Mにおける回生スイッチQ1M,Q2M、及び入力スイッチQ3M,Q4Mの各々が最低限必要な耐圧はE1〔V〕となる。
【0088】
【表10】

【0089】
上述のように、この構成では、電圧制御部21〜2Nを構成する各スイッチが最低限必要とする耐圧を下げることができるので、高耐圧の素子を用いなくてもよく、コストを低減することができる。また、この構成では、電圧制御部21〜2Nの回生スイッチQ11〜Q1N,Q21〜Q2N、変換部3のスイッチQB1〜QB4、クランプ部4の保持スイッチQC1,QC2の各々のオン/オフを切り替える頻度が少なくて済む。このため、この構成では、スイッチング損失を低減することができる。」

D 「【図1】




E 「【図12】





F 上記Aの段落【0010】には,“N個の電圧制御部21〜2Nと,変換部3と,クランプ部4と,制御部5とを備える電力変換装置”が記載され,また,上記Bの段落【0025】には,“クランプ部4は,リカバリダイオードが内蔵されている第1保持スイッチQC1及び第2保持スイッチQC2の直列回路で構成されている”ことが,さらに,段落【0026】には,「第1保持スイッチQC1のエミッタと、第2保持スイッチQC2のエミッタとが電気的に接続されている」ことが記載されている。
してみると,引用文献2には,“電圧制御部と,変換部と,クランプ部と,制御部とを備える電力変換装置であって,クランプ部は,ダイオードが並列に形成された2つのスイッチング素子を,ダイオードの向きが反対になるように直列に接続した”ものが記載されているといえる。

G 上記Cの段落【0079】には,“制御部5は,全てのスイッチをオフに切り替えるデッドタイムDT1〜DT4を設けるように制御してもよい”ことが記載され,さらに,段落【0081】には,“そのようなデッドタイムDT1〜DT4では,電圧制御部を構成する各スイッチには,最大で主電圧源の電源電圧が印加される可能性があり,高耐圧の素子を用いなければならず,コストが増大する虞がある”ことが記載されている。そして,段落【0082】〜【0090】には,“この課題を解決するために,制御部5が【表9】に示す制御を行う”ことが記載され,そして,【表9】から,“ゼロ以外の電圧を出力する際は,クランプ部4の第1保持スイッチQC1及び第2保持スイッチQC2の一方をオン状態,他方をオフ状態に制御し,出力線からゼロの電圧を出力する際は,第1保持スイッチQC1及び第2保持スイッチQC2をオン状態に制御する”ことが看取できる。
してみると,引用文献2には,“全てのスイッチをオフに切り替えるデッドタイムDT1〜DT4を設けた際の電圧制御部を構成する各スイッチに最大で主電圧源の電源電圧が印加されることを回避するために,制御部が,ゼロ以外の電圧を出力する際は,2つのスイッチング素子の一方をオン状態,他方をオフ状態に制御し,出力線からゼロの電圧を出力する際は,2つのスイッチング素子をオン状態に制御する”ことが記載されているといえる。

(2)上記AないしGの記載内容(特に,下線部を参照)からすると,上記引用文献2には次の技術事項(以下,「引用文献2に記載の技術事項」という。)が記載されている。

「電圧制御部と,変換部と,クランプ部と,制御部とを備える電力変換装置であって,クランプ部は,ダイオードが並列に形成された2つのスイッチング素子を,ダイオードの向きが反対になるように直列に接続されたものにおいて,全てのスイッチをオフに切り替えるデッドタイムDT1〜DT4を設けた際の電圧制御部を構成する各スイッチに最大で主電圧源の電源電圧が印加されることを回避するために,制御部が,ゼロ以外の電圧を出力する際は,2つのスイッチング素子の一方をオン状態,他方をオフ状態に制御し,出力線からゼロの電圧を出力する際は,2つのスイッチング素子をオン状態に制御すること。」

3 引用文献3について
本願の出願日前に頒布され,原査定の拒絶の理由に引用された,国際公開第2014/042118号(以下,これを「引用文献3」という。)には,図面とともに次の事項が記載されている。

A 「[0008] 以下では、フライングキャパシタ回路方式を例に挙げ、上記のマルチレベル電力変換回路における課題を具体的に説明する。フライングキャパシタ回路方式は、主半導体スイッチの制御により、複数のフライングキャパシタの電圧を加減算することで、3値以上の電圧を出力することのできるマルチレベル電力変換回路である。図1に従来技術におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図を示す。図1は3値以上の任意の出力レベル数を有するNレベルのマルチレベル電力変換回路として描かれており、そのためフライングキャパシタ13とフライングキャパシタ14の間の回路が省略されている。また図1では、簡略化のため、一相分の回路構成のみについて描いている。複数の相を有する回路構成においては、図1の回路の個数が増える。例えば、三相交流の場合、図1の回路が3つになる。
[0009] 図1に示すように、入力電源1、主回路2、そして負荷5から構成されている。また、主回路2の中には、フライングキャパシタ回路3が含まれている。負荷の出力端10の接続先は、回路が応用される用途によって異なるが、例えば、入力電源Edの高電圧側、入力電源Edの低電圧側、入力電源Edの中間点、他相の負荷出力端などに接続することが出来る。
このとき、電圧の高い方からn番目のフライングキャパシタCnの電圧Vnは、以下の(1)式で表される規定値に保つことが要求される。
[0010][数1]




B 「【図1】




第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比する。

ア 引用発明の「直流電源」は,本願発明1の「直流電源」に相当する。
そして,引用発明の「第1入力端IN1」は,「直流電源電圧を入力する」ものであって,「Vdc/2が印加され」るものであるから,本願発明1の「直流電源の正端」に相当する。
また,引用発明の「グランド」は,本願発明1の「中性点」に相当する。
さらに,引用発明の「第1の3レベル回路121」は,「第1入力端IN1とグランドとの間に」「接続され」るものである。また,「第1の3レベル回路121」は,「第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と,第1の前段スイッチ素子S1と第2の前段スイッチ素子S2との接続点に第1端が接続され,第3の前段スイッチ素子S3と第4の前段スイッチ素子S4との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と,で構成され」るものであって,この構成の回路は,いわゆるフライングキャパシタ回路と認められる。
してみると,引用発明の「第1の3レベル回路121」は,本願発明1の「直流電源の正端側と中性点との間に接続された第1のフライングキャパシタ回路」に相当する。

イ 引用発明の「第2入力端IN2」は,「直流電源電圧を入力する」ものであって,「−Vdc/2が印加され」るものであるから,本願発明1の「直流電源の負端」に相当する。
そして,引用発明の「第2の3レベル回路122」は,「第2入力端IN2とグランドとの間に」「接続され」るものである。また,「第2の3レベル回路122」は,「第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と,第5の前段スイッチ素子S5と第6の前段スイッチ素子S6との接続点に第1端が接続され,第7の前段スイッチ素子S7と第8の前段スイッチ素子S8との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と,で構成され」るものであって,この構成の回路は,いわゆるフライングキャパシタ回路と認められる。
してみると,引用発明の「第2の3レベル回路122」は,本願発明1の「前記中性点と前記直流電源の負端側との間に接続された第2のフライングキャパシタ回路」に相当する。

ウ 引用発明の「ブリッジクランプ回路130」は,「第1乃至第4の端子S,T,U,Wに対してブリッジ接続された第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2Wを備えており,第2の前段スイッチ素子S2と第3の前段スイッチ素子S3との接続点に第1の端子Sが接続され,第6の前段スイッチ素子S6と第7の前段スイッチ素子S7との接続点に第2の端子Tが接続され,また,第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点に第3の端子Uが接続され,第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点に第4の端子Wが接続されているものであ」る。
ここで,引用発明の「第2の前段スイッチ素子S2と第3の前段スイッチ素子S3との接続点」は,「第1の3レベル回路121」を構成する「直流電源電圧を入力する」「第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)」の2番目と3番目の接続点であるから,引用発明の「ブリッジクランプ回路130」は,「第1の3レベル回路121」の中点に接続されているといえる。
同様に,引用発明の「第6の前段スイッチ素子S6と第7の前段スイッチ素子S7との接続点」は,「第2の3レベル回路122」を構成する「第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)」の2番目と3番目の接続点であるから,引用発明の「ブリッジクランプ回路130」は,「第2の3レベル回路122」の中点に接続されているといえる。
そして,「端子S」及び「端子T」に「直流電源電圧を入力する」「第1の3レベル回路121」及び「第2の3レベル回路122」が接続され,また,「第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点」である「端子U」及び「,第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点」である「端子V」は,「第1インダクタL1」及び「第2インダクタL2」を介して「交流電圧を出力する第1出力端OUT1および第2出力端OUT2」と接続されるものであるから,「端子S」及び「端子T」は,引用発明の「ブリッジクランプ回路130」の直流側といえ,また,「端子U」及び「端子V」は,引用発明の「ブリッジクランプ回路130」の交流側といえ,さらに,「ブリッジクランプ回路130」が直流電力を交流電力に変換していることは明らかである。
してみると,引用発明の「端子U」と「第1出力端OUT1」を接続する配線及び「端子V」と「第2出力端OUT2」を接続する配線は,本願発明1の「交流側の一対の出力線」に相当し,そして,引用発明の「ブリッジクランプ回路130」は,本願発明1の「前記第1のフライングキャパシタ回路の中点と前記第2のフライングキャパシタ回路の中点とに直流側が接続され、当該直流側から入力される直流電力を交流電力に変換して、交流側の一対の出力線に当該交流電力を出力するブリッジ回路」に相当する。

エ 引用発明の「インバータ装置101」は,「第1入力端IN1にはVdc/2が印加され,第2入力端IN2には−Vdc/2が印加され,端子U,Wの瞬時電圧である出力電圧Vu,Vwの瞬時値はVdc/2,Vdc/4,0,−Vdc/4,−Vdc/2の5レベルのいずれかであるが,系統へ注入される電流が正弦波の半波状となるように前記8つの前段スイッチ素子S1〜S8は例えばキャリア周波数20kHzでPWM制御し,また,4つの後段スイッチ素子S1U,S2U,S1W,S2Wは系統の電源周波数(50Hzまたは60Hz)の前半サイクルと後半サイクルとで出力極性を反転し,系統へ正弦波状の電流が注入するものであ」るから,引用発明においても,「前記8つの前段スイッチ素子S1〜S8」及び「4つの後段スイッチ素子S1U,S2U,S1W,S2W」のオン/オフを制御するための何らかの制御部があるものと認められる。
したがって,引用発明と本願発明1とは,“前記第1のフライングキャパシタ回路,前記第2のフライングキャパシタ回路,及び前記ブリッジ回路に含まれるスイッチング素子のオン/オフを制御して,前記直流電源の直流電力を交流電力に変換する制御部を備えている”点では共通する。

オ 引用発明の「第1の3レベル回路121」は,「第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と,第1の前段スイッチ素子S1と第2の前段スイッチ素子S2との接続点に第1端が接続され,第3の前段スイッチ素子S3と第4の前段スイッチ素子S4との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と,で構成され」るものである。
したがって,引用発明の「第1乃至第4の前段スイッチ素子(S1〜S4)」,及び「第1充放電コンデンサ(Cf1)」は,各々,本願発明1の「複数の第1のスイッチング素子」,及び「少なくとも1つの第1のキャパシタ」に相当し,引用発明の「第1の3レベル回路121は,第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と,第1の前段スイッチ素子S1と第2の前段スイッチ素子S2との接続点に第1端が接続され,第3の前段スイッチ素子S3と第4の前段スイッチ素子S4との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と,で構成され」ることは,本願発明1の「前記第1のフライングキャパシタ回路は、前記直流電源の正端側と前記中性点との間に直列接続された複数の第1のスイッチング素子と、前記複数の第1のスイッチング素子の接続点間に接続された少なくとも1つの第1のキャパシタと、を含」むことに相当する。

カ 引用発明の「第2の3レベル回路122」は,「第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と,第5の前段スイッチ素子S5と第6の前段スイッチ素子S6との接続点に第1端が接続され,第7の前段スイッチ素子S7と第8の前段スイッチ素子S8との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と,で構成され」るものである。
したがって,引用発明の「第5乃至第8の前段スイッチ素子(S5〜S8)」,及び「第2充放電コンデンサ(Cf2)」は,各々,本願発明1の「複数の第2のスイッチング素子」,及び「少なくとも1つの第2のキャパシタ」に相当し,引用発明の「第2の3レベル回路122は,第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と,第5の前段スイッチ素子S5と第6の前段スイッチ素子S6との接続点に第1端が接続され,第7の前段スイッチ素子S7と第8の前段スイッチ素子S8との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と,で構成され」ることは,本願発明1の「前記第2のフライングキャパシタ回路は、前記中性点と前記直流電源の負極側との間に直列接続された複数の第2のスイッチング素子と、前記複数の第2のスイッチング素子の接続点間に接続された少なくとも1つの第2のキャパシタと、を含」むことに相当する。

キ 引用発明の「ブリッジクランプ回路130」は,「第1乃至第4の端子S,T,U,Wに対してブリッジ接続された第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2Wを備え」るものである。
したがって,引用発明の「第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2W」は,本願発明1の「複数の第3のスイッチング素子」に相当し,引用発明の「ブリッジクランプ回路130は,第1乃至第4の端子S,T,U,Wに対してブリッジ接続された第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2Wを備え」ることは,本願発明1の「前記ブリッジ回路は、ブリッジ接続された複数の第3のスイッチング素子を含」むことに相当する。

ク 引用発明の「インバータ装置101」は,第1の3レベル回路121と,第2の3レベル回路122と,ブリッジクランプ回路13と,制御部と,備え,直流電力を交流電力に変換するものであるから,本願発明1の「電力変換装置」に相当する。

したがって,本願発明1と引用発明との間には,以下の一致点と相違点とがある。

〈一致点〉
「直流電源の正端側と中性点との間に接続された第1のフライングキャパシタ回路と,
前記中性点と前記直流電源の負端側との間に接続された第2のフライングキャパシタ回路と,
前記第1のフライングキャパシタ回路の中点と前記第2のフライングキャパシタ回路の中点とに直流側が接続され,当該直流側から入力される直流電力を交流電力に変換して,交流側の一対の出力線に当該交流電力を出力するブリッジ回路と,
前記第1のフライングキャパシタ回路,前記第2のフライングキャパシタ回路,及び前記ブリッジ回路に含まれるスイッチング素子のオン/オフを制御して,前記直流電源の直流電力を交流電力に変換する制御部と,を備え,
前記第1のフライングキャパシタ回路は,
前記直流電源の正端側と前記中性点との間に直列接続された複数の第1のスイッチング素子と,
前記複数の第1のスイッチング素子の接続点間に接続された少なくとも1つの第1のキャパシタと,を含み,
前記第2のフライングキャパシタ回路は,
前記中性点と前記直流電源の負極側との間に直列接続された複数の第2のスイッチング素子と,
前記複数の第2のスイッチング素子の接続点間に接続された少なくとも1つの第2のキャパシタと,を含み,
前記ブリッジ回路は,
ブリッジ接続された複数の第3のスイッチング素子を含む,
電力変換装置。」

〈相違点〉
本願発明1では,「前記一対の出力線の間を短絡するクランプ回路」を備え,「前記クランプ回路は、それぞれダイオードが並列に形成または接続された、2つの第4のスイッチング素子を含み、前記2つの第4のスイッチング素子のダイオードの向きが反対になるように、前記2つの第4のスイッチング素子が直列に接続され」るものであって,また,「制御部」は「前記クランプ回路に含まれるスイッチング素子のオン/オフを制御」するものであって,さらに,「前記制御部は、前記出力線からゼロ以外の電圧を出力する際、前記2つの第4のスイッチング素子の一方をオン状態、他方をオフ状態に制御し、前記出力線からゼロの電圧を出力する際、前記2つの第4のスイッチング素子をオン状態に制御し、前記第1のスイッチング素子〜前記第3のスイッチング素子を全てオフ状態に制御する」ものであるのに対して,引用発明では,クランプ回路を備えておらず,また,制御部はそのような制御を行わない点。

(2)相違点についての判断
相違点について検討する。
上記「第4 2」の引用文献2には,「電圧制御部と,変換部3と,クランプ部4と,制御部5とを備える電力変換装置であって,クランプ部は,ダイオードが並列に形成された2つのスイッチング素子を,ダイオードの向きが反対になるように直列に接続されたものにおいて,全てのスイッチをオフに切り替えるデッドタイムDT1〜DT4を設けた際の電圧制御部を構成する各スイッチに最大で主電圧源の電源電圧が印加されることを回避するために,制御部が,ゼロ以外の電圧を出力する際は,2つのスイッチング素子の一方をオン状態,他方をオフ状態に制御し,出力線からゼロの電圧を出力する際は,2つのスイッチング素子をオン状態に制御すること」が記載されている。
しかしながら,引用発明においては,ゼロの電圧の出力は,前段スイッチ素子S1〜S8,後段スイッチ素子S1U,S2U,S1W,S2Wの制御で行っているから,ゼロの電圧の出力のために,新たな回路を設ける理由が存在しない。
また,引用文献2に記載の技術事項は,全てのスイッチをオフに切り替えるデッドタイムDT1〜DT4を設けた際の電圧制御部を構成する各スイッチに最大で主電圧源の電源電圧が印加されることを回避するためものであるが,引用発明の電力変換装置はデッドタイムが設けられるものではなく,また,電圧制御部が設けられたものでもないから,引用発明に引用文献2に記載の技術事項を適用する動機付けが存在しない。
さらに,引用文献3には,クランプ回路に関しての記載はない。
したがって,上記相違点に係る構成が,引用発明及び引用文献2,3に記載の技術事項に基づき当業者が容易に構成し得たものであるとはいえない。
以上のとおりであるから,本願発明1が引用発明及び引用文献2,3に記載の技術事項に基づき当業者が容易に発明できたものであるとはいえない。

2 本願発明2ないし4について
本願発明2ないし4は,本願発明1を更に限定したものであるので,同様に,当業者であっても引用発明及び引用文献2,3に記載の技術事項に基づいて容易に発明をすることができたものであるとはいえない。


第6 原査定について
<特許法29条2項について>
審判請求時の補正により,本願発明1ないし4は上記第3に示したとおりのものとなっており,当業者であっても,拒絶査定において引用された引用発明(上記第4の引用文献1に記載された発明)及び引用文献2,3に記載の技術事項に基づいて,容易に発明できたものとはいえない。
したがって,原査定の理由を維持することはできない。


第7 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。

 
審決日 2022-02-01 
出願番号 P2017-228319
審決分類 P 1 8・ 121- WY (H02M)
最終処分 01   成立
特許庁審判長 篠原 功一
特許庁審判官 金子 秀彦
山澤 宏
発明の名称 電力変換装置  
代理人 宗田 悟志  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ