• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G09G
管理番号 1383899
総通号数
発行国 JP 
公報種別 特許審決公報 
発行日 2022-05-27 
種別 拒絶査定不服の審決 
審判請求日 2021-07-05 
確定日 2022-04-07 
事件の表示 特願2016−175197号「表示ドライバ及び表示装置」拒絶査定不服審判事件〔平成30年3月15日出願公開、特開2018−40963号〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成28年9月8日の特許出願であって、その手続の経緯の概略は、次のとおりである。
令和 2年 9月 1日付け:拒絶理由通知書
同年11月 5日 :意見書、手続補正書の提出
同年12月16日付け:拒絶理由通知書
令和 3年 2月19日 :意見書、手続補正書の提出
同年 3月25日付け:拒絶査定(以下「原査定」という。)
(同年 4月 6日 :原査定の謄本の送達)
同年 7月 5日 :審判請求書の提出

第2 本願発明について
本願の請求項1〜3に係る発明は、令和3年2月19日に提出された手続補正書により補正された請求項1〜3に記載された事項により特定されるとおりのものであるところ、請求項1の記載は次のとおりである。
以下、請求項1に係る発明を「本願発明」という。
「【請求項1】
映像信号に対応した画素駆動電圧を表示デバイスに供給する表示ドライバであって、
前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ラインを介して入力で受けた正極性及び負極性を論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号によって示す極性反転信号に応じて反転させた電圧を前記画素駆動電圧として生成する駆動電圧生成部と、
前記入力で受けたレベルを検出し、前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記入力で受けたレベルが一定となる場合に、前記伝送ラインの異常を示す異常検知信号を生成する極性反転異常検知部と、を有し、
前記極性反転異常検知部は、
前記入力で受けた1フレーム期間毎のレベルを前記Nフレーム分記憶するレジスタと、
前記レジスタに記憶されている前記Nフレーム分の前記入力で受けたレベルが全て前記論理レベル0であるか又は全て前記論理レベル1である場合に前記異常検知信号を生成する異常判定部と、を含むことを特徴とする表示ドライバ。」

第3 原査定の拒絶の理由
原査定の拒絶の理由のうち、本願発明についての理由の概要は、次のとおりである。

本願発明は、下記の引用文献に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。



引用文献1:実願昭60−70508号(実開昭61−188193号)のマイクロフィルム
引用文献2:特開2004−294728号公報(周知技術を示す文献)

第4 当審の判断
1 引用文献等
(1) 引用文献1の記載事項
原査定の拒絶の理由において引用した引用文献1(実願昭60−70508号(実開昭61−188193号)のマイクロフィルム)には、以下の記載がある(下線は当審において付与した。以下同様。)。
ア 明細書1頁15行〜2頁18行
「(従来の技術)
近年、液晶表示装置はオフィスオートメーション(OA)分野ならびに産業用分野の平面ディスプレイ装置として応用されてきており、表示画面の大型化、高密度化が図られる一方、品質保持も重要な課題となってきている。大型の液晶は液晶表示素子が格子状に配置されて構成され、その駆動技術としては、X、Yの両電極を時分割駆動する電圧平均化法が広く採用されている。そしてこの方式を実現する各種駆動用LSIの出現により、大型の高密度液晶表示装置が実用化されるに至っている。現在、これら液晶表示装置に適用されている電圧平均化法の駆動方式(例えば実公昭58−217号参照)は以下に説明する通りである。ここでは4×4ドットの表示画素構成を例にとり説明する。
駆動方法は、第3図に示すように、表示素子マトリックスに対応して設けられたX電極とY電極のうち、まずX電極にVx及び−Vxの電圧を加え順次走査して行き、走査されているX電極上の液晶表示素子を点灯させるかさせないかに応じて、Y電極に−Vy,+Vyの電圧を印加し、その交点に印加される電圧により各表示素子を駆動するものである。」

イ 明細書3頁11行〜4頁18行
「 次に、この電圧平均化法による駆動を実現するために実用化されている手段を第5図に示す。図中1は液晶モジュール、2は表示メモリ、3は駆動回路、4(4−1〜4−4)、5(5−1〜5−4)、6、7は電圧トランスミッション回路である。電圧トランスミッション回路4〜7は、第6図(a)および(b)に示すように、2入力電圧の一方を選択する回路で、選択ゲートGに“1”が入力するとa端子供給電圧Vaを、逆に“0”が入力するとb端子供給電圧Vbを出力端子Cに出力する機能を有する。8は駆動すべきX電極を順次選択するX電極選択回路で、1画面毎の走査開始タイミングを指示するフレーム同期信号Fと、1行毎の走査タイミングを指示する行同期信号HSとにより、走査すべきX電極を順次切換える機能を持つ。9はY電極に与えるべき電圧パターンを選択指定するためのY電極選択回路で、X電極の走査タイミングに同期して、表示メモリ2から走査行に対応する行データを選択し、Y電極パターンを順次一括して切換える機能を持つ。10はX電極に表示選択電位VXSならびに非表示選択電位VNXSおよびY電極に表示選択電位VYSならびに非表示選択電位VNYSを供給する液晶駆動電圧発生回路である。VXSおよびVYSはフレーム単位で極性が反転し、例えば奇数フレームではVXS=+Vx、VYS=−Vy、偶数フレームではVXS=−Vx、VYS=+Vyとなり、この極性の反転は、極性反転信号Mにより制御される。」

ウ 明細書5頁16行〜6頁14行
「 ところで、F、HS、Mの制御信号は、通常上位制御装置15であるマイクロプロセッサあるいは液晶コントローラから供給される。この制御信号が正常に供給されない場合は表示の乱れが生ずるばかりでなく、特に極性反転信号Mが、フレーム単位に“1”、“0”を繰り返さず、“1”あるいは“0”のままになった場合においては、各液晶表示素子に、同一極性の駆動電圧すなわち、第4図の奇数フレームだけがつながったような電圧あるいは偶数フレームだけがつながったような電圧つまり直流電圧が印加され続けることになる。液晶はその特性上、直流電圧が印加され続けると、たとえ絶対最大定格を越えない範囲の電圧であっても、長時間に渡ると電気分解を起こし、組成が変化するとともに劣化し、その劣化が積算されて行き、ついには機能を果たさなくなってしまう。フレーム周期は通常1/80秒〜1/60秒の間であり、劣化が積算されない直流電圧印加時間の限界は、電圧レベルにも依存するが、約数秒程度である。」

エ 明細書8頁10行〜9頁3行
「(実施例)
以下本考案の実施例について第1図及び第2図に基づき詳細に説明する。
第1図は本考案の実施例の構成を示す回路図である。第1図において第5図と同様な要素には同じ符号を付してある。駆動回路3は液晶保護回路20を含む。この液晶保護回路20は、変化点検出フリップフロップ21、フレーム周期オーバカウンタ22、異常時フレーム周期カウンタ23、セレクタ24、異常状態フリップフロップ25より構成される。26は異常状態表示LEDである。一方、第2図は第1図の回路の動作タイミングを示すタイムチャートであり、図中のP点で異常が発生し、Q点で異常が回復した場合の例である。」

オ 明細書9頁4行〜10頁16行
「 上位制御装置15から送出される極性反転信号M(第2図(a))は液晶保護回路20へ供給され、変化点検出フリップフロップ21に入力する。変化点検出フリップフロップ21では極性反転信号Mの“1”→“0”及び“0”→“1”の変化点を検出し、変化点があった場合は変化点検出信号TR(第2図(b))を1ショットパルスとして出力する。この変化点検出信号TRはフレーム周期オーバカウンタ22へカウンタクリア信号として供給される。フレーム周期オーバカウンタ22では1ショットのクリアパルスが解除された時点からカウント動作(第2図(c))を開始する。このカウンタ22は1フレーム周期(tF+α)の時間に対応するカウント数Nを計数すると、キャリービットをセットし、これをフレーム周期オーバ信号OVF(第2図(d))として出力する機能を有する。ここでαは、tFの約6〜8倍の時間である。極性反転信号MがtFのフレーム周期で正常に“1”、“0”を繰り返している場合は、tFに対応するカウント数mを計数した時点で、次の変化点検出信号TRすなわちカウンタクリア信号がカウンタ22に入力するので、カウンタ22はクリアされ、その為キャリービットがセットされることはなく、従ってフレーム周期オーバ信号OVFが出力されることはない。
フレーム周期オーバ信号OVFが出力されない、すなわちカウンタ22がリセット状態であれば、セレクタ24は極性反転信号Mをセレクトし、これが交流化信号AC(第2図(f))として液晶駆動電圧発生回路10へ供給される。極性反転信号Mが交流化信号ACとしてセレクトされている場合は、上位制御装置15が正常に機能している場合である。」

カ 明細書10頁17行〜11頁15行
「 しかるに上位制御装置15において異常が発生し極性反転信号Mが変化しない場合は、フレーム周期オーバカウンタ22にてフレーム周期オーバ信号OVFがセットされ、これが異常時フレーム周期発生カウンタ23にカウンタイネーブル信号として入力する。この時点で異常時フレーム周期発生カウンタ23はカウント動作を開始し、時間間隔tFAで“1”、“0”が反転する異常時フレーム周期信号FFL(第2図(e))を発生する。フレーム周期オーバカウンタ22がセット状態であるのでセレクタ24は今度はこの異常時フレーム周期FFLをセレクトし、その為この異常時フレーム周期信号FFLが交流化信号ACとして液晶駆動電圧発生回路10へ供給される。すなわち、極性反転信号Mが変化しない異常状態においては、自動発生される異常時フレーム周期信号FFLが交流化信号ACとして供給され、tFAの周期で“1”、“0”を繰り返し、その結果、液晶表示素子に直流電圧が印加されるのを防止する。」

キ 明細書11頁16行〜12頁19行
「 またフレーム周期オーバ信号OVFがセット状態になった時点において、異常状態フリップフロップ25がセットされ、異常状態信号ALRM(第2図(g))がライン21を通して異常状態表示LED26に供給され、該LED26が点灯されオペレータに警告がされるとともに、該異常状態信号ALRMはライン28を経由して上位制御装置15に供給され、異常状態発生が通知される。
異常通知を受けた上位制御装置15は、再度制御信号を出し直し、極性反転信号Mが正常に復帰した場合は、変化点検出フリップフロップ21より変化点検出信号TRが出力され、フレーム周期オーバカウンタ22はクリアされ、異常時フレーム周期発生カウンタ23はカウント動作をストップする。その結果、交流化信号ACとして極性反転信号Mが再度セレクトされる。表示が正常に復帰し、オペレータより正常に復帰した旨の通知を上位制御装置15が受けた場合は、上位制御装置15は、異常状態クリア信号RS(第2図(h))を送出し、これにより異常状態フリップフロップ25がリセットされ、異常状態表示LED26が消灯される。
尚、フレーム周期tFは通常1/60〜1/80秒の範囲であり、tF+αおよびtFAの時間幅は1/10秒程度である。」

ク 第1図



ケ 第2図



コ 第3図



サ 第4図



シ 第5図




(2) 引用発明の認定
ア 上記(1)シの第5図から、液晶表示装置は、液晶モジュール1、表示メモリ2、駆動回路3及び上位制御装置15を備えており、駆動回路3は、電圧トランスミッション回路4〜7、X電極選択回路8、Y電極選択回路9、液晶駆動電圧発生回路10を含むことが読み取れる。

イ 上記(1)において摘記した事項及び上記アにおいて認定した事項を総合すると、引用文献1には、次の発明(以下「引用発明」という。)が記載されていると認められる。
[引用発明]
「液晶表示装置に適用される電圧平均化法による駆動手段であって、
(摘記事項ア、イ)
液晶表示装置は、液晶モジュール1、表示メモリ2、駆動回路3及び上位制御装置15を備えており、
駆動回路3は、電圧トランスミッション回路4〜7、X電極選択回路8、Y電極選択回路9、液晶駆動電圧発生回路10を含み、(認定事項ア)
表示素子マトリックスに対応して設けられたX電極とY電極のうち、まずX電極にVx及び−Vxの電圧を加え順次走査して行き、走査されているX電極上の液晶表示素子を点灯させるかさせないかに応じて、Y電極に−Vy,+Vyの電圧を印加し、その交点に印加される電圧により各表示素子を駆動するものであり、(摘記事項ア)
X電極選択回路8は、駆動すべきX電極を順次選択し、走査すべきX電極を順次切換える機能を持ち、(摘記事項イ)
Y電極選択回路9は、Y電極に与えるべき電圧パターンを選択指定し、X電極の走査タイミングに同期して、表示メモリ2から走査行に対応する行データを選択し、Y電極パターンを順次一括して切換える機能を持ち、
(摘記事項イ)
液晶駆動電圧発生回路10は、X電極に表示選択電位VXS、非表示選択電位VNXSおよびY電極に表示選択電位VYS、非表示選択電位VNYSを供給するものであり、VXSおよびVYSはフレーム単位で極性が反転し、この極性の反転は、極性反転信号Mにより制御され、
(摘記事項イ)
上位制御装置15であるマイクロプロセッサあるいは液晶コントローラから供給される極性反転信号Mが、フレーム単位に“1”、“0”を繰り返さず、“1”あるいは“0”のままになった場合には、各液晶表示素子に同一極性の駆動電圧が印加され、奇数フレームだけがつながったような電圧あるいは偶数フレームだけがつながったような電圧が印加され続けることになり、(摘記事項ウ)
駆動回路3に含まれる液晶保護回路20は、変化点検出フリップフロップ21、フレーム周期オーバカウンタ22、異常時フレーム周期カウンタ23、セレクタ24、異常状態フリップフロップ25より構成され、(摘記事項エ)
上位制御装置15から送出される極性反転信号Mは、液晶保護回路20へ供給され、変化点検出フリップフロップ21に入力し、変化点検出フリップフロップ21では極性反転信号Mの“1”→“0”及び“0”→“1”の変化点を検出し、変化点があった場合は変化点検出信号TRを1ショットパルスとして出力し、この変化点検出信号TRはフレーム周期オーバカウンタ22へカウンタクリア信号として供給され、フレーム周期オーバカウンタ22では1ショットのクリアパルスが解除された時点からカウント動作を開始し、このカウンタ22は1フレーム周期(tF+α)の時間に対応するカウント数Nを計数すると(ここでαは、tFの約6〜8倍の時間である。)、キャリービットをセットし、これをフレーム周期オーバ信号OVFとして出力する機能を有するものであり、
(摘記事項オ)
上位制御装置15において異常が発生し極性反転信号Mが変化しない場合は、フレーム周期オーバカウンタ22にてフレーム周期オーバ信号OVFがセットされ、これが異常時フレーム周期発生カウンタ23にカウンタイネーブル信号として入力し、(摘記事項カ)
フレーム周期オーバ信号OVFがセット状態になった時点において、異常状態フリップフロップ25がセットされ、異常状態信号ALRMがライン21を通して異常状態表示LED26に供給され、該LED26が点灯されオペレータに警告がされるとともに、該異常状態信号ALRMはライン28を経由して上位制御装置15に供給され、異常状態発生が通知される、
(摘記事項キ)
駆動手段。」

(3) 引用文献2の記載事項
原査定の拒絶の理由において引用した引用文献2(特開2004−294728号公報)には、以下の記載がある。
「【0002】
【従来の技術】
蛍光表示管(Vacuum fluorescent Display、以下、VFDと称す)は、真空容器の中で、フィラメントと呼ばれる直熱形カソードに電圧を印加してフィラメントを発熱させることにより熱電子を放出させ、その熱電子をグリッド電極にて加速させてアノード(セグメント)電極上の蛍光体に衝突発光させることにより所望のパターンを表示する自発光型の表示デバイスのことである。VFDは、視認性、多色化、低動作電圧、信頼性(耐環境性)などの面において優れた特徴を有しており、自動車用、家電用、民生用など様々な用途・分野において利用されている。
【0003】
ここで、VFDでは、フィラメントやその配線に関して短絡や断線が生じる場合や、フィラメント又はその配線と他の電極(グリッド電極やセグメント電極)の配線との間で短絡が生じる場合、又は、フィラメントを駆動する素子が故障する場合などにおいて、フィラメントに係る異常な状態を放置したままでいると、フィラメントが損傷したり、フィラメントの発火を招く危険性が生じる。そのため、VFDに対して、フィラメントに係る異常な状態を速やかに検出するとともに、異常時の所定の処理(例えば、フィラメントの駆動を停止する等)を速やかに行う仕組みが求められている。」
「【0028】
<システム構成>
図1は、本発明に係る一実施形態であるVFD駆動回路20を含めたシステムの概略構成図である。同図に示すVFD駆動回路20では、フィラメント11に電圧を印加する方式としてパルス駆動方式を採用する。パルス駆動方式とは、フィラメント11の通常の定格電圧と比べてかなり高い直流電圧をチョッピングしたパルス電圧(以下、フィラメントパルス電圧と称す)をフィラメント11に印加する方式のことである。」
「【0041】
<VFD駆動回路>
図3は、本発明に係るVFD駆動回路20のブロック図である。
VFD駆動回路20は、インターフェース部201、発振回路202、分周回路203、タイミング発生器204、シフトレジスタ205、コントロールレジスタ206、ラッチ回路207、マルチプレクサ208、セグメントドライバ209、グリッドドライバ210、ディマー制御手段211、フィラメントパルス制御手段212、異常検出手段213を有する。」
「【0050】
フィラメントパルス制御手段212は、パルス駆動信号生成手段80は、タイミング発生器204から供給される内部クロック信号Bに基づいて、フィラメント11をパルス駆動するためのパルス駆動信号を形成し、FPCON端子を介してスイッチング素子50に出力する。また、フィラメントパルス制御手段212は、FPR端子から供給される信号に基づいて、パルス駆動信号の極性を設定することができる。
【0051】
異常検出手段213は、フィラメントパルス電圧のレベルが固定されたことを検出し、その検出した結果を表す異常検出信号を出力する。なお、異常検出信号のレベルは、フィラメントパルス電圧が通常どおりであれば”1”とし、フィラメントパルス電圧のレベルが固定されたことが検出された場合は”0”とする。
【0052】
このような異常検出手段213としては、例えば、DETIN端子から入力されるフィラメントパルス電圧の所定期間(例えば、各グリッド電極G1〜G2を駆動する期間)あたりのパルス数をカウントし、そのカウントしたパルス数が基準パルス数(数パルス程度)以下であれば、フィラメントパルス電圧のレベルが固定されたこととして検出する手段としてもよい。
【0053】
また、異常検出手段213は、フィラメントパルス電圧を積分した直流化電圧のレベルが、フィラメントパルス電圧のレベルが固定されたことを示すレベルとなる期間を計測する。そして、前記計測した期間が、所定期間(例えば、グリッド電極G1〜G2をそれぞれ駆動する期間の”408/3072≒0.133”倍程度)を越える場合に、フィラメントパルス電圧のレベルが固定されたこととして検出する手段としてもよい。なお、この場合は、スイッチング素子50におけるフィラメントパルス電圧の出力端子と、VFD駆動回路20のDETIN端子との間に積分手段としてのローパスフィルタ(不図示)を接続する。」
「【図1】


「【図3】



(4) 引用文献3の記載事項
当審において新たに引用した特開2013−175056号公報(以下「引用文献3」という。)には、以下の記載がある。
「【0017】
まず、本実施の形態の発振回路を備えた集積回路(IC)の概略構成について説明する。図1に、本実施の形態の集積回路の概略構成の一例を示す。
【0018】
本実施の形態の集積回路10は、内部回路12、内部回路動作制御部14、及び発振回路20を備えている。当該集積回路10は、外部のMCU(マイクロプロセッサ)8から入力される制御信号に基づいて、動作が制御される。
【0019】
発振回路20は、異常に対する自己診断機能を有する発振回路である。詳細は後述するが、発振回路20は、メイン(高速)発振回路30を備えた第1異常検出部22と、サブ(低速)発振回路50を備えた第2異常検出部24と、OR回路26と、を備えている。発振回路20から内部回路動作制御部14へは、異常検出信号が出力される。本実施の形態の発振回路20では、メイン発振回路30及びサブ発振回路50の少なくとも一方の異常を検出すると、異常を検出したことを内部回路動作制御部14に報知する。
【0020】
また、内部回路12へは、メイン発振回路30から出力された高速クロックが供給される。内部回路12は、当該高速クロックに応じて所定の動作を行う。なお、このようにメイン発振回路30から供給される高速クロックに応じて所定の動作を行うものであれば、内部回路12の構成、機能等は特に限定されない。
【0021】
内部回路動作制御部14は、内部回路12の動作を制御する機能を有しており、例えば、制御回路やCPU等により構成されている。本実施の形態の内部回路動作制御部14は、発振回路20から、異常を検出した旨を知らせる異常検出信号を受信すると、内部回路12をリセットしたり、内部回路12の機能を停止させたり等、所定の制御処理を行う。また、異常を検出した旨(または、所定の制御処理を行った旨)を外部に報知する。
【0022】
次に、本実施の形態の自己診断機能を有する発振回路20について詳細に説明する。図2に、本実施の形態の発振回路20の概略構成の一例を示す。本実施の形態の発振回路20は、上述したように第1異常検出部22、第2異常検出部24、及びOR回路26を備えている。
【0023】
第1異常検出部22は、メイン発振回路30、カウンタ32、立上り検出回路34、レジスタ36、比較器38、下限値レジスタ40、比較器42、及び上限値レジスタ44を備えている。一方、第2異常検出部24は、サブ発振回路50、分周器52、シフトレジスタ54、及び発振確認回路56を備えている。
【0024】
第1異常検出部22は、メイン発振回路30及びサブ発振回路50の発振異常と、サブ発振回路50の発振停止とを異常として検出する。一方、第2異常検出部24は、メイン発振回路30の発振停止を異常として検出する。
【0025】
メイン発振回路30は、内部回路12に供給する高速クロックを発生させる高速(サブ発振回路50に対して高速)発振回路である。本実施の形態では、具体的一例として、発振周波数を1MHzとしている。一方、サブ発振回路50は、メイン発振回路30の異常を検出するための低速クロックを発生させる低速(メイン発振回路30に対して低速)発振回路である。本実施の形態では、具体的一例として、発振周波数をメイン発振回路30の1/16、すなわち1/16MHzとしている。
【0026】
カウンタ32は、メイン発振回路30から入力された高速クロックを、立上り検出回路34からリセット(RESET)に入力される信号(以下、リセット信号という)に応じてカウントし、カウント値をレジスタ36及び比較器42に出力する。本実施の形態では、具体的一例として、カウンタ32の出力値を16進数(HEX)としている。
【0027】
立上り検出回路34は、サブ発振回路50の低速クロックの立ち上がりをメイン発振回路30の高速クロックによりサンプリングして検出する機能を有している。レジスタ36は、立上り検出回路34から入力される信号の立ち下がりをクロックとして、カウンタ32の出力を取り込み、比較器38に出力する機能を有している。本実施の形態では、具体的一例として、レジスタ36を8ビット(16進数:HEX)としている。
【0028】
下限値レジスタ40には、レジスタ36の出力値が正常であるとみなす下限値が予め記憶されている。比較器38は、下限値レジスタ40に記憶されている下限値と、レジスタ36の出力値とを比較し、レジスタ36の出力値が、下限値よりも小さい場合は、NG(異常)として、「1」を示す信号をOR回路26に出力する。
【0029】
一方、上限値レジスタ44には、カウンタ32の出力値が正常であるとみなす上限値が予め記憶されている。比較器42は、上限値レジスタ44に記憶されている上限値と、カウンタ32の出力値とを比較し、カウンタ32の出力値が、上限値よりも大きい場合は、NG(異常)として、「1」を示す信号をOR回路26に出力する。
【0030】
分周器52は、メイン発振回路30から出力された高速クロックを分周した分周クロックを生成し、シフトレジスタ54に出力する機能を有している。本実施の形態では、具体的一例として、分周器52は、メイン発振回路30から出力された高速クロックを1/32に分周している。
【0031】
シフトレジスタ54は、サブ発振回路50から出力された低速クロックに応じて、分周器52から出力された分周クロックを取り込んで、発振確認回路56に出力する機能を有している。本実施の形態では、具体的一例として、シフトレジスタ54を4ビット(BIN)としている。
【0032】
発振確認回路56は、シフトレジスタ54の出力値が所定の値となった場合に、NG(異常)として、「1」を示す信号をOR回路26に出力する。本実施の形態では、具体的一例として、発振確認回路56は、シフトレジスタ54の出力値である4ビットが全て同じ値、すなわち「1111」または、「0000」となった場合にNG(異常)としている。
【0033】
OR回路26には、比較器38、比較器42、及び発振確認回路56から出力された信号が入力される。本実施の形態では、比較器38、比較器42、及び発振確認回路56のうちのいずれか1つでもNG(異常)を検出した場合は、OR回路26からは「H」レベルの異常検出信号が出力される。また、比較器38、比較器42、及び発振確認回路56のすべてがOK(正常)を検出した場合は、「L」レベルの異常検出信号が出力される。」
「【0042】
また、第2異常検出部24のシフトレジスタ54は、サブ発振回路50から出力された低速クロックが立ち上がるタイミングで、分周器52から出力された分周クロックを取り込み、分周クロックのレベルに応じて「1」または「0」を格納する。本実施の形態では、図3に示すように、シフトレジスタ54には、「1」と「0」とが交互に格納される。
【0043】
発振確認回路56は、シフトレジスタ54から出力された4ビットの出力信号の各ビットの値に応じて、異常であるか正常であるかを示す信号をOR回路26に出力する。図3に示したように、メイン発振回路30及びサブ発振回路50の正常動作時は、上述したように、シフトレジスタ54には、「1」、「0」が交互に格納されるため、出力信号の各ビットが同じ値になることはない。従って、発振確認回路56は、正常(OK)である旨の「0」を示す信号をOR回路26に出力する。
【0044】
OR回路26からは、入力される全信号が「0」を示すため、正常である旨を示す「L」レベルの異常検出信号が出力される。」
「【0065】
次に、メイン発振回路30が発振停止を起こした場合について説明する。図7には、メイン発振回路30の発振停止の動作時のタイミングチャートの一例を示す。
【0066】
図7に示すようにメイン発振回路30が発振停止した場合、立上り検出回路34では、発振停止以降、立ち上がりが検出されない。そのため、カウンタ32にはリセット信号が入力されないが、高速クロックが入力されないため、カウントアップも停止する。図7に示した例では、カウント値「B(11)」が出力されたままになる。比較器42では、上限値レジスタ44に記憶されている上限値以下であるため、正常(OK)である旨の「0」を示す信号をOR回路26に出力する。
【0067】
一方、レジスタ36にも、メイン発振回路30の発振停止以降、立上り検出回路34から信号が入力されない。そのため、レジスタ36からは、直前(メイン発振回路30の発振停止前:正常動作時)に入力された信号に基づいて、「0x0F(15)」が出力された状態になる。従って、比較器38は、下限値レジスタ40に記憶された下限値以上であるため、正常(OK)である旨の「0」を示す信号をOR回路26に出力する。
【0068】
また、分周器52は、メイン発振回路30の発振停止以降、新たに高速クロックが入力されないため、図7に示した例では、「H」レベルの分周クロックを出力し続ける。シフトレジスタ54は、「H」レベルの分周クロックをサブ発振回路50の低速クロックの立ち上がりタイミングで取り込むため、同じ値(「1」)を格納し続ける。発振確認回路56では、シフトレジスタ54の出力値が「1111」になると、異常(NG)である旨の「1」を示す信号をOR回路26に出力する。
【0069】
このように、メイン発振回路30が発振停止を起こした場合は、第2異常検出部24の発振確認回路56により異常(NG)であることを検出することができる。」
「【図1】


「【図2】


「【図7】



(5) 引用文献4の記載事項
当審において新たに引用した特開平11−205417号公報(以下「引用文献4」という。)には、以下の記載がある。
「【0011】図1において、受信側回路20の8ビットシリアル入力パラレル出力型のレジスタ22aはフォトカプラPC3を介して送信側回路10のシフトレジスタ11から出力されるシリアル出力を受信する。
【0012】8ビットレジスタ23aはレジスタ22aのパラレル出力を保存する。この出力データは故障検出回路24に入力されるが、上位回路30にも適宜読取られるようになっている。なお、上位回路30は本発明とは直接関係がないので、ここではその説明を省略する。
【0013】故障検出回路24はレジスタ23aの全出力に基づいて回路の故障を検出するもので、全ビット出力のANDをとるANDゲート25、全ビット出力のNORをとるNORゲート26、ANDゲート25とNORゲート26のORをとるORゲート27より構成されている。
【0014】このような構成における動作を図2のタイムチャートを参照して次に説明する。 従来回路と同様に、受信側回路20のクロック・ロード信号発生回路21から、図2の(a),(b)に示すようなLOAD信号およびCLK信号が出力され、フォトカプラPC2,PC1を介して送信側回路10のシフトレジスタ11に入力される。
【0015】シフトレジスタ11は、LOAD信号により入力の8ビットデータがロードされ、出力端からはCLK信号に同期して図2(c)に示すようにD7,...,D0の8ビットのデータがシリアル出力される。
【0016】この場合、シフトレジスタ11の入力には次のような制約が課せられる。すなわち、正常時にはすべてのビットデータがHIGHレベルまたはLOWレベルにならないよう割り当てる。
【0017】シフトレジスタ11より出力されたデータはフォトカプラPC3を介して逐次受信側回路20のレジスタ22aへ格納される。8ビットすべてのデータがシフトした時点で故障検出回路24により受信データの全ビットを調べる。
【0018】8ビットすべてがHIGHレベルの場合はANDゲート25の出力がHIGHレベルとなり、8ビットすべてがLOWレベルの場合はNORゲート26の出力がHIGHレベルとなる。その他の場合はゲート25,26のいずれもLOWレベルとなる。つまり、8ビットすべてがHIGHレベルかLOWレベルの場合のみ、図2(d)に示すように、ゲート27の出力(FAIL)がHIGHレベルとなる。
【0019】したがって、故障検出回路24の出力がHIGHレベルとなったときは、フォトカプラPC1,PC2,PC3等の回路に故障があると判断できる。」
「【図1】



(6) 周知技術の認定
ア 周知技術1
引用文献2の段落【0002】、【0028】、【0041】及び【0051】の記載から、次の技術事項は当業者にとって周知な技術であったと認められる(以下「周知技術1」という。)。
[周知技術1]
「表示デバイスにパルス電圧を印加して駆動する駆動回路の異常検出手段が、パルス電圧のレベルが固定されたことを検出し、その検出した結果を表す異常検出信号を出力すること。」

イ 周知技術2
引用文献3の段落【0031】〜【0032】、【0042】〜【0043】、【0068】〜【0069】及び引用文献4の段落【0013】、【0016】〜【0019】の記載から、次の技術事項は当業者にとって周知な技術であったと認められる(以下「周知技術2」という。)。
[周知技術2]
「正常時は全てハイレベル又は全てローレベルにはならない信号のレベルを複数ビット分レジスタに記憶し、レジスタに記憶されている複数ビット分のレベルが、全てハイレベル又は全てローレベルである場合に、異常であると判定し、異常検知信号を生成すること。」

2 対比・判断について
(1) 対比
本願発明と引用発明を対比する。
ア 引用発明の「液晶表示装置」の「液晶モジュール1」は、本願発明の「表示デバイス」に相当する。

イ 引用発明は、「表示素子マトリックスに対応して設けられたX電極とY電極のうち、まずX電極にVx及び−Vxの電圧を加え順次走査して行き、走査されているX電極上の液晶表示素子を点灯させるかさせないかに応じて、Y電極に−Vy,+Vyの電圧を印加し、その交点に印加される電圧により各表示素子を駆動するもの」であり、引用発明の「各表示素子」に「印加」される「電圧」は、本願発明の「表示デバイスに供給」される「映像信号に対応した画素駆動電圧」に相当する。
よって、引用発明の「駆動回路3」は、本願発明の「映像信号に対応した画素駆動電圧を表示デバイスに供給する表示ドライバ」に相当する。

ウ 引用発明の「極性反転信号M」は、「上位制御装置15であるマイクロプロセッサあるいは液晶コントローラから供給され」、「駆動回路3に含まれる液晶保護回路20」へ供給される信号であるから、「駆動回路3」に伝送する配線を介して「駆動回路3」の入力で受ける信号であるといえる。
また、引用発明の「極性反転信号M」は「フレーム単位に“1”、“0”」を「“1”→“0”」及び「“0”→“1”」の変化として繰り返すものである。
そうすると、引用発明の「極性反転信号M」は、本願発明の「伝送ラインを介して入力で受けた正極性及び負極性を論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号によって示す極性反転信号」に相当する。

エ 引用発明の「液晶駆動電圧発生回路10は、X電極に表示選択電位VXS、非表示選択電位VNXSおよびY電極に表示選択電位VYS、非表示選択電位VNYSを供給するものであり、VXSおよびVYSはフレーム単位で極性が反転し、この極性の反転は、極性反転信号Mにより制御され」るから、引用発明の「液晶駆動電圧発生回路10」は、本願発明の「前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を」「極性反転信号に応じて反転させた電圧を前記画素駆動電圧として生成する駆動電圧生成部」に相当する。

オ 引用発明の「極性反転信号Mが、フレーム単位に“1”、“0”を繰り返さず、“1”あるいは“0”のままになった場合」は、本願発明の「前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記入力で受けたレベルが一定となる場合」に相当する。
引用発明では、「上位制御装置15において異常が発生し極性反転信号Mが変化しない場合」、「駆動回路3に含まれる液晶保護回路20」の「フレーム周期オーバカウンタ22にてフレーム周期オーバ信号OVFがセットされ」、「フレーム周期オーバ信号OVFがセット状態になった時点において、異常状態フリップフロップ25がセットされ、異常状態信号ALRMがライン21を通して異常状態表示LED26に供給され」るから、引用発明の「異常状態信号ALRM」は、本願発明の「異常を示す異常検知信号」に相当し、引用発明の「液晶保護回路20」は、本願発明の「異常を示す異常検知信号を生成する極性反転異常検知部」に相当する。
そうすると、本願発明と引用発明は、「前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記入力で受けたレベルが一定となる場合に、異常を示す異常検知信号を生成する極性反転異常検知部」を有する点で一致する。

カ 上記ア〜オの対比結果をまとめると、本願発明と引用発明は、以下の一致点において一致し、以下の相違点1及び2において相違する。
[一致点]
「映像信号に対応した画素駆動電圧を表示デバイスに供給する表示ドライバであって、
前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ラインを介して入力で受けた正極性及び負極性を論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号によって示す極性反転信号に応じて反転させた電圧を前記画素駆動電圧として生成する駆動電圧生成部と、
前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記入力で受けたレベルが一定となる場合に、異常を示す異常検知信号を生成する極性反転異常検知部と、
を有する表示ドライバ。」

[相違点1]
「異常検知信号」が「示す」「異常」が、本願発明では、「伝送ラインの異常」であるのに対して、引用発明では、上位制御装置15における異常である点。

[相違点2]
「極性反転異常検知部」について、本願発明では、「前記入力で受けたレベルを検出し」、「前記入力で受けた1フレーム期間毎のレベルを前記Nフレーム分記憶するレジスタと、前記レジスタに記憶されている前記Nフレーム分の前記入力で受けたレベルが全て前記論理レベル0であるか又は全て前記論理レベル1である場合に前記異常検知信号を生成する異常判定部と、を含む」のに対して、引用発明では、「液晶保護回路20」の「フレーム周期オーバカウンタ22」における「カウント動作」により「フレーム周期オーバ信号OVF」を出力して異常検知する点。

(2) 判断
上記相違点1及び2について以下検討する。
ア 相違点1について
引用発明の「極性反転信号M」は「上位制御装置15」から「駆動回路3」へ供給される信号であるところ、「極性反転信号M」は、図1からみて、「上位制御装置15」から伝送配線を通じて「駆動回路3」側で受けており、「上位制御装置15」と「駆動回路3」の間の伝送配線の断線等によっても、「極性反転信号Mが、フレーム単位に“1”、“0”を繰り返さず、“1”あるいは“0”のまま」になってしまうことは明らかであるから、上位制御装置15における異常のみならず、上位制御装置15から駆動回路3につながる伝送配線に異常があった場合についても検出できるのは自明である。
そうすると、引用発明において、上位制御装置15における異常だけではなく、上記伝送配線の異常の検知も行うようにすることは、当業者が適宜なし得た設計事項にすぎず、上記相違点1は格別のものではない。

イ 相違点2について
(ア) 表示デバイスにパルス電圧を印加して駆動する駆動回路の異常検出手段が、パルス電圧のレベルが固定されたことを検出し、その検出した結果を表す異常検出信号を出力することは、周知の技術である(前記周知技術1を参照。)。
ここで、引用発明と上記周知技術1は、表示デバイスの駆動における異常検出技術である点で共通するから、フレーム単位で“1”、“0”を繰り返す極性反転信号Mの変化の有無を検知する引用発明の「液晶保護回路20」(「極性反転異常検知部」に相当する。)に上記周知技術1を採用して、極性反転信号Mのレベルを検出して、「極性反転信号Mが、フレーム単位に“1”、“0”を繰り返さず、“1”あるいは“0”のまま」になるというレベル固定を異常状態として検知するように構成することは、当業者ならば格別の困難性はない。

(イ) 正常時は全てハイレベル又は全てローレベルにはならない信号のレベルを複数ビット分レジスタに記憶し、レジスタに記憶されている複数ビット分のレベルが、全てハイレベル又は全てローレベルである場合に、異常であると判定し、異常検知信号を生成することは、周知の技術である(前記周知技術2を参照。)。
そして、フレーム単位で“1”と“0”に交互に変化する極性反転信号Mの異常状態を検知するための回路を具体的にどのように構成するかは、当業者が適宜なし得た設計事項にすぎないというべきである。
そうすると、引用発明において、正常時はハイレベル又はローレベルに交互に変化する極性反転信号Mの1フレーム期間毎のレベルを複数フレーム分レジスタに記憶しておき、当該レジスタに記憶されている複数フレーム分のレベルが全てハイレベル固定(全て論理レベル1)又はローレベル固定(全て論理レベル0)である場合に異常状態であると判定するように構成することは、当業者ならば格別の困難性はない。

(ウ) 上記(ア)及び(イ)の検討内容を踏まえると、引用発明及び上記周知技術1、2に基づいて、上記相違点2に係る本願発明の構成とすることは、当業者ならば容易に想到し得たことである。

ウ 総合検討
前記相違点1及び2を総合的に勘案しても、本願発明の奏する効果は引用発明及び周知技術1、2から当業者が予測可能な範囲内のものにすぎず、格別顕著なものであるということはできない。
したがって、本願発明は、引用発明及び周知技術1、2に基づいて当業者が容易になし得たものである。

3 請求人の主張について
(1) 主張の概要
請求人は審判請求書において次の主張をしている(下線は当審において付与したものである。以下同様である。)。
「(3−3) 本願請求項1に記載の発明と引用文献に記載の開示技術との構成上の差異
(3−3−1) 本願の請求項1に係る発明の表示ドライバは、「前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ラインを介して入力で受けた正極性及び負極性を論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号によって示す極性反転信号に応じて反転させた電圧を前記画素駆動電圧として生成する駆動電圧生成部」を含んでいます。「極性反転信号」は「正極性及び負極性を論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号」であります。
これに対し、引用文献1の第2図及び第4図に極性反転信号Mが2値0、1をとることが示されています。
しかしながら、引用文献2の「フィラメントパルス電圧」は、蛍光表示管10のフィラメント11に断続的に印加される電圧であり、表示デバイスの駆動電圧の極性を反転させるための電圧でなく、本願請求項1でいう「極性反転信号」に相当しません。
(3−3−2) 本願請求項1の「前記入力で受けた1フレーム期間毎のレベルを前記Nフレーム分記憶するレジスタ」と、「前記レジスタに記憶されている前記Nフレーム分の前記入力で受けたレベルが全て前記論理レベル0又は前記論理レベル1である場合に前記異常検知信号を生成する異常判定部」とについては、引用文献1及び2には開示されていません。
引用文献2の回路では、上記しましたように、異常検出手段213は、DETIN端子から入力されるフィラメントパルス電圧の所定期間あたりのパルス数をカウントし、そのカウントしたパルス数が基準パルス数(数パルス程度)以下であれば、フィラメントパルス電圧のレベルが固定されたとして異常検出信号を出力しますので、入力で受けたレベルが一定となる場合を確実に検出するものではありません。
以上のことから、引用文献2の蛍光表示管駆動回路の開示技術をそれとは異なる引用文献1の液晶駆動回路に適用することは考えられず、また、本願請求項1の「レジスタ」及び「異常判定部」を含む表示ドライバの構成は、引用文献1及び2に開示も示唆もされていないと考えます。
(3−3−3) 拒絶査定において審査官様は、「通常は交番する電圧レベルの変化を検出することにより異常検出を行う構成などは種々考えられるものであり、交番電圧の異常を検出するに当たって、具体的にどのような回路構成を採用するかなどは、実施時に当業者が適宜決め得る単なる設計的事項にすぎないと認められる。」と指摘しております。
しかしながら、この指摘は妥当ではないと考えます。
特に、引用文献2の段落[0053]においては、フィラメントパルス電圧の駆動期間に基づく倍数期間を基準値として電圧レベルの固定を判断していることを単に記載しているに過ぎません。
一方、本願の請求項1においては、「前記入力で受けた1フレーム期間毎のレベルを前記Nフレーム分記憶するレジスタ」と、「前記レジスタに記憶されている前記Nフレーム分の前記入力で受けたレベルが全て前記論理レベル0又は前記論理レベル1である場合に前記異常検知信号を生成する異常判定部」とを記載しております。
本記載の構成は、液晶表示パネルや有機ELパネル等を含む表示デバイスのドライバ分野で極性信号の異常を検知するための特有の構成であり、引用文献1と引用文献2(特に段落[0053]の開示事項)に基づいて容易に成し得るものではありません。
更に、1フレーム毎の電圧レベルを複数フレーム分記憶した後に複数フレーム分の電圧レベルに基づいて判定することについて、引用文献1とは対象とする表示デバイスや電圧レベルで異なる引用文献2の蛍光表示管駆動回路を引用文献1の液晶表示装置の駆動回路に適用することは当業者にとって容易に想到できません。
(3−3−4) よって、上記しましたように、引用文献2の蛍光表示管駆動回路の開示技術をそれとは異なる引用文献1の液晶駆動回路に適用することは考えられず、引用文献1及び2の開示技術に基づいては、極性反転信号の表示ドライバへの伝送ラインにおける断線等の信号伝送の異常を確実に検出することができるという本願発明の効果を奏することができないと考えます。」

(2) 検討
上記(1)の主張について検討する。
ア 引用文献2の「フィラメントパルス電圧」について
引用文献2の「フィラメントパルス電圧」も、極性反転信号と同様に、表示デバイスの駆動のために駆動回路から印加される電圧であることに変わりはないから、引用文献1記載の発明(引用発明)に引用文献2に開示された周知の技術(周知技術1)を適用する契機はあるというべきである。
そして、引用文献2の【0003】には「VFDでは、フィラメントやその配線に関して短絡や断線が生じる場合」という記載があり、配線の断線に起因した異常を考慮しているといえるから、極性反転信号の表示ドライバへの伝送ラインにおける断線等の信号伝送の異常を確実に検出することができるという本願発明の効果については、引用発明及び周知技術1、2から当業者が予測可能な範囲内のものにすぎない。

イ 引用文献2の段落【0053】の記載について
引用文献2の段落【0053】には、「また、異常検出手段213は、フィラメントパルス電圧を積分した直流化電圧のレベルが、フィラメントパルス電圧のレベルが固定されたことを示すレベルとなる期間を計測する。そして、前記計測した期間が、所定期間(例えば、グリッド電極G1〜G2をそれぞれ駆動する期間の”408/3072≒0.133”倍程度)を越える場合に、フィラメントパルス電圧のレベルが固定されたこととして検出する手段としてもよい。なお、この場合は、スイッチング素子50におけるフィラメントパルス電圧の出力端子と、VFD駆動回路20のDETIN端子との間に積分手段としてのローパスフィルタ(不図示)を接続する。」と記載されているところ、電圧のレベルが固定された期間が所定期間を超える場合に異常であると検出することは、結局のところ、当該所定期間中は全て同じレベルに固定されたままでいることを検知して異常であると検出することと変わらない。

ウ 「レジスタ」及び「異常判定部」について
前記2(2)イ(イ)において説示したとおり、フレーム単位で“1”と“0”に交互に変化する極性反転信号Mの異常状態を検知するための回路を具体的にどのように構成するかは、当業者が適宜なし得た設計事項にすぎないから、引用発明において、極性反転信号Mの1フレーム期間毎のレベルを複数フレーム分レジスタに記憶しておき、当該レジスタに記憶されている複数フレーム分のレベルが全てハイレベル固定(全て論理レベル1)又はローレベル固定(全て論理レベル0)である場合に異常状態であると判定するように構成することは、当業者ならば格別の困難性はない。

エ 上記ア〜ウの検討内容を踏まえると、上記(1)の主張を検討しても前記2(2)に説示した判断を左右するものではないから、請求人の主張を採用することはできない。

第5 むすび
以上のとおりであるから、本願発明は、特許法29条2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。


 
別掲 (行政事件訴訟法第46条に基づく教示) この審決に対する訴えは、この審決の謄本の送達があった日から30日(附加期間がある場合は、その日数を附加します。)以内に、特許庁長官を被告として、提起することができます。
 
審理終結日 2022-02-04 
結審通知日 2022-02-08 
審決日 2022-02-21 
出願番号 P2016-175197
審決分類 P 1 8・ 121- Z (G09G)
最終処分 02   不成立
特許庁審判長 居島 一仁
特許庁審判官 清水 靖記
濱野 隆
発明の名称 表示ドライバ及び表示装置  
代理人 藤村 元彦  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ