• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H02M
審判 全部申し立て 1項3号刊行物記載  H02M
審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H02M
管理番号 1384146
総通号数
発行国 JP 
公報種別 特許決定公報 
発行日 2022-05-27 
種別 異議の決定 
異議申立日 2021-07-15 
確定日 2022-03-02 
異議申立件数
訂正明細書 true 
事件の表示 特許第6818892号発明「電力変換装置,モータ駆動装置及び空気調和機」の特許異議申立事件について,次のとおり決定する。 
結論 特許第6818892号の特許請求の範囲を訂正請求書に添付された特許請求の範囲のとおり,訂正後の請求項〔1−15〕について訂正することを認める。 特許第6818892号の請求項1ないし15に係る特許を維持する。 
理由 第1 手続の経緯
特許第6818892号の請求項1ないし15に係る特許についての出願は,2017年(平成29年)8月4日を国際出願日とする出願であって,令和3年1月5日にその特許権の設定登録がされ,令和3年1月20日に特許掲載公報が発行された。

その特許についての本件特許異議の申し立ての経緯は,次のとおりである。

令和3年 7月15日 :特許異議申立人 岩崎 精孝(以下,「申立人」という。また,原文では,「さき」のつくりは「立つ」に「可」。)による特許異議の申立て
令和3年 9月30日付け:取消理由通知書
令和3年12月 3日 :特許権者による意見書及び訂正請求書の提出
令和4年 1月13日 :申立人による意見書の提出


第2 訂正の適否についての判断
1 訂正の内容
令和3年12月3日にされた訂正請求(以下,「本件訂正請求」という。)は,特許第6818892号の特許請求の範囲を,訂正請求書に添付した訂正特許請求の範囲のとおり,訂正後の請求項1ないし15について訂正することを求めるものであり,その訂正の内容は,以下の訂正事項のとおりである(なお,下線は訂正部分を示す。)。

(1)訂正事項1
特許請求の範囲の請求項1に
「前記第1のアームと前記第2のアームとの間の発熱の偏りを低減するために、前記第1のアームが備える各スイッチング素子の1回のスイッチング当たりの損失特性が、前記第2のアームが備える各スイッチング素子の1回のスイッチング当たりの損失特性よりも優れるように前記第1のアームおよび前記第2のアームを構成する電力変換装置。」
と記載されているのを,
「前記第1のアームと前記第2のアームとの間の発熱の偏りを低減するために、前記第1のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性が、前記第2のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性よりも優れるように前記第1のアームおよび前記第2のアームを構成する電力変換装置。」に訂正する。

(2)訂正事項2
特許請求の範囲の請求項2に
「前記第1のアームが備える各スイッチング素子のスイッチング周波数は、前記交流電源の周波数の266倍よりも高い請求項1に記載の電力変換装置。」
と記載されているのを,
「前記第2のアームが備える各スイッチング素子のスイッチング周波数に対する前記第1のアームが備える各スイッチング素子のスイッチング周波数の比率が266以上、且つ2500以下である請求項1に記載の電力変換装置。」に訂正する。

(3)訂正事項3
特許請求の範囲の請求項3に
「前記第1のアームが備える各スイッチング素子のスイッチング周波数は、16kHzよりも高い請求項1に記載の電力変換装置。」
と記載されているのを,
「前記第1のアームが備える各スイッチング素子のスイッチング周波数は、16kHzよりも高い請求項2に記載の電力変換装置。」に訂正する。

(4)訂正事項4
特許請求の範囲の請求項7に
「前記第1のアーム及び前記第2のアームの少なくとも1つが2in1モジュールに実装される請求項1から6の何れか一項に記載の電力変換装置。」
と記載されているのを,
「前記第1のアーム及び前記第2のアームの少なくとも1つが2in1モジュールに実装されることで、さらに前記2in1モジュールに実装されるアームが備えるスイッチング素子間の発熱の偏りが抑制される請求項1から6の何れか一項に記載の電力変換装置。」に訂正する。

(5)訂正事項5
特許請求の範囲の請求項10に
「前記第1のアームにおいて、
第5のスイッチング素子を前記第1のスイッチング素子と並列接続し、第6のスイッチング素子を前記第2のスイッチング素子と並列接続し、
前記第1のアームが備える各スイッチング素子はワイドバンドギャップ半導体で構成され、前記第1のアームが備える各スイッチング素子のチップ面積は前記第2のアームが備える各スイッチング素子のチップ面積より小さい請求項1から9の何れか一項に記載の電力変換装置。」
と記載されているのを,
「前記第1のアームは、
直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え、
前記第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、
前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され、
前記第1スイッチング素子、前記第2のスイッチング素子、前記第5のスイッチング素子、及び前記第6のスイッチング素子は、ワイドバンドギャップ半導体で構成され、
第1のチップ面積は第2のチップ面積より小さく、
前記第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアームの複数のスイッチング素子のそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第1のチップに設けた場合の前記第1のチップの面積であり、
前記第2のチップ面積は、1つのスイッチング素子対で構成された第1のアームの複数のスイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第2のチップに設けた場合の前記第2のチップの面積である請求項1から9の何れか一項に記載の電力変換装置。」に訂正する。

(6)訂正事項6
特許請求の範囲の請求項11に
「前記第1のアームが備える各スイッチング素子は同時に駆動され、
前記第2のアームが備える各スイッチング素子は同時に駆動される請求項10に記載の電力変換装置。」
と記載されているのを,
「前記第1のスイッチング素子及び前記第5のスイッチング素子は同時に駆動され、
前記第2のスイッチング素子及び前記第6のスイッチング素子は同時に駆動される請求項10に記載の電力変換装置。」に訂正する。

2 訂正要件についての判断
(1)一群の請求項について
訂正前の請求項1ないし15について,請求項2ないし15は,請求項1を直接又は間接的に引用しているものであって,訂正される請求項1に連動して請求項2ないし15も訂正されるものである。したがって,訂正前の請求項1ないし15に対応する訂正後の請求項1ないし15は,特許法第120条の5第4項に規定する一群の請求項である。

(2)訂正の目的の適否,新規事項の有無,及び特許請求の範囲の拡張・変更の存否
ア 訂正事項1について
訂正事項1は,訂正前の請求項1の「前記第1のアームが備える各スイッチング素子」及び「前記第2のアームが備える各スイッチング素子」の「1回のスイッチング当たりの損失特性」を,「ターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性」と限定するものであるから,特許法第120条の5第2項ただし書第1号に掲げる「特許請求の範囲の減縮」を目的とするものである。
そして,本件特許の願書に添付した明細書(以下,単に「本件特許明細書」という。)の段落【0058】には,「スイッチング素子の損失には、ターンオン期間に発生するターンオン損失と、ターンオフ期間に発生するターンオフ損失と、導通期間に発生する導通損失と、ターンオンに起因する不図示のリカバリ損失とが含まれる。」(なお,下線は当審判で付与した。以下,同じ。)と記載され,さらに,段落【0061】には「図22には、図20と比べて、スイッチング速度を速くしたときのターンオン損失、導通損失及びターンオフ損失が示される。実施の形態1に係る電力変換装置100では、スイッチング毎に発生するスイッチング素子311,312の損失特性は、スイッチング毎に発生するスイッチング素子321,322の損失特性よりも優れる。例えば、スイッチング素子311,312は、図22に示すように、ターンオン期間及びターンオフ期間が短いスイッチング特性の半導体で構成される。また、スイッチング素子321,322は、図21に示すように、ターンオン期間及びターンオフ期間が長いスイッチング特性の半導体で構成される。」と記載されている。
したがって,訂正事項1は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内のものであり,特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。
さらに,訂正事項1は実質上特許請求の範囲を拡張し,又は変更するものに該当せず,特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

イ 訂正事項2について
訂正事項2は,訂正前の請求項2の「第1のアームが備える各スイッチング素子のスイッチング周波数」を,「第2のアームが備える各スイッチング素子のスイッチング周波数に対する」「比率」で,「266以上、且つ2500以下」としてその範囲を限定するものであるから,特許法第120条の5第2項ただし書第1号に掲げる「特許請求の範囲の減縮」を目的とするものである。
そして,本件特許明細書の段落【0088】には「ここで、PWMによるスイッチング動作を行うスイッチング素子311,312のスイッチング周波数は、電源電圧Vsの極性に応じたスイッチング動作を行うスイッチング素子321,322のスイッチング周波数より高い。」ことが記載され,さらに,段落【0092】には,「このため、GaN半導体を用いたスイッチング素子は、高速スイッチングを実現可能である。ここで、交流電源1が、50Hz/60Hzの商用電源である場合、可聴域周波数は、16kHzから20kHzまでの範囲、すなわち商用電源の周波数の266倍から400倍までの範囲となる。GaN半導体は、この可聴域周波数より高い周波数でスイッチングする場合に好適である。」ことが記載されており,「第1のアームが備える各スイッチング素子」である「スイッチング素子311,312」のスイッチング周波数を,「第2のアームが備える各スイッチング素子」である「スイッチング素子321,322」のスイッチング周波数より高くするためにGaN半導体を用いて,可聴域周波数より高い周波数でスイッチングすること,また, 「可聴域周波数」の上限は16kHzから20kHzまでの範囲であって,スイッチング素子321,322の電源である商用電源の周波数(50Hz/60Hz)の266倍(16000/60)から400倍(20000/50)であることが記載されているといえる。
さらに,段落【0092】には,「なお、雑音端子電圧規格の測定範囲にスイッチング周波数の1次成分が入らないようにするため、スイッチング周波数は、150kHz以下とすることが好ましい。」と記載され,ここで,150kHzは,商用電源を電源としてその周波数でスイッチングされるスイッチング素子321,322のスイッチング周波数(50Hz/60Hz)の2500倍(150000/60)であるから,第2のアームが備える各スイッチング素子のスイッチング周波数に対する第1のアームが備える各スイッチング素子のスイッチング周波数の比率が2500以下であることが記載されているといえる。
したがって,訂正事項2は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内のものであり,特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。
さらに,訂正事項2は実質上特許請求の範囲を拡張し,又は変更するものに該当せず,特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

ウ 訂正事項3について
訂正事項3は,引用する請求項を「請求項1」から,請求項1を引用する「請求項2」を引用するものであるから,特許法第120条の5第2項ただし書第1号に掲げる「特許請求の範囲の減縮」を目的とするものである。
そして,本件特許明細書の段落【0088】には「ここで、PWMによるスイッチング動作を行うスイッチング素子311,312のスイッチング周波数は、電源電圧Vsの極性に応じたスイッチング動作を行うスイッチング素子321,322のスイッチング周波数より高い。」ことが記載され,さらに,段落【0092】には,「このため、GaN半導体を用いたスイッチング素子は、高速スイッチングを実現可能である。ここで、交流電源1が、50Hz/60Hzの商用電源である場合、可聴域周波数は、16kHzから20kHzまでの範囲、すなわち商用電源の周波数の266倍から400倍までの範囲となる。GaN半導体は、この可聴域周波数より高い周波数でスイッチングする場合に好適である。」ことが記載されており,「第1のアームが備える各スイッチング素子」である「スイッチング素子311,312」のスイッチング周波数を,「第2のアームが備える各スイッチング素子」である「スイッチング素子321,322」のスイッチング周波数より高くするためにGaN半導体を用いて,可聴域周波数より高い周波数でスイッチングすること,また,「可聴域周波数」の上限は16kHzから20kHzまでの範囲であって,スイッチング素子321,322の電源である商用電源の周波数(50Hz/60Hz)の266倍(16000/60)から400倍(20000/50)であることが記載されているといえる。
したがって,訂正事項3は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内のものであり,特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。
さらに,訂正事項3は実質上特許請求の範囲を拡張し,又は変更するものに該当せず,特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

エ 訂正事項4について
訂正事項4は,訂正前の請求項4の「前記第1のアーム及び前記第2のアームの少なくとも1つが2in1モジュールに実装される」ことを,「前記第1のアーム及び前記第2のアームの少なくとも1つが2in1モジュールに実装されることで、さらに前記2in1モジュールに実装されるアームが備えるスイッチング素子間の発熱の偏りが抑制される」と限定するものであるから,特許法第120条の5第2項ただし書第1号に掲げる「特許請求の範囲の減縮」を目的とするものである。
そして,本件特許明細書の段落【0089】には「なお、第1のアーム31は、スイッチング素子311,312を1つのパッケージに設けた、所謂2in1モジュールに実装することが望ましい。同様に、第2のアーム32は、スイッチング素子321,322を1つのパッケージに設けた、2in1モジュールに実装することが望ましい。2in1モジュールでは、同一のスイッチング特性の2つのスイッチング素子が搭載される場合が多い。第1のアーム31及び第2のアーム32のそれぞれを2in1モジュールに実装することにより、スイッチング素子311,312,321,322をそれぞれ1つのモジュールで構成した場合に比べて、スイッチング素子311及びスイッチング素子312間の発熱の偏りが抑制され、更にスイッチング素子321及びスイッチング素子322間の発熱の偏りが抑制される。」と記載されている。
したがって,訂正事項4は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内のものであり,特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。
さらに,訂正事項4は実質上特許請求の範囲を拡張し,又は変更するものに該当せず,特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

オ 訂正事項5について
訂正事項5は,訂正前の請求項10の「第1のアーム」,「第5のスイッチング素子」及び「第6のスイッチング素子」を,「第1のアームは、直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え」として各構成の関係を限定するとともに,令和3年9月30日付けで通知した取消理由の理由3(特許法第36条第6項第1号)で指摘した記載不備を解消するために,訂正前の請求項10の「前記第1のアームが備える各スイッチング素子はワイドバンドギャップ半導体で構成され、前記第1のアームが備える各スイッチング素子のチップ面積は前記第2のアームが備える各スイッチング素子のチップ面積より小さい」との記載を「前記第1スイッチング素子、前記第2のスイッチング素子、前記第5のスイッチング素子、及び前記第6のスイッチング素子は、ワイドバンドギャップ半導体で構成され、第1のチップ面積は第2のチップ面積より小さく、前記第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアームの複数のスイッチング素子のそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第1のチップに設けた場合の前記第1のチップの面積であり、第2のチップ面積は、1つのスイッチング素子対で構成された第1のアームの複数のスイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第2のチップに設けた場合の前記第2のチップの面積である」と訂正することにより不明瞭さを正し,訂正後の請求項10に係る発明を明細書記載のとおりとして明確とするものであるから,特許法第120条の5第2項ただし書第1号に掲げる「特許請求の範囲の減縮」,及び第3号に掲げる「明瞭でない記載の釈明」を目的とするものである。
そして,本件特許明細書の段落【0105】には「図30は実施の形態2に係る電力変換装置の構成例を示す図である。実施の形態2に係る電力変換装置100では、第1のアーム31が第5のスイッチング素子であるスイッチング素子313と第6のスイッチング素子であるスイッチング素子314とを備える。スイッチング素子313及びスイッチング素子314は、直列接続される。スイッチング素子313及びスイッチング素子314で構成されるスイッチング素子対は、スイッチング素子311及びスイッチング素子312で構成されるスイッチング素子対に並列接続される。」と記載され,また,段落【0111】には「なお、第1のアーム31を構成する複数のスイッチング素子のそれぞれは、SiC半導体で構成されるチップ以外にも、GaN、SiC、ダイヤモンド又は窒化アルミニウムといったWBG半導体を用いて構成してもよい。1つのスイッチング素子対で第1のアーム31を構成した場合には、1つのスイッチング素子対を構成する2つのスイッチング素子は、WBG半導体で構成されるチップを2つ用いて実現される。これに対して、複数のスイッチング素子対を並列接続して第1のアーム31を構成した場合、例えばスイッチング素子対が2並列であれば、2つのスイッチング素子対を構成する4つのスイッチング素子は、WBG半導体で構成されるチップを4つ用いて実現される。このように複数のスイッチング素子対を並列接続することで第1のアーム31を構成した場合、1つのスイッチング素子対で第1のアーム31を構成した場合に比べて、1つのチップの面積を小さくすることができる。すなわち、第1のチップ面積を第2のチップ面積より小さくできる。第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアーム31の複数のスイッチング素子のそれぞれを、WBG半導体で構成される1つの第1のチップに設けた場合の第1のチップの面積である。第2のチップ面積は、1つのスイッチング素子対で構成された第1のアーム31の複数のスイッチング素子のそれぞれを、WBG半導体で構成される1つの第2のチップに設けた場合の第2のチップの面積である。」と記載されている。
したがって,訂正事項5は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内のものであり,特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。
さらに,訂正事項5は実質上特許請求の範囲を拡張し,又は変更するものに該当せず,特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

カ 訂正事項6について
訂正事項6は,令和3年9月30日付けで通知した取消理由の理由3(特許法第36条第6項第1号)で指摘した記載不備を解消するために,訂正前の請求項11の「前記第1のアームが備える各スイッチング素子は同時に駆動され、前記第2のアームが備える各スイッチング素子は同時に駆動される」との記載を「前記第1のスイッチング素子及び前記第5のスイッチング素子は同時に駆動され、前記第2のスイッチング素子及び前記第6のスイッチング素子は同時に駆動される」と訂正することにより不明瞭さを正し,訂正後の請求項11に係る発明を明細書記載のとおりとして明確とするものであるから,特許法第120条の5第2項ただし書第3号に掲げる「明瞭でない記載の釈明」を目的とするものである。
そして,本件特許明細書の段落【0106】には「2つのスイッチング素子対が並列に接続された第1のアーム31を駆動する際には、2つのスイッチング素子対の内、上アームを構成する2つのスイッチング素子311,313のそれぞれを同時に駆動し、また、下アームを構成する2つのスイッチング素子312,314のそれぞれを同時に駆動する。」と記載されている。
したがって,訂正事項6は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内のものであり,特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。
さらに,訂正事項6は実質上特許請求の範囲を拡張し,又は変更するものに該当せず,特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

3 むすび
以上のとおりであるから,本件訂正請求による訂正は,特許法第120条の5第2項ただし書第1号,及び第3号に掲げる事項を目的とするものであり,かつ,同条第4項,及び同条第9項において準用する同法第126条第4項ないし第6項の規定に適合するから,訂正後の請求項〔1−15〕について訂正することを認める。


第3 特許異議の申立について
1 本件発明
本件訂正請求により訂正された請求項1ないし15に係る発明(以下,それぞれ「本件発明1」ないし「本件発明15」という。)は,本件訂正特許請求の範囲の請求項1ないし15に記載された事項により特定される次のとおりのものである。

「【請求項1】
交流電源から供給される交流電力を直流電力に変換する電力変換装置であって、
それぞれが前記交流電源に接続される第1の配線及び第2の配線と、
前記第1の配線上に配置される第1のリアクタと、
第1のスイッチング素子と、第2のスイッチング素子と、第1の接続点を有する第3の配線とを備え、前記第1のスイッチング素子及び前記第2のスイッチング素子は前記第3の配線により直列に接続され、前記第1の接続点は前記第1の配線により前記第1のリアクタに接続される第1のアームと、
前記第1のアームと並列に接続され、第3のスイッチング素子と、第4のスイッチング素子と、第2の接続点を有する第4の配線とを備え、前記第3のスイッチング素子及び前記第4のスイッチング素子は前記第4の配線により直列に接続され、前記第2の接続点は前記第2の配線により前記交流電源に接続される第2のアームと、
前記第2のアームと並列に接続されるコンデンサと、
を備え、
前記第1のアームが備える各スイッチング素子のスイッチング周波数は、前記第2のアームが備える各スイッチング素子のスイッチング周波数よりも高く、
前記第1のアームと前記第2のアームとの間の発熱の偏りを低減するために、前記第1のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性が、前記第2のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性よりも優れるように前記第1のアームおよび前記第2のアームを構成する電力変換装置。
【請求項2】
前記第2のアームが備える各スイッチング素子のスイッチング周波数に対する前記第1のアームが備える各スイッチング素子のスイッチング周波数の比率が266以上、且つ2500以下である請求項1に記載の電力変換装置。
【請求項3】
前記第1のアームが備える各スイッチング素子のスイッチング周波数は、16kHzよりも高い請求項2に記載の電力変換装置。
【請求項4】
前記第1のアームが備える各スイッチング素子のゲート抵抗は、前記第2のアームが備える各スイッチング素子のゲート抵抗よりも小さい請求項1から3の何れか一項に記載の電力変換装置。
【請求項5】
前記第1のアームが備える各スイッチング素子は、窒化ガリウム半導体で構成され、
前記第2のアームが備える各スイッチング素子は、炭化珪素半導体またはスーパージャンクション金属酸化膜半導体電界効果型トランジスタで構成される請求項1から4の何れか一項に記載の電力変換装置。
【請求項6】
前記第1のアームが備える各スイッチング素子のスイッチング周波数は、20kHzよりも高い請求項5に記載の電力変換装置。
【請求項7】
前記第1のアーム及び前記第2のアームの少なくとも1つが2in1モジュールに実装されることで、さらに前記2in1モジュールに実装されるアームが備えるスイッチング素子間の発熱の偏りが抑制される請求項1から6の何れか一項に記載の電力変換装置。
【請求項8】
前記交流電源から出力される電源電流を検出する電流検出部を備え、
前記電源電流に応じて、前記第2のアームが備える各スイッチング素子のオンを許可するか否かを決定する請求項1から7の何れか一項に記載の電力変換装置。
【請求項9】
前記電源電流が閾値以下の場合には、前記第2のアームが備える各スイッチング素子のオンを許可せず、前記電源電流が前記閾値より大きい場合には、前記第2のアームが備える各スイッチング素子のオンを許可する請求項8に記載の電力変換装置。
【請求項10】
前記第1のアームは、
直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え、
前記第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、
前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され、
前記第1スイッチング素子、前記第2のスイッチング素子、前記第5のスイッチング素子、及び前記第6のスイッチング素子は、ワイドバンドギャップ半導体で構成され、
第1のチップ面積は第2のチップ面積より小さく、
前記第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアームの複数のスイッチング素子のそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第1のチップに設けた場合の前記第1のチップの面積であり、
前記第2のチップ面積は、1つのスイッチング素子対で構成された第1のアームの複数のスイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第2のチップに設けた場合の前記第2のチップの面積である請求項1から9の何れか一項に記載の電力変換装置。
【請求項11】
前記第1のスイッチング素子及び前記第5のスイッチング素子は同時に駆動され、
前記第2のスイッチング素子及び前記第6のスイッチング素子は同時に駆動される請求項10に記載の電力変換装置。
【請求項12】
モータを駆動するモータ駆動装置であって、
請求項1から11の何れか一項に記載の電力変換装置と、
前記電力変換装置から出力される直流電力を交流電力に変換して前記モータへ出力するインバータと
を備えるモータ駆動装置。
【請求項13】
前記モータと、
請求項12に記載のモータ駆動装置と
を備える空気調和機。
【請求項14】
前記モータで駆動される送風機を備える請求項13に記載の空気調和機。
【請求項15】
前記モータで駆動される圧縮機を備える請求項13に記載の空気調和機。」

2 取消理由通知に記載した取消理由について
(1)取消理由の概要
訂正前の請求項1ないし15に係る発明についての特許に対して令和3年9月30日付けで通知した取消理由の概要は,次のとおりである。

ア 本件特許の請求項1,12−15に係る発明は,下記の引用文献1に記載された発明であるから,特許法第29条第1項第3号に該当し,請求項1,12−15に係る特許は,特許法第29条第1項第3号の規定に違反してされたものである
イ 本件特許の請求項1−4,12−15に係る発明は,下記の引用文献1−3に記載された発明に基いて,また,請求項5−6,12−15に係る発明は,下記の引用文献1−5に記載された発明に基いて,また,請求項7,12−15に係る発明は,下記の引用文献1−6に記載された発明に基いて,また,請求項8−9,12−15に係る発明は,下記の引用文献1−7に記載された発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,請求項1−9,12−15に係る特許は,特許法第29条第2項の規定に違反してされたものである。


引用文献1:特開2017−55465号公報(甲第1号証)
引用文献2:特開2011−160656号公報(甲第2号証)
引用文献3:特開2012−186957号公報(甲第3号証)
引用文献4:特開2017−77101号公報(甲第4号証)
引用文献5:特開2012−125018号公報(甲第5号証)
引用文献6:国際公開2016/170586号(甲第7号証)
引用文献7:特開2014−90570号公報(甲第8号証)


ウ 本件特許は,特許請求の範囲の記載が下記の点で不備のため,特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してされたものである。

(ア)請求項10の記載に「前記第1のアームが備える各スイッチング素子はワイドバンドギャップ半導体で構成され、前記第1のアームが備える各スイッチング 素子のチップ面積は前記第2のアームが備える各スイッチング素子のチップ面積より小さい」とある。(下線は当審で付与した。以下,同じ。)
しかしながら,発明の詳細な説明には,第1のアームを複数のスイッチング素子対で構成された場合と,第1のアームを1つのスイッチング素子対で構成された場合での,チップ面積に関しては記載されているが,第1のアームと第2のアームが備える各スイッチング素子においての,チップ面積に関しては記載されておらず,請求項10の記載は発明の詳細な説明に記載したものではない。
また,請求項11−15は,請求項10を引用するものであるから,同様の点で,請求項11−15の記載は発明の詳細な説明に記載したものではない。

(イ)請求項11の記載に「前記第1のアームが備える各スイッチング素子は同時に駆動され、 前記第2のアームが備える各スイッチング素子は同時に駆動される」とある。
しかしながら,発明の詳細な説明には,第1のアームの上アームのスイッチング素子と第1のアームの下アームのスイッチング素子について,同時に駆動することに関して記載されているが,第1のアームが備える各スイッチング素子と第2のアームが備える各スイッチング素子について,同時に駆動することに関しては記載されておらず,請求項11の記載は発明の詳細な説明に記載したものではない。
また,請求項12−15は,請求項11を引用するものであるから,同様の点で,請求項12−15の記載は発明の詳細な説明に記載したものではない。

(2)引用文献の記載事項,引用発明
ア 引用文献1
(ア)引用文献1には,図面とともに,次の事項が記載されている(下線は,当審で付与した。)。

A 「【0001】
本発明は、交流電源の交流電圧を直流電圧に変換して出力する直流電源装置と、これを搭載した空気調和機に関する。」

B 「【0012】
≪第1実施形態≫
本発明の第1実施形態の直流電源装置を、図を参照して説明する。
図1は、本発明の第1実施形態に係る直流電源装置の構成例を示す図であり、(a)は直流電源装置の構成と、交流電源と負荷との接続関係を示し、(b)はMOSFET(Q1,Q2)と寄生ダイオードの関連を示している。
【0013】
<直流電源装置の構成と動作:その1>
図1の(a)において、直流電源装置100は、n型のMOSFET(Q1:第1のMOSFET)、n型のMOSFET(Q2:第2のMOSFET)、ダイオードD1(第1のダイオード)、ダイオードD2(第2のダイオード)、リアクトル12、平滑コンデンサ13、交流電源電圧検出回路11、直流出力電圧検出回路15、電流検出回路14、制御回路16によって構成されている。
直流電源装置100の機能、動作の概要は次のとおりである。
直流電源装置100は、前記のMOSFET(Q1,Q2)とダイオードD1,D2とによるブリッジ整流回路によって、交流電圧(電力)を直流電圧(電力)に整流し、平滑コンデンサ13によって、平滑化、安定化された直流電圧(電力)を出力する。
また、リアクトル12と、交流電源電圧検出回路11と直流出力電圧検出回路15と電流検出回路14とによる電圧、電流の信号を基に制御回路16によってMOSFET(Q1,Q2)が所定の制御をされることによって、直流電源装置100は、昇圧動作をするとともに、所定の力率を確保する動作をする。
【0014】
次に、直流電源装置100の各部の構成と動作について詳しく説明する。
MOSFET(Q1)のソース電極とMOSFET(Q2)のドレイン電極が接続され、MOSFET(Q1)のドレイン電極は、直流出力電源の正極端子Epに接続され、MOSFET(Q2)のソース電極は、直流出力電源の負極端子Enに接続されている。
ダイオードD1のアノードとダイオードD2のカソードが接続され、ダイオードD1のカソードは正極端子Epに接続され、ダイオードD2のアノードは負極端子Enに接続されている。
平滑コンデンサ13の正極(もしくは一端)は正極端子Epに接続され、負極(もしくは他端)は負極端子Enに接続されている。
MOSFET(Q1)のドレイン電極とMOSFET(Q2)のソース電極は、リアクトル12を介して交流電源110の一端に接続されている。
ダイオードD1のアノードとダイオードD2のカソードは、交流電源110の他端に接続されている。」

C 「【0029】
<MOSFETの逆回復時間>
次に、MOSFETの逆回復時間について説明する。
以下においては、n型のMOSFETの場合について説明するが、p型のMOSFETの場合にはソースとドレインに流れる電流が逆になるだけで同様に考えることができる。
【0030】
n型のMOSFETにおいて、ソース電位を基準にドレイン電位が高い場合を順方向電圧と呼称し、逆にソース電位がドレイン電位より高い場合を逆方向電圧と呼称する。
また、ゲート電圧が閾値以下である場合をオフ状態、ゲート電圧が閾値以上のオン状態と呼称することにする。
また、n型のMOSFETは、前記したようにソースからドレイン方向にpn接合(寄生ダイオードDp)を備えており、逆方向電圧が印加されたときにMOSFETがオフ状態にあれば、ソースからドレインに電流が流れるが、この電流を逆方向電流と呼称する。
逆方向電流が流れている状態で、MOSFETに順方向電圧が印加されたとき、pn接合の電荷が排出されることによりドレインからソース方向に流れる電流を逆回復電流と呼称する。また、電流が流れる時間を逆回復時間という。」

D 「【0036】
《Q1のゲート信号オフ状態保持時の逆回復時間の測定方法》
図4は、本発明の第1実施形態に係るMOSFETのゲート信号オフ状態保持時の逆回復時間を測定する測定回路を示す図であり、(a)は供試品のMOSFET(Q1)のゲート信号オフ状態保持時の逆回復時間を測定する回路を示し、(b)は逆回復時間測定時のGate信号1とGate信号2と逆方向電流の波形を示している。
図4の(a)において、測定回路は、前記の図3(a)に示す回路に比べて、供試品のMOSFET(Q1)のゲート−ソース間を低抵抗で短絡していること、および図3(b)の逆回復時間の測定に際して、供試品にゲート信号をオフ状態に保持することを除いて、図3の(a)と同様である。なお、ゲート−ソース間に低抵抗を備えたのは、測定の際のノイズの影響を低減するためである。
・・・中略・・・
【0039】
<本実施形態を構成するMOSFETの逆回復時間>
本(第1)実施形態の直流電源装置100は、MOSFETに逆方向電流が流れるときにゲートに電圧を印加しない場合のpn接合層に発生する電圧降下よりもゲートに電圧を印加して電流を流したときのオン抵抗による電圧降下が低いことを利用するものである。
そのため、交流電源110の半周期の期間に複数回、2つのMOSFET(Q1,Q2)のうち一方が逆方向電流を通電しているときに、他方のMOSFET(Q1,Q2)がオンするときには逆回復電流の発生は回避できない。
そこで、本実施形態では、MOSFETのオン信号をオフ信号の切替えと同時にMOSFETに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてMOSFETをオフしているときの逆回復時間が短い特性を有するMOSFETを備える。
【0040】
この特性を有するMOSFETを用いることによって、通電していない側のMOSFETがオンする所定時間前に、逆方向電流が流れている側のMOSFETのゲート信号をオフすれば、スイッチング動作を行うときには、逆方向電流が通電している側のMOSFETの半導体の前記に述べた逆回復時間の短いpn接合部を流れるようになり、短絡電流が流れる時間を短くすることができる。
この構成と方法により、直流電源装置100の回路損失を低減できる。また、交流電源110の半周期内に連続的に流れるリアクトル12の電流を、前記の2つのMOSFETのどちらか一方に通電するようにオン/オフする動作を複数回繰返すことができる。」

E 「【0041】
<直流電源装置の動作>
第1実施形態の直流電源装置100(図1)の動作を、図5を参照して説明する。
図5は、図1に示す直流電源装置の電圧、電流波形と制御信号を示す図である。
図5において、紙面の上段から順に、交流電源110(図1)の「交流電源波形」、リアクトル12(図1)の「リアクトル電流波形」、および制御回路16(図1)の各種の信号と制御信号である「電源同期信号」、「昇圧信号」、「遅延信号」、「前倒信号」、「Gate信号1」、「Gate信号2」を表記している。また、横軸は時間(時間の推移)である。
図5における交流電源波形511は、1周期分が記載されている。交流電源波形511が正の期間の半周期において、MOSFET(Q1,Q2)を駆動するGate信号1、Gate信号2をオン/オフする動作を3回(複数回)行っている。
このMOSFET(Q1,Q2)のオン/オフ動作により、リアクトル12(図1)のリアクトル電流波形513A(513B)は、鋸波状になっている。」

F 「【0052】
また、図5では動作を判りやすく説明するため、交流電源の半周期の期間内に3回オン/オフのスイッチング動作を行った場合の波形を示している。
この3回オン/オフのスイッチング動作(3ショット)を行った場合の波形がリアクトル電流波形513A、513Bであるが、この場合、リアクトル12における電圧と電流における力率は85%程度である。
なお、スイッチング回数は、3回に限定されたものではない。
3回より多い複数回繰返した場合や、スイッチング周波数を、可聴周波数を超える例えば15kHz以上の周波数でスイッチングを行った場合にも本構成で実現できる。
スイッチングの回数(ショット数)を増やすことにより、リアクトル12に流れる交流電源の電流は正弦波により近づけることができるので、高調波電流を抑制することができて、力率を改善できる効果がある。なお、スイッチングの回数(ショット数)が4回の場合においては、力率は95%程度に達する。
また、スイッチングを15kHz以上の周波数で行えば、力率は100%に近づき、リアクトル電流波形513A,513Bは限りなく正弦波形に近づくとともに、直流電源装置100(図1)が、このスイッチング動作によって発生するノイズは、可聴周波数を超える15kHz以上となるので、人間には感知できない領域のノイズとなる。」

G 「【0062】
≪第2実施形態≫
本発明の第2実施形態の直流電源装置を、図を参照して説明する。
図7は、本発明の第2実施形態に係る直流電源装置100Bの構成例を示す図であり、(a)は直流電源装置の構成と、交流電源と負荷との接続関係を示し、(b)はMOSFET(Q1,Q2,Q3,Q4)の制御信号と関連する各信号を示している。
【0063】
図7の(a)において、図1の(a)と異なるのは、MOSFET(Q3:第3のMOSFET)MOSFET(Q4:第4のMOSFET)を図1の(a)のダイオードD1、ダイオードD2の代わりにそれぞれ置き換えたことである。
また、MOSFET(Q3,Q4)は、制御回路16によって制御される。
図7の(a)の他の構成は、図1の(a)の構成と同じであるので重複する説明は省略する。
また、図7の(b)において、図5と異なるのは、Gate信号3とGate信号4が示されていることである。また、図5のリアクトル電流波形513A、513B、512は、図7の(b)においては記載を省略している。
図7の(b)の他の記載は、図5の記載と同じであるので重複する説明は省略する。
【0064】
図7の(a)においては、MOSFET(Q1,Q2,Q3,Q4)によって、同期整流回路が構成されている。MOSFET(Q3)のゲートの制御信号は、図7の(b)におけるGate信号3に示すように、交流電源波形511が正の期間の半周期においてはLレベルであり、交流電源波形511が負の期間の半周期においてはHレベルである。
また、MOSFET(Q4)のゲートの制御信号は、図7の(b)におけるGate信号4に示すように、交流電源波形511が正の期間の半周期においてはHレベルであり、交流電源波形511が負の期間の半周期においてはLレベルである。
また、MOSFET(Q1)とMOSFET(Q2)は、図7の(b)に示すように、それぞれGate信号1、Gate信号2によって、図5と同様に制御される。
【0065】
以上の構成によって、前記したように、MOSFET(Q1,Q2,Q3,Q4)によって、MOSFETによる同期整流回路が構成されている。
図7の(a)における、Gate信号3、Gate信号4によって、それぞれ制御されるMOSFET(Q3)とMOSFET(Q4)は、図1の(a)のダイオードD1とダイオードD2にそれぞれ相当する。MOSFET(Q3,Q4)は、ダイオードD1,D2が有している順方向電圧降下に相当するものがなく、また抵抗値も低くすることができるので、整流回路として回路効率が高いという効果がある。
また、MOSFET(Q3,Q4)は、MOSFET(Q1,Q2)のような昇圧のためのスイッチング動作をしないので、寄生ダイオードによる逆回復時間が長いことによる影響は少ない。そのため、MOSFET(Q3,Q4)は、MOSFET(Q1,Q2)よりも低コストのMOSFETを使用することができる。」

H 「【0066】
≪第3実施形態≫
本発明の第3実施形態の空気調和機について説明する。第3実施形態は、第1実施形態の直流電源装置を搭載した空気調和機である。
【0067】
<直流電源装置を搭載した空気調和機>
図8は、本発明の第3実施形態に係る空気調和機300の構成例を示す図である。
図8において、空気調和機300は、第1実施形態の直流電源装置100(図1)に、インバータ回路81、圧縮機82、熱交換器83,85と減圧器84とを備えたものである。
インバータ回路81は、直流電源装置100(図1)の平滑コンデンサ13の出力部に接続され、直流電圧(電力)から3相交流電圧(電力)を生成している。
電動機(不図示)を備えた圧縮機82は、インバータ回路81の出力した3相交流電圧(電力)で動作する。
また、圧縮機82と熱交換器83と減圧器84と熱交換器85とによって、冷凍サイクルを構成する。」

I 「【図1】



J 「【図7】



K 上記Aには,「本発明は、交流電源の交流電圧を直流電圧に変換して出力する直流電源装置」と記載され,さらに,上記Bの段落【0012】には,“図1が,本発明の第1実施形態に係る直流電源装置の構成例である”ことが記載され,また,段落【0013】には,「図1の(a)において、直流電源装置100は、n型のMOSFET(Q1:第1のMOSFET)、n型のMOSFET(Q2:第2のMOSFET)、ダイオードD1(第1のダイオード)、ダイオードD2(第2のダイオード)、リアクトル12、平滑コンデンサ13、交流電源電圧検出回路11、直流出力電圧検出回路15、電流検出回路14、制御回路16によって構成されている」こと,及び,“前記のMOSFET(Q1,Q2)とダイオードD1,D2とによりブリッジ整流回路が構成されること”が記載されている。
そして,上記Gの段落【0062】には,“図7は,本発明の第2実施形態に係る直流電源装置100Bの構成例を示す図であり,(a)は直流電源装置の構成と,交流電源と負荷との接続関係を示すものである”ことが,また,段落【0063】には,「図7の(a)において、図1の(a)と異なるのは、MOSFET(Q3:第3のMOSFET)MOSFET(Q4:第4のMOSFET)を図1の(a)のダイオードD1、ダイオードD2の代わりにそれぞれ置き換えたことである」ことが記載されている。
してみると,引用文献1には図7(上記J)の第2の実施形態として,“MOSFET(Q1:第1のMOSFET)とMOSFET(Q2:第2のMOSFET)とMOSFET(Q3:第3のMOSFET)とMOSFET(Q4:第4のMOSFET)とからなるブリッジ整流回路,リアクトル12,平滑コンデンサ13,交流電源電圧検出回路11,直流出力電圧検出回路15,電流検出回路14,制御回路16によって構成されている,交流電源110の交流電圧を直流電圧に変換して出力する直流電源装置100B”が記載されているといえる。

L 図7の(a)(上記J)より,“直流電源装置100Bにおいては,交流電源110より,2つの配線が接続され,一方の配線上にリアクタ12が配置され”ていることが看取できる。
したがって,この2つの配線のうち「一方の配線」を“第1の配線”と,「他方の配線」を“第2の配線”と呼ぶこととすると,引用文献1には,“直流電源装置100Bは,第1の配線及び第2の配線で交流電源110に接続され,第1の配線上にはリアクタ12が配置され”ることが記載されているといえる。

M また,図7の(a)(上記J)より,“直流電源装置100Bにおいては,直列に接続されるMOSFET(Q1),MOSFET(Q2),及びその間の配線によりブリッジ整流回路の一方のアームが構成され,また,このアームと並列に,直列に接続されるMOSFET(Q3),MOSFET(Q4),及びその間の配線によりブリッジ整流回路の他のアームが構成され,さらに,これらのアームと並列にコンデンサ13が接続されている”こと,及び,“MOSFET(Q1)とMOSFET(Q2)の間の配線上の点で,リアクタ12が配置されている交流電源110と接続される第1の配線と接続され,MOSFET(Q3)とMOSFET(Q4)の間の配線上の点で,交流電源110と接続される第2の配線と接続されている”ことが看取できる。
したがって,「MOSFET(Q1)とMOSFET(Q2)の間の配線」を“第3の配線”と,「この配線上の交流電源110と接続される一方の配線との接続点」を“第1の接続点”と,「MOSFET(Q3)とMOSFET(Q4)の間の配線」を“第4の配線”と,「この配線上の交流電源110と接続される他方の配線との接続点」を“第2の接続点”と,「ブリッジ整流回路の一方のアーム」を“第1のアーム”と,「ブリッジ整流回路の他方のアーム」を“第2のアーム”とそれぞれ呼ぶこととすると,引用文献1には,“直流電源装置100Bは,MOSFET(Q1)及びMOSFET(Q2)は第3の配線により直列に接続されて第1のアームを構成し,第3の配線の第1の接続点は,第1の配線によりリアクタ12に接続されており,MOSFET(Q3)及びMOSFET(Q4)は第4の配線により直列に接続され第2のアームを構成し,第1のアームと第2のアームとは並列に接続されており,第4の配線の第2の接続点は第2の配線により交流電源に接続されており,第2のアームと並列にコンデンサ13が接続されて”いることが記載されているといえる。

N 図7の(b)(上記J)によれば,“第2のアームのMOSFET(Q3)及びMOSFET(Q4)の「Gate信号3」及び「Gate信号4」は,交流電源の半周期で1回オン/オフが行われるのに対して,第1のアームのMOSFET(Q1)及びMOSFET(Q2)の「Gate信号1」及び「Gate信号2」は交流電源の半周期で複数回オン/オフが行われるものであ”ることが看取できる。

O 上記Dの段落【0039】には,第1実施形態のMOSFET(Q1,Q2)に関して,“MOSFETのオン信号をオフ信号の切替えと同時にMOSFETに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてMOSFETをオフしているときの逆回復時間が短い特性を有するものとする”ことが記載され,さらに,段落【0040】には,「この特性を有するMOSFETを用いることによって、通電していない側のMOSFETがオンする所定時間前に、逆方向電流が流れている側のMOSFETのゲート信号をオフすれば、スイッチング動作を行うときには、逆方向電流が通電している側のMOSFETの半導体の前記に述べた逆回復時間の短いpn接合部を流れるようになり、短絡電流が流れる時間を短くすることができる」ことが記載されている。
また,上記Gの段落【0065】には,第2の実施形態に関して,“MOSFET(Q3,Q4)は,MOSFET(Q1,Q2)のような昇圧のためのスイッチング動作をしないので,寄生ダイオードによる逆回復時間が長いことによる影響は少なく,MOSFET(Q3,Q4)は,MOSFET(Q1,Q2)よりも低コストのMOSFETを使用することができる”ことが記載されており,第2の実施形態においては,“MOSFET(Q3,Q4)として,MOSFET(Q1,Q2)のような逆回復時間が短いものでないもので構成する”ことが記載されているといえる。
してみると,引用文献1には,“MOSFET(Q1)及びMOSFET(Q2)として,オン信号をオフ信号の切替えと同時にMOSFETに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてMOSFETをオフしているときの逆回復時間が短い特性を有するものとして,MOSFET(Q3)及びMOSFET(Q4)として,そのような逆回復時間が短いものでないもので構成し,MOSFET(Q1)及びMOSFET(Q2)のうち,通電していない側のMOSFETがオンする所定時間前に,逆方向電流が流れている側のMOSFETのゲート信号をオフし,スイッチング動作を行うときには,逆方向電流が通電している側のMOSFETの半導体の逆回復時間の短いpn接合部を流れるようになり,短絡電流が流れる時間を短くすることができる”ことが記載されているといえる。

(イ)上記KないしOの記載内容からすると,引用文献1には,特に,図7の第2の実施形態に注目すると,次の発明(以下,「引用発明」という。)が記載されている。

「MOSFET(Q1:第1のMOSFET)とMOSFET(Q2:第2のMOSFET)とMOSFET(Q3:第3のMOSFET)とMOSFET(Q4:第4のMOSFET)とからなるブリッジ整流回路,リアクトル12,平滑コンデンサ13,交流電源電圧検出回路11,直流出力電圧検出回路15,電流検出回路14,制御回路16によって構成されている,交流電源110の交流電圧を直流電圧に変換して出力する直流電源装置100Bにおいて,
第1の配線及び第2の配線で交流電源110に接続され,
第1の配線上にはリアクタ12が配置され,
MOSFET(Q1)及びMOSFET(Q2)は第3の配線により直列に接続されて第1のアームを構成し,
第3の配線の第1の接続点は,第1の配線によりリアクタ12に接続されており,
MOSFET(Q3)及びMOSFET(Q4)は第4の配線により直列に接続され第2のアームを構成し,
第1のアームと第2のアームとは並列に接続されており,
第4の配線の第2の接続点は第2の配線により交流電源に接続されており,
第2のアームと並列にコンデンサ13が接続されており,
第2のアームのMOSFET(Q3)及びMOSFET(Q4)の「Gate信号3」及び「Gate信号4」は,交流電源の半周期で1回オン/オフが行われるのに対して,第1のアームのMOSFET(Q1)及びMOSFET(Q2)の「Gate信号1」及び「Gate信号2」は交流電源の半周期で複数回オン/オフが行われるものであって,
MOSFET(Q1)及びMOSFET(Q2)として,オン信号をオフ信号の切替えと同時にMOSFETに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてMOSFETをオフしているときの逆回復時間が短い特性を有するものとして,MOSFET(Q3)及びMOSFET(Q4)として,そのような逆回復時間が短いものでないもので構成し,
MOSFET(Q1)及びMOSFET(Q2)のうち,通電していない側のMOSFETがオンする所定時間前に,逆方向電流が流れている側のMOSFETのゲート信号をオフし,スイッチング動作を行うときには,逆方向電流が通電している側のMOSFETの半導体の逆回復時間の短いpn接合部を流れるようになり,短絡電流が流れる時間を短くすることができる,
直流電源装置100B。」

イ 引用文献2
(ア)引用文献2には,図面とともに,次の事項が記載されている。

「【0017】
実施の形態1.
図1は実施の形態1の直流電源装置の構成を示すブロック図である。図1において1は交流電源、2は交流電源1の電圧を全波整流する4個のシリコンダイオードで構成した全波整流回路、3は全波整流回路2の正出力側に一端側が接続され、エネルギーを貯え、電流を平滑にするための直流リアクトル、4は直流リアクトル3の他端側と全波整流回路2の負出力側との間に設けられた直流の母線電圧を平滑するための平滑コンデンサ、5は直流リアクトル3の他端側と平滑コンデンサ4の正側との間に設けられ、平滑コンデンサ4側から全波整流器2へ電流が逆流する事を阻止する逆流阻止用ダイオードである。
【0018】
逆流防止ダイオード5は、半導体と金属を接触させてダイオード作用を行うショットキーバリアダイオードを使用する。これは熱的安定性が大きく熱伝導も良い事から高温動作が可能で、また逆回復電荷が非常に少なく逆回復時間が短くそのためスイッチング損失が少なく、合わせて順方向の電圧降下の少ない炭化シリコンを用いたショットキーバリアダイオードを用いる。例えばパワー用に用いられる定格逆耐圧600V、定格順電流6Aの炭化シリコンショットキーバリアダイオードでは逆回復電荷は20nc程度とシリコンダイオードPN接合ダイオードに比べ著しく小さい。」

ウ 引用文献3
(ア)引用文献3には,図面とともに,次の事項が記載されている。

A 「【0092】
実施の形態4.
図7は、実施の形態4にかかる電動機駆動装置の一構成例を示す図である。なお、実施の形態1乃至3と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。
【0093】
図7に示すように、実施の形態4にかかる電動機駆動装置1では、インバータ回路61を構成するダイオードとして、図1に示す実施の形態1にかかる電動機駆動装置1のインバータ回路6のダイオード6c,6dを、ワイドバンドギャップ半導体で構成されたダイオード、例えば、炭化ケイ素(Silicon Carbide:SiC)で構成されたショットキーバリアダイオード6cw,6dwに置き換えている。
・・・中略・・・
【0095】
実施の形態1では、半導体スイッチ素子6a,6bをターンオンする際に、インバータ回路6で発生するターンオン時の損失量Eonをより低減させるには、実施の形態1において説明した(9)式より、駆動パルス信号生成部14が出力するターンオン時間Tonを短くすることが望ましいとしていたが、一般に、ダイオードに流れる電流の時間変化率dI/dtが増大すると、ダイオードの逆回復電流のピーク値が大きくなり、逆回復損失量Errも増大する。つまり、ターンオン時間Tonが短くなると、逆回復損失量Errが発生してスイッチング損失に加算されるため、損失低減効果を十分に得ることができなくなる。このため、ターンオン時間Tonの制御範囲は、ダイオードの逆回復時間に制限される。また、ターンオン時間Tonを短くしすぎると、逆回復電流のピーク値が過大となるため好ましくない。
【0096】
実施の形態4では、逆回復損失量Errをより小さくするため、インバータ回路61を構成するダイオード6cw,6dwとして、逆回復時間が短いワイドバンドギャップ(WBG)型の半導体(例えば、SiC)で構成されたショットキーバリアダイオードを配置する。逆回復時間が短くなることにより、ターンオン時間Tonをより短くすることができ、スイッチング損失をより低減することができる。また、相対的に逆回復損失量Errが小さくなり、スイッチング損失に与える影響をより小さくすることができる。」

B 「【図7】




エ 引用文献4
引用文献4には,図面とともに,次の事項が記載されている。

A 「【請求項1】
少なくとも2つの半導体スイッチング素子が直列接続された少なくとも2つのスイッチングレグを備え、前記半導体スイッチング素子の接続点の1つが外部の第1負荷あるいは外部の第1電源に接続され、前記半導体スイッチング素子の開放端が外部の第2電源あるいは外部の第2負荷に接続される電力変換回路であって、
前記スイッチングレグにおいて、スイッチング回数が多い方のスイッチングレグにおける前記半導体スイッチング素子は、スイッチング回数が少ない方のスイッチングレグにおける前記半導体スイッチング素子よりもバンドギャップが広い半導体材料で形成されていることを特徴とする電力変換回路。」

B 「【0004】
ところで、上記H型ブリッジ回路では、左右のスイッチングレグ(左レグ及び右レグ)を構成する半導体スイッチング素子のスイッチング回数に偏りがあるため、左右のスイッチングレグでスイッチング損失や発熱が異なるという現象が起こる。すなわち、上記H型ブリッジ回路では、スイッチング回数の多い方のスイッチングレグの半導体スイッチング素子がスイッチング回数の少ない方のスイッチングレグの半導体スイッチング素子よりも劣化が早くなり、この結果としてスイッチング回数の多い方のスイッチングレグによってH型ブリッジ回路つまり電力変換回路の寿命が支配されてしまう。
【0005】
本発明は、上述した事情に鑑みてなされたものであり、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することを目的とするものである。」

C 「【0052】
すなわち、A相巻線Laへの1回のモータ電流Iaの通電に際して、右レグMを構成するショットキーダイオードD2及びMOSトランジスタQ2のスイッチング回数は、左レグNを構成するIGBTQ1及びシリコンダイオードD1のスイッチング回数よりも多い。H型ブリッジ回路Saにおける左レグNと右レグMとにはスイッチング回数において差異があり、右レグMは、スイッチング回数が多い方のスイッチングレグであり、左レグNはスイッチング回数が少ない方のスイッチングレグである。
【0053】
例えば、従来のように左レグ及び右レグを同一の半導体材料から形成された同一の半導体スイッチング素子から構成した場合、右レグにおけるスイッチング損失及び当該スイッチング損失に起因する発熱は左レグにおけるスイッチング損失及び発熱よりも大幅に大きくなる。
【0054】
これに対してH型ブリッジ回路Saでは、右レグMは、左レグNのIGBTQ1及びシリコンダイオードD1の半導体材料であるシリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とするショットキーダイオードD2及びMOSトランジスタQ2で構成されているので、スイッチング損失及び発熱がシリコンを半導体材料する半導体スイッチング素子を用いた場合よりも大幅に抑制される。
したがって、本実施形態によれば、右レグMつまりスイッチング回数の多い方のスイッチングレグにおけるスイッチング損失及び発熱を従来よりも低減することができる。」

D 「【0076】
なお、本発明は上記第1、第2実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
(1)上記第1、第2実施形態では本願発明をモータ駆動回路に適用した場合、つまり本願発明をインバータに適用した場合について説明したが、本願発明はこれに限定されない。本願発明は、三相SRモータM(第1負荷) に代えて第1電源が接続され、かつ、直流電源E(第2電源)に代えて第2負荷が接続され、第1電源から供給された交流電力を直流電力に変換して第2負荷に供給するコンバータにも適用できる。
【0077】
(2)上記第1、第2実施形態では、上アーム及び下アームを単一の半導体スイッチング素子で構成したが、本発明はこれに限定されない。すなわち、上アーム及び/あるいは下アームを複数の半導体スイッチング素子で構成してもよい。
【0078】
例えば図2(a)における左レグNの上アームを直列接続及び/あるいは並列接続された複数のIGBTQ1で構成し、下アームを直列接続及び/あるいは並列接続された複数のシリコンダイオードD1で構成し、また右アームMの上アームを直列接続及び/あるいは並列接続された複数のショットキーダイオードD2で構成し、下アームを直列接続及び/あるいは並列接続された複数のMOSトランジスタQ2で構成しても良い。このような構成を採用することにより、上アーム及び下アームの耐圧及び/あるいは電流容量を増大させることが可能である。
【0079】
(3)上記第1、第2実施形態では、MOSトランジスタ及びショットキーダイオード、つまり炭化ケイ素半導体素子をスイッチング回数が多い方のスイッチングレグに採用したが、本発明はこれに限定されない。化合物半導体には種々のものがあるが、炭化ケイ素半導体素子に代えて、例えば窒化ガリウム半導体素子を採用してもよい。窒化ガリウム半導体素子として、例えばGaN-HEMT(High Electron Mobility Transistor)を採用することが考えられる。」

オ 引用文献5
引用文献5には,図面とともに,次の事項が記載されている。

A 「【0015】
整流素子4eと4fの出力側には、直流平滑用コンデンサ5が直流母線間に並列接続されており、直流平滑用コンデンサ5の出力側には負荷6が直流母線間に並列接続されている。なお、負荷6として直流負荷または、インバータを介した交流負荷が接続されるが、詳細な図示は省略している。負荷6としては、例えば空気調和機においては、圧縮機や送風機等を駆動しているモータが接続される。」

B 「【0035】
また、整流素子および逆阻止スイッチ素子は、SiC等のワイドバンドギャップ半導体で構成しても良い。SiC等のワイドバンドギャップ半導体を用いることで高速動作が可能となりリアクトル2a、2bの小型化が可能になりコスト低減できるだけでなく、負荷の変動に対して追従性が改善され制御性が向上する。
【0036】
なお、ワイドバンドギャップ半導体とは、シリコン(Si)素子と比較して、バンドギャップが大きい半導体素子の総称であり、炭化ケイ素(SiC)素子の他、例えば、窒化ガリウム(GaN)、ダイヤモンド素子等があげられる。」

オ 引用文献6
引用文献6には,図面とともに,次の事項が記載されている。

「[0032] なお、図3の構成では、インバータモジュール12U,12V,12Wを2in1モジュールとして構成し、コンバータモジュール10A,10B,10C,10Dを1in1モジュールとして構成しているが、これらの構成に限定されるものではない。例えば、コンバータ10において、スイッチング素子10a,10c同士およびスイッチング素子10b,10d同士のそれぞれを1つのモジュール内に封止して2in1モジュールとして構成してもよいし、逆に、スイッチング素子12a,12b,12c,12d,12e,12fのそれぞれを1in1モジュールとして構成してもよい。また、小容量の電力変換装置であれば、スイッチング素子10a,10b,10c,10dの全てを1つのモジュール内に封止して4in1モジュールとして構成してもよいし、スイッチング素子12a,12b,12c,12d,12e,12fの全てを1つのモジュール内に封止して6in1モジュールとして構成してもよい。」

カ 引用文献7
引用文献7には,図面とともに,次の事項が記載されている。

A 「【0028】
図3(a)は、交流電源1の電源電圧Vsの波形を示し、図1で示される電源電圧Vsの矢印の方向を正極とする。また、図3(b)は、交流電源1から整流回路50へ流れ込む電流Is(以下、電源電流Isとする)の波形を示し、図1で示される電源電流Isの矢印の方向を正方向とする。制御部13は、図3(b)で示される電源電流Is、すなわち、電流検出素子10および電流検出部12を介して得られた電流検出値に同期させて、半導体スイッチ3を図3(c)で示されるような駆動信号によってオン/オフさせる。より詳細には、制御部13は、電源電流Isが正方向に流れ始めるタイミングで半導体スイッチ3をオンさせ(ゲートオン状態にさせ)、その後、電源電流Isが0となるタイミングで半導体スイッチ3をオフさせる(ゲートオフ状態にさせる)。また、制御部13は、図3(b)で示される電源電流Isに同期させて、半導体スイッチ4を図3(d)で示されるような駆動信号によってオン/オフさせる。より詳細には、制御部13は、電源電流Isが逆方向に流れ始めるタイミングで半導体スイッチ4をオンさせ、その後、電源電流Isが0となるタイミングでオフさせる。これにより、半導体スイッチ3および4を流れる電流は、内部に形成されている寄生ダイオードではなく、それぞれ、トランジスタ側を流れるので、ダイオードの順方向電圧ではなくトランジスタでの電圧降下による損失となり、半導体スイッチ3および4における導通損失を低減できる。」

B 「【0039】
なお、図1では整流回路50内の2素子を半導体スイッチ(MOSFET等)とする例を示したが、図9のように4素子を半導体スイッチとした構成としてもよい。図9の直流電源装置は、図1の直流電源装置の整流回路50、制御部13および駆動部15を整流回路50a、制御部13aおよび駆動部15aに置き換えた構成となっている。駆動部15aは、図1の駆動部15を構成しているダイオード5および6を半導体スイッチ16および17に置き換えたものである。この場合、制御部13aから発せられる半導体スイッチ3駆動のための駆動信号s1と半導体スイッチ17駆動のための駆動信号s4とは同一またはそれに近いタイミングでのオンオフ動作とする。また、制御部13aから出力される半導体スイッチ4駆動のための駆動信号s2と半導体スイッチ16駆動のための駆動信号s3とは同一またはそれに近いタイミングでのオンオフ動作とする。制御部13a内で駆動信号s1〜s4を生成する処理ブロックの構成は図7または図8に示した処理ブロックと同様であり、制御部13a内の駆動信号生成部63は、駆動信号s1およびs2に加えて、駆動信号s3およびs4を生成する。図9に示した構成とすることで、低電流域運転での効率(同期整流運転モードで動作する場合の効率)をさらに向上することができる。これとは逆に、整流回路50内の1素子のみを半導体スイッチに置き換えた構成としてもよい。整流回路50内の少なくとも1素子を半導体スイッチに置き換えた場合、4つのダイオードからなる構成のブリッジ整流器を用いて交流電圧を直流電圧に変換する場合よりも高効率な変換が実現できる。」

(3)取消理由通知についての当審の判断
ア 理由アについて(特許法第29条第1項第3号
(ア)本件発明1について
本件発明1と引用発明とを対比すると以下のとおりである。

A 引用発明の「交流電源110」は,本件発明1の「交流電源」に相当する。
そして,引用発明の「直流電源装置100B」は,「交流電源の交流電圧を直流電圧に変換して出力する」ものであるから,本件発明1の「交流電源から供給される交流電力を直流電力に変換する電力変換装置」に相当する。

B 引用発明の「第1の配線」,及び「第2の配線」は,「交流電源110に接続され」るものであるから,本件発明1の「それぞれが前記交流電源に接続される第1の配線及び第2の配線」に相当する。

C 引用発明の「リアクタ12」は,「第1の配線上に」「配置され」るものであるから,本件発明1の「前記第1の配線上に配置される第1のリアクタ」に相当する。

D 引用発明の「MOSFET(Q1)」,及び「MOSFET(Q2)」は,各々,本件発明1の「第1のスイッチング素子」,及び「第2のスイッチング素子」に相当する。
そして,引用発明の「第3の配線」は,「MOSFET(Q1)及びMOSFET(Q2)」が「直列に接続され」るものであって,「第3の配線の第1の接続点は,第1の配線によりリアクタ12に接続され」るものである。
さらに,引用発明の「第1のアーム」は,「MOSFET(Q1)及びMOSFET(Q2)」が「第3の配線により直列に接続されて」「構成される」ものである。
してみると,引用発明の「第1の接続点」は,本件発明1の「第1の接続点」に相当し,引用発明の「第3の配線」は,本件発明1の「第1の接続点を有する第3の配線」に相当し,さらに,引用発明の「第1のアーム」は,本件発明1の「第1のアーム」に相当し,そして,引用発明と本件発明1とは,“第1のスイッチング素子と,第2のスイッチング素子と,第1の接続点を有する第3の配線とを備え,前記第1のスイッチング素子及び前記第2のスイッチング素子は前記第3の配線により直列に接続され,前記第1の接続点は前記第1の配線により前記第1のリアクタに接続される第1のアーム”を備える点で一致する。

E 引用発明の「MOSFET(Q3)」,及び「MOSFET(Q4)」は,各々,本件発明1の「第3のスイッチング素子」,及び「第4のスイッチング素子」に相当する。
そして,引用発明の「第4の配線」は,「MOSFET(Q3)及びMOSFET(Q4)」が「直列に接続され」るものであって,「第4の配線の第2の接続点は第2の配線により交流電源に接続され」るものである。
さらに,引用発明の「第2のアーム」は,「MOSFET(Q3)及びMOSFET(Q4)」が「第4の配線により直列に接続されて」「構成され」,「第1のアームと」「並列に接続され」るものである。
してみると,引用発明の「第2の接続点」は,本件発明1の「第2の接続点」に相当し,引用発明の「第4の配線」は,本件発明1の「第2の接続点を有する第4の配線」に相当し,さらに,引用発明の「第2のアーム」は,本件発明1の「第2のアーム」に相当し,そして,引用発明と本件発明1とは,“前記第1のアームと並列に接続され,第3のスイッチング素子と,第4のスイッチング素子と,第2の接続点を有する第4の配線とを備え,前記第3のスイッチング素子及び前記第4のスイッチング素子は前記第4の配線により直列に接続され,前記第2の接続点は前記第2の配線により前記交流電源に接続される第2のアーム”を備える点で一致する。

F 引用発明の「コンデンサ13」は,「第2のアームと並列に」「接続され」るものであるから,本件発明1の「前記第2のアームと並列に接続されるコンデンサ」に相当する。

G また,引用発明は「第2のアームのMOSFET(Q3)及びMOSFET(Q4)の「Gate信号3」及び「Gate信号4」は,交流電源の半周期で1回オン/オフが行われるのに対して,第1のアームのMOSFET(Q1)及びMOSFET(Q2)の「Gate信号1」及び「Gate信号2」は交流電源の半周期で複数回オン/オフが行われるものであ」るから,引用発明は,第1のアームが備えるMOSFET(Q1)及びMOSFET(Q2)のスイッチング周波数は,第2のアームが備えるMOSFET(Q3)及びMOSFET(Q4)のスイッチング周波数よりも高いものといえる。
してみると,引用発明の「第2のアームのMOSFET(Q3)及びMOSFET(Q4)の「Gate信号3」及び「Gate信号4」は,交流電源の半周期で1回オン/オフが行われるのに対して,第1のアームのMOSFET(Q1)及びMOSFET(Q2)の「Gate信号1」及び「Gate信号2」は交流電源の半周期で複数回オン/オフが行われるものであ」ることは,本件発明1の「前記第1のアームが備える各スイッチング素子のスイッチング周波数は、前記第2のアームが備える各スイッチング素子のスイッチング周波数よりも高」いことに相当する。

そうすると,本件発明1と引用発明は,以下の点で一致ないし相違する。

(一致点)
「交流電源から供給される交流電力を直流電力に変換する電力変換装置であって,
それぞれが前記交流電源に接続される第1の配線及び第2の配線と,
前記第1の配線上に配置される第1のリアクタと,
第1のスイッチング素子と,第2のスイッチング素子と,第1の接続点を有する第3の配線とを備え,前記第1のスイッチング素子及び前記第2のスイッチング素子は前記第3の配線により直列に接続され,前記第1の接続点は前記第1の配線により前記第1のリアクタに接続される第1のアームと,
前記第1のアームと並列に接続され,第3のスイッチング素子と,第4のスイッチング素子と,第2の接続点を有する第4の配線とを備え,前記第3のスイッチング素子及び前記第4のスイッチング素子は前記第4の配線により直列に接続され,前記第2の接続点は前記第2の配線により前記交流電源に接続される第2のアームと,
前記第2のアームと並列に接続されるコンデンサと,
を備え,
前記第1のアームが備える各スイッチング素子のスイッチング周波数は,前記第2のアームが備える各スイッチング素子のスイッチング周波数よりも高い,
電力変換装置。」

(相違点)
本件発明1では,「前記第1のアームと前記第2のアームとの間の発熱の偏りを低減するために、前記第1のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性が、前記第2のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性よりも優れるように前記第1のアームおよび前記第2のアームを構成」するのに対して,引用発明では,「第1のアーム」および「第2のアーム」についてそのような特定がされていない点。

したがって,本件発明1は引用発明と上記相違点において相違するものであるから,引用文献1に記載された発明ではない。

(イ)本件発明12ないし15について
本件発明12ないし15はいずれも請求項1を直接または間接的に引用するものである。したがって,本件発明12ないし15は,本件発明1の発明特定事項をすべて含みさらに他の発明特定事項を追加して限定したものであるから,上記本件発明1についての判断と同様の理由により,本件発明12ないし15は,引用文献1に記載された発明ではない。

イ 理由イについて(特許法第29条第2項
(ア)本件発明1について
本件発明1と引用発明を対比すると,上記「ア(ア)本件発明1について」で検討したように,上記相違点で相違する。
この点について検討するに,引用発明は,「MOSFET(Q1)及びMOSFET(Q2)」として,「MOSFETがオフしているときの逆回復時間が短い特性を有するもの」を用いることで,「MOSFET(Q1)及びMOSFET(Q2)のうち,通電していない側のMOSFETがオンする所定時間前に,逆方向電流が流れている側のMOSFETのゲート信号をオフし,スイッチング動作を行うときには,逆方向電流が通電している側のMOSFETの半導体の逆回復時間の短いpn接合部を流れるようになり,短絡電流が流れる時間を短くする」という,いわゆるリカバリ損失を低減するものである。
そして,引用文献2には,ダイオード素子の逆回復時間が短いとスイッチング損失が小さくなることは記載されているが,このスイッチング損失は逆回復時間に関するものであるからリカバリ損失が小さくなっているものと認められる。
さらに,引用文献3には,インバータ回路61を構成するダイオードとして,逆回復時間が短いワイドバンドギャップ(WBG)型の半導体(例えば,SiC)で構成すると,半導体スイッチ素子6a,6bをターンオンする際のターンオン時間Tonをより短くすることができ,スイッチング損失をより低減することができることが記載されているが,半導体スイッチ素子を逆回復時間が短いワイドバンドギャップ(WBG)型の半導体で構成するものではない。
また,上記相違点の構成が周知技術であるとも認められない。
したがって,本件発明1は,引用発明及び引用文献2ないし引用文献3に記載された技術事項に基づいて当業者が容易に発明することができたものではない。

(イ) 本件発明2−9,12−15について
本件発明2−9,12−15はいずれも請求項1を直接または間接的に引用するものである。したがって,本件発明2−9,12−15は,本件発明1の発明特定事項をすべて含みさらに他の発明特定事項を追加して限定したものであって,また,引用文献4ないし7には,上記相違点に係る構成は記載されていないことから,本件発明1と同じ理由により,引用発明及び引用文献2ないし引用文献7に記載された技術事項に基づいて当業者が容易に発明することができたものではない。

ウ 理由ウについて(特許法第36条第6項第1号
(ア)請求項10(本件発明10)について
本件訂正請求による訂正により,本件発明10は,「前記第1のアームは、直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え、前記第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され、前記第1スイッチング素子、前記第2のスイッチング素子、前記第5のスイッチング素子、及び前記第6のスイッチング素子は、ワイドバンドギャップ半導体で構成され、第1のチップ面積は第2のチップ面積より小さく、前記第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアームの複数のスイッチング素子のそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第1のチップに設けた場合の前記第1のチップの面積であり、前記第2のチップ面積は、1つのスイッチング素子対で構成された第1のアームの複数のスイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第2のチップに設けた場合の前記第2のチップの面積である請求項1から9の何れか一項に記載の電力変換装置。」と訂正され,発明の詳細な説明の段落【0111】に記載された内容と対応するものとなった。したがって,本件の請求項10に係る特許は,特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してなされたもので特許出願に対してなされたものであるということはできない。

(イ)請求項11(本件発明11)について
本件訂正請求による訂正により,本件発明11は,「前記第1のスイッチング素子及び前記第5のスイッチング素子は同時に駆動され、前記第2のスイッチング素子及び前記第6のスイッチング素子は同時に駆動される請求項10に記載の電力変換装置。」と訂正され,また,本件発明11が引用する請求項10において,「前記第1のアームは、直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え、前記第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され、」と訂正され,発明の詳細な説明の段落【0106】に記載された内容と対応するものとなった。したがって,本件の請求項11に係る特許は,特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してなされたもので特許出願に対してなされたものであるということはできない。

エ まとめ
以上のとおりであるから,訂正前の請求項1ないし15に係る特許に対して,当審が特許権者に通知した取消理由は,本件訂正によって全て解消した。

3 取消理由通知において採用しなかった特許異議申立理由等について
(1)申立理由の概要
ア 取消理由1(特許法第29条第2項
(ア)訂正前の請求項1について
訂正前の請求項1に係る発明は,下記の甲第1号証に記載の発明,及び甲第4号証に基づいて,当業者が容易に発明をすることができたものである。
(イ)訂正前の請求項2,3について
訂正前の請求項2,3に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,6号証に基づいて,当業者が容易に発明をすることができたものである。
(ウ)訂正前の請求項4について
訂正前の請求項4に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,12号証に基づいて,当業者が容易に発明をすることができたものである。
(エ)訂正前の請求項5について
訂正前の請求項5に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,5号証に基づいて,当業者が容易に発明をすることができたものである。
(オ)訂正前の請求項6について
訂正前の請求項6に係る発明は,下記の甲第1号証に記載の発明,及び甲第4号証に基づいて,当業者が容易に発明をすることができたものである。
(カ)訂正前の請求項7について
訂正前の請求項7に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,7号証に基づいて,当業者が容易に発明をすることができたものである。
(キ)訂正前の請求項8,9について
訂正前の請求項8,9に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,8号証に基づいて,当業者が容易に発明をすることができたものである。
(ク)訂正前の請求項10について
訂正前の請求項10に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,9,11号証に基づいて,当業者が容易に発明をすることができたものである。
(ケ)訂正前の請求項11について
訂正前の請求項11に係る発明は,下記の甲第1号証に記載の発明,及び甲第4,10,11号証に基づいて,当業者が容易に発明をすることができたものである。
(コ)訂正前の請求項12〜15について
訂正前の請求項12〜15に係る発明は,下記の甲第1号証に記載の発明,及び甲第4号証に基づいて,当業者が容易に発明をすることができたものである。

イ 取消理由2(特許法第36条第6項第1号
(ア)訂正前の請求項10について
訂正前の請求項10は「第5のスイッチング素子を前記第1のスイッチング素子と並列接続し、第6のスイッチング素子を前記第2のスイッチング素子と並列接続し」という構成を含んでいるが,このような構成は,本件特許の明細書には一切記載されていない。

ウ 取消理由3(特許法第36条第6項第2号
(ア)訂正前の請求項1について
訂正前の「1回のスイッチング当たりの損失」という文言が,具体的にどのような特性を意味しているか不明である。
(イ)訂正前の請求項2について
訂正前の請求項2では,第1のアームが備える各スイッチング周波数の下限値(交流電源周波数の266倍)が特定されている一方,スイッチング周波数の上限値は特定されておらず,スイッチング周波数の範囲が不明確となっている。
(ウ)訂正前の請求項3について
訂正前の請求項3では,第1のアームが備える各スイッチング周波数の下限値(16Khz)が特定されている一方,スイッチング周波数の上限値は特定されておらず,スイッチング周波数の範囲が不明確となっている。
(エ)訂正前の請求項6について
訂正前の請求項6では,第1のアームが備える各スイッチング周波数の下限値(20Khz)が特定されている一方,スイッチング周波数の上限値は特定されておらず,スイッチング周波数の範囲が不明確となっている。

エ 証拠
甲第1号証:特開2017−55465号公報(引用文献1)
甲第4号証:特開2017−77101号公報(引用文献4)
甲第5号証:特開2012−125018号公報(引用文献5)
甲第6号証:特開2016−220378号公報
甲第7号証:国際公開2016/170586号(引用文献6)
甲第8号証:特開2014−90570号公報(引用文献7)
甲第9号証:特開2014−183157号公報
甲第10号証:特開2003−88098号公報
甲第11号証:特開2012−231671号公報
甲第12号証:特開2012−200042号公報

(2)各甲号証の記載事項
ア 甲第1号証
甲第1号証の記載事項に関しては,上記「2(2)ア 引用文献1」に記載のとおりである。

イ 甲第4号証
(ア)甲第4号証の摘記事項に関しては,上記「2(2)エ 引用文献4」に記載のとおりである。

(イ)そして,上記「2(2)エ AないしC」の記載内容(特に,下線部を参照)からすると,甲第4号証には,次の技術(以下,「甲第4号証に記載の技術」という。)が記載されている。

「スイッチング回数の多いスイッチングレグの半導体スイッチ素子をスイッチング回数の少ないスイッチングレグの半導体スイッチ素子よりもバンドギャップが広い半導体材料を用いることで,スイッチング損失を低減すること。」

ウ 甲第5号証
甲第5号証の記載事項に関しては,上記「2(2)オ 引用文献5」に記載のとおりである。

エ 甲第6号証
甲第6号証には,図面とともに,次の事項が記載されている。

「【0076】
図7aは、交流電源電圧の正の半サイクルにおける、MOSFET Q1とMOSFET Q2の通流率(デューティー)の時間変化を示し、図7bは電源電圧瞬時値vsおよび回路電流瞬時値isの時間変化を示す。また、図7cは、電流位相遅れを考慮した場合および考慮しない場合における、MOSFET Q1の通流率(デューティー)の時間変化を示す。なお、電源電圧の周波数は50Hz、チョッパ周波数は20kHzである。」

オ 甲第7号証
甲第7号証の記載事項に関しては,上記「2(2)カ 引用文献6」に記載のとおりである。

カ 甲第8号証
甲第8号証の記載事項に関しては,上記「2(2)キ 引用文献7」に記載のとおりである。

キ 甲第9号証
甲第9号証には,図面とともに,次の事項が記載されている。

「【0015】
電力用半導体素子4は、インバータやコンバータ等を構成するためのスイッチング素子や整流素子である。本実施の形態にかかる電力用半導体装置1は、少なくとも1個以上の電力用半導体素子によって構成されていればよいが、IGBTもしくはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)がダイオードと逆並列に接続されていることが好ましい。電力用半導体素子4の材料には、シリコン(Si)や炭化珪素(SiC)、窒化ガリウム(GaN)系材料等が用いられるが、Siと比較して、SiC、GaN系材料、ダイヤモンド等のワイドバンドギャップ半導体材料と呼ばれる材料を用いた素子の方が動作温度が高く、定格電流に対する表面電極の面積が小さい。そのため、ワイドバンドギャップ半導体材料を用いた電力用半導体素子の方が、Siの場合と比較して、より高密度で高耐熱の配線技術が求められる。」

ク 甲第10号証
甲第10号証には,図面とともに,次の事項が記載されている。

「【0012】
【発明が解決しようとする課題】複数素子の並列接続により大容量化を図る電力変換装置では、PWM制御により複数の並列接続されたスイッチング素子を同時にスイッチングし大電流を通電させている。しかし、短絡事故等に際して大電流を減少させたりオフしたりするために、スイッチング素子のゲート・エミッタ間電圧を変化させる際に、ゲート信号が発振し、スイッチング素子を破損させる恐れがある。またゲート信号にノイズが重畳することにより、スイッチング素子が誤動作して耐量を超える過電流が流れることによる素子破損を防ぐために、短絡検出手段13を備え、短絡を検出した際に、全相のスイッチング素子のゲート信号を一旦同時にオンした後、ゲート信号を絞り電流を低減し遮断する短絡保護方法が考えられている。しかし、保護動作において全相を一旦オンし、スイッチング素子のゲート・エミッタ間電圧を絞る際に、図17に示すようにゲート信号31が発振し短絡電流32が流れてスイッチング素子を破損させる恐れがあった。」

ケ 甲第11号証
甲第11号証には,図面とともに,次の事項が記載されている。

「【0052】
また、大電力用途として用いる場合には、スイッチング素子を並列に設置し、並列駆動を行うことも有効である。例えばSiC系、GaN系またはSJ構造のMOSFETを使用する場合には、スイッチング素子5の代わりに複数個のMOSFETを設置し、スイッチング制御手段10により出力される駆動パルスを分け、それぞれの素子を同一信号で駆動する。また、例えばSiC系、GaN系またはSJ構造のIGBTを使用する場合には、スイッチング素子5の代わりに複数個のIGBTを設置し、スイッチング制御手段10により出力される駆動パルスを分け、位相をずらして、間欠的に動作するように、それぞれの素子を駆動する。」

コ 甲第12号証
甲第12号証には,図面とともに,次の事項が記載されている。

A 「【0052】
運転状態がモード3(過負荷運転)の時は、ゲート抵抗を小さい抵抗値に切替えるので、スイッチング損失を抑制できる。なお、スイッチング損失は図12(スイッチング損失とゲート抵抗の関係)に示すように、ゲート抵抗が小さいほどスイッチング損失が低下する傾向がある。また、このスイッチング損失の低下は図14に示すようにモータ電流値の全領域で生じる。一方、図9に示すように、ゲート抵抗を小さくすると発生ノイズ量が増加するが、図13に示すように、ゲート抵抗切替後の発生ノイズ量がモータ電流が所定値IOL以上の領域でノイズ基準以下になるように切替後ゲート抵抗値を設定すれば、発生ノイズ量の増加分を抑制させることができる。具体的には、モータ電流がIOLの時の発生ノイズ量がノイズ基準と一致するようにゲート抵抗値を設定すれば、ノイズ基準を満たす最小のゲート抵抗値にすることができるので、ノイズ基準を満たす条件で最大限度のスイッチング損失の抑制が実現できる。なお、ノイズ基準に対するマージンを考慮して、発生ノイズ量の最大値がノイズ基準以下となるようにゲート抵抗値を設定してもよい。」

B 「【図12】



(3)当審の判断
ア 取消理由1(特許法第29条第2項)について
(ア)本件発明1について
本件発明1と甲第1号証(引用発明)とを対比すると,上記「2(3)取消理由通知についての判断」に記したように上記相違点で相違する。

上記相違点について検討する。
引用発明は,「MOSFET(Q1)及びMOSFET(Q2)として,オン信号をオフ信号の切替えと同時にMOSFETに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてMOSFETをオフしているときの逆回復時間が短い特性を有するものとして,MOSFET(Q3)及びMOSFET(Q4)として,そのような逆回復時間が短いものでないもので構成」することで,「MOSFET(Q1)及びMOSFET(Q2)のうち,通電していない側のMOSFETがオンする所定時間前に,逆方向電流が流れている側のMOSFETのゲート信号をオフし,スイッチング動作を行うときには,逆方向電流が通電している側のMOSFETの半導体の逆回復時間の短いpn接合部を流れるようになり,短絡電流が流れる時間を短くすることができる」ようにしたものである。
一方,甲第4号証には,「スイッチング回数の多いスイッチングレグの半導体スイッチ素子をスイッチング回数の少ないスイッチングレグの半導体スイッチ素子よりもバンドギャップが広い半導体材料を用いることで,スイッチング損失を低減する」という技術が記載されている。
してみると,引用発明に甲第4号証に記載の技術を適用する理由が存在しない。また,仮に,引用発明に甲第4号証に記載の技術を適用して,スイッチング回数の多い「MOSFET(Q1)及びMOSFET(Q2)」として,バンドギャップが広い半導体材料を用いると,「MOSFET(Q1)及びMOSFET(Q2)のうち,通電していない側のMOSFETがオンする所定時間前に,逆方向電流が流れている側のMOSFETのゲート信号をオフしても,短絡電流が流れる時間を短くすることができ」なくなってしまう。
したがって,本件発明1は,甲第1号証に記載された発明,甲第4号証に記載の技術に基づいて容易に発明できたものとはいえない。

(イ)本件発明2ないし15
本件発明2ないし15はいずれも請求項1を直接または間接的に引用するものである。したがって,本件発明2ないし15は,本件発明1の発明特定事項をすべて含みさらに他の発明特定事項を追加して限定したものであって,また,甲第5〜12号証には,上記相違点に関する記載はされていないから,上記「(ア)本件発明1について」と同様の理由により,本件発明2ないし15は,甲第1号証に記載された発明,甲第4〜12号証に基づいて容易に発明できたものとはいえない。

イ 取消理由2((特許法第36条第6項第1号))について
本件訂正請求による訂正により,本件発明10は「第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され」と訂正され,また,本件特許の図30によれば,第5のスイッチング素子であるスイッチング素子313と第1のスイッチング素子であるスイッチング素子311とが並列接続され,第6のスイッチング素子であるスイッチング素子314と第2のスイッチング素子であるスイッチング素子312とが並列接続されていることが看取できる。
したがって,本件発明10の「第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され」が,明細書に記載されていないとはいえない。

ウ 取消理由3(特許法第36条第6項第2号)について
(ア)本件発明1について
本件訂正請求による訂正により,本件発明1は,「1回のスイッチング当たりの損失」は「各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる」と訂正され,具体的にどのようなものか限定されたから,本件発明1の記載が不明確であるとはいえない。

(イ)本件発明2について
本件訂正請求による訂正により,「第1のアームが備える各スイッチング周波数」の上限値を,「前記第2のアームが備える各スイッチング素子のスイッチング周波数に対する前記第1のアームが備える各スイッチング素子のスイッチング周波数の比率」によって「2500以下」と特定されたから,本件発明2の記載が不明確であるとはいえない。

(ウ)本件発明3について
本件訂正請求による訂正により,本件発明3は,引用する請求項を請求項2のみと限定され,請求項2は上記(イ)に記載したように上限値が限定されたものであるから,本件発明3の記載が不明確であるとはいえない。

(エ)本件発明6について
本件発明6は請求項5を引用するものであって,請求項5において「第1のアームが備える各スイッチング素子は,窒化ガリウム半導体で構成され」ることが特定されており,「窒化ガリウム半導体」でスイッチングが可能な周波数に上限値が特定されることから,本件発明6の記載が不明確であるとはいえない。

第4 特許異議申立人のその他の主張について(令和4年1月13日付けの意見書)
1 異議申立人は,令和4年1月13日提出の意見書において,取消理由1(特許法第29条第2項),取消理由2(特許法第36条第6項第1号),取消理由3(特許法第36条第6項第2号)に関して,概ね,以下のような主張を行っている。

(1)取消理由1(特許法第29条第2項)について
甲第1号証の段落【0036】には,第1のアームが備えるMOSFET(Q1)のゲート−ソース間に低抵抗を備えることが記載されており,また,ゲート抵抗を小さくすることで,スイッチング損失を改善することは,単なる技術常識に過ぎないから,第1のアームが備えるMOSFET(Q1,Q2)のゲート抵抗を,第2のアームが備えるMOSFET(Q3,Q4)のゲート抵抗よりも小さくすることでスイッチング速度を速くし,ターンオン損失及びターンオフ損失を低減できるようにすることは,当業者にとって容易である。

(2)取消理由2(特許法第36条第6項第1号)について
A その1
本件特許の訂正後の請求項1では,第1のアーム及び第2のアームの各スイッチグ素子における1回のスイッチング当たりの損失特性が,「ターンオン損失及び導通損失及びターンオフ損失で決まる」ことが特定されているが,本件特許の明細書の段落【0058】には「スイッチング素子の損失には、ターンオン期間に発生するターンオン損失と、ターンオフ期間に発生するターンオフ損失と、導通期間に発生する導通損失と、ターンオンに起因する不図示のリカバリ損失とが含まれる。」と記載されており,スイッチング素子の「損失特性」を示す場合には「リカバリ損失」も必然的に考慮されるべきであり,訂正後の請求項1の記載は,リカバリ損失及びその他の要素を省略して,一部のみを抜き出したものであり,明細書に記載されていない内容である。
B その2
本件特許の訂正後の請求項2には,「前記第2のアームが備える各スイッチング素子のスイッチング周波数に対する前記第1のアームが備える各スイッチング素子のスイッチング周波数の比率が266以上、且つ2500以下である」という記載が含まれているが,このような事項は本件特許の明細書には記載されていない。
また,比率の上限値である「2500」という値は,本件特許の明細書の段落【0092】に記載されているように,第1のアーム及び第2のアームの各スイッチング素子として,GaN半導体を用いた場合のスイッチング周波数の上限値に対応するものであるから,訂正後の請求項2では,第1のアーム及び第2のアームの各スイッチング素子の種類が,GaN半導体に特定されておらず,あらゆる種類のスイッチング素子を含むことになっており,明細書の発明の詳細な説明に記載した範囲を超えて特許を請求するものである。
C その3
訂正後の請求項10では,「第1のチップ面積」及び「第2のチップ面積」の両方に「第1のアーム」が対応づけられた記載になっているが,このような構成については,本件特許の明細書には記載されていない。

(3)取消理由3(特許法第36条第6項第2号)について
A その1
訂正後の請求項1では,明細書に記載の「リカバリ損失」やその他の要素が各スイッチング素子の「損失特性」に含まれていないため,結果的に「損失特性」という言葉の意味が不明になっている。
B その2−1
訂正後の請求項10には,「複数のスイッチング素子対を並列接続することで構成された第1のアーム」という記載と,「1つのスイッチング素子対で構成された第1のアーム」という記載と,の両方が含まれているため,「第1のアーム」の構成が不明確になっている。
C その2−2
訂正後の請求項10には,「前記第2のチップ面積は、1つのスイッチング素子対で構成された第1のアームの複数のスイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第2のチップに設けた」と記載されているが,「スイッチング」という文言は動作を表す言葉であるため,「スイッチングのそれぞれを、・・・第2のチップに設けた」という記載がどのような構成を意味しているのかが不明である。

2 上記主張について検討する。
(1)取消理由1(特許法第29条第2項)について
甲第1号証の段落【0036】には,「図4の(a)において、測定回路は、前記の図3(a)に示す回路に比べて、供試品のMOSFET(Q1)のゲート−ソース間を低抵抗で短絡していること、および図3(b)の逆回復時間の測定に際して、供試品にゲート信号をオフ状態に保持することを除いて、図3の(a)と同様である。」(下線は,当審で付与した。)と記載されるものであるから,図3(a)の供試品のMOSFET(Q1)のゲート−ソース間の抵抗に比べて,図4の(a)のMOSFET(Q1)のゲート−ソース間が低抵抗であるということであって,MOSFET(Q1,Q2)のゲート抵抗を,第2のアームが備えるMOSFET(Q3,Q4)のゲート抵抗よりも小さくするというものではない。
したがって,甲第1号証の,第1のアームが備えるMOSFET(Q1,Q2)のゲート抵抗を,第2のアームが備えるMOSFET(Q3,Q4)のゲート抵抗よりも小さくすることが,当業者にとって容易であるとまではいえない。

(2)取消理由2(特許法第36条第6項第1号)について
A その1
確かに,本件特許の明細書の段落【0058】には「スイッチング素子の損失には、ターンオン期間に発生するターンオン損失と、ターンオフ期間に発生するターンオフ損失と、導通期間に発生する導通損失と、ターンオンに起因する不図示のリカバリ損失とが含まれる。」と記載されているが,本件特許の明細書には,スイッチング素子の「損失特性」として,「ターンオン損失」,「ターンオフ損失」,「導通損失」,「リカバリ損失」の全てを必ず考慮しなくてはならないとは記載されていないことから,本件特許の訂正後の請求項1の,1回のスイッチング当たりの損失特性を「ターンオン損失及び導通損失及びターンオフ損失で決まる」と特定することが,明細書に記載されていない内容であるとまではいえない。
B その2
上記「第2 2(2)イ」で検討したように,本件特許の訂正後の請求項2の「前記第2のアームが備える各スイッチング素子のスイッチング周波数に対する前記第1のアームが備える各スイッチング素子のスイッチング周波数の比率が266以上、且つ2500以下である」ということは,明細書に記載されているといえる。
また,比率の上限値である「2500」という値は,段落【0092】に記載の「なお、雑音端子電圧規格の測定範囲にスイッチング周波数の1次成分が入らないようにするため、スイッチング周波数は、150kHz以下とすることが好ましい」における「150kHz」を,「第2のアームが備える各スイッチング素子のスイッチング周波数」である交流電源の周波数の60Hzとの比率をとることで算出されるものである。したがって,GaN半導体における特有の値ではなく,単に,「雑音端子電圧規格の測定範囲にスイッチング周波数の1次成分が入らないようにするため」のものであるから,訂正後の請求項2の記載が,明細書の発明の詳細な説明に記載した範囲を超えて特許を請求するものであるとまではいえない。

C その3
本件特許の明細書の段落【0111】には「第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアーム31の複数のスイッチング素子のそれぞれを、WBG半導体で構成される1つの第1のチップに設けた場合の第1のチップの面積である。第2のチップ面積は、1つのスイッチング素子対で構成された第1のアーム31の複数のスイッチング素子のそれぞれを、WBG半導体で構成される1つの第2のチップに設けた場合の第2のチップの面積である。」と記載されているから,「第1のチップ面積」及び「第2のチップ面積」の両方に「第1のアーム」が対応づけられていることが記載されていないとまではいえない。

(3)取消理由3(特許法第36条第6項第2号)について
A その1
訂正後の請求項1では,「損失特性」を「ターンオン損失及び導通損失及びターンオフ損失」に限定するものであって,「リカバリ損失」やその他の要素が含まれていなくても,「損失特性」という言葉の意味が不明になっているとまではいえない。
B その2−1
訂正後の請求項10では,「第1のアーム」は「直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え、前記第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され」るものであるから,「複数のスイッチング素子対を並列接続することで構成された第1のアーム」であることは明らかであって,この構成の「第1のアーム」との比較のために,「1つのスイッチング素子対で構成された第1のアーム」という表現が用いられているだけであり,「第1のアーム」の構成が不明確であるとまではいえない。
C その2−2
確かに,「スイッチング」という文言は動作を表す言葉であるが,「第1のアーム」は「複数のスイッチング素子」から構成されているものであり,また,「スイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される」と記載されていることを鑑みれば,「スイッチング」は「スイッチング素子」を省略して記載したものであることは明らかであって,訂正後の請求項10の記載がどのような構成を意味しているのかが不明であるとまではいえない。

したがって,異議申立人の上記主張を採用することができない。


第5 むすび
以上のとおりであるから,取消理由通知に記載した取消理由及び特許異議申立書に記載した異議申立ての理由によっては,本件請求項1ないし15に係る特許を取り消すことはできない。また,他に取り消すべき理由を発見しない。

よって,結論のとおり決定する。

 
発明の名称 (57)【特許請求の範囲】
【請求項1】
交流電源から供給される交流電力を直流電力に変換する電力変換装置であって、
それぞれが前記交流電源に接続される第1の配線及び第2の配線と、
前記第1の配線上に配置される第1のリアクタと、
第1のスイッチング素子と、第2のスイッチング素子と、第1の接続点を有する第3の配線とを備え、前記第1のスイッチング素子及び前記第2のスイッチング素子は前記第3の配線により直列に接続され、前記第1の接続点は前記第1の配線により前記第1のリアクタに接続される第1のアームと、
前記第1のアームと並列に接続され、第3のスイッチング素子と、第4のスイッチング素子と、第2の接続点を有する第4の配線とを備え、前記第3のスイッチング素子及び前記第4のスイッチング素子は前記第4の配線により直列に接続され、前記第2の接続点は前記第2の配線により前記交流電源に接続される第2のアームと、
前記第2のアームと並列に接続されるコンデンサと、
を備え、
前記第1のアームが備える各スイッチング素子のスイッチング周波数は、前記第2のアームが備える各スイッチング素子のスイッチング周波数よりも高く、
前記第1のアームと前記第2のアームとの間の発熱の偏りを低減するために、前記第1のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性が、前記第2のアームが備える各スイッチング素子のターンオン損失及び導通損失及びターンオフ損失で決まる1回のスイッチング当たりの損失特性よりも優れるように前記第1のアームおよび前記第2のアームを構成する電力変換装置。
【請求項2】
前記第2のアームが備える各スイッチング素子のスイッチング周波数に対する前記第1のアームが備える各スイッチング素子のスイッチング周波数の比率が266以上、且つ2500以下である請求項1に記載の電力変換装置。
【請求項3】
前記第1のアームが備える各スイッチング素子のスイッチング周波数は、16kHzよりも高い請求項2に記載の電力変換装置。
【請求項4】
前記第1のアームが備える各スイッチング素子のゲート抵抗は、前記第2のアームが備える各スイッチング素子のゲート抵抗よりも小さい請求項1から3の何れか一項に記載の電力変換装置。
【請求項5】
前記第1のアームが備える各スイッチング素子は、窒化ガリウム半導体で構成され、前記第2のアームが備える各スイッチング素子は、炭化珪素半導体またはスーパージャンクション金属酸化膜半導体電界効果型トランジスタで構成される請求項1から4の何れか一項に記載の電力変換装置。
【請求項6】
前記第1のアームが備える各スイッチング素子のスイッチング周波数は、20kHzよりも高い請求項5に記載の電力変換装置。
【請求項7】
前記第1のアーム及び前記第2のアームの少なくとも1つが2in1モジュールに実装されることで、さらに前記2in1モジュールに実装されるアームが備えるスイッチング素子間の発熱の偏りが抑制される請求項1から6の何れか一項に記載の電力変換装置。
【請求項8】
前記交流電源から出力される電源電流を検出する電流検出部を備え、
前記電源電流に応じて、前記第2のアームが備える各スイッチング素子のオンを許可するか否かを決定する請求項1から7の何れか一項に記載の電力変換装置。
【請求項9】
前記電源電流が閾値以下の場合には、前記第2のアームが備える各スイッチング素子のオンを許可せず、前記電源電流が前記閾値より大きい場合には、前記第2のアームが備える各スイッチング素子のオンを許可する請求項8に記載の電力変換装置。
【請求項10】
前記第1のアームは、
直列接続される第5のスイッチング素子及び第6のスイッチング素子を更に備え、
前記第5のスイッチング素子は前記第1のスイッチング素子と並列接続され、
前記第6のスイッチング素子は前記第2のスイッチング素子と並列接続され、
前記第1のスイッチング素子、前記第2のスイッチング素子、前記第5のスイッチング素子、及び前記第6のスイッチング素子は、ワイドバンドギャップ半導体で構成され、
第1のチップ面積は第2のチップ面積より小さく、
前記第1のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第1のアームの複数のスイッチング素子のそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第1のチップに設けた場合の前記第1のチップの面積であり、
前記第2のチップ面積は、1つのスイッチング素子対で構成された第1のアームの複数のスイッチングのそれぞれを、前記ワイドバンドギャップ半導体で構成される1つの第2のチップに設けた場合の前記第2のチップの面積である請求項1から9の何れか一項に記載の電力変換装置。
【請求項11】
前記第1のスイッチング素子及び前記第5のスイッチング素子は同時に駆動され、
前記第2のスイッチング素子及び前記第6のスイッチング素子は同時に駆動される請求 項10に記載の電力変換装置。
【請求項12】
モータを駆動するモータ駆動装置であって、
請求項1から11の何れか一項に記載の電力変換装置と、
前記電力変換装置から出力される直流電力を交流電力に変換して前記モータへ出力するインバータと
を備えるモータ駆動装置。
【請求項13】
前記モータと、
請求項12に記載のモータ駆動装置と
を備える空気調和機。
【請求項14】
前記モータで駆動される送風機を備える請求項13に記載の空気調和機。
【請求項15】
前記モータで駆動される圧縮機を備える請求項13に記載の空気調和機。
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2022-02-18 
出願番号 P2019-533876
審決分類 P 1 651・ 121- YAA (H02M)
P 1 651・ 537- YAA (H02M)
P 1 651・ 113- YAA (H02M)
最終処分 07   維持
特許庁審判長 田中 秀人
特許庁審判官 山澤 宏
山崎 慎一
登録日 2021-01-05 
登録番号 6818892
権利者 三菱電機株式会社
発明の名称 電力変換装置、モータ駆動装置及び空気調和機  
代理人 高村 順  
代理人 高村 順  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ