ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 H01C |
|---|---|
| 管理番号 | 1387201 |
| 総通号数 | 8 |
| 発行国 | JP |
| 公報種別 | 特許審決公報 |
| 発行日 | 2022-08-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2021-10-05 |
| 確定日 | 2022-08-16 |
| 事件の表示 | 特願２０１７− ５８４３２「抵抗素子及び抵抗素子アセンブリ」拒絶査定不服審判事件〔平成３０年 ３月 ８日出願公開、特開２０１８− ３７６３４、請求項の数（２５）〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第１ 手続の経緯 この出願は、平成２９年３月２４日（パリ条約による優先権主張 ２０１６年８月３０日、韓国、２０１６年９月１３日、韓国）の出願であって、令和２年１１月２６日付けで拒絶理由が通知され、令和３年２月２６日に手続補正がされたが、令和３年８月１０日付けで拒絶査定がされ、これに対し、令和３年１０月５日に拒絶査定不服審判が請求され、同時に手続補正がされたものである。 第２ 原査定の理由の概要 原査定（令和３年８月１０日付け拒絶査定）の理由の概要は次のとおりである。 本願請求項１−２５に係る発明は、以下の引用文献１−４に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。 ＜引用文献等一覧＞ １．国際公開第２００６／０８５４９２号 ２．特開２０１０−９８０２４号公報（周知技術を示す文献） ３．米国特許出願公開第２０１６／０１２５９８１号明細書（周知技術を示す文献） ４．特開２００５−２６８３００号公報（周知技術を示す文献） 第３ 本願発明 本願の請求項１ないし２５に係る発明（以下、それぞれ「本願発明１」ないし「本願発明２５」という。）は、令和３年１０月５日の手続補正で補正された特許請求の範囲の請求項１ないし２５に記載された事項により特定される発明であり、以下のとおりの発明である。 「【請求項１】 互いに対向する第１面及び第２面を有するベース基材と、 前記ベース基材の第１面に配置された抵抗層と、 前記ベース基材の両端部にそれぞれ配置され、前記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、 前記ベース基材の第２面において前記第１端子と前記第２端子との間に配置され、前記第１端子及び前記第２端子から離隔した第３端子と、 前記第１端子と前記第３端子とを電気的に連結し、前記第２端子と前記第３端子とを電気的に連結するＥＳＤ防止部材と、を含み、 前記ＥＳＤ防止部材は、 前記第１端子の一端部及び第３端子の一端部を覆う第１ＥＳＤ防止部材と、 前記第１ＥＳＤ防止部材から離隔し、前記第２端子の一端部及び第３端子の他端部を覆う第２ＥＳＤ防止部材と、を含み、 前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材と が互いに離隔した空間に露出して形成される、抵抗素子。 【請求項２】 前記ＥＳＤ防止部材は、前記第１端子と前記第３端子との間、及び前記第２端子と前記第３端子との間の間隙を満たす、請求項１に記載の抵抗素子。 【請求項３】 前記第１ＥＳＤ防止部材及び前記第２ＥＳＤ防止部材上にそれぞれ配置されるコーティング層をさらに含む、請求項１または請求項２に記載の抵抗素子。 【請求項４】 前記抵抗層上に配置され、ガラス（ｇｌａｓｓ）材料を含む第１保護層と、 前記第１保護層上に配置され、ポリマー（ｐｏｌｙｍｅｒ）材料を含む第２保護層と、をさらに含む、請求項１から請求項３の何れか一項に記載の抵抗素子。 【請求項５】 前記ＥＳＤ防止部材が満たされる前記第１端子と第３端子との間、及び前記第２端子と第３端子との間の間隙の幅は１０μｍ以上である、請求項２に記載の抵抗素子。 【請求項６】 前記ＥＳＤ防止部材は、伝導性粒子、絶縁性材料、及び絶縁性充填剤が混合されて形成される、請求項１から請求項５の何れか一項に記載の抵抗素子。 【請求項７】 前記第１〜第３端子はそれぞれ、前記ベース基材上に配置された内部電極と、前記内部電極上に配置された外部電極と、を含む、請求項１から請求項６の何れか一項に記載の抵抗素子。 【請求項８】 前記ＥＳＤ防止部材は、スクリーン印刷方式及びディスペンシング方式のうち１つにより塗布される、請求項１から請求項７の何れか一項に記載の抵抗素子。 【請求項９】 前記第１〜第３端子はそれぞれ、前記ベース基材の第２面に配置された内部電極を含み、 前記内部電極はそれぞれスクリーン印刷方式により形成される、請求項１から請求項８の何れか一項に記載の抵抗素子。 【請求項１０】 前記第１〜第３端子はそれぞれ、前記ベース基材の第２面に配置された内部電極を含み、 前記間隙は、前記内部電極をレーザーカッティング方式により形成することで前記内部電極の間に形成される、請求項２に記載の抵抗素子。 【請求項１１】 複数の電極パッドを有する回路基板と、 前記回路基板に配置されて前記複数の電極パッドに電気的に連結された抵抗素子と、を含み、 前記抵抗素子は、互いに対向する第１面及び第２面を有するベース基材と、前記ベース基材の第１面に配置された抵抗層と、前記ベース基材の両端部に配置され、前記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、前記ベース基材の第２面において前記第１端子と第２端子との間に配置され、前記第１端子及び第２端子から離隔した第３端子と、前記第１端子と第３端子とを電気的に連結し、前記第２端子と第３端子とを電気的に連結するＥＳＤ防止部材と、を含み、前記ＥＳＤ防止部材は、前記第１端子の一端部及び第３端子の一端部を覆う第１ＥＳＤ防止部材と、前記第１ＥＳＤ防止部材から離隔し、前記第２端子の一端部及び第３端子の他端部を覆う第２ＥＳＤ防止部材と、を含み、前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成される、抵抗素子アセンブリ。 【請求項１２】 前記ＥＳＤ防止部材は、前記第１端子と前記第３端子との間、及び前記第２端子と前記第３端子との間の間隙を満たす、請求項１１に記載の抵抗素子アセンブリ。 【請求項１３】 前記第１〜第３端子はそれぞれ、前記ベース基材上に配置された第１〜第３内部電極と、前記第１〜第３内部電極上に配置された第１〜第３外部電極と、を含む、請求項１１または請求項１２に記載の抵抗素子アセンブリ。 【請求項１４】 前記第３端子は接地に電気的に連結され、前記ＥＳＤ防止部材は前記第３端子を介して接地に電気的に連結される、請求項１１から請求項１３の何れか一項に記載の抵抗素子アセンブリ。 【請求項１５】 互いに対向する第１面及び第２面を有するベース基材の第１面に配置された抵抗層と、 前記抵抗層の両側に電気的に連結される第１端子及び第２端子と、 前記ベース基材の第２面に配置され、前記第１端子及び前記第２端子から離隔した第３端子と、 前記第１端子を前記第３端子に結合（ｃｏｕｐｌｉｎｇ）する第１ＥＳＤ防止部材と、 前記第２端子を前記第３端子に結合（ｃｏｕｐｌｉｎｇ）する第２ＥＳＤ防止部材と、 を含み、 前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成され、 前記第１及び第２ＥＳＤ防止部材は、それぞれ一定の電圧よりも低い電圧が印加されると電気の流れを絶縁し、前記一定の電圧よりも高い電圧が印加されると電気の流れを許容する、抵抗素子。 【請求項１６】 前記第１及び第２ＥＳＤ防止部材は、伝導性粒子、絶縁性材料、及び絶縁性充填剤が混合されて形成される、請求項１５に記載の抵抗素子。 【請求項１７】 前記第１〜第３端子と前記第１及び第２ＥＳＤ防止部材はすべて前記抵抗素子の実装面に配置され、 前記第１〜第３端子は、前記抵抗素子の前記実装面から遠くなる方向に突出する、請求項１５または請求項１６に記載の抵抗素子。 【請求項１８】 前記第３端子は、前記第１及び第２端子の間で前記第１及び第２端子からそれぞれの間隙だけ離隔し、 前記第１ＥＳＤ防止部材は、第１〜第３端子の間で前記間隙を満たす、請求項１５から請求項１７の何れか一項に記載の抵抗素子。 【請求項１９】 前記第１ＥＳＤ防止部材上に配置された第１コーティング層と、 前記第２ＥＳＤ防止部材上に配置された第２コーティング層と、をさらに含む、請求項１８に記載の抵抗素子。 【請求項２０】 前記第１及び第２コーティング層は、それぞれ前記第１及び第２ＥＳＤ防止部材が外部に露出しないように配置され、 前記第１コーティング層は、前記第１端子の一部及び前記第３端子の一部に配置され、 前記第２コーティング層は、前記第２端子の一部及び前記第３端子の一部に配置される、請求項１９に記載の抵抗素子。 【請求項２１】 前記抵抗層上に配置され、ガラス（ｇｌａｓｓ）材料を含む第１保護層と、 前記第１保護層上に配置され、ポリマー（ｐｏｌｙｍｅｒ）材料を含む第２保護層と、をさらに含む、請求項１５から請求項２０の何れか一項に記載の抵抗素子。 【請求項２２】 上面、前記上面に対向する下面、前記上面と下面が連結される第１端面、及び前記上面と下面が連結され、前記第１端面に対向する第２端面を有するベース基材と、 前記上面に配置され、前記第１及び第２端面と離隔した抵抗層と、 前記下面に配置され、前記第１及び第２端面と離隔した第３端子と、 前記第１端面に配置され、前記第１端面から前記抵抗層と連結されるように前記上面に延長され、前記第１端面から前記第３端子と第１間隙だけ離隔した位置まで前記下面に延長される第１端子と、 前記第２端面に配置され、前記第２端面から前記抵抗層と連結されるように前記上面に延長され、前記第２端面から前記第３端子と第２間隙だけ離隔した位置まで前記下面に延長される第２端子と、 前記第１間隙において前記第１端子と前記第３端子が連結される第１ＥＳＤ防止部材と、 前記第２間隙において前記第２端子と前記第３端子が連結される第２ＥＳＤ防止部材と、を含み、 前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成される、抵抗素子。 【請求項２３】 前記第１端子は、 前記第１端面から前記抵抗層と連結されるように前記上面に延長される第１裏面電極と、 前記第１端面から前記第３端子と前記第１間隙だけ離隔した位置まで前記下面に延長される第１シード電極と、 前記第１端面に配置され、前記第１裏面電極と前記第１シード電極とを連結する第１側面電極と、を含み、 前記第２端子は、 前記第２端面から前記抵抗層と連結されるように前記上面に延長される第２裏面電極と、 前記第２端面から前記第３端子と前記第２間隙だけ離隔した位置まで前記下面に延長される第２シード電極と、 前記第２端面に配置され、前記第２裏面電極と前記第２シード電極とを連結する第２側面電極と、を含む、請求項２２に記載の抵抗素子。 【請求項２４】 保護層と、 前記第１ＥＳＤ防止部材上に配置された第１コーティング層と、 前記第２ＥＳＤ防止部材上に配置された第２コーティング層と、 をさらに含み、 前記保護層は、前記抵抗層上に配置され、ガラス（ｇｌａｓｓ）材料を含む第１保護層と、前記第１保護層上に配置され、ポリマー（ｐｏｌｙｍｅｒ）材料を含む第２保護層と、を含む、請求項２３に記載の抵抗素子。 【請求項２５】 前記第１端子は、前記第１裏面電極、前記第１シード電極、及び前記第１側面電極上に配置された第１外部電極をさらに含み、 前記第２端子は、前記第２裏面電極、前記第２シード電極、及び前記第２側面電極上に配置された第２外部電極をさらに含む、請求項２４に記載の抵抗素子。」 第４ 引用文献、引用発明等 １ 引用文献１について （１）引用文献１に記載された事項 原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている（下線は、当審で付与した。）。 「[0008] 本発明は上記従来の課題を解決するもので、部品点数の増加を抑制しつつ静電気パルス耐量の増大を図ることができる静電気保護機能付きチップ部品を提供することを目的とするものである。」 「[0051] (実施の形態 ６) 以下、本発明の実施の形態６における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図16は本発明の実施の形態６における静電気保護機能付きチップ形抵抗器の斜視図、図17は図16における17-17線断面図、図18は図16に示す静電気保護機能付きチップ形抵抗器の等価回路図である。」  「[0052] 図16,図17,図18において、基板51は、例えばアルミナを用いて構成された基板である。この基板51の一方面には、第1,第2の抵抗体取出し電極52,53と、抵抗体54と、第1,第3の保護素子取出し電極58,59と、第2の保護素子取出し電極60と、SiCを主成分とするバリスタからなる保護素子57とが形成されている。また、基板51の両端部に、一対の外部電極55,56が形成されている。そして、基板51の両側の側部に、側部電極61が形成されている。 [0053] 外部電極55は、第1の抵抗体取出し電極52、抵抗体54、及び第2の抵抗体取出し電極53を介して外部電極56に電気的に接続されている。さらに、外部電極55は、第1の保護素子取出し電極58、保護素子57、及び第3の保護素子取出し電極59を介して外部電極56に電気的に接続されると共に、第1の保護素子取出し電極58、保護素子57、及び第2の保護素子取出し電極60を介して側部電極61に電気的に接続されている。 [0054] この構成によれば、図18に示すように、抵抗体54と保護素子57とが並列接続されると共に、抵抗体54の両端が、それぞれ保護素子57を介して外部電極61に接続される。この構成は、外部電極61から見ると、二つの保護素子57が、抵抗体54の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成となる。 [0055] 上記した本発明の実施の形態６の構成によれば、抵抗体54と保護素子57とが並列接続されるので、抵抗体54に印加された静電気を保護素子57によってバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。 [0056] また、図13に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極61をグラウンドに接続すれば、抵抗体54に印加された静電気を保護素子57によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。 [0057] また、抵抗体54と保護素子57とは、同一の基板51に形成されているため、保護素子57をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。 [0058] また、上記本発明の実施の形態６においては、図18の等価回路図に示すように、抵抗体54の前後に、グラウンドへのバイパス径路となる保護素子57をそれぞれ接続したπ形の構成となり、静電気の侵入方向に関わりなく静電気をバイパスすることができるので、静電気保護機能付きチップ形抵抗器を回路基板に実装する際の、方向性を考慮する必要がない、という効果を有するものである。」 「[0064] また、上記本発明の実施の形態６においては、図16,図17に示すように、保護素子57を第1,第3の保護素子取出し電極58,59と第2の保護素子取出し電極60とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図24,図25に示すように、第1,第2,第3の保護素子取出し電極58,60,59を基板51の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第1,第2,第3の保護素子取出し電極58,60,59の上に保護素子57を形成するというギャップ構造で電気的接続を図るようにしても良い。」  （２）引用文献１に記載された技術事項 ア 引用文献１には、（実施の形態６）として、段落[0051]ないし[0053]より、以下の技術事項が記載されているものと認められる。 「基板51の一方面には、第1,第2の抵抗体取出し電極52,53と、抵抗体54と、第1,第3の保護素子取出し電極58,59と、第2の保護素子取出し電極60と」「保護素子57とが形成され」、「基板51の両端部に、一対の外部電極55,56が形成され」、「基板51の両側の側部に、側部電極61が形成され」、「外部電極55は、第1の抵抗体取出し電極52、抵抗体54、及び第2の抵抗体取出し電極53を介して外部電極56に電気的に接続され」、「さらに、外部電極55は、第1の保護素子取出し電極58、保護素子57、及び第3の保護素子取出し電極59を介して外部電極56に電気的に接続されると共に、第1の保護素子取出し電極58、保護素子57、及び第2の保護素子取出し電極60を介して側部電極61に電気的に接続されている」、「静電気保護機能付きチップ形抵抗器」 イ 引用文献１には、（実施の形態６）として、段落[0054]、[0056]より、以下の技術事項が記載されているものと認められる。 「抵抗体54の両端が、それぞれ保護素子57を介して外部電極61に接続され」、「二つの保護素子57が、抵抗体54の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成とな」り、「側部電極61をグラウンドに接続すれば、抵抗体54に印加された静電気を保護素子57によってグラウンドへバイパスさせることができ」る。 ウ 引用文献１には、（実施の形態６）として、（実施の形態６）の「保護素子」の他の例として、段落[0064]「第1,第2,第3の保護素子取出し電極58,60,59を基板51の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第1,第2,第3の保護素子取出し電極58,60,59の上に保護素子57を形成するというギャップ構造で電気的接続を図る」ことが記載されている。 （３）引用文献１に記載された発明 引用文献１に記載された実施例のうち、本願発明１ないし２５における電気的な連結にもっとも関連しているのは、実施の形態６である。 そして、上記（２）アないしウより、引用文献１には、実施の形態６として、次の発明（以下、「引用発明１」という。）が記載されているものと認められる。 「基板51の一方面には、第1,第2の抵抗体取出し電極52,53と、抵抗体54と、第1,第3の保護素子取出し電極58,59と、第2の保護素子取出し電極60と保護素子57とが形成され、基板51の両端部に、一対の外部電極55,56が形成され、基板51の両側の側部に、側部電極61が形成され、外部電極55は、第1の抵抗体取出し電極52、抵抗体54、及び第2の抵抗体取出し電極53を介して外部電極56に電気的に接続され、さらに、外部電極55は、第1の保護素子取出し電極58、保護素子57、及び第3の保護素子取出し電極59を介して外部電極56に電気的に接続されると共に、第1の保護素子取出し電極58、保護素子57、及び第2の保護素子取出し電極60を介して側部電極61に電気的に接続され、 抵抗体54の両端が、それぞれ保護素子57を介して外部電極61に接続され、第1,第2,第3の保護素子取出し電極58,60,59を基板51の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第1,第2,第3の保護素子取出し電極58,60,59の上に保護素子57を形成するというギャップ構造で電気的接続を図り、二つの保護素子57が、抵抗体54の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成となり、側部電極61をグラウンドに接続すれば、抵抗体54に印加された静電気を保護素子 57によってグラウンドへバイパスさせることができる、 静電気保護機能付きチップ形抵抗器。」 ２ 引用文献２について 原査定の拒絶の理由に、周知技術を示す文献として引用された引用文献２には、図面とともに次の事項が記載されている（下線は、当審で付与した。）。 「【0001】 本発明は電子機器を保護する回路保護部品に関するものである。」 「【0005】 本発明は上記従来の課題を解決するもので、過電圧だけでなく過電流が印加された場合でも電子機器を保護することができる回路保護部品を提供することを目的とするものである。」 「【0012】 図１は本発明の一実施の形態における回路保護部品の主要部の上面図、図２は同回路保護部品の主要部の裏面図、図３は図１、図２におけるＡ−Ａ線断面図である。 【0013】 図１〜図３に示すように、本発明の一実施の形態における回路保護部品は、絶縁基板１の上面１ａの両端部に形成された端部電極２と、前記絶縁基板１の上面１ａにおいて前記端部電極２間を接続するヒューズエレメント３と、前記絶縁基板１の両端部に設けられ、かつ前記端部電極２と接続された第１、第２の外部電極４ａ，４ｂと、前記絶縁基板１の上面１ａと対向する裏面１ｂに形成された第１、第２、第３の引出電極５ａ，５ｂ，５ｃと、前記第１の引出電極５ａと第２の引出電極５ｂとの間および前記第２の引出電極５ｂと第３の引出電極５ｃとの間を少なくとも覆うように設けられ、かつ金属粉と樹脂からなる過電圧保護材料層６とを備えている。そして、前記第１の引出電極５ａと第３の引出電極５ｃはそれぞれ前記第１の外部電極４ａと第２の外部電極４ｂに接続するとともに、前記第２の引出電極５ｂは前記絶縁基板１の側面に形成された第３の外部電極４ｃに接続しているものである。   「【0023】 前記過電圧保護材料層６は、第１の引出電極５ａと第２の引出電極５ｂとの間の隙間７、第２の引出電極５ｂと第３の引出電極５ｃとの間の隙間７を覆うように、第１、第２、第３の引出電極５ａ，５ｂ，５ｃの一部に形成されている。また、この過電圧保護材料層６は、平均粒径が０．３〜１０μｍで球状のＮｉ、Ａｌ、Ａｇ、Ｐｄ、Ｃｕ等からなる金属粉、メチルシリコーン等のシリコーン系樹脂、および適当な有機溶剤との混合物から作製した過電圧保護材料ペーストを、スクリーン印刷法で印刷することにより形成されるものである。そしてまた、この過電圧保護材料層６と、過電圧保護材料層６に覆われている第１、第２、第３の引出電極５ａ，５ｂ，５ｃが過電圧保護部となっている。 【0024】 この過電圧保護材料層６（過電圧保護部）は、通常時には絶縁抵抗が高いため、電流は流れないが、過電圧が印加されると電流が流れ、それをグランドにバイパスさせるようになっている。 【0025】 また、前記ヒューズエレメント３ および過電圧保護材料層６ を少なくとも覆うように、エポキシ樹脂、フェノール樹脂等からなる保護膜８が形成されている。」 「【0027】 上記したように本発明の一実施の形態においては、第１の引出電極５ａと第３の引出電極５ｃを第１の外部電極４ａと第２の外部電極４ｂに接続するとともに、第２の引出電極５ｂを絶縁基板１の側面に形成された第３の外部電極４ｃに接続しているため、第１、第２の外部電極４ａ，４ｂを信号ラインに接続し、かつ第３の外部電極４ｃをグランドに接続することにより、過電圧が印加された場合は過電圧保護材料層６を介してこの過電圧をグランドに逃がして電子機器を保護することができ、また、過電流が印加された場合はヒューズエレメント３がオープンになって電子機器を保護することができ、これにより、過電圧だけでなく過電流が印加された場合でも電子機器を保護することができるという効果が得られるものである。 【0028】 すなわち、本発明の一実施の形態における回路保護部品は、図５に示すような等価回路となっており、この回路保護部品では、ともに信号ラインに接続された第１の外部電極４ａと第２の外部電極４ｂとの間に過電流が印加されると、ヒューズエレメント３が発熱、溶断してオープンとなって、この回路保護部品と信号ラインで接続された電子機器を保護するようになっている。」  よって、引用文献２には、次の技術（以下、「引用文献２に記載された技術」という。）が記載されているものと認められる。 「回路保護部品において、前記絶縁基板１の上面１ａにおいて端部電極２間を接続するヒューズエレメント３と、前記絶縁基板１の裏面１ｂに形成された第１、第２、第３の引出電極５ａ，５ｂ，５ｃと、前記第１の引出電極５ａと第２の引出電極５ｂとの間および前記第２の引出電極５ｂと第３の引出電極５ｃとの間を少なくとも覆うように設けられ、かつ金属粉と樹脂からなる過電圧保護材料層６とを備え、前記第１の引出電極５ａと第３の引出電極５ｃはそれぞれ前記第１の外部電極４ａと第２の外部電極４ｂに接続するとともに、前記第２の引出電極５ｂは前記絶縁基板１の側面に形成された第３の外部電極４ｃに接続し、前記過電圧保護材料層６は、第１の引出電極５ａと第２の引出電極５ｂとの間の隙間７、第２の引出電極５ｂと第３の引出電極５ｃとの間の隙間７を覆うように、第１、第２、第３の引出電極５ａ，５ｂ，５ｃの一部に形成され、第３の外部電極４ｃをグランドに接続することにより、過電圧が印加された場合は過電圧保護材料層６を介してこの過電圧をグランドに逃がして電子機器を保護することができ、 前記ヒューズエレメント３ および過電圧保護材料層６を少なくとも覆うように、保護膜８が形成され」る技術。 ３ 引用文献３について 原査定の拒絶の理由に、周知技術を示す文献として引用された引用文献３には、図面とともに次の事項が記載されている。 「[0026] Referring to FIGS. 1 and 2, the resistor 100 according to the exemplary embodiment may include a base substrate 110, a resistance layer 120, first to third terminals 131 to 133 disposed on the resistance layer 120. 」（当審訳：図１、２を参照すると、実施例の抵抗10０は、基板110、抵抗膜120、抵抗膜120上に配置された第１端子131ないし第３端子133、を含みます。）  「[0041] For example, as illustrated in FIG. 2, the first terminal 131 may include the first electrode layer 131a and the first plating layer 131b, the second terminal 132 may include the second electrode layer 132a and the second plating layer 132b, and the third terminal 133 may include the third electrode layer 133a and the third plating layer 133b.」（当審訳:例えば、図２に示されているように、第１端子131は第１電極層131ａ、及び第1メッキ層131ｂを含み、第2端子132は第2電極層132ａ、及び第2メッキ層132ｂを含み、そして、第3端子133は第3電極層132ａ、及び第3メッキ層133ｂを含みます。） 「[0052] According to the exemplary embodiment in the present exemplary embodiment, a protection layer 140 for protecting the resistance layer 120 from external impacts may be disposed on a surface of the resistance layer 120 on which the first to third electrode layers 131a to 133a are not disposed.」（当審訳:本実施例によって、外部の衝撃から抵抗層120を保護する保護層140は、第1電極ないし第３電極が配置されない抵抗膜120の表面に配置されます。） 「[0098] FIG. 9 is a cross-sectional view illustrating a board 200 having a resistor according to a modified exemplary embodiment in the present disclosure. Since a description of the resistor mounted in the board 200 illustrated in FIG. 9 overlaps the description of the resistor 100 according to the modified exemplary embodiment described above, details thereof will be omitted.」（当審訳:図９は、本開示に係る変形された実施例の抵抗を備える基板200を説明する断面図です。図９に示された、基板200に搭載された抵抗の記載は、すでに記載された、変形された実施例の抵抗100に関する記載と重複するので、詳細は省略します。）  ４ 引用文献４について 原査定の拒絶の理由において、周知技術を示す文献として引用された文献４には、次の事項が記載されている。 「【0024】 図１に示すチップ抵抗器５０は、・・・（途中省略）・・・抵抗体１３を覆うガラスコート層１５およびオーバーコート層１６とが形成されている。オーバーコート層１６はエポキシ系樹脂等からなり、これらガラスコート層１５とオーバーコート層１６は抵抗体１３の保護膜１７として機能する。」  第５ 対比・判断 １ 本願発明１について （１）対比 引用発明１と本願発明１とを対比する。 ア 引用発明１における「基板51」は、「一方面」のみならず他方の面を有していることは明らかであるから、本願発明１における「互いに対向する第１面及び第２面を有するベース基材」に相当する。 イ 引用発明１における「抵抗体54」は、基板51の一方面に形成されているから、本願発明１における「前記ベース基材の第１面に配置された抵抗層」に相当する。 ウ 引用発明１では、「基板51の両端部に、一対の外部電極55,56が形成され」、「外部電極55は、第1の抵抗体取出し電極52、抵抗体54、及び第2の抵抗体取出し電極53を介して外部電極56に電気的に接続され」ている。 よって、引用発明１における、「基板51の両端部に、一対の外部電極55,56が形成され」、「外部電極55」及びこれに電気的に接続された「第1の抵抗体取出し電極52」、及び、「外部電極56」及びこれに電気的に接続された「第2の抵抗体取出し電極53」が、本願発明１における「前記ベース基材の両端部にそれぞれ配置され、前記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子」に相当する。 エ 引用発明１における「保護素子57」が、本願発明１における「ＥＳＤ防止部材」に相当する。 オ 本願発明１では「前記ベース基材の第２面において前記第１端子と前記第２端子との間に配置され、前記第１端子及び前記第２端子から離隔した第３端子と、前記第１端子と前記第３端子とを電気的に連結し、前記第２端子と前記第３端子とを電気的に連結するＥＳＤ防止部材と、を含」むのに対し、引用発明１は「保護素子57」が基板51の一方面に形成されているため、そのような電気的な連結の構成を有していない点で相違する。 カ 本願発明１では、「前記ＥＳＤ防止部材は、前記第１端子の一端部及び第３端子の一端部を覆う第１ＥＳＤ防止部材と、前記第１ＥＳＤ防止部材から離隔し、前記第２端子の一端部及び第３端子の他端部を覆う第２ＥＳＤ防止部材とを含み、前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成される」のに対し、引用発明１では、そのような構成を有していない点で相違する。 キ 引用発明１における「チップ形抵抗器」が、本願発明１における「抵抗素子」に相当する。 上記アないしキより、本願発明１と引用発明１とは、次の一致点、相違点を有するものと認められる。 （一致点） 「互いに対向する第１面及び第２面を有するベース基材と、 前記ベース基材の第１面に配置された抵抗層と、 前記ベース基材の両端部にそれぞれ配置され、前記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、 ＥＳＤ防止部材と、を含む、 抵抗素子。」 （相違点１） 本願発明１では「前記ベース基材の第２面において前記第１端子と前記第２端子との間に配置され、前記第１端子及び前記第２端子から離隔した第３端子と、前記第１端子と前記第３端子とを電気的に連結し、前記第２端子と前記第３端子とを電気的に連結するＥＳＤ防止部材と、を含」むのに対し、引用発明１は、そのような電気的な連結の構成を有していない点。 （相違点２） 本願発明１では、「前記ＥＳＤ防止部材は、前記第１端子の一端部及び第３端子の一端部を覆う第１ＥＳＤ防止部材と、前記第１ＥＳＤ防止部材から離隔し、前記第２端子の一端部及び第３端子の他端部を覆う第２ＥＳＤ防止部材とを含み、前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成される」のに対し、引用発明１では、そのような構成を有していない点。 （２）判断 事案に鑑み、先ず、上記相違点２について検討すると、引用文献２に記載された技術には、「過電圧保護材料層６は、第１の引出電極５ａと第２の引出電極５ｂとの間の隙間７、第２の引出電極５ｂと第３の引出電極５ｃとの間の隙間７を覆うように、第１、第２、第３の引出電極５ａ，５ｂ，５ｃの一部に形成され」、「ヒューズエレメント３ および過電圧保護材料層６を少なくとも覆うように、保護膜８が形成され」ることが示されている。 しかし、引用文献２に記載された技術では、「第２の引出電極５ｂは前記絶縁基板１の側面に形成された第３の外部電極４ｃに接続」され、「第３の外部電極４ｃ」は「グランドに接続する」ために露出しているのであるから、引用文献２に記載された技術において上記「第３の外部電極４ｃ」に加え、さらに「第３の外部電極４ｃに接続」された「引出電極５ｂ」までも露出させたものとすることは、当業者にとって技術的意義を見出すことが困難なことである。 よって、引用文献２に記載された技術を引用発明１に適用しても、上記相違点２に係る「前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成される」構成を導き出すことはできない。 また、引用文献３、引用文献４に記載された抵抗器は、静電気等の過電圧に対する保護素子を備えておらず、上記相違点２に係る「前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成される」構成は記載も示唆もされていない。 よって、上記相違点２は、引用文献２ないし４に記載された技術に基づいて当業者が容易になし得たものとはいえない。 （３）まとめ 以上のとおり、上記相違点１について検討するまでもなく、本願の請求項１に係る発明は、引用文献１に記載された発明及び引用文献２ないし４に記載された技術に基づいて当業者が容易になし得たものとはいえない。 ２ 本願発明１１、１５、２２について 本願発明１１、１５、２２も、本願発明１と同じく「前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成され」る構成を備えるものであるから、本願発明１について述べたのと同じ理由によって、引用文献１に記載された発明及び引用文献２ないし４に記載された技術に基づいて当業者が容易になし得たものとはいえない。 ３ 本願発明２ないし１０、１２ないし１４、１６ないし２１、２３ないし２５について 本願発明２ないし１０に係る各請求項は、請求項１を引用して記載され、本願発明１２ないし１４に係る各請求項は、請求項１１を引用して記載され、本願発明１６ないし２１に係る各請求項は、請求項１５を引用して記載され、本願発明２３ないし２５に係る各請求項は、請求項２２を引用して記載されているから、これらの請求項は、本願発明１、１１、１５、２２と同じく、「前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成され」る構成を備えるものである。 よって、本願発明２ないし１０、１２ないし１４、１６ないし２１、２３ないし２５は、本願発明１、１１、１５、２２について述べたのと同じ理由によって、引用文献１に記載された発明及び引用文献２ないし４に記載された技術に基づいて当業者が容易になし得たものとはいえない。 第６ 原査定について 審判請求時の補正により、本願発明１ないし２５は「前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材とが互いに離隔した空間に露出して形成され」という事項を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１ないし４に基づいて、容易に発明できたものとはいえない。 したがって、原査定の理由を維持することはできない。 第７ むすび 以上のとおり、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2022-07-29 |
| 出願番号 | P2017-058432 |
| 審決分類 |
P
1
8・
121-
WY
(H01C)
|
| 最終処分 | 01 成立 |
| 特許庁審判長 |
山田 正文 |
| 特許庁審判官 |
清水 稔 畑中 博幸 |
| 発明の名称 | 抵抗素子及び抵抗素子アセンブリ |
| 代理人 | 龍華国際特許業務法人 |