• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H03F
審判 査定不服 5項独立特許用件 特許、登録しない。 H03F
管理番号 1387229
総通号数
発行国 JP 
公報種別 特許審決公報 
発行日 2022-08-26 
種別 拒絶査定不服の審決 
審判請求日 2021-10-15 
確定日 2022-07-14 
事件の表示 特願2017−154063「差動回路およびOPアンプ」拒絶査定不服審判事件〔平成31年 2月28日出願公開、特開2019− 33414〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成29年8月9日の出願であって、その手続の経緯の概要は以下のとおりである。

令和 3年 5月11日付け 拒絶理由通知書
7月12日 意見書・手続補正書
8月17日付け 拒絶査定
10月15日 審判請求書・手続補正書
12月24日 前置報告書
令和 4年 2月28日 上申書

以下では、令和3年8月17日付け拒絶査定を「原査定」といい、同年10月15日の手続補正書による補正を「本件補正」という。

第2 補正の却下の決定
[補正の却下の決定の結論]
本件補正を却下する。

[理由]
1 本件補正の内容
(1)本件補正後の請求項1の記載
本件補正後の特許請求の範囲の請求項1の記載は、以下のとおりである。なお、下線は補正箇所を示す。

「【請求項1】
差動対をなす第1MOSトランジスタおよび第2MOSトランジスタと、
前記第1MOSトランジスタのゲートおよび前記第2MOSトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部と、
前記判定部の判定結果に応じて、前記第1MOSトランジスタおよび前記第2MOSトランジスタの両方のバックゲートに供給するバックゲート電圧をMOSトランジスタにより変更する電圧変更部と、
を備え、
前記電圧変更部は、3つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる差動回路。」

(2)本件補正前の請求項1の記載
本件補正前の、令和3年7月12日の手続補正書により補正された特許請求の範囲の請求項1の記載は次のとおりである。

「【請求項1】
差動対をなす第1MOSトランジスタおよび第2MOSトランジスタと、
前記第1MOSトランジスタのゲートおよび前記第2MOSトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部と、
前記判定部の判定結果に応じて、前記第1MOSトランジスタおよび前記第2MOSトランジスタの両方のバックゲートに供給するバックゲート電圧をMOSトランジスタにより変更する電圧変更部と、
を備える差動回路。」

2 補正の目的
本件補正は、本件補正前の請求項1に係る発明を特定するために必要な事項である「電圧変更部」について、「前記電圧変更部は、3つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる」との限定を付加するものであり、本件補正前の請求項1に係る発明と本件補正後の請求項1に係る発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法17条の2第5項2号の特許請求の範囲の減縮(いわゆる限定的減縮)を目的とするものに該当する。

3 補正の適否
本件補正の目的が限定的減縮に該当するので、本件補正後の請求項1に係る発明(以下「本件補正発明」という。)が同条第6項において準用する同法第126条第7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について、以下、検討する。

(1)本件補正発明
本件補正発明は、上記1(1)に記載したとおりのものである。

(2)文献の記載事項
ア 文献1
(ア)原査定で引用された特開平5−102756号公報(以下、「文献1」という。)には、以下の事項が記載されている。なお、下線は強調のために当審で付した(以下同様)。

a 「【0002】
【従来の技術】図4は、従来の差動増幅回路の一例の回路図である。図4において、100は第1の電源端子(電位+5V)、110は第2の電源端子(接地電位)、120は第1の入力端子(電位VI1)、130は第2の入力端子(電位VI2)、140は第1の出力端子(電位V01)、150は第2の出力端子(電位V02)、160はバイアス電流源回路、170は定電流源回路で一定電流を差動対190に供給する回路である、180はダイナミック負荷回路、190は同一特性の2つのMOS電界効果トランジスタ(以後MOSトランジスタと記す)からなる差動トランジスタ対である。」

b 「【0008】図4において、入力電圧範囲は、当然電源電圧に対し一定の範囲に制限され、この範囲を越える入力電圧での正常な動作は期待できない。この制限は、各トランジスタの動作領域によって決定される。例えば、定電流源回路170が正常に差動トランジスタ対190へ常に一定電流(PMOSトランジスタT4 のドレイン電流IDS4 )を供給するためには、ドレイン電流IDS4 がソース・ドレイン間電圧VDS4 に関係なく動作する領域、すなわち飽和領域内で動作しなければならない。従って|VDS4 |>|VGS4 −VTH4 |の範囲で動作すれば良い。これを第2の電源端子110の電位(接地電位=GND)を基準に考えると、VD4<VG4+|VTH4 |である。又、差動トランジスタ対190のPMOSトランジスタT1 については、その入力ゲート電圧VG1がソース電圧VS1に近いときは、|VDS1 |>|VGS1 −VTH1 |の関係は保たれるから、|VGS1 |>|VTH1 |さえみたせばよい。これを接地電位GNDを基準に考えると、VG1<VS1−|である。ここで、VG1=VI1、VS1=VD4であるから、入力電圧範囲の上限VMAX は、
VMax =VI1=VG1<VS1−|VTH1 |≦V04+|VTH4 |−|VTH1 |
となる。」
(当審注:数式の意味を考慮すると、【0008】の記載中、「VG1<VS1−|」は「VG1<VS1−|VTH1 |」の誤記であり、「VMax =VI1=VG1<VS1−|VTH1 |≦V04+|VTH4 |−|VTH1 |」は「VMax =VI1=VG1<VS1−|VTH1 |≦VG4+|VTH4 |−|VTH1 |」の誤記と認める。また、「VMAX」と「VMax」とは同じ値を指すと認める。)

c 「【0009】一方、入力電圧範囲の下限は、差動トランジスタ対190のPMOSトランジスタT1 の入力ゲート電圧VG1がドレイン電圧VD1に近づくので、|VDS1 |>|VGS1 −VTH1 |の関係がくずれる範囲までである。これを接地電位GNDを基準に考えると、VG1>VD1−|VTH1 |である。ここで、VG1=VI1、VD1=VD5であるから、入力電圧範囲の下限Vmin は
Vmin =VI1=VG1>VD1−|VTH1 |=VD5−|VTH1 |となる。よって、入力電圧範囲VHLは、
VG4+|VTH4 |−|VTH1 |>VHL>VDS5 −|VTH1 |である。
【0010】図5は、演算増幅器を上に述べたような従来の差動増幅回路で構成した回路例である。図5において、310は第1のアナログ信号入力端子、320は第2のアナログ信号入力端子、360は電源端子(電位+5V)、330はアナログスイッチ、340はアナログスイッチ制御信号C1 の入力端子、350は演算増幅器の出力端子、300は演算増幅器である。そして、演算増幅器300の各端子は、図4に示した従来の差動増幅回路第各端子対応している。すなわち、100は第1の電源端子電位(+5V)、110は第2の電源端子(接地電位GND)、120は第1の入力端子(電位VI1)、130は第2の入力端子(電位VI2)である。
【0011】演算増幅器300の出力端子350の電位VOUT は、負帰還(ボルテージフォロワ)により入力端子130側に帰還されるため、差動トランジスタ対の入力電位差がゼロで平衡するように動作すると、第1の入力端子120と第2の入力端子130と出力電圧VOUT は同電位となる。すなわち、演算増幅器300は外部回路の負帰還により増幅率が1である増幅器を構成している。図5の回路は、このような構成の演算増幅器300に、図中に波形を示すように、振幅が3.0〜3.7Vの正弦波の第1のアカログ入力信号A1 と1.1〜2.0Vの正弦波の第2のアナログ入力信号A2 を、制御信号入力端子340へのアナログスイッチ制御信号C1 に従って交互に入力する例である。ここで従来の差動増幅回路では、入力可能の電圧範囲VHLは、
VG4+|VTH4 |−|VTH1 |>VDS5 −|VTH1 |
であるから、仮に、各MOSトランジスタのしきい値が全て同じで0.8Vとすれば、入力可能な電圧範囲は、
VG4>VHL>VDS5 −0.8V
となる。」
(当審注:数式の意味を考慮すると、【0011】の数式中、「VG4+|VTH4 |−|VTH1 |>VDS5 −|VTH1 |」は「VG4+|VTH4 |−|VTH1 |>VHL>VDS5 −|VTH1 |」の誤記と認める。)

d 「【0012】よって、第1および第2のアナログ入力信号を入力可能(0.1Vの余裕を与える)とするには、VG4はVG4=3.7V+0.1V=3.8Vとし、VDSはVDS=1.1V−0.1V+0.8V=1.8Vとなるように設計(3.8V〜1.8V)する必要がある。」
(当審注:数式の意味を考慮すると、【0011】の数式中、「VDS」(2箇所)は、いずれも「VDS5」の誤記と認める。)

e 「【0013】
【発明が解決しようとする課題】以上説明したように、従来の差動増幅回路では、入力される第1および第2のアナログ入力信号の振幅が小さくても、両入力信号による上限および下限によって、差動振幅回路の入力電圧範囲が広くなるため、ダイナミッグレンジの広い差動増幅回路を設計しなければならない。しかし、ダイナミックレンジの広い差動増幅回路を設計することは、設計をより難しくするとともに、トランジスタの設計値を大きくしなければならないため、集積回路の面積や消費電力が増加するという欠点がある。」

f 「【0015】
【実施例】次に、本発明の最適な実施例について図面を参照して説明する。図1は、本発明の第1の実施例の差動増幅回路を示す図である。図1において、100は第1の電源端子(電位+5V)、110は第2の電源端子(接地電位=GND)、120は第1の入力端子(電位VI1)、130は第2の入力端子(電位VI2)、140は第1の出力端子(電位V01)、150は第2の出力端子(電位02)、160はバイアス電流源回路、170は定電流源回路(カレントミラー回路)で一定電流Ic を差動トランジスタ対190に供給する回路である。180はダイナミック負荷回路、190はMOS電界効果トランジスタからなる差動トランジスタ対、200はアナログスイッチで、前述の差動トランジスタ対190の基板電位を、ソース電位(“1”側)または第1の電源電位(“0”側)に切替える。210は、前述のアナログスイッチ200を制御する信号C2 が入力される制御信号入力端子である。この制御信号C2 は、論理“1”ではソース電位側へ、論理“0”では第1の電源電位側へ切替える。
【0016】ここで、後の説明の便利のために、MOSトランジスタのしきい値電圧の基板電圧依存性について述べる。一般にMOSトランジスタのしきい値電圧と基板電圧との関係は次の(1)式で表される。」
(当審注:【0016】の記載中、「(1)」は、1を○で囲ったものを表す。)

g 「【0017】



h 「【0019】次に、本実施例の差動増幅回路の入力電圧範囲について述べる。本発明の差動増幅回路は、アナログスイッチ200により、差動トランジスタ対190の基板電位VSB1 =OV)、または第1の電源電位(VSB1 =VDS4 >)に切替えることができる。すなわち、アナログスイッチ制御信号C2 を論理“1”(VSB1 =OV)にすることで、入力電圧範囲VHLを、VG4+|VTH4 |−|VTH1 |>VHL>VDS5 −|VTH1 |(従来と同じ)とし、論理“0”(VSB1 =VDS4 >OV)にすることで、入力電圧範囲VTLを、VG4+|VTH4 |−VTH1 +ΔVDS5 −|VTH1 +ΔVTH1 |として、しきい値の増加分ΔVTH1 だけ接地電位GND側へとシフトできる。」
(当審注:数式の意味を考慮すると、【0019】の記載のうち、「OV」(3箇所)は、いずれも「0V」の誤記であり、「入力電圧範囲VTLを、VG4+|VTH4 |−VTH1 +ΔVDS5 −|VTH1 +ΔVTH1 |として」は「入力電圧範囲VTLを、VG4+|VTH4 |−|VTH1 +ΔVTH1 |>VTL>VDS5 −|VTH1 +ΔVTH1 |として」の誤記と認める。)

i 「【0020】図2は、演算増幅器を本実施例の差動増幅回路で構成した回路図である。図2において、310は第1のアナログ信号入力端子、320は第2のアナログ信号入力端子、360は電源端子(電位+5V)、330はアナログスイッチ、340はアナログスイッチ制御信号C12の入力端子、350は演算増幅器の出力端子、300は演算増幅器である。そして、演算増幅器300の各端子は、図1に示す実施例の差動増幅回路に対応している。すなわち、100は第1の電源端子(電位+5V)、110は第2の電源端子(接地電位GND)、120は第1の入力端子(電位VI1)、130は第2の入力端子(電位VI2)、210はアナログスイッチ制御信号C12の入力端子である。
【0021】従来の演算増幅器と同様、図2中に波形を示す第1のアナログ入力信号A1 および第2のアナログ入力信号A2 を、アナログスイッチ制御信号C12に従って交互に入力する例を述べる。
【0022】アナログスイッチ制御信号C12が論理“1”(VSB1 =OV)では、入力信号の電圧範囲は、VG4+|VTH4 |−|VTH1 |>VDS5 −|VTH1 |(従来と同じ)である。一方、論理“0”(VSBI =VDS4 >OV)にすると、入力信号の電圧範囲はしきい値の増加分ΔVTH1 だけ接地電位GND側へとシフトさせることができる。仮に、各MOSトランジスタのしきい値が同じで、その値が0.8V(VSB1 =0Vの時)であり、VG4を3.8Vに設計すると、アナログスイッチ制御信号C12が論理“1”(VSB1 =OV)の入力電圧範囲は、3.8V>VHL>VDS5 −0.8Vとなる。」
(当審注:数式の意味を考慮すると、【0022】の記載の「OV」(3箇所)は、いずれも「0V」の誤記であり、「VG4+|VTH4 |−|VTH1 |>VDS5 −|VTH1 |(従来と同じ)」は「VG4+|VTH4 |−|VTH1 |>VHL>VDS5 −|VTH1 |(従来と同じ)」の誤記と認める。)

j 「【0023】次に、アナログスイッチ制御信号C12が論理“0”の場合は、基板電位VSB1 が、VSB1 =5V−3.8V=1.2Vだから、このときのしきい値の増加分△VTH1 は、図6よりΔVTH1 =0.6Vである。従って、この時の入力電圧範囲は、3.8V−|ΔVTH1 |>VHL>VDS5 −0.8V−|ΔVTH1 |となる。このとき、第2のアナログ入力信号A2 の下限1.1Vが、VDS5 −0.8V−|ΔVTH1 |よりおおきければよく、VDS5 は、1.1V−0.1V(余裕)+0.8V+0.6V=2.4Vとなり、3.8V〜2.4Vで設計すれば良い。
【0024】次に、本発明の第二の実施例の増幅器を用いた別の演算増幅器の回路図を図3に示す。この演算増幅器は、入力のアナログ信号のレベルを検出する回路を持つ差動増幅回路で構成された演算増幅器である。図3において、310はアナログ信号入力端子、360は電源端子(電位+5V)、350は演算増幅器の出力端子、300は演算増幅器である。そして、演算増幅器300の各端子は、図1に示す第1の実施例の差動増幅回路に対応している。すなわち、100は第1の電源端子(電位+5V)、110は第2の電源端子(接地電位=GND)、120は第1の入力端子(電位V11)、130は第2の入力端子(電位V12)である。370はレべル検出回路で、通常はアナログスイッチ制御信号C2 の論理を“1”とし、アナログ信号Aのレベルがある一定レベル以下になると論理を“0”として、差動増幅回路の入力電位範囲を接地電位GND側へとシフトする。
【0025】すなわち、本実施例を用いた演算増幅器は、レベル検出回路により、図2中に示すアナログ入力信号A1 およびA2 入力信号があると、入力信号のレベルにあわせて自動的に入力信号範囲を切替えることができる。」

k 「【0027】
【発明の効果】本発明の差動増幅回路は、差動段である差動トランジスタ対の基板電位を、スイッチにより切替えることによって、この差動トランジスタ対のしきい値電圧を基板効果により変えて、差動増幅回路の入力信号の電圧範囲をシフトすることができる。従って本発明によれば、入力信号にあわせて入力電圧範囲を切替えることが可能となり、従来の増幅回路とは異ってダイナミックレンジの広い回路設計をする必要は無く、回路設計が容易でしかも面積の小さい増幅回路を実現することができる。」

l 図1

図1によれば、第1の入力端子120は差動トランジスタ対190のうちのMOS電界効果トランジスタT1のゲートと接続され、第2の入力端子130は差動トランジスタ対190のうちのMOS電界効果トランジスタT2のゲートと接続されると認められる。

m 図2


n 図3

図3によれば、アナログ信号Aはアナログ入力端子310に入力され、アナログ信号入力端子310は第1の入力端子120と接続されると認められる。

o 図4


p 図5


q 図6


(イ)前記(ア)の記載によれば、文献1には、以下の発明(以下、「引用発明」という。)が記載されている。

「入力のアナログ信号のレベルを検出する回路を持つ差動増幅回路で構成された演算増幅器であって(【0024】)、
前記演算増幅器は、アナログ信号入力端子310、電源端子360、演算増幅器の出力端子350、演算増幅器300及びレベル検出回路370を備え、レべル検出回路370は、通常はアナログスイッチ制御信号C2の論理を“1”とし、アナログ信号Aのレベルがある一定レベル以下になると論理を“0”として、差動増幅回路の入力電位範囲を接地電位GND側へとシフトし(【0024】)、
前記差動増幅回路は、第1の入力端子120、第2の入力端子120、MOS電界効果トランジスタからなる差動トランジスタ対190、アナログスイッチ200及び前述のアナログスイッチ200を制御する信号C2が入力される制御信号入力端子210を備え、アナログスイッチ200は、前述の差動トランジスタ対190の基板電位を、ソース電位(“1”側)または第1の電源電位(“0”側)に切替え(【0024】、【0015】)、
第1の入力端子120は差動トランジスタ対190のうちのMOS電界効果トランジスタT1のゲートと接続され、第2の入力端子130は差動トランジスタ対190のうちのMOS電界効果トランジスタT2のゲートと接続され(図1)、
アナログ信号Aはアナログ入力端子310に入力され、アナログ信号入力端子310は第1の入力端子120と接続される(図3)、
演算増幅器。」

イ 文献2
(ア)周知技術を示すために原査定で引用された特開2000−124783号公報(以下、「文献2」という。)には、以下の事項が記載されている。

「【0002】
【従来の技術】図2は高周波信号を分岐するのに用いられる従来の半導体高周波切替回路の内部構成を示す回路図である。図2に示すように、従来の半導体高周波切替回路は、高周波スイッチ(以下、RFスイッチと呼ぶ)1と、コンデンサC1〜C4とを備える。RFスイッチ1は、一入力二出力の単極双投(SPDT)型のスイッチ(以下、SPDTスイッチと呼ぶ)11と、インバータ12とを有する。
【0003】SPDTスイッチ11は、図3に詳細を示すように、2つのMOSトランジスタQ1,Q2で構成され、一方のトランジスタQ1のゲート端子はインバータ12の入力端子に、他方のトランジスタQ2のゲート端子はインバータ12の出力端子に接続される。
【0004】図2のインバータ12は、外部から電源電圧の供給を受けて動作する。このため、図2のRFスイッチ1には、電源供給用の電源端子Vinおよび接地端子GNDと、高周波信号の入力端子Sinと、分岐された高周波信号を出力する複数の信号出力端子Sout1,Sout2と、SPDTスイッチ11を切替制御するための制御信号入力端子Vcが設けられる。このように、図2に示す従来のRFスイッチ11は、最低でも5つの入出力端子を必要とする。」

図2


図3


ウ 文献3
(ア)周知技術を示すために原査定で引用された特開平10−242826号公報(以下、「文献3」という。)には、以下の事項が記載されている。

「【0002】
【従来の技術】従来、高周波を切り替えるためのスイッチとしてはPINダイオード、デュアルゲートFETを用いたもの等があるが、GaAsモノリシックICの製造技術の進歩と共に、GaAs・FETをアナログスイッチとして用いたものが一般的に知られている。その例として、図8にSPDT(Single−Pole−Double−Through)構成のスイッチの回路図を示す。
【0003】このスイッチは、第1の端子P1と第2の端子P2間に直列接続される第1及び第2のトランジスタ101,102と、第1の端子P1と接地間に接続される第3のトランジスタ103と、第2の端子P2と接地間に接続される第4のトランジスタ104と、夫々のトランジスタ101〜104のゲートに接続された抵抗器105〜108とからなり、第1及び第2のトランジスタ101,102の接続点P3を第3の端子とし、第1乃至第4のトランジスタ101〜104のゲート電圧VCを制御することにより、第1の端子P1と第3の端子P3間及び第2の端子P2と第3の端子P3間のいずれか一方を電気的に接続するものである。」

「【0009】一方、Siを用いたFETである、MOSトランジスタ(MOSFET)、ジャンクション型トランジスタ(JFET)のゲート長は微細加工技術の進歩により1ミクロンを切るようになり、FETのgm,ftと言った性能の向上には目を見張るものがある。
【0010】従って、Si・FETを用いたFETアナログスイッチ型の高周波切り替えスイッチの実現が可能になっている。GaAsと比べるとSiは豊富に存在し、かつ集積化技術も進歩しているため廉価に提供できる、他の集積回路との複合化が容易に可能という利点がある。」

図8


(3)対比
本件補正発明と引用発明とを対比する。

ア 引用発明の「差動トランジスタ対190」は「MOS電界効果トランジスタからなる」ものであり、2つのMOS電界効果トランジスタT1及びT2によって構成されている。
よって、引用発明の「差動トランジスタ対190」、「MOS電界効果トランジスタT1」及び「MOS電界効果トランジスタT2」は、それぞれ本件補正発明の「差動対」、「第1MOSトランジスタ」及び「第2MOSトランジスタ」に相当し、本件補正発明と引用発明とは「差動対をなす第1MOSトランジスタおよび第2MOSトランジスタ」を備える点で一致する。

イ 引用発明の「レベル検出回路370」は、「通常はアナログスイッチ制御信号C2の論理を“1”とし、アナログ信号Aのレベルがある一定レベル以下になると論理を“0”」とするものであるから、「アナログ信号A」のレベルを判定している。
そして、引用発明の「アナログ信号A」は「アナログ入力端子310に入力され、アナログ信号入力端子310は第1の入力端子120と接続され」ており、「第1の入力端子120」は「差動トランジスタ対190のうちのMOS電界効果トランジスタT1のゲートと接続され」ているから、「アナログ信号A」は、差動入力のうちの一方の入力であって、MOS電界効果トランジスタT1のゲートに入力されるものと認められる。
そうすると、引用発明の「アナログ信号A」は、本件補正発明の「前記第1MOSトランジスタのゲートおよび前記第2MOSトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力」に相当し、本件補正発明における「判定対象信号」には前記「差動入力のうちの少なくとも一方の入力」が含まれると解されるから、本件補正発明と引用発明とは「前記第1MOSトランジスタのゲートおよび前記第2MOSトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部」を備える点で一致する。

ウ 引用発明の「基板電位」は、明らかにMOS電界効果トランジスタのバックゲート電圧のことである。
引用発明の「信号C2」は、「アナログ信号A」のレベルを判定して得られる信号であるから、本件補正発明の「判定結果」に相当する。
そして、引用発明の「アナログスイッチ200」は、「信号C2」によって制御され、「前述の差動トランジスタ対190の基板電位を、ソース電位(“1”側)または第1の電源電位(“0”側)に切替え」るものであるから、引用発明の「アナログスイッチ200」は本件補正発明の「電圧変更部」に対応し、本件補正発明と引用発明とは「前記判定部の判定結果に応じて、前記第1MOSトランジスタおよび前記第2MOSトランジスタの両方のバックゲートに供給するバックゲート電圧を」「変更する電圧変更部」を備える点で共通する。

エ 引用発明の「アナログスイッチ200」は、差動トランジスタ対190のバックゲート電圧を「ソース電位」又は「第1の電源電位」に切替えるものであるから、引用発明は、2つの異なる電圧の何れかをバックゲート電圧として用いるものである。
そうすると、本件補正発明と引用発明とは「前記電圧変更部は、複数の異なる電圧の何れかを前記バックゲート電圧として用いる」点で共通する。

オ 引用発明の「演算増幅器」は、「差動増幅回路で構成された」ものであるから、差動回路といえる。
よって、本件補正発明と引用発明とは「差動回路」である点で一致する。

カ 前記ア〜オによれば、本件補正発明と引用発明との一致点及び相違点は以下のとおりである。

〈一致点〉
「差動対をなす第1MOSトランジスタおよび第2MOSトランジスタと、
前記第1MOSトランジスタのゲートおよび前記第2MOSトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部と、
前記判定部の判定結果に応じて、前記第1MOSトランジスタおよび前記第2MOSトランジスタの両方のバックゲートに供給するバックゲート電圧を変更する電圧変更部と、
を備え、
前記電圧変更部は、複数の異なる電圧の何れかを前記バックゲート電圧として用いる差動回路」である点。

〈相違点1〉
本件補正発明の「電圧変更部」は「MOSトランジスタにより」バックゲート電圧を変更しているのに対し、引用発明の「アナログスイッチ200」はMOSトランジスタによりバックゲート電圧を変更するものではない点。

〈相違点2〉
本件補正発明のバックゲート電圧は「3つ以上の」異なる電圧の何れかであるのに対し、引用発明の基板電位は2つの異なる電圧(ソース電位及び第1の電源電位)の何れかである点。

(4)相違点についての判断
相違点1及び2について判断すると、引用発明において、バックゲート電圧を3つ以上の異なる電圧から選択可能とし(相違点2)、その選択をMOSトランジスタによって行うこと(相違点1)は、設計変更に伴う当業者の通常の創作能力の発揮に過ぎず、格別のことではない。詳細は以下のア〜ウのとおりである。

ア 引用発明の課題は、設計が容易で、集積回路の面積や消費電力を増加させずに、入力電圧範囲のダイナミックレンジの広い差動増幅回路を得ることであると認められる(【0013】)。
そして、前記課題(ダイナミックレンジを広くする)を解決するために、引用発明では、差動トランジスタ対のしきい値電圧を基板効果により変えて、差動増幅回路の入力信号の電圧範囲をシフトする構成を採用したものと認められる(【0027】)。

イ 引用発明の課題に「設計が容易」であることが含まれることから、引用発明の演算増幅器ないし差動増幅回路は、実施例に記載された動作環境(電源の電位が+5[V](【0015】)、入力信号の振幅が3.0〜3.7[V]と1.1〜2.0[V]の2種類(【0010】、【0011】、【0021】))に限らず、使用する環境にあわせて電源電圧や入力電圧範囲等を当業者が適宜設計すべきものであると認められる。
そして、MOSトランジスタの差動対を用いた差動増幅回路は、様々な電源電圧で用いられることが周知であり、例えば、特開2012−44368号公報の【0091】には、10Vの電源電圧を用いることが示されている。

ウ 引用発明はバックゲート電圧を2種類用意し、これを切替えることによって前記課題を解決しているが、動作環境によっては、バックゲート電圧が2種類では足りず、3種類以上を使用しなければならない場合があることは、以下の(ア)〜(キ)のように、当業者にとって明らかであり、これに伴う設計変更は、当業者の通常の創作能力の発揮に過ぎない。

(ア)前記イのとおりであるから、引用発明を10[V]の電源電圧で用いることは当然に想定されることである。よって、以下では、電源電圧を10[V]とし、所望の入力電圧範囲を、例えば、4.1〜6.1[V]とする。

(イ)文献1の【0019】によれば、引用発明の入力電圧範囲の上限は
VG4+|VTH4|−|VTH1|
で与えられ、入力電圧範囲の下限は
VDS5−|VTH1|
で与えられる。ここで、VG4は図1のトランジスタT4のゲート電位(接地電位を基準電位とする)であり、VDS5は図1のトランジスタT5のドレイン・ソース間電圧であり、|VTH1|及び|VTH4|は、それぞれ図1のトランジスタT1及びT4のしきい値電圧である。
トランジスタT1及びT4のしきい値電圧は、文献1の【0016】及び【0017】のとおり、基板電位|VSB|(|VSB|は基板からみたソース電位)により変化するが、基板に与える電圧(すなわちバックゲート電圧)をソース電位にした場合(すなわち|VSB|=0[V]の場合)のしきい値電圧は、図6によれば0.8[V]である。
図1の回路図によれば、トランジスタT4の基板電位はソース電位に固定されているので、そのしきい値電圧|VTH4|は常に0.8[V]である。

(ウ)信号C2が論理“1”のとき、トランジスタT1の基板の電圧はソース電位に等しくなるから、トランジスタT1の基板電位|VSB|は0となり、このときのしきい値電圧|VTH1|は0.8[V]となる(図6)から、このときの入力電圧範囲の上限(以下、「V1max」と表記する。)及び下限(以下、「V1min」と表記する。)は、前記(イ)の式により、
V1max = VG4
V1min = VDS5−0.8[V]
で与えられる。
信号C2が論理“1”の場合は、信号C2が論理“0”の場合よりも入力電圧範囲が高い場合であるので、V1maxが所望の入力電圧範囲の上限6.1[V](前記(ア))よりも高くなければならず、余裕を0.1[V]与える(【0012】)と、VG4=6.2[V]となる。

(エ)信号C2が論理“0”のとき、トランジスタT1の基板に与えられる電位は電源電圧すなわち10[V](前記(ア))となる。
そして、トランジスタT1のソースはトランジスタT4のドレインに接続されているから、トランジスタT1のソース電位はVD4である。
また、VD4<VG4+|VTH4|(【0008】)であるから、VD4=VG4+|VTH4|−δ(δは無視できる程度に小さな正の数)であれば十分である。
そうすると、トランジスタT1の基板電位|VSB|は、
|VSB|=10−VD4=10[V]−(VG4+|VTH4|−δ)
=9.2[V]−VG4+δ
となる。
前記(ウ)によれば、VG4=6.2[V]であるから、トランジスタT1の基板電位|VSB|は、9.2−6.2+δ≒3[V]である。|VSB|=3[V]のときのしきい値電圧|VTH|は2[V]である(図6)から、トランジスタT1のしきい値電圧|VTH1|はほぼ2[V]である。
したがって、前記(イ)の式により、信号C2が論理“0”のときの入力電圧範囲の上限(以下、「V0max」と表記する。)及び下限(以下、「V0min」と表記する。)は、
V0max = 6.2+0.8−2 = 5[V]
V0min = VDS5−2[V]
となる。
信号C2が論理“0”の場合は、信号C2が論理“1”の場合よりも入力電圧範囲が低い場合であるので、V0minが所望の入力電圧範囲の下限4.1[V](前記(ア))よりも低くなければならず、余裕を0.1[V]与える(【0023】)と、VDS5=6[V]となる。

(オ)前記(ア)の前提で設計した場合、前記(ウ)及び(エ)によれば、入力電圧範囲は、V0min〜V0max(=4〜5[V])と、V1min〜V1max(=5.2〜6.2[V])とに切替えられる。
しかしながら、入力電圧が5〜5.2[V]の範囲は、制御信号C2の値によらず対応できないことが明らかである。

(カ)前記(イ)の式から、入力電圧範囲の上限及び下限は、トランジスタT1のしきい値電圧|VTH1|の増加に応じて減少することが明らかである。
また、図6によれば、トランジスタのしきい値電圧(|VTH1|を含む)は、基板電位|VSB|の増加に応じて増加することが明らかである。
そうすると、入力電圧範囲の上限及び下限は、トランジスタT1(及びT2)の基板電位|VSB|の増加に応じて減少することが明らかであるから、前記(オ)において対応できなかった5〜5.2[V]の入力電圧範囲に対応するためには、基板電位|VSB|を、信号C2が論理“0”のときの値よりも小さくし、信号C2が論理“1”のときの値よりも大きくする必要があることが明らかである。例えば、前記(エ)のとおりVD4=VG4+|VTH4|−δとし、基板電位|VSB|が1.2[V]+δとなるように、トランジスタT1の基板にほぼ8.2[V]の電圧(接地電位からみた電圧)を与えた場合、図6によれば|VTH1|≒1.4[V]となるから、4.6〜5.6[V]の入力電圧範囲に対応できるようになる。

(キ)前記(カ)によれば、前記(ア)の前提のとおり、入力電圧範囲を4.1〜6.1[V]の範囲で設計する場合、差動トランジスタ対190の基板電位|VSB|を、0[V]、1.2[V]、及び3[V]の3つの電位から選択できるように設計変更すれば良いことが明らかである。
このような設計変更を行う場合、引用発明のアナログスイッチ200は2接点の切替スイッチから3接点の切替スイッチに変更しなければならないことが明らかであるし、3接点の切替スイッチをMOSトランジスタによって構成することは周知技術であるから(2接点の切替スイッチ(SPDTスイッチ)をMOSトランジスタによって構成することが周知技術であることは文献2及び文献3に示されるとおりであるし、切替接点の数によらず、スイッチをMOSトランジスタで構成することは、文献を挙げるまでもない周知技術である。)、3接点の切替スイッチをMOSトランジスタにより構成することは周知技術による転換に過ぎない。
以上によれば、引用発明において、バックゲート電圧を3つ以上とし、該3つ以上のバックゲート電圧の何れかを選択するためにMOSトランジスタを用いることは、設計変更に伴う当業者の通常の創作能力の発揮に過ぎず、格別のことではない。
したがって、相違点1及び2に係る本件補正発明の構成は、当業者が容易になし得るものである。

(5)効果についての判断
前記(4)アのとおり、引用発明の課題は入力電圧範囲のダイナミックレンジの広い差動増幅回路を得ることにあり、引用発明の構成によって該課題は解決されると認められる。
そうすると、引用発明は同相入力電圧についてもそのダイナミックレンジが拡大されていると認められ、本件補正発明と同等の効果を奏すると認められる。

(6)請求人の主張についての判断
ア 請求人は、「いずれの引用文献にも、本願の請求項1に係る発明の下記の構成が記載されていない。「前記電圧変更部は、3つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる」」と主張する(審判請求書10頁、上申書3頁)。
しかしながら、前記(4)のとおりであるから、請求人の主張は採用できない。

イ 請求人は、「本願請求項1に係る発明によれば、上述の構成を有するので、バックゲート電位を動的に調整することにより、同相入力電圧範囲を、いっそう広い範囲に拡大することができる」と主張する(審判請求書11頁、上申書4頁)。
しかしながら、前記(5)のとおりであるから、請求人の主張は採用できない。

4 本件補正についてのむすび
前記3によれば、本件補正は、特許法17条の2第6項において準用する同法126条7項の規定に違反するので、同法159条1項の規定において読み替えて準用する同法53条1項の規定により却下すべきものである。
よって、上記補正の却下の決定の結論のとおり決定する。

第3 本願発明
本件補正は上述のとおり却下されたため、本願の請求項1係る発明(以下、「本願発明」という。)は、前記第2[理由]1(2)のとおりである。

第4 原査定の概要
原査定の概要は、以下のとおりである。

この出願の請求項1、2、4〜7に係る発明は、下記引用文献1に記載された発明並びに下記引用文献7及び8に示される周知技術に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。

引用文献1.特開平5−102756号公報
引用文献7.特開2000−124783号公報
引用文献8.特開平10−242826号公報

第5 文献の記載事項
原査定の拒絶の理由で引用された引用文献1、7及び8(それぞれ、この審決における文献1、2及び3に対応)の記載事項は、それぞれ前記第2[理由]3(2)に記載したとおりである。

第6 本願発明と引用発明との対比・判断
本願発明は、前記第2[理由]3で検討した本件補正発明から、その発明特定事項である「電圧変更部」に係る「前記電圧変更部は、3つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる」との限定事項を削除したものである(前記第2[理由]2を参照)。
そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本件補正発明が、前記第2[理由]3(3)〜(6)に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。

第7 むすび
以上のとおり、本願発明は、引用発明及び周知技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
別掲 (行政事件訴訟法第46条に基づく教示) この審決に対する訴えは、この審決の謄本の送達があった日から30日(附加期間がある場合は、その日数を附加します。)以内に、特許庁長官を被告として、提起することができます。
 
審理終結日 2022-05-12 
結審通知日 2022-05-17 
審決日 2022-06-02 
出願番号 P2017-154063
審決分類 P 1 8・ 575- Z (H03F)
P 1 8・ 121- Z (H03F)
最終処分 02   不成立
特許庁審判長 伊藤 隆夫
特許庁審判官 衣鳩 文彦
丸山 高政
発明の名称 差動回路およびOPアンプ  
代理人 龍華国際特許業務法人  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ