ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H03F 審判 査定不服 2項進歩性 特許、登録しない。 H03F |
|---|---|
| 管理番号 | 1387229 |
| 総通号数 | 8 |
| 発行国 | JP |
| 公報種別 | 特許審決公報 |
| 発行日 | 2022-08-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2021-10-15 |
| 確定日 | 2022-07-14 |
| 事件の表示 | 特願２０１７−１５４０６３「差動回路およびＯＰアンプ」拒絶査定不服審判事件〔平成３１年 ２月２８日出願公開、特開２０１９− ３３４１４〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第１ 手続の経緯 本願は、平成２９年８月９日の出願であって、その手続の経緯の概要は以下のとおりである。 令和 ３年 ５月１１日付け 拒絶理由通知書 ７月１２日 意見書・手続補正書 ８月１７日付け 拒絶査定 １０月１５日 審判請求書・手続補正書 １２月２４日 前置報告書 令和 ４年 ２月２８日 上申書 以下では、令和３年８月１７日付け拒絶査定を「原査定」といい、同年１０月１５日の手続補正書による補正を「本件補正」という。 第２ 補正の却下の決定 ［補正の却下の決定の結論］ 本件補正を却下する。 ［理由］ １ 本件補正の内容 （１）本件補正後の請求項１の記載 本件補正後の特許請求の範囲の請求項１の記載は、以下のとおりである。なお、下線は補正箇所を示す。 「【請求項１】 差動対をなす第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタと、 前記第１ＭＯＳトランジスタのゲートおよび前記第２ＭＯＳトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部と、 前記判定部の判定結果に応じて、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタの両方のバックゲートに供給するバックゲート電圧をＭＯＳトランジスタにより変更する電圧変更部と、 を備え、 前記電圧変更部は、３つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる差動回路。」 （２）本件補正前の請求項１の記載 本件補正前の、令和３年７月１２日の手続補正書により補正された特許請求の範囲の請求項１の記載は次のとおりである。 「【請求項１】 差動対をなす第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタと、 前記第１ＭＯＳトランジスタのゲートおよび前記第２ＭＯＳトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部と、 前記判定部の判定結果に応じて、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタの両方のバックゲートに供給するバックゲート電圧をＭＯＳトランジスタにより変更する電圧変更部と、 を備える差動回路。」 ２ 補正の目的 本件補正は、本件補正前の請求項１に係る発明を特定するために必要な事項である「電圧変更部」について、「前記電圧変更部は、３つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる」との限定を付加するものであり、本件補正前の請求項１に係る発明と本件補正後の請求項１に係る発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法17条の2第5項2号の特許請求の範囲の減縮（いわゆる限定的減縮）を目的とするものに該当する。 ３ 補正の適否 本件補正の目的が限定的減縮に該当するので、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）が同条第６項において準用する同法第126条第7項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下、検討する。 （１）本件補正発明 本件補正発明は、上記１（１）に記載したとおりのものである。 （２）文献の記載事項 ア 文献１ （ア）原査定で引用された特開平５−１０２７５６号公報（以下、「文献１」という。）には、以下の事項が記載されている。なお、下線は強調のために当審で付した（以下同様）。 ａ 「【０００２】 【従来の技術】図４は、従来の差動増幅回路の一例の回路図である。図４において、１００は第１の電源端子（電位＋５Ｖ）、１１０は第２の電源端子（接地電位）、１２０は第１の入力端子（電位ＶI1）、１３０は第２の入力端子（電位ＶI2）、１４０は第１の出力端子（電位Ｖ01）、１５０は第２の出力端子（電位Ｖ02）、１６０はバイアス電流源回路、１７０は定電流源回路で一定電流を差動対１９０に供給する回路である、１８０はダイナミック負荷回路、１９０は同一特性の２つのＭＯＳ電界効果トランジスタ（以後ＭＯＳトランジスタと記す）からなる差動トランジスタ対である。」 ｂ 「【０００８】図４において、入力電圧範囲は、当然電源電圧に対し一定の範囲に制限され、この範囲を越える入力電圧での正常な動作は期待できない。この制限は、各トランジスタの動作領域によって決定される。例えば、定電流源回路１７０が正常に差動トランジスタ対１９０へ常に一定電流（ＰＭＯＳトランジスタＴ4 のドレイン電流ＩDS4 ）を供給するためには、ドレイン電流ＩDS4 がソース・ドレイン間電圧ＶDS4 に関係なく動作する領域、すなわち飽和領域内で動作しなければならない。従って｜ＶDS4 ｜＞｜ＶGS4 −ＶTH4 ｜の範囲で動作すれば良い。これを第２の電源端子１１０の電位（接地電位＝ＧＮＤ）を基準に考えると、ＶD4＜ＶG4＋｜ＶTH4 ｜である。又、差動トランジスタ対１９０のＰＭＯＳトランジスタＴ1 については、その入力ゲート電圧ＶG1がソース電圧ＶS1に近いときは、｜ＶDS1 ｜＞｜ＶGS1 −ＶTH1 ｜の関係は保たれるから、｜ＶGS1 ｜＞｜ＶTH1 ｜さえみたせばよい。これを接地電位ＧＮＤを基準に考えると、ＶG1＜ＶS1−｜である。ここで、ＶG1＝ＶI1、ＶS1＝ＶD4であるから、入力電圧範囲の上限ＶMAX は、 ＶMax ＝ＶI1＝ＶG1＜ＶS1−｜ＶTH1 ｜≦Ｖ04＋｜ＶTH4 ｜−｜ＶTH1 ｜ となる。」 （当審注：数式の意味を考慮すると、【０００８】の記載中、「ＶG1＜ＶS1−｜」は「ＶG1＜ＶS1−｜ＶTH1 ｜」の誤記であり、「ＶMax ＝ＶI1＝ＶG1＜ＶS1−｜ＶTH1 ｜≦Ｖ04＋｜ＶTH4 ｜−｜ＶTH1 ｜」は「ＶMax ＝ＶI1＝ＶG1＜ＶS1−｜ＶTH1 ｜≦ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜」の誤記と認める。また、「ＶMAX」と「ＶMax」とは同じ値を指すと認める。） ｃ 「【０００９】一方、入力電圧範囲の下限は、差動トランジスタ対１９０のＰＭＯＳトランジスタＴ1 の入力ゲート電圧ＶG1がドレイン電圧ＶD1に近づくので、｜ＶDS1 ｜＞｜ＶGS1 −ＶTH1 ｜の関係がくずれる範囲までである。これを接地電位ＧＮＤを基準に考えると、ＶG1＞ＶD1−｜ＶTH1 ｜である。ここで、ＶG1＝ＶI1、ＶD1＝ＶD5であるから、入力電圧範囲の下限Ｖmin は Ｖmin ＝ＶI1＝ＶG1＞ＶD1−｜ＶTH1 ｜＝ＶD5−｜ＶTH1 ｜となる。よって、入力電圧範囲ＶHLは、 ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶHL＞ＶDS5 −｜ＶTH1 ｜である。 【００１０】図５は、演算増幅器を上に述べたような従来の差動増幅回路で構成した回路例である。図５において、３１０は第１のアナログ信号入力端子、３２０は第２のアナログ信号入力端子、３６０は電源端子（電位＋５Ｖ）、３３０はアナログスイッチ、３４０はアナログスイッチ制御信号Ｃ1 の入力端子、３５０は演算増幅器の出力端子、３００は演算増幅器である。そして、演算増幅器３００の各端子は、図４に示した従来の差動増幅回路第各端子対応している。すなわち、１００は第１の電源端子電位（＋５Ｖ）、１１０は第２の電源端子（接地電位ＧＮＤ）、１２０は第１の入力端子（電位ＶI1）、１３０は第２の入力端子（電位ＶI2）である。 【００１１】演算増幅器３００の出力端子３５０の電位ＶOUT は、負帰還（ボルテージフォロワ）により入力端子１３０側に帰還されるため、差動トランジスタ対の入力電位差がゼロで平衡するように動作すると、第１の入力端子１２０と第２の入力端子１３０と出力電圧ＶOUT は同電位となる。すなわち、演算増幅器３００は外部回路の負帰還により増幅率が１である増幅器を構成している。図５の回路は、このような構成の演算増幅器３００に、図中に波形を示すように、振幅が３．０〜３．７Ｖの正弦波の第１のアカログ入力信号Ａ1 と１．１〜２．０Ｖの正弦波の第２のアナログ入力信号Ａ2 を、制御信号入力端子３４０へのアナログスイッチ制御信号Ｃ1 に従って交互に入力する例である。ここで従来の差動増幅回路では、入力可能の電圧範囲ＶHLは、 ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶDS5 −｜ＶTH1 ｜ であるから、仮に、各ＭＯＳトランジスタのしきい値が全て同じで０．８Ｖとすれば、入力可能な電圧範囲は、 ＶG4＞ＶHL＞ＶDS5 −０．８Ｖ となる。」 （当審注：数式の意味を考慮すると、【００１１】の数式中、「ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶDS5 −｜ＶTH1 ｜」は「ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶHL＞ＶDS5 −｜ＶTH1 ｜」の誤記と認める。） ｄ 「【００１２】よって、第１および第２のアナログ入力信号を入力可能（０．１Ｖの余裕を与える）とするには、ＶG4はＶG4＝３．７Ｖ＋０．１Ｖ＝３．８Ｖとし、ＶDSはＶDS＝１．１Ｖ−０．１Ｖ＋０．８Ｖ＝１．８Ｖとなるように設計（３．８Ｖ〜１．８Ｖ）する必要がある。」 （当審注：数式の意味を考慮すると、【００１１】の数式中、「ＶDS」（２箇所）は、いずれも「ＶDS5」の誤記と認める。） ｅ 「【００１３】 【発明が解決しようとする課題】以上説明したように、従来の差動増幅回路では、入力される第１および第２のアナログ入力信号の振幅が小さくても、両入力信号による上限および下限によって、差動振幅回路の入力電圧範囲が広くなるため、ダイナミッグレンジの広い差動増幅回路を設計しなければならない。しかし、ダイナミックレンジの広い差動増幅回路を設計することは、設計をより難しくするとともに、トランジスタの設計値を大きくしなければならないため、集積回路の面積や消費電力が増加するという欠点がある。」 ｆ 「【００１５】 【実施例】次に、本発明の最適な実施例について図面を参照して説明する。図１は、本発明の第１の実施例の差動増幅回路を示す図である。図１において、１００は第１の電源端子（電位＋５Ｖ）、１１０は第２の電源端子（接地電位＝ＧＮＤ）、１２０は第１の入力端子（電位ＶI1）、１３０は第２の入力端子（電位ＶI2）、１４０は第１の出力端子（電位Ｖ01）、１５０は第２の出力端子（電位02）、１６０はバイアス電流源回路、１７０は定電流源回路（カレントミラー回路）で一定電流Ｉc を差動トランジスタ対１９０に供給する回路である。１８０はダイナミック負荷回路、１９０はＭＯＳ電界効果トランジスタからなる差動トランジスタ対、２００はアナログスイッチで、前述の差動トランジスタ対１９０の基板電位を、ソース電位（“１”側）または第１の電源電位（“０”側）に切替える。２１０は、前述のアナログスイッチ２００を制御する信号Ｃ2 が入力される制御信号入力端子である。この制御信号Ｃ2 は、論理“１”ではソース電位側へ、論理“０”では第１の電源電位側へ切替える。 【００１６】ここで、後の説明の便利のために、ＭＯＳトランジスタのしきい値電圧の基板電圧依存性について述べる。一般にＭＯＳトランジスタのしきい値電圧と基板電圧との関係は次の(1)式で表される。」 （当審注：【００１６】の記載中、「(1)」は、１を○で囲ったものを表す。） ｇ 「【００１７】  」 ｈ 「【００１９】次に、本実施例の差動増幅回路の入力電圧範囲について述べる。本発明の差動増幅回路は、アナログスイッチ２００により、差動トランジスタ対１９０の基板電位ＶSB1 ＝ＯＶ）、または第１の電源電位（ＶSB1 ＝ＶDS4 ＞）に切替えることができる。すなわち、アナログスイッチ制御信号Ｃ2 を論理“１”（ＶSB1 ＝ＯＶ）にすることで、入力電圧範囲ＶHLを、ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶHL＞ＶDS5 −｜ＶTH1 ｜（従来と同じ）とし、論理“０”（ＶSB1 ＝ＶDS4 ＞ＯＶ）にすることで、入力電圧範囲ＶTLを、ＶG4＋｜ＶTH4 ｜−ＶTH1 ＋ΔＶDS5 −｜ＶTH1 ＋ΔＶTH1 ｜として、しきい値の増加分ΔＶTH1 だけ接地電位ＧＮＤ側へとシフトできる。」 （当審注：数式の意味を考慮すると、【００１９】の記載のうち、「ＯＶ」（３箇所）は、いずれも「０Ｖ」の誤記であり、「入力電圧範囲ＶTLを、ＶG4＋｜ＶTH4 ｜−ＶTH1 ＋ΔＶDS5 −｜ＶTH1 ＋ΔＶTH1 ｜として」は「入力電圧範囲ＶTLを、ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ＋ΔＶTH1 ｜＞ＶTL＞ＶDS5 −｜ＶTH1 ＋ΔＶTH1 ｜として」の誤記と認める。） ｉ 「【００２０】図２は、演算増幅器を本実施例の差動増幅回路で構成した回路図である。図２において、３１０は第１のアナログ信号入力端子、３２０は第２のアナログ信号入力端子、３６０は電源端子（電位＋５Ｖ）、３３０はアナログスイッチ、３４０はアナログスイッチ制御信号Ｃ12の入力端子、３５０は演算増幅器の出力端子、３００は演算増幅器である。そして、演算増幅器３００の各端子は、図１に示す実施例の差動増幅回路に対応している。すなわち、１００は第１の電源端子（電位＋５Ｖ）、１１０は第２の電源端子（接地電位ＧＮＤ）、１２０は第１の入力端子（電位ＶI1）、１３０は第２の入力端子（電位ＶI2）、２１０はアナログスイッチ制御信号Ｃ12の入力端子である。 【００２１】従来の演算増幅器と同様、図２中に波形を示す第１のアナログ入力信号Ａ1 および第２のアナログ入力信号Ａ2 を、アナログスイッチ制御信号Ｃ12に従って交互に入力する例を述べる。 【００２２】アナログスイッチ制御信号Ｃ12が論理“１”（ＶSB1 ＝ＯＶ）では、入力信号の電圧範囲は、ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶDS5 −｜ＶTH1 ｜（従来と同じ）である。一方、論理“０”（ＶSBI ＝ＶDS4 ＞ＯＶ）にすると、入力信号の電圧範囲はしきい値の増加分ΔＶTH1 だけ接地電位ＧＮＤ側へとシフトさせることができる。仮に、各ＭＯＳトランジスタのしきい値が同じで、その値が０．８Ｖ（ＶSB1 ＝０Ｖの時）であり、ＶG4を３．８Ｖに設計すると、アナログスイッチ制御信号Ｃ12が論理“１”（ＶSB1 ＝ＯＶ）の入力電圧範囲は、３．８Ｖ＞ＶHL＞ＶDS5 −０．８Ｖとなる。」 （当審注：数式の意味を考慮すると、【００２２】の記載の「ＯＶ」（３箇所）は、いずれも「０Ｖ」の誤記であり、「ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶDS5 −｜ＶTH1 ｜（従来と同じ）」は「ＶG4＋｜ＶTH4 ｜−｜ＶTH1 ｜＞ＶHL＞ＶDS5 −｜ＶTH1 ｜（従来と同じ）」の誤記と認める。） ｊ 「【００２３】次に、アナログスイッチ制御信号Ｃ12が論理“０”の場合は、基板電位ＶSB1 が、ＶSB1 ＝５Ｖ−３．８Ｖ＝１．２Ｖだから、このときのしきい値の増加分△ＶTH1 は、図６よりΔＶTH1 ＝０．６Ｖである。従って、この時の入力電圧範囲は、３．８Ｖ−｜ΔＶTH1 ｜＞ＶHL＞ＶDS5 −０．８Ｖ−｜ΔＶTH1 ｜となる。このとき、第２のアナログ入力信号Ａ2 の下限１．１Ｖが、ＶDS5 −０．８Ｖ−｜ΔＶTH1 ｜よりおおきければよく、ＶDS5 は、１．１Ｖ−０．１Ｖ（余裕）＋０．８Ｖ＋０．６Ｖ＝２．４Ｖとなり、３．８Ｖ〜２．４Ｖで設計すれば良い。 【００２４】次に、本発明の第二の実施例の増幅器を用いた別の演算増幅器の回路図を図３に示す。この演算増幅器は、入力のアナログ信号のレベルを検出する回路を持つ差動増幅回路で構成された演算増幅器である。図３において、３１０はアナログ信号入力端子、３６０は電源端子（電位＋５Ｖ）、３５０は演算増幅器の出力端子、３００は演算増幅器である。そして、演算増幅器３００の各端子は、図１に示す第１の実施例の差動増幅回路に対応している。すなわち、１００は第１の電源端子（電位＋５Ｖ）、１１０は第２の電源端子（接地電位＝ＧＮＤ）、１２０は第１の入力端子（電位Ｖ11）、１３０は第２の入力端子（電位Ｖ12）である。３７０はレべル検出回路で、通常はアナログスイッチ制御信号Ｃ2 の論理を“１”とし、アナログ信号Ａのレベルがある一定レベル以下になると論理を“０”として、差動増幅回路の入力電位範囲を接地電位ＧＮＤ側へとシフトする。 【００２５】すなわち、本実施例を用いた演算増幅器は、レベル検出回路により、図２中に示すアナログ入力信号Ａ1 およびＡ2 入力信号があると、入力信号のレベルにあわせて自動的に入力信号範囲を切替えることができる。」 ｋ 「【００２７】 【発明の効果】本発明の差動増幅回路は、差動段である差動トランジスタ対の基板電位を、スイッチにより切替えることによって、この差動トランジスタ対のしきい値電圧を基板効果により変えて、差動増幅回路の入力信号の電圧範囲をシフトすることができる。従って本発明によれば、入力信号にあわせて入力電圧範囲を切替えることが可能となり、従来の増幅回路とは異ってダイナミックレンジの広い回路設計をする必要は無く、回路設計が容易でしかも面積の小さい増幅回路を実現することができる。」 ｌ 図１  図１によれば、第１の入力端子１２０は差動トランジスタ対１９０のうちのＭＯＳ電界効果トランジスタＴ1のゲートと接続され、第２の入力端子１３０は差動トランジスタ対１９０のうちのＭＯＳ電界効果トランジスタＴ2のゲートと接続されると認められる。 ｍ 図２  ｎ 図３  図３によれば、アナログ信号Ａはアナログ入力端子３１０に入力され、アナログ信号入力端子３１０は第１の入力端子１２０と接続されると認められる。 ｏ 図４  ｐ 図５  ｑ 図６  （イ）前記（ア）の記載によれば、文献１には、以下の発明（以下、「引用発明」という。）が記載されている。 「入力のアナログ信号のレベルを検出する回路を持つ差動増幅回路で構成された演算増幅器であって（【００２４】）、 前記演算増幅器は、アナログ信号入力端子３１０、電源端子３６０、演算増幅器の出力端子３５０、演算増幅器３００及びレベル検出回路３７０を備え、レべル検出回路３７０は、通常はアナログスイッチ制御信号Ｃ2の論理を“１”とし、アナログ信号Ａのレベルがある一定レベル以下になると論理を“０”として、差動増幅回路の入力電位範囲を接地電位ＧＮＤ側へとシフトし（【００２４】）、 前記差動増幅回路は、第１の入力端子１２０、第２の入力端子１２０、ＭＯＳ電界効果トランジスタからなる差動トランジスタ対１９０、アナログスイッチ２００及び前述のアナログスイッチ２００を制御する信号Ｃ2が入力される制御信号入力端子２１０を備え、アナログスイッチ２００は、前述の差動トランジスタ対１９０の基板電位を、ソース電位（“１”側）または第１の電源電位（“０”側）に切替え（【００２４】、【００１５】）、 第１の入力端子１２０は差動トランジスタ対１９０のうちのＭＯＳ電界効果トランジスタＴ1のゲートと接続され、第２の入力端子１３０は差動トランジスタ対１９０のうちのＭＯＳ電界効果トランジスタＴ2のゲートと接続され（図１）、 アナログ信号Ａはアナログ入力端子３１０に入力され、アナログ信号入力端子３１０は第１の入力端子１２０と接続される（図３）、 演算増幅器。」 イ 文献２ （ア）周知技術を示すために原査定で引用された特開２０００−１２４７８３号公報（以下、「文献２」という。）には、以下の事項が記載されている。 「【０００２】 【従来の技術】図２は高周波信号を分岐するのに用いられる従来の半導体高周波切替回路の内部構成を示す回路図である。図２に示すように、従来の半導体高周波切替回路は、高周波スイッチ（以下、ＲＦスイッチと呼ぶ）１と、コンデンサＣ１〜Ｃ４とを備える。ＲＦスイッチ１は、一入力二出力の単極双投（SPDT）型のスイッチ（以下、SPDTスイッチと呼ぶ）１１と、インバータ１２とを有する。 【０００３】SPDTスイッチ１１は、図３に詳細を示すように、２つのMOSトランジスタＱ１，Ｑ２で構成され、一方のトランジスタＱ１のゲート端子はインバータ１２の入力端子に、他方のトランジスタＱ２のゲート端子はインバータ１２の出力端子に接続される。 【０００４】図２のインバータ１２は、外部から電源電圧の供給を受けて動作する。このため、図２のＲＦスイッチ１には、電源供給用の電源端子Ｖinおよび接地端子GNDと、高周波信号の入力端子Ｓinと、分岐された高周波信号を出力する複数の信号出力端子Ｓout1，Ｓout2と、SPDTスイッチ１１を切替制御するための制御信号入力端子Ｖｃが設けられる。このように、図２に示す従来のＲＦスイッチ１１は、最低でも５つの入出力端子を必要とする。」 図２  図３  ウ 文献３ （ア）周知技術を示すために原査定で引用された特開平１０−２４２８２６号公報（以下、「文献３」という。）には、以下の事項が記載されている。 「【０００２】 【従来の技術】従来、高周波を切り替えるためのスイッチとしてはＰＩＮダイオード、デュアルゲートＦＥＴを用いたもの等があるが、ＧａＡｓモノリシックＩＣの製造技術の進歩と共に、ＧａＡｓ・ＦＥＴをアナログスイッチとして用いたものが一般的に知られている。その例として、図８にＳＰＤＴ（Ｓｉｎｇｌｅ−Ｐｏｌｅ−Ｄｏｕｂｌｅ−Ｔｈｒｏｕｇｈ）構成のスイッチの回路図を示す。 【０００３】このスイッチは、第１の端子Ｐ１と第２の端子Ｐ２間に直列接続される第１及び第２のトランジスタ１０１，１０２と、第１の端子Ｐ１と接地間に接続される第３のトランジスタ１０３と、第２の端子Ｐ２と接地間に接続される第４のトランジスタ１０４と、夫々のトランジスタ１０１〜１０４のゲートに接続された抵抗器１０５〜１０８とからなり、第１及び第２のトランジスタ１０１，１０２の接続点Ｐ３を第３の端子とし、第１乃至第４のトランジスタ１０１〜１０４のゲート電圧ＶＣを制御することにより、第１の端子Ｐ１と第３の端子Ｐ３間及び第２の端子Ｐ２と第３の端子Ｐ３間のいずれか一方を電気的に接続するものである。」 「【０００９】一方、Ｓｉを用いたＦＥＴである、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）、ジャンクション型トランジスタ（ＪＦＥＴ）のゲート長は微細加工技術の進歩により１ミクロンを切るようになり、ＦＥＴのｇｍ，ｆｔと言った性能の向上には目を見張るものがある。 【００１０】従って、Ｓｉ・ＦＥＴを用いたＦＥＴアナログスイッチ型の高周波切り替えスイッチの実現が可能になっている。ＧａＡｓと比べるとＳｉは豊富に存在し、かつ集積化技術も進歩しているため廉価に提供できる、他の集積回路との複合化が容易に可能という利点がある。」 図８  （３）対比 本件補正発明と引用発明とを対比する。 ア 引用発明の「差動トランジスタ対１９０」は「ＭＯＳ電界効果トランジスタからなる」ものであり、２つのＭＯＳ電界効果トランジスタＴ1及びＴ2によって構成されている。 よって、引用発明の「差動トランジスタ対１９０」、「ＭＯＳ電界効果トランジスタＴ1」及び「ＭＯＳ電界効果トランジスタＴ2」は、それぞれ本件補正発明の「差動対」、「第１ＭＯＳトランジスタ」及び「第２ＭＯＳトランジスタ」に相当し、本件補正発明と引用発明とは「差動対をなす第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタ」を備える点で一致する。 イ 引用発明の「レベル検出回路３７０」は、「通常はアナログスイッチ制御信号Ｃ2の論理を“１”とし、アナログ信号Ａのレベルがある一定レベル以下になると論理を“０”」とするものであるから、「アナログ信号Ａ」のレベルを判定している。 そして、引用発明の「アナログ信号Ａ」は「アナログ入力端子３１０に入力され、アナログ信号入力端子３１０は第１の入力端子１２０と接続され」ており、「第１の入力端子１２０」は「差動トランジスタ対１９０のうちのＭＯＳ電界効果トランジスタＴ1のゲートと接続され」ているから、「アナログ信号Ａ」は、差動入力のうちの一方の入力であって、ＭＯＳ電界効果トランジスタＴ1のゲートに入力されるものと認められる。 そうすると、引用発明の「アナログ信号Ａ」は、本件補正発明の「前記第１ＭＯＳトランジスタのゲートおよび前記第２ＭＯＳトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力」に相当し、本件補正発明における「判定対象信号」には前記「差動入力のうちの少なくとも一方の入力」が含まれると解されるから、本件補正発明と引用発明とは「前記第１ＭＯＳトランジスタのゲートおよび前記第２ＭＯＳトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部」を備える点で一致する。 ウ 引用発明の「基板電位」は、明らかにＭＯＳ電界効果トランジスタのバックゲート電圧のことである。 引用発明の「信号Ｃ2」は、「アナログ信号Ａ」のレベルを判定して得られる信号であるから、本件補正発明の「判定結果」に相当する。 そして、引用発明の「アナログスイッチ２００」は、「信号Ｃ2」によって制御され、「前述の差動トランジスタ対１９０の基板電位を、ソース電位（“１”側）または第１の電源電位（“０”側）に切替え」るものであるから、引用発明の「アナログスイッチ２００」は本件補正発明の「電圧変更部」に対応し、本件補正発明と引用発明とは「前記判定部の判定結果に応じて、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタの両方のバックゲートに供給するバックゲート電圧を」「変更する電圧変更部」を備える点で共通する。 エ 引用発明の「アナログスイッチ２００」は、差動トランジスタ対１９０のバックゲート電圧を「ソース電位」又は「第１の電源電位」に切替えるものであるから、引用発明は、２つの異なる電圧の何れかをバックゲート電圧として用いるものである。 そうすると、本件補正発明と引用発明とは「前記電圧変更部は、複数の異なる電圧の何れかを前記バックゲート電圧として用いる」点で共通する。 オ 引用発明の「演算増幅器」は、「差動増幅回路で構成された」ものであるから、差動回路といえる。 よって、本件補正発明と引用発明とは「差動回路」である点で一致する。 カ 前記ア〜オによれば、本件補正発明と引用発明との一致点及び相違点は以下のとおりである。 〈一致点〉 「差動対をなす第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタと、 前記第１ＭＯＳトランジスタのゲートおよび前記第２ＭＯＳトランジスタのゲートに入力される差動入力のうちの少なくとも一方の入力に基づく判定対象信号のレベルを判定する判定部と、 前記判定部の判定結果に応じて、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタの両方のバックゲートに供給するバックゲート電圧を変更する電圧変更部と、 を備え、 前記電圧変更部は、複数の異なる電圧の何れかを前記バックゲート電圧として用いる差動回路」である点。 〈相違点１〉 本件補正発明の「電圧変更部」は「ＭＯＳトランジスタにより」バックゲート電圧を変更しているのに対し、引用発明の「アナログスイッチ２００」はＭＯＳトランジスタによりバックゲート電圧を変更するものではない点。 〈相違点２〉 本件補正発明のバックゲート電圧は「３つ以上の」異なる電圧の何れかであるのに対し、引用発明の基板電位は２つの異なる電圧（ソース電位及び第１の電源電位）の何れかである点。 （４）相違点についての判断 相違点１及び２について判断すると、引用発明において、バックゲート電圧を３つ以上の異なる電圧から選択可能とし（相違点２）、その選択をＭＯＳトランジスタによって行うこと（相違点１）は、設計変更に伴う当業者の通常の創作能力の発揮に過ぎず、格別のことではない。詳細は以下のア〜ウのとおりである。 ア 引用発明の課題は、設計が容易で、集積回路の面積や消費電力を増加させずに、入力電圧範囲のダイナミックレンジの広い差動増幅回路を得ることであると認められる（【００１３】）。 そして、前記課題（ダイナミックレンジを広くする）を解決するために、引用発明では、差動トランジスタ対のしきい値電圧を基板効果により変えて、差動増幅回路の入力信号の電圧範囲をシフトする構成を採用したものと認められる（【００２７】）。 イ 引用発明の課題に「設計が容易」であることが含まれることから、引用発明の演算増幅器ないし差動増幅回路は、実施例に記載された動作環境（電源の電位が＋５[V]（【００１５】）、入力信号の振幅が３．０〜３．７[V]と１．１〜２．０[V]の２種類（【００１０】、【００１１】、【００２１】））に限らず、使用する環境にあわせて電源電圧や入力電圧範囲等を当業者が適宜設計すべきものであると認められる。 そして、ＭＯＳトランジスタの差動対を用いた差動増幅回路は、様々な電源電圧で用いられることが周知であり、例えば、特開２０１２−４４３６８号公報の【００９１】には、１０Ｖの電源電圧を用いることが示されている。 ウ 引用発明はバックゲート電圧を２種類用意し、これを切替えることによって前記課題を解決しているが、動作環境によっては、バックゲート電圧が２種類では足りず、３種類以上を使用しなければならない場合があることは、以下の（ア）〜（キ）のように、当業者にとって明らかであり、これに伴う設計変更は、当業者の通常の創作能力の発揮に過ぎない。 （ア）前記イのとおりであるから、引用発明を１０[V]の電源電圧で用いることは当然に想定されることである。よって、以下では、電源電圧を１０[V]とし、所望の入力電圧範囲を、例えば、４．１〜６．１[V]とする。 （イ）文献１の【００１９】によれば、引用発明の入力電圧範囲の上限は ＶG4＋｜ＶTH4｜−｜ＶTH1｜ で与えられ、入力電圧範囲の下限は ＶDS5−｜ＶTH1｜ で与えられる。ここで、ＶG4は図１のトランジスタＴ4のゲート電位（接地電位を基準電位とする）であり、ＶDS5は図１のトランジスタＴ5のドレイン・ソース間電圧であり、｜ＶTH1｜及び｜ＶTH4｜は、それぞれ図１のトランジスタＴ1及びＴ4のしきい値電圧である。 トランジスタＴ1及びＴ4のしきい値電圧は、文献１の【００１６】及び【００１７】のとおり、基板電位｜ＶSB｜（｜ＶSB｜は基板からみたソース電位）により変化するが、基板に与える電圧（すなわちバックゲート電圧）をソース電位にした場合（すなわち｜ＶSB｜＝０[V]の場合）のしきい値電圧は、図６によれば０．８[V]である。 図１の回路図によれば、トランジスタＴ4の基板電位はソース電位に固定されているので、そのしきい値電圧｜ＶTH4｜は常に０．８[V]である。 （ウ）信号Ｃ2が論理“１”のとき、トランジスタＴ1の基板の電圧はソース電位に等しくなるから、トランジスタＴ1の基板電位｜ＶSB｜は０となり、このときのしきい値電圧｜ＶTH1｜は０．８[V]となる（図６）から、このときの入力電圧範囲の上限（以下、「Ｖ1max」と表記する。）及び下限（以下、「Ｖ1min」と表記する。）は、前記（イ）の式により、 Ｖ1max ＝ ＶG4 Ｖ1min ＝ ＶDS5−０．８[V] で与えられる。 信号Ｃ2が論理“１”の場合は、信号Ｃ2が論理“０”の場合よりも入力電圧範囲が高い場合であるので、Ｖ1maxが所望の入力電圧範囲の上限６．１[V]（前記（ア））よりも高くなければならず、余裕を０．１[V]与える（【００１２】）と、ＶG4＝６．２[V]となる。 （エ）信号Ｃ2が論理“０”のとき、トランジスタＴ1の基板に与えられる電位は電源電圧すなわち１０[V]（前記（ア））となる。 そして、トランジスタＴ1のソースはトランジスタＴ4のドレインに接続されているから、トランジスタＴ1のソース電位はＶD4である。 また、ＶD4＜ＶG4＋｜ＶTH4｜（【０００８】）であるから、ＶD4＝ＶG4＋｜ＶTH4｜−δ（δは無視できる程度に小さな正の数）であれば十分である。 そうすると、トランジスタＴ1の基板電位｜ＶSB｜は、 ｜ＶSB｜＝１０−ＶD4＝１０[V]−（ＶG4＋｜ＶTH4｜−δ） ＝９．２[V]−ＶG4＋δ となる。 前記（ウ）によれば、ＶG4＝６．２[V]であるから、トランジスタＴ1の基板電位｜ＶSB｜は、９．２−６．２＋δ≒３[V]である。｜ＶSB｜＝３[V]のときのしきい値電圧｜ＶTH｜は２[V]である（図６）から、トランジスタＴ1のしきい値電圧｜ＶTH1｜はほぼ２[V]である。 したがって、前記（イ）の式により、信号Ｃ2が論理“０”のときの入力電圧範囲の上限（以下、「Ｖ0max」と表記する。）及び下限（以下、「Ｖ0min」と表記する。）は、 Ｖ0max ＝ ６．２＋０．８−２ ＝ ５[V] Ｖ0min ＝ ＶDS5−２[V] となる。 信号Ｃ2が論理“０”の場合は、信号Ｃ2が論理“１”の場合よりも入力電圧範囲が低い場合であるので、Ｖ0minが所望の入力電圧範囲の下限４．１[V]（前記（ア））よりも低くなければならず、余裕を０．１[V]与える（【００２３】）と、ＶDS5＝６[V]となる。 （オ）前記（ア）の前提で設計した場合、前記（ウ）及び（エ）によれば、入力電圧範囲は、Ｖ0min〜Ｖ0max（＝４〜５[V]）と、Ｖ1min〜Ｖ1max（＝５．２〜６．２[V]）とに切替えられる。 しかしながら、入力電圧が５〜５．２[V]の範囲は、制御信号Ｃ2の値によらず対応できないことが明らかである。 （カ）前記（イ）の式から、入力電圧範囲の上限及び下限は、トランジスタＴ1のしきい値電圧｜ＶTH1｜の増加に応じて減少することが明らかである。 また、図６によれば、トランジスタのしきい値電圧（｜ＶTH1｜を含む）は、基板電位｜ＶSB｜の増加に応じて増加することが明らかである。 そうすると、入力電圧範囲の上限及び下限は、トランジスタＴ1（及びＴ2）の基板電位｜ＶSB｜の増加に応じて減少することが明らかであるから、前記（オ）において対応できなかった５〜５．２[V]の入力電圧範囲に対応するためには、基板電位｜ＶSB｜を、信号Ｃ2が論理“０”のときの値よりも小さくし、信号Ｃ2が論理“１”のときの値よりも大きくする必要があることが明らかである。例えば、前記（エ）のとおりＶD4＝ＶG4＋｜ＶTH4｜−δとし、基板電位｜ＶSB｜が１．２[V]＋δとなるように、トランジスタＴ1の基板にほぼ８．２[V]の電圧（接地電位からみた電圧）を与えた場合、図６によれば｜ＶTH1｜≒１．４[V]となるから、４．６〜５．６[V]の入力電圧範囲に対応できるようになる。 （キ）前記（カ）によれば、前記（ア）の前提のとおり、入力電圧範囲を４．１〜６．１[V]の範囲で設計する場合、差動トランジスタ対１９０の基板電位｜ＶSB｜を、０[V]、１．２[V]、及び３[V]の３つの電位から選択できるように設計変更すれば良いことが明らかである。 このような設計変更を行う場合、引用発明のアナログスイッチ２００は２接点の切替スイッチから３接点の切替スイッチに変更しなければならないことが明らかであるし、３接点の切替スイッチをＭＯＳトランジスタによって構成することは周知技術であるから（２接点の切替スイッチ（ＳＰＤＴスイッチ）をＭＯＳトランジスタによって構成することが周知技術であることは文献２及び文献３に示されるとおりであるし、切替接点の数によらず、スイッチをＭＯＳトランジスタで構成することは、文献を挙げるまでもない周知技術である。）、３接点の切替スイッチをＭＯＳトランジスタにより構成することは周知技術による転換に過ぎない。 以上によれば、引用発明において、バックゲート電圧を３つ以上とし、該３つ以上のバックゲート電圧の何れかを選択するためにＭＯＳトランジスタを用いることは、設計変更に伴う当業者の通常の創作能力の発揮に過ぎず、格別のことではない。 したがって、相違点１及び２に係る本件補正発明の構成は、当業者が容易になし得るものである。 （５）効果についての判断 前記（４）アのとおり、引用発明の課題は入力電圧範囲のダイナミックレンジの広い差動増幅回路を得ることにあり、引用発明の構成によって該課題は解決されると認められる。 そうすると、引用発明は同相入力電圧についてもそのダイナミックレンジが拡大されていると認められ、本件補正発明と同等の効果を奏すると認められる。 （６）請求人の主張についての判断 ア 請求人は、「いずれの引用文献にも、本願の請求項１に係る発明の下記の構成が記載されていない。「前記電圧変更部は、３つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる」」と主張する（審判請求書１０頁、上申書３頁）。 しかしながら、前記（４）のとおりであるから、請求人の主張は採用できない。 イ 請求人は、「本願請求項１に係る発明によれば、上述の構成を有するので、バックゲート電位を動的に調整することにより、同相入力電圧範囲を、いっそう広い範囲に拡大することができる」と主張する（審判請求書１１頁、上申書４頁）。 しかしながら、前記（５）のとおりであるから、請求人の主張は採用できない。 ４ 本件補正についてのむすび 前記３によれば、本件補正は、特許法17条の2第6項において準用する同法126条7項の規定に違反するので、同法159条1項の規定において読み替えて準用する同法53条1項の規定により却下すべきものである。 よって、上記補正の却下の決定の結論のとおり決定する。 第３ 本願発明 本件補正は上述のとおり却下されたため、本願の請求項１係る発明（以下、「本願発明」という。）は、前記第２［理由］１（２）のとおりである。 第４ 原査定の概要 原査定の概要は、以下のとおりである。 この出願の請求項１、２、４〜７に係る発明は、下記引用文献１に記載された発明並びに下記引用文献７及び８に示される周知技術に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。 引用文献１．特開平５−１０２７５６号公報 引用文献７．特開２０００−１２４７８３号公報 引用文献８．特開平１０−２４２８２６号公報 第５ 文献の記載事項 原査定の拒絶の理由で引用された引用文献１、７及び８（それぞれ、この審決における文献１、２及び３に対応）の記載事項は、それぞれ前記第２［理由］３（２）に記載したとおりである。 第６ 本願発明と引用発明との対比・判断 本願発明は、前記第２［理由］３で検討した本件補正発明から、その発明特定事項である「電圧変更部」に係る「前記電圧変更部は、３つ以上の異なる電圧の何れかを前記バックゲート電圧として用いる」との限定事項を削除したものである（前記第２［理由］２を参照）。 そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本件補正発明が、前記第２［理由］３（３）〜（６）に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 第７ むすび 以上のとおり、本願発明は、引用発明及び周知技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。 したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 別掲 |
（行政事件訴訟法第４６条に基づく教示） この審決に対する訴えは、この審決の謄本の送達があった日から３０日（附加期間がある場合は、その日数を附加します。）以内に、特許庁長官を被告として、提起することができます。 |
| 審理終結日 | 2022-05-12 |
| 結審通知日 | 2022-05-17 |
| 審決日 | 2022-06-02 |
| 出願番号 | P2017-154063 |
| 審決分類 |
P
1
8・
575-
Z
(H03F)
P 1 8・ 121- Z (H03F) |
| 最終処分 | 02 不成立 |
| 特許庁審判長 |
伊藤 隆夫 |
| 特許庁審判官 |
丸山 高政 衣鳩 文彦 |
| 発明の名称 | 差動回路およびＯＰアンプ |
| 代理人 | 龍華国際特許業務法人 |