• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て ただし書き2号誤記又は誤訳の訂正  H04N
審判 全部申し立て ただし書き1号特許請求の範囲の減縮  H04N
審判 全部申し立て 2項進歩性  H04N
管理番号 1387449
総通号数
発行国 JP 
公報種別 特許決定公報 
発行日 2022-08-26 
種別 異議の決定 
異議申立日 2018-12-15 
確定日 2022-05-11 
異議申立件数
訂正明細書 true 
事件の表示 特許第6348992号発明「TDIラインイメージセンサ」の特許異議申立事件について、次のとおり決定する。 
結論 特許第6348992号の明細書及び特許請求の範囲を訂正請求書に添付された訂正明細書及び特許請求の範囲のとおり訂正することを認める。 特許第6348992号の請求項1に係る特許を取り消す。 
理由 第1 手続の経緯
特許第6348992号の請求項1に係る特許についての出願は、2015年5月14日(パリ条約による優先権主張外国庁受理2014年5月15日、韓国)を国際出願日とする出願であって、平成30年6月8日にその特許権の設定登録がされ、平成30年6月27日に特許掲載公報が発行された。その特許についての特許異議申立人株式会社レクレアルによる本件特許異議の申立ての経緯は次のとおりである。

平成30年12月25日:特許異議申立人による特許異議の申立て
平成31年 2月28日:特許異議申立人による上申書
(甲第3号証の発行年月日を記載した証拠の提出)
平成31年 3月18日:取消理由通知書
令和 元年 6月24日:特許権者による意見書及び訂正請求書の提出
令和 元年 7月31日:異議申立人による意見書の提出
令和 元年 8月29日:取消理由通知書(決定の予告)
令和 元年12月 4日:特許権者による意見書及び訂正請求書の提出
令和 2年 1月17日:異議申立人による意見書の提出
令和 2年 2月 7日:取消理由通知書(決定の予告)
令和 2年 5月13日:特許権者による意見書及び訂正請求書の提出
令和 2年 7月13日:異議申立人による意見書の提出

なお、令和元年6月24日付け訂正請求及び令和元年12月4日付け訂正請求は、特許法第120条の5第7項の規定により、取り下げられたものとみなす。

第2 訂正の適否についての判断
1 訂正の内容
本件訂正請求による訂正の内容は以下の(1)〜(2)のとおりである。

(1)訂正事項1
特許請求の範囲の請求項1に「前記増幅器は、・・・ソースフォロワ増幅器であることを特徴とする、TDIラインイメージセンサ。」とあるのを、「前記増幅器は、・・・ソースフォロワ増幅器であり、
コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、
前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われることを特徴とする、TDIラインイメージセンサ。」と訂正する。

(2)訂正事項2
願書に添付した明細書の段落【0034】に記載された「リセットレイン」を「リセットドレイン」に訂正する。

2 訂正の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否
(1)訂正事項1
ア 訂正の目的について
訂正後の請求項1に係る発明は、訂正前の請求項1における「TDIラインイメージセンサ」を、「コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、
前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われる」との記載により、さらに限定するものである。
したがって、訂正事項1は、特許法第120条の5第2項ただし書第1号に規定する特許請求の範囲の減縮を目的とするものである。

イ 実質上特許請求の範囲を拡張し、又は変更する訂正ではないこと
訂正事項1は、TDIラインイメージセンサにおける電荷保存ノードのリセットについて、限定したものであり、カテゴリーや対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更するものには該当しない。
よって、訂正事項1は、実質上特許請求の範囲を拡張し、又は変更するものではなく、特許法第120条の5第9項で準用する特許法第126条第6項の規定に適合するものである。

ウ 願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であること
訂正事項1の「コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、」(以下「訂正事項1−1」という。)は、願書に添付した明細書(以下「明細書」という。)の段落【0029】〜【0031】、【0033】〜【0034】、図1〜3に基づくものである。
よって、訂正事項1−1は、願書に添付された明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。

訂正事項1の「前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われ」(以下「訂正事項1−2」という。)は、願書に添付された明細書、特許請求の範囲又は図面に記載されていないが、リセットを行う撮像素子の動作として普通のことであるから、新たな技術的事項を導入するものではない。
よって、訂正事項1−2は、願書に添付された明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正である。

したがって、訂正事項1は、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、特許法第120条の5第9項で準用する特許法第126条第5項の規定に適合するものである。

(2)訂正事項2
ア 訂正の目的について
訂正事項2は、明細書の誤記の訂正である。
したがって、訂正事項2は、特許法第120条の5第2項ただし書第2号に規定する誤記の訂正を目的とするものである。

イ 実質上特許請求の範囲を拡張し、又は変更する訂正ではないこと
訂正事項2は、明細書の誤記の訂正であって、実質上特許請求の範囲を拡張し、又は変更するものではない。
したがって、訂正事項2は、特許法第120条の5第9項で準用する特許法第126条第6項の規定に適合するものである。

ウ 願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であること
訂正事項2は、明細書の段落【0034】の「リセットレイン」を「リセットドレイン」とする誤記の訂正であるから、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、特許法第120条の5第9項で準用する特許法第126条第5項の規定に適合するものである。

(3)小括
以上のとおりであるから、本件訂正請求による訂正は特許法第120条の5第2項ただし書第1号又は第2号に掲げる事項を目的とするものであり、かつ、同条第9項において準用する同法第126条第5項から第6項までの規定に適合するので、訂正後の請求項1について訂正することを認める。

第3 特許異議の申立てについて
1 本件発明
本件訂正請求により訂正された訂正請求項1に係る発明(以下「本件発明」という。)は、その特許請求の範囲の請求項1に記載された次の事項により特定されるとおりのものである。
ただし、(A)〜(I)は当審で付与した。以下各構成要件を「構成要件A」〜「構成要件I」という。

(本件発明)
(A)M個のCCDが一列配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部;および
(B)前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力する出力部を含み、
前記出力部は、
(C)前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器;
(D)前記増幅器から出力される各信号をAD変換するM個のAD変換器;および
(E)前記AD変換器の出力を保存して順次出力するメモリーバッファー;を含み、
(F)前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力するソースフォロワ増幅器であり、
(G)コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、
(H)前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われる
(I)ことを特徴とする、TDIラインイメージセンサ。

2 取消理由の概要
本件特許の請求項1に係る発明に対して令和2年2月7日特許権者に通知した取消理由のうち進歩性の取消理由の要旨は、次のとおりである。

本件特許の請求項1に係る発明は、甲第2号証に記載された発明に基づき、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないものであり、請求項1に係る特許は取り消されるべきものである。

3 甲第2号証の記載事項及び甲第2号証に記載された発明
(1)甲第2号証の記載事項
甲第2号証(米国特許第7796174号明細書。以下「甲2」という。)には、「HYBRID IMAGER」(発明の名称。訳「ハイブリッドイメージャ」)に関し、図面と共に次の事項が記載されている。訳は当審で付与した。

ア 「The CCD imaging sensor array 124 includes a plurality of pixels 604 grouped in a plurality of sub-arrays 1204. Each column(row) of pixels 604 may be associated with a sense node 804a. 」(9欄24〜27行)
[訳:CCDイメージングセンサアレイ124は、複数のサブアレイ1204に属する複数のピクセル604を含む。ピクセル604の各列(行)は、センスノード804aに対応してもよい。]

イ 「Moreover, the sense node 804 typically comprises a contact to the floating diffusion.」(6欄60〜61行)
[訳:さらに、センスノード804は、典型的には、フローティングディフュージョンへのコンタクトを有する。]

ウ 「As illustrated, an amplifier 1208, formed on the first semiconductor substrate 126, may be associated with each sense node 804.」(9欄30〜33行)
[訳:図示するように、第1の半導体基板126上に形成される増幅器1208は、各センスノード804に対応してもよい。]

エ 「Accordingly, the amplifier 1208 may comprise a source follower or other buffer to provide a voltage buffered output.」(9欄39〜41行)
[訳:したがって、増幅器1208は、電圧バッファ出力を提供するためのソースフォロア又は他のバッファを備えてもよい。]

オ 「Portions of a hybrid imager 124 in accordance with other embodiments of the present invention are illustrated in FIG. 9. In particular, FIG. 9 differs from the hybrid imager 124 depicted in FIG. 8 in that the voltage signal from the sense node 804 is provided using an electrode 904 that also functions as a floating gate. The voltage on electrode(gate)904 is determined by the reset transistor 908. In addition, the signal line 906 for carrying the voltage signal from the sense node 804 to the voltage mode amplifier 820 is associated with a reset switch or transistor 908. The reset switch 908 and/or the voltage mode amplifier 820 may be formed on either the first semiconductor substrate 126 or the second semiconductor substrate 130. After being sensed (possibly multiple times), the signal charge packets can be removed through a diode drain (not shown in FIG.9).」(8欄46〜60行)
[訳:本発明の他の実施形態によれば、ハイブリッド撮像装置124の部分は、図9に示されている。特に、図9は、図8に示されているハイブリッド撮像装置124と異なっている。センスノード804からの電圧信号は、フローティングゲートとしても機能する電極904を使用するために供給される。電極(ゲート)904の電圧は、リセットトランジスタ908によって決定される。また、センスノード804から電圧モード増幅器820への電圧信号を運ぶための信号ライン906は、リセットスイッチ又はトランジスタ908に接続される。リセットスイッチ908及び/又は電圧モード増幅器820は、第1の半導体基板126又は第2の半導体基板130上に形成されてもよい。検知された後(おそらく複数回)信号電荷パケットはダイオードドレイン(図9には示されていない)を介して除去することができる。]

カ 「As illustrated in FIG. 12, the first semiconductor substrate 126 may include a number of means for forming potential barriers, or control gates 816. As can be appreciated by one of skill in the art, control gates 816 may be provided for moving collected charge from a pixel 604 or sequentially from a column (row) of pixels 604 to a sense node 804. Also, reset switches 908 can be formed on the first semiconductor substrate 126 for resetting associated sense nodes 804.」(10欄13〜20行)
[訳:図12に示すように、第1の半導体基板126は、複数のポテンシャル障壁を形成するための手段、又は制御ゲート816を含むことができる。当業者には理解されるように、制御ゲート816は、画素604又は画素604の行(列)から順次センスノード804に収集された電荷を移動させるために供給されることができる。また、リセットスイッチ908は、接続されたセンスノード804をリセットするために、第1の半導体基板に形成することができる。]

キ 「Additional amplification may be provided by column (row) amplifiers 1216. These amplifiers 1216 may comprise differential or single-ended amplifiers. In accordance with embodiments of the present invention, the signal from a pixel or the integrated signal from many pixels in a TDI arrangement is then processed by an analog to digital converter (ADC) 1220. As examples,an ADC may comprise a ramp ADC or a pipeline ADC. After data is digitized by an ADC, it can be digitally processed by a serializer 1224, also formed on the second semiconductor substrate 130.」(10欄30〜39行)
[訳:追加の増幅は、列(行)増幅器1216によって提供することができる。これらの増幅器1216は、差動又はシングルエンド増幅器を含むことができる。本発明の実施例にしたがって、一つのピクセルからの信号又はTDI配置の多数のピクセルから統合された信号は、アナログデジタル変換器(ADC)1220により処理される。例えば、ADCはランプADC又はパイプラインADCを含むことができる。ADCによりデータがデジタル化された後、第2の半導体基板130上に形成されたシリアライザ1224によってデジタル的に処理される。]

ク 「This process is also known to those skilled in the art as Time Delayed Integration (TDI).」(7欄13〜15行)
[訳:この処理は、時間遅延積分(TDI)として、当業者に知られている。]








(2)甲第2号証に記載された発明
図12の撮像装置を甲2発明として認定する。
上記(1)ア、図12によると、CCDイメージングセンサアレイ124は、複数のサブアレイ1204に属するピクセル604を含み、ピクセルの各列は、センスノード804aに接続している。
また、上記(1)イによると、センスノード804はフローティングディフージョンへのコンタクトを有する。
上記(1)ウ、図12によると、各センスノード804には、増幅器1208が接続され、上記(1)エによると、増幅器はソースフォロアで構成される。
上記(1)オ、カ、図9、図12によると、各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタ908が接続されている。図9によると、当該リセットトランジスタは、ゲートとVresetに接続されたダイオードドレインを有する。
上記(1)キによると、ピクセルからの信号は、アナログディジタル変換器により処理され、シリアライザにより処理される。
また、上記(1)キ、クによると、甲2に記載されているハイブリットイメージャは、TDIイメージャといえる。

以上より、甲2には、次の発明(以下「甲2発明」という。)が記載されていると認められる。

(甲2発明)
(2a)CCDイメージングセンサアレイ124は、複数のサブアレイ1204に属するピクセル604を含み、
(2b)ピクセルの各列は、センスノード804に接続し、センスノード804はフローティングディフュージョンへのコンタクトを有し、
(2c)各センスノード804には、増幅器1208が接続され、増幅器はソースフォロアで構成され、
(2d)各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタが接続され、当該リセットトランジスタは、ゲートと、Vresetに接続されたダイオードドレインを有し、
(2e)ピクセルからの信号は、アナログディジタル変換器1220により処理され、シリアライザ1224により処理される
(2f)TDIイメージャ。

なお、(2a)〜(2f)は、構成を区別するために当審で付与した。以下各構成を「構成2a」〜「構成2f」という。

(3)特許権者の主張について
特許権者は、令和2年5月13日付け意見書の第2の1において、『甲2の第8欄58〜60行には、"After being sensed (possibly multiple times), the signal charge packets can be removed through adiode drain"(訳:検知された後(おそらく複数回)、信号電荷パケットはダイオードドレインを介して除去することができる。)との記載があるから、本件訂正発明1と対比される甲2発明は以下のように認定されるべき(下線は第3回取消理由通知で認定された甲2発明に対する追加)』旨主張する。

(2a)CCDイメージングセンサアレイ124は、複数のサプアレイ1204に属するピクセル604を含み、
(2b)ピクセルの各列は、センスノード804に接続し、センスノード8O4はフローティングディフュージョンヘのコンタクトを有し、
(2c)各センスノード804には、増幅器1208が接続され、増幅器はソースフォロアで構成され、
(2d)各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタが接続され、当該リセットトランジスタは、ゲートと、Vresetに接続されたダイオードドレインを有し、
(2d’)各センスノード804に蓄積された電荷が複数回検知された後、各センスノード804はリセットされ、
(2e)ピクセルからの信号は、アナログディジタル変換器1220により処理され、シリアライザ1224により処理される
(2f)TDIイメージャ。

しかしながら、"After being sensed (possiblymultiple times), the signal charge packets can be removed through a diode drain"(甲2の第8欄58〜60行)における"After being sensed (possibly multiple times)"は、possiblyが確信度が低い副詞(甲第6号証:ジーニアス英和辞典1459頁左欄下から3行〜右欄3行参照)であること勘案すると、「検知された後(複数回の場合もある)」という意味と理解するのが適切である。
そうすると、甲2に記載された発明として、甲2発明に構成要件2d’を加えた発明を認定しなければならない理由はなく、特許権者の主張は採用できない。

4 対比
本件発明と甲2発明とを対比する。

(1)構成要件Aと構成2a、2fとを対比する。
構成2aの「CCDイメージングセンサアレイ」は、構成2fの「TDIイメージャ」の「CCDイメージングセンサアレイ」であるから、「M個のCCDが一列配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部」といえる。
したがって、構成要件Aと構成2aとは、「M個のCCDが一列配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部」として一致する。

(2)構成要件Bと構成2b、2c、2eと対比する。
構成2b、2cによると、「ピクセルからの信号」は、ピクセルの各列のフローティングディフュージョンに接続された各センスノードの信号を、増幅器により増幅した信号であるから、構成2eの「アナログデジタル変換器」は、「前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてAD変換して」いるといえる。
構成2eの「シリアライザ」は、AD変換された信号をシリアルに出力するものであるから、「保存した後順次出力する出力部」といえる。
したがって、構成要件Bと構成2b、2c、2eは、「前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力する出力部」として一致する。

(3)構成要件Cと構成2b、2cとを対比する。
構成2bの「センスノード」は、「フローティングディフュージョンへのコンタクトを有」するから、構成Cの「電荷保存ノード」に相当する。
構成2cの「各センスノード」は、構成2bによると、「ピクセルの各列」が「センスノード」に接続されているから、構成2cの「増幅器」は、「前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器」に相当する。

(4)構成要件Dと構成2b、2c、2eとを対比する。
構成2eの「ピクセルからの信号」は、上記(2)、(3)によると、M個の増幅器からの信号であり、構成2eのアナログデジタル変換器1220は、それぞれの増幅器からの信号をAD変換している。また、カラム毎にAD変換器を有することは普通のことである(国際公開第2011/142082号の段落[0038]、図1の60、特開2013−98420号公報(甲第1号証)の段落【0037】、図6の54等参照)。そして、Fig.12にはアナログデジタル変換器1220が1つのブロックで記載されているが、アナログデジタル変換器1220に入力する増幅器1216は1つのブロックにピクセルの各列の個数あるものを省略して記載しており、代表する2つの増幅器1216のみ記載されている。アナログデジタル変換器1220からシリアライザ1224へ2つの接続線が記載されているから、アナログデジタル変換器1220は増幅器1216と同様にピクセルの各列分の個数がある。以上のことから、構成2eのアナログデジタル変換器1220は、M個のAD変換器を有しているといえる。
したがって、構成要件Dと構成2eとは、「前記増幅器から出力される各信号をAD変換するM個のAD変換器」として一致する。

特許権者は、令和2年5月13日付け意見書の第2の2(1)において、甲2には「M個のAD変換器」の記載はないから、上記の認定は誤りである旨主張する。
しかしながら、上記のとおりであって、特許権者の主張は採用できない。

(5)構成要件Eと構成2eとを対比する。
構成2eの「シリアライザ」は、シリアル信号として順次出力するものであるから、入力信号を保存して順次出力するものといえる。
したがって、構成要件Eと構成2eとは、「前記AD変換器の出力を保存して順次出力する手段」として一致する。
しかしながら、当該「手段」が、構成要件Eにおいては「メモリーバッファー」であるのに対し、構成要件2eにおいては「シリアライザ」である点で相違する。

(6)構成要件Fと構成2cとを対比する。
構成2cの「増幅器」は、「ソースフォロアで構成され」ているから、「ソースフォロワ増幅器」といえる。
上記(3)のとおり、構成2cの「センスノード」が「電荷保存ノード」といえ、構成2bによると、「ピクセルの各列は、センスノードに接続」されているから、構成2cの「センスノード」は、「前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノード」といえる。
また、構成2cの「増幅器」は、ソースフォロアで構成されているから、ゲートの電位によりターンオンされ、電圧を出力するものであり、「前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力する」といえる。
したがって、構成要件Fと構成2cとは、「前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力するソースフォロワ増幅器である」として一致する。

(7)構成要件Gと構成2dとを対比する。
構成2dの「ゲート」、「Vreset」は、それぞれ、構成要件Gの「前記コラム別に設けられたリセットゲート」、「前記コラム別に設けられたリセットドレインに連結された電圧」に相当する。
上記(3)のとおり、「センスノード」は「電荷保存ノード」といえ、センスノードに接続されたリセットトランジスタは、センスノードをゲートを通じて、Vresetにリセットするといえる。
よって、構成2dは、「前記コラム別に設けられたリセットゲートを通じて、前記電荷保存ノードを前記コラム別に設けられたリセットドレインに連結された電圧にリセットさせる」として、構成要件Gと共通する。
また、構成2a〜2c、2eは、「コラム別に、前記複数のCCDに蓄積された電荷が前記電荷保存ノードに蓄積され、その畜積された電荷は前記各増幅器を通じて増幅された後、AD変換されて出力され」るといえ、当該動作の後に、上記リセットさせる動作が行われることは、明らかである。
以上によると、構成要件Gと構成2dとは、「コラム別に、前記複数のCCDに蓄積された電荷が前記電荷保存ノードに蓄積され、その畜積された電荷は前記各増幅器を通じて増幅された後、AD変換されて出力され、その後、前記コラム別に設けられたリセットゲートを通じて、前記電荷保存ノードを前記コラム別に設けられたリセットドレインに連結された電圧にリセットさせる」点で一致する。

(8)構成要件Hについて
甲2発明は、TDIイメージャ(2f)であって、
CCDイメージングセンサアレイ124は、複数のサブアレイ1204に属するピクセル604を含み(構成要件2a)、
ピクセルの各列は、センスノード804に接続し、センスノード804はフローティングディフュージョンへのコンタクトを有し(構成要件2b)、
各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタが接続され、当該リセットトランジスタは、ゲートと、Vresetに接続されたダイオードドレインを有する(構成要件2d)。
このような構成において、TDIイメージャとして機能させるためには、各センスノードで検出した信号を順次取り出す必要があるから、「電荷保存ノード」に相当する「センスノード」が電荷を受け入れ、センスノードに接続されたリセットトランジスタによるリセットが交互に行われることは、リセットを行う撮像素子の動作として普通のことである。
したがって、本件発明と甲2発明とは、「前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われる」点で一致する。

(9)構成要件Iと構成2eとを対比する。
構成2eの「TDIイメージャ」は、構成要件Hの「TDIラインイメージセンサ」に相当する。

(10)一致点、相違点
以上によると、本件発明と甲2発明との一致点、相違点は次のとおりである。

(一致点)
(A)M個のCCDが一列配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部;および
(B)前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力する出力部を含み、
前記出力部は、
(C)前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器;
(D)前記増幅器から出力される各信号をAD変換するM個のAD変換器;および
(E’)前記AD変換器の出力を保存して順次出力する手段;を含み、
(F)前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力するソースフォロワ増幅器であり、
(G)コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、
(H)前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われる
(I)ことを特徴とする、TDIラインイメージセンサ。

(相違点)
「前記AD変換器の出力を保存して順次出力する手段」が、本件発明においては「メモリーバッファー」であるのに対し、甲2発明においては「シリアライザ」である点

5 当審の判断
甲2発明における「シリアライザ」は、「前記AD変換器の出力を保存して順次出力する」ものであり、この動作を「メモリー」を用いて行うことができることは明らかである。
また、「メモリー」は、「メモリーバッファー」ともいえるから、相違点に係る構成は当業者が容易に想到し得ることである。

6 まとめ
以上のとおり、本件発明は、甲2発明に基づいて当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができないものであり、本件特許の請求項1に係る特許は取り消されるべきものである。

第4 むすび
以上のとおり、本件特許の請求項1に係る発明は、甲第2号証に記載された発明に基づいて、当業者が容易に発明することができたものである。
したがって、請求項1に係る特許は、特許法第29条第2項の規定に違反してされたものであり、同法第113条第2項に該当するから、取り消されるべきものである。
よって、結論のように決定する。
 
別掲 (行政事件訴訟法第46条に基づく教示) この決定に対する訴えは、この決定の謄本の送達があった日から30日(附加期間がある場合は、その日数を附加します。)以内に、特許庁長官を被告として、提起することができます。

審判長 清水 正一
出訴期間として在外者に対し90日を附加する。
 
発明の名称 (54)【発明の名称】TDIラインイメージセンサ
【発明の詳細な説明】
【技術分野】
【0001】
本発明はTDIラインイメージセンサーに関するもので、より詳細にはCCD素子を通じてTDI(Time Delay Integration)方式で電荷を蓄積するように画素部を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモリーバッファーに保存した後、順次出力するように構成することによってCCD素子とCMOS素子の特性による解像度と転送速度を向上させるだけでなく、消費電力とノイズを低減させることができるようにしたTDIラインイメージセンサーに関するものである。
【背景技術】
【0002】
最近、生産設備が大量化、自動化および精密化されるにつれて、人の肉眼または各種センサーに依存していた機能が次第にイメージセンサーを採用するビジョンマシン(vision machine)に代替されている傾向にある。このようなイメージセンサーに主に使用されている半導体素子が電荷結合素子(charge coupled devices;CCD)である。
【0003】
CCDは一つの素子から隣接した他の素子に電荷を転送できる素子を意味する。このようなCCDを採用したセンサーは光量による各セル(cell)内の自由電荷量の変化を電気的信号に変換する構造を有する。
【0004】
構造的に、CCDは大きく、実際の光量によって電荷が蓄積されるセル領域および蓄積された電荷を順に転送する通路の役割をするシフトレジスター(shift register)で構成される出力部を含む。
【0005】
CCDは各セルがどのようなアレイ(array)に配置されて映像を生成するかによって、領域スキャン(area scan)方式、ラインスキャン(line scan)方式、TDI(Time Delay Integration)ラインスキャン方式などに分かれる。
【0006】
ラインスキャン方式のイメージセンサ(以下「ラインセンサ」という)は、画像光を受光するピクセルがライン上に配列された1次元センサーである。2次元に広げられた画像を撮像する場合には、ラインセンサまたは被写体を移動させて被写体を一ラインずつ順に撮像する。
【0007】
すなわち、ラインスキャン方式は一度に一ラインずつ任意の速度で露出および転送する方式であり、領域スキャン方式に比べて低費用で高速および高分解能映像を得ることができるという長所を有する。例えば、2048*2048のフレームを得るために、領域スキャン方式は4Mのピクセル(pixel)数を必要とするのに反して、ラインスキャン方式は2Kのピクセルさえあれば2048*2048だけでなく2048*1000などの多様な大きさのフレームを得ることができる。
【0008】
しかし、高速で移動する被写体を撮影する場合や、ラインセンサーを高速に移動させて被写体を撮影するときのように、高速スキャンを遂行する場合、各ラインごとに高速で電荷の蓄積と転送を繰り返すことになるため、一ライン当たりに電荷を蓄積できる時間が短くなって画像の光量が不足する。このように、光量に対する要求が増加しても、照明装置の限界のために光量を無制限に増加させることができない。
【0009】
したがって、PPD(pinned−photodiode)、CMOSセンサなどの材料を改善して感度を高める研究が進められている一方、複数のラインセンサーを並べて光量を累積させて感度を高める方法も提案されている。
【0010】
TDIラインスキャン方式のイメージセンサ(以下、「TDIラインイメージセンサ」という)は、ラインセンサーがスキャン方向に複数段配列されたもので、各ラインのCCDで蓄積された電荷を画像の移動と同期させて次のラインのCCDに転送する。このような過程を最後のラインセンサーまで繰り返して電荷を重ねた後出力することによって、結果的に高速スキャンにおいても光量を十分に満足する画像を得ることができる。
【0011】
本発明の背景技術は、大韓民国公開特許公報第2009−0023573号(2009.03.05.公開、発明の名称:TDI−CCDイメージセンサーを制御するための方法)に開示されている。
【発明の概要】
【発明が解決しようとする課題】
【0012】
このようなTDIラインイメージセンサーの場合、各ラインのCCDで蓄積された電荷を隣接した次のラインのCCDに並行移動により最後のラインまで移動させて蓄積した後、最後のラインに蓄積された電荷を垂直移動させて信号処理部に出力することによって、ライン単位で各セルに対して順次データを処理することができるようにする。
【0013】
前記において、CCDに蓄積された電荷を隣接したラインに並行移動させる時は画像の移動と同期して並列に移動されるが、蓄積された電荷を信号処理部に出力するために垂直移動させる時は停止した状態で一つずつ直列移動させて転送するため、垂直移動時に多くの時間が要されるという問題点がある。
【0014】
特に、TDIラインイメージセンサーの場合、スキャン方向に並列に配列されたラインの数よりは高い解像度のために、各ラインに沿って一列配列されたCCDの数が相対的に多いため、TDIラインイメージセンサーを通じてイメージをスキャンするために要される多くの時間が蓄積された電荷を垂直移動させて出力することに起因する問題点がある。
【0015】
本発明は前記のような問題点を改善するために創出されたもので、本発明の目的はCCD素子を通じてTDI(Time Delay Integration)方式で電荷を蓄積するように画素部を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモリーバッファーに保存した後順次出力するように構成することによって、CCD素子とCMOS素子の特性による解像度と転送速度を向上させるだけでなく、消費電力とノイズを低減させることができるようにしたTDIラインイメージセンサーを提供することである。
【課題を解決するための手段】
【0016】
本発明の一側面に係るTDIラインイメージセンサーは、M個のCCDが一列配列されたラインセンサーと、スキャン方向に並列にN個のラインセンサーが配列されてラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部;および画素部に蓄積された電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力する出力部を含むことを特徴とする。
【0017】
本発明において出力部は、画素部に蓄積された電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器;増幅器から出力される各信号をAD変換するM個のAD変換器;およびAD変換器の出力を保存して順次出力するメモリーバッファー;を含むことを特徴とする。
【0018】
本発明において増幅器は、ソースフォロワ増幅器であることを特徴とする。
【発明の効果】
【0019】
本発明に係るTDIラインイメージセンサーは、CCD素子を通じてTDI(Time Delay Integration)方式で電荷を蓄積するように画素部を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモリーバッファーに保存した後順次出力するように構成することによって、CCD素子とCMOS素子の特性による解像度と転送速度を向上させるだけでなく消費電力とノイズを低減させることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施例に係るTDIラインイメージセンサーを示したブロック構成図である。
【図2】本発明の一実施例に係るTDIラインイメージセンサーの画素部の構造を示した図である。
【図3】本発明の一実施例に係るTDIラインイメージセンサーで電荷の移動を説明するための図である。
【発明を実施するための形態】
【0021】
以下、添付図面を参照して本発明の一実施例に係るTDIラインイメージセンサーを説明する。この説明過程で図面に示された線の太さや構成要素の大きさなどは説明の明瞭性と便宜上誇張して示されることもある。
【0022】
また、後述の用語は本発明での機能を考慮して使用された用語であって、これは使用者、運用者の意図または慣例により変更され得る。したがって、このような用語に対する定義は本明細書の全般にわたる内容に基づいて定められるべきである。
【0023】
図1は本発明の一実施例に係るTDIラインイメージセンサーを示したブロック構成図で、図2は本発明の一実施例に係るTDIラインイメージセンサーの画素部の構造を示した図であり、図3は本発明の一実施例に係るTDIラインイメージセンサーで電荷の移動を説明するための図である。
【0024】
図1と図2に図示された通り、本発明の一実施例に係るTDIラインイメージセンサーは画素部10および出力部20を含む。
【0025】
画素部10はM個のCCD14が一列配列されたラインセンサ12と、スキャン方向に水平にN個のラインセンサ12が配列されて、TDI方式でラインセンサ12_1〜12_Nのコラム別に蓄積された電荷を水平方向に移動させて蓄積する。
【0026】
すなわち、図3に図示された通り、各CCD14のV1、V2、V3電圧を順に制御することによって、CCD14に蓄積された電荷が隣接したCCD14に移動され、これによって電荷保存ノード(FD)に重ねて出力される。
【0027】
画素部10の構成は一般的なTDIラインイメージセンサーの画素部の構成と対応すれるため、本実施例ではその具体的な構成に対する説明は省略する。
【0028】
出力部20は画素部10に蓄積された電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力するように、増幅器22、AD変換器24およびメモリーバッファー26を含む。
【0029】
増幅器22は画素部10で蓄積された電荷をコラム別に電荷保存ノード(FD)に並列入力を受けてそれぞれ増幅するために、一つのラインセンサ12に配列されたCCD14の個数に対応するようにM個を具備する。
【0030】
この時、増幅器22は画素部10の最後のラインセンサ12_Nから電荷が移動して蓄積された電荷保存ノード(FD)の電位によりターンオンされて電圧値を出力するソースフォロワ増幅器で構成することができる。
【0031】
AD変換器24はM個の増幅器22から出力される各信号をAD変換する。
【0032】
メモリーバッファー26はM個のAD変換器24でデジタル信号に変換された画像信号を保存した後順次出力して信号処理部(図示されず)でライン別に画像信号を処理することができるようにする。
【0033】
このように構成されたTDIラインイメージセンサーをスキャンして撮影すると、TDI方式で画素部10の各ラインセンサ12のCCD14に蓄積された電荷はスキャンと同期して隣接したラインセンサ12にコラム別に移動されて出力部20の電荷保存ノード(FD)に出力される。
【0034】
電荷保存ノード(FD)に蓄積された電荷は増幅器22を通じて増幅された後、AD変換されて信号(Signal)として出力される。以後、リセットゲート(RG)を通じて電荷保存ノード(FD)をリセットドレイン(RD)に連結された電圧(VDD)にリセット(Reset)させて次のラインセンサ12の電荷の入力を受けることができるようにする。
【0035】
このように画素部10をCCD素子によるTDI方式で構成することによって光量を十分に満足する高分解能の映像を得ることができる。
【0036】
また、出力部20の電荷保存ノード(FD)に保存された電荷はCCD素子を通じて移動させるのではなく、増幅器22を通じて増幅した後AD変換器24でデジタル信号に変 換してメモリーバッファー26に保存した後出力することによって、CMOS素子によって集積度を向上させることができるだけでなく、少ない電力で転送速度を向上させることができる。
【0037】
上述した通り、本発明の実施例によるTDIラインイメージセンサーによれば、CCD素子を通じてTDI(Time Delay Integration)方式で電荷を蓄積するように画素部を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモリーバッファーに保存した後順次出力するように構成することによって、CCD素子とCMOS素子の特性による解像度と転送速度を向上させるだけでなく消費電力とノイズを低減させることができる。
【0038】
本発明は図面に示された実施例を参照して説明したが、これは例示的なものに過ぎず、当該技術が属する分野で通常の知識を有した者であればこれから多様な変形および均等な他の実施例を実施可能であることが理解できるであろう。
【0039】
したがって、本発明の真の技術的保護範囲は特許請求の範囲によって定められるべきである。
(57)【特許請求の範囲】
【請求項1】
M個のCCDが一列配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部;および
前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力する出力部を含み、
前記出力部は、
前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器;
前記増幅器から出力される各信号をAD変換するM個のAD変換器;および
前記AD変換器の出力を保存して順次出力するメモリーバッファー;を含み、
前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力するソースフォロワ増幅器であり、
前記電荷保存ノードに蓄積された電荷は、前記各増幅器を通じて増幅された後、AD変換されて出力され、その後、前記増幅器のリセットゲートを通じて、前記電荷保存ノードを前記増幅器のリセットドレインに連結された電圧にリセットさせることを特徴とする、TDIラインイメージセンサ。
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2020-08-18 
出願番号 P2016-567850
審決分類 P 1 651・ 121- ZAA (H04N)
P 1 651・ 851- ZAA (H04N)
P 1 651・ 852- ZAA (H04N)
最終処分 06   取消
特許庁審判長 清水 正一
特許庁審判官 渡辺 努
小池 正彦
登録日 2018-06-08 
登録番号 6348992
権利者 ビューワークス カンパニー リミテッド
発明の名称 TDIラインイメージセンサ  
代理人 松野 知紘  
代理人 齊藤 智和  
代理人 松浦 孝  
代理人 加藤 和詳  
代理人 齊藤 智和  
代理人 田中 達也  
代理人 加藤 和詳  
代理人 中島 淳  
代理人 小淵 景太  
代理人 田中 達也  
代理人 鈴木 泰光  
代理人 松野 知紘  
代理人 臼井 尚  
代理人 鈴木 泰光  
代理人 吉田 稔  
代理人 鈴木 伸太郎  
代理人 大野 聖二  
代理人 鈴木 伸太郎  
代理人 吉田 稔  
代理人 小淵 景太  
代理人 臼井 尚  
代理人 中島 淳  
代理人 大野 聖二  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ