• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部申し立て 2項進歩性  H02M
管理番号 1392057
総通号数 12 
発行国 JP 
公報種別 特許決定公報 
発行日 2022-12-28 
種別 異議の決定 
異議申立日 2022-05-19 
確定日 2022-11-11 
異議申立件数
事件の表示 特許第6989035号発明「ゲート駆動装置、スイッチング装置」の特許異議申立事件について、次のとおり決定する。 
結論 特許第6989035号の請求項1ないし9、12ないし14に係る特許を維持する。 
理由 第1 手続の経緯

特許第6989035号の請求項1〜14に係る特許についての出願は、2019年7月25日に国際出願され、令和3年12月6日にその特許権の設定登録がされ、令和4年1月5日に特許掲載公報が発行された。その後、その特許に対し、令和4年5月19日に特許異議申立人角田朗(以下、「申立人」という。)は、特許異議の申立てを行った。


第2 本件特許発明

特許第6989035号の請求項1〜9、12〜14の特許に係る発明(以下、「本件特許発明1」〜「本件特許発明9」、「本件特許発明12」〜「本件特許発明14」という。)は、それぞれ、その特許請求の範囲の請求項1〜9、12〜14に記載された事項により特定される次のとおりのものである。

「【請求項1】
スイッチング素子のゲートを駆動するゲート駆動部と、
前記スイッチング素子がターンオフする以前の前記スイッチング素子に流れる電流に応じて変化するパラメータを測定する測定部と、
前記パラメータに基づいて、前記スイッチング素子のターンオフ開始から第1基準時間以降における前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える切替部と
を備えるゲート駆動装置。
【請求項2】
前記切替部は、前記スイッチング素子のターンオフ期間中における前記スイッチング素子のターンオフ開始から第1基準時間以降での前記ゲート電圧の変化速度を切り替える、請求項1に記載のゲート駆動装置。
【請求項3】
前記切替部は、前記スイッチング素子のターンオフ期間中における前記スイッチング素子のターンオフ開始から第1基準時間以降での前記ゲート電圧の変化速度を小さくする、請求項2に記載のゲート駆動装置。
【請求項4】
前記切替部は、前記スイッチング素子の一のターンオフ期間中における前記スイッチング素子のターンオフ開始から第1基準時間以降での前記ゲート電圧の変化速度を、他のターンオフ期間中における前記スイッチング素子のターンオフ開始から第1基準時間以降での前記ゲート電圧の変化速度に対して変更する、請求項2または3に記載のゲート駆動装置。
【請求項5】
前記切替部は、前記スイッチング素子の前回以前のスイッチング周期において測定された前記パラメータに基づいて、前記スイッチング素子の次回以降のターンオフ期間における前記スイッチング素子のターンオフ開始から第1基準時間以降での前記ゲート電圧の変化速度を切り替える、請求項1から4のいずれか一項に記載のゲート駆動装置。
【請求項6】
前記第1基準時間は、前記スイッチング素子のターンオフ開始から、遅くとも当該スイッチング素子の主端子間に生じる電圧がピークとなるタイミングまでの時間である、請求項1から5のいずれか一項に記載のゲート駆動装置。
【請求項7】
前記第1基準時間は、前記スイッチング素子のターンオフ開始から、ゲート電圧のミラー期間が終了するタイミングまでの時間である、請求項1から5のいずれか一項に記載のゲート駆動装置。
【請求項8】
前記切替部は、前記パラメータと基準値との比較結果に応じて前記ゲート電圧の変化速度を切り替えるか否かを判定する切替判定部を有する、請求項1〜7のいずれか一項に記載のゲート駆動装置。
【請求項9】
前記パラメータは、前記スイッチング素子がオン状態の場合の前記電流を示す、請求項1から8のいずれか一項に記載のゲート駆動装置。
【請求項12】
前記パラメータは、前記スイッチング素子をターンオフした場合に生じるサージ電圧を示し、
前記切替部は、前記パラメータと、当該パラメータが測定されたスイッチング周期において前記ゲート電圧の変化速度を切り替えたか否かとに基づいて前記ゲート電圧の変化速度を切り替える、請求項1から8のいずれか一項に記載のゲート駆動装置。
【請求項13】
請求項1から12のいずれか一項に記載のゲート駆動装置と、
前記ゲート駆動装置によってゲートが駆動される前記スイッチング素子と、
を備えるスイッチング装置。
【請求項14】
前記スイッチング素子は、ワイドバンドギャップ半導体素子である請求項13に記載のスイッチング装置。」


第3 異議申立理由の概要

本件特許発明1〜4、8〜9、及び12〜14は、甲第1号証(特開2001−346376号公報)に記載された発明、並びに甲第2号証(特開2001−274665号公報)、甲第3号証(特開2004−112916号公報)、甲第4号証(国際公開第2007/116900号)、甲第5号証(特開2018−153007号公報)、及び甲第6号証(特開2010−283973号公報)に記載された周知技術に基づいて容易に想到できたものである。
本件特許発明5は、甲第1号証に記載された発明、甲第3号証又は甲第7号証(特開2016−174454号公報)に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものである。
本件特許発明6は、甲第1号証に記載された発明、甲第8号証(特開2003−284318号公報)又は甲第9号証(特開2008−067140号公報)に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものである。
本件特許発明7は、甲第1号証に記載された発明、甲第7号証又は甲第10号証(特開2009−273071号公報)に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものである。
よって、請求項1〜9及び12〜14に係る特許は、特許法第29条第2項の規定に違反してされたものであるから、取り消すべきものである。


第4 各甲号証の記載

1 甲第1号証(特開2001−346376号公報)
(1)甲第1号証には、次の事項が記載されている。(下線は当審で付加。以下同様。)

ア 「【0001】
【発明の属する技術分野】この発明は、インバータなどの電力変換装置を形成する電力用半導体素子のゲート駆動方法に関する。

…中略…

【0005】図6に示した三相インバータの半導体スイッチ回路2〜7を形成するIGBTなど電圧駆動形電力用半導体において、ターンオフする際のコレクタ−エミッタ間の電流IC と、コレクタ−エミッタ間の電圧VCEとは図8に示す波形図のように推移する。このとき、ターンオフ用のゲート抵抗26の抵抗値が固定値のときにはターンオフする電流値が大きい程フォール期間中の電流変化率(di/dt)が高くなることが知られている。
【0006】すなわち、ターンオフ時に発生するサージ電圧(ΔV)は、図6に示す配線インダクタンス9のインダクタンス値(L)とすると、ΔV=L・di/dtとなり、このサージ電圧(ΔV)と直流電源1の電圧(Ed)との和がIGBTの定格電圧値以上になると、このIGBTが破壊する恐れがある。
【0007】従来は上述の破壊防止策として、図7に示したターンオフ用のゲート抵抗26の抵抗値を、それぞれのIGBTに流れる仕様上の最大電流でも前記サージ電圧で破壊しないように、フォール期間中の電流変化率(di/dt)を抑える値に設定していた。このとき、前記最大電流は電動機10の加速時の電流値などから導出され、電動機10が定格電流時のIGBTの電流値の数倍に設定されることが一般的である。
【0008】
【発明が解決しようとする課題】上述の従来の電力用半導体素子のゲート駆動方法によると、電動機10が定格電流以下での前記IGBTのターンオフ時には、前記サージ電圧(ΔV)は十分低い値にでき、該IGBTがターンオフ時に破壊することが防止されるが、このときの該IGBTのdi/dtと該IGBTの電流とに伴うターンオフ時間が長くなり、該IGBTのターンオフ損失が増大するという難点があった。」

イ 「【0015】図4はこの発明の第1の実施例を示す図1〜図3におけるゲート駆動回路30の詳細回路構成図であり、図7に示した従来のゲート駆動回路20と同一機能を有するものには同一符号を付している。
【0016】このゲート駆動回路30にはインタフェース回路21,スイッチ22,スイッチ23,駆動電源24,ターンオン用のゲート抵抗25の他に、スイッチ31〜33と、ターンオフ用のゲート抵抗34〜37と、後述の比較電圧を生成する基準電源38及び抵抗分圧回路39と、コンパレータ素子40〜42と、D型フリップフロップ(DFF)43〜45と、アンド素子46〜48とを備えている。
【0017】以下に、図4に示したゲート駆動回路30の動作を説明する。
【0018】先ず、外部よりオン指令が発せられ、インタフェース回路21を介してスイッチ22が閉路すると、駆動電源24の電圧がゲート抵抗25を介してIGBT2aのゲート−エミッタ間に印加され、IGBT2aがターンオンし、コレクタ−エミッタ間に電動機などの負荷が要求する所定の電流(IC )が流れる。
【0019】次に、外部よりオフ指令が発せられ、インタフェース回路21を介してスイッチ23が閉路すると同時に、このインタフェース回路21からのオフ信号が論理「L」レベルから論理「H」レベルに変化したことにより、DFF43〜45がコンパレータ素子40〜42の出力の論理レベルをD端子を介して取り込み、その取り込み論理レベルの結果(Q)の反転値(Qバー)を出力する。
【0020】ここで、コンパレータ素子40〜42は先述の電流検出手段11,12又は電圧検出手段13の検出値と、基準電源38及び抵抗分圧回路39で得られるそれぞれの比較電圧との間で比較演算を行い、該検出値がそれぞれの比較電圧より大ならば、この状態のコンパレータ素子は論理「H」レベルを出力し、該検出値がそれぞれの比較電圧に等しいかより小ならば、この状態のコンパレータ素子は論理「L」レベルを出力するものとする。さらに、抵抗分圧回路39において、例えば図4に示す如く、構成する抵抗4個の抵抗値を互いに等しい値に設定すると、コンパレータ素子40の比較電圧は基準電源38の電圧(VREF )となり、コンパレータ素子41の比較電圧は〔VREF /2〕となり、コンパレータ素子41の比較電圧は〔VREF /4〕となる。
【0021】すなわち、IGBT2aがターンオフ直後の電流(IC )に対応する電流検出手段11,12、又は電圧検出手段13の検出値が前記VREF より大ならば、コンパレータ素子40〜42のすべての出力が論理「H」レベルとなり、従って、アンド素子46〜48を介したスイッチ31〜33は開路状態のままなので、IGBT2aのゲート−エミッタ間の電圧がゲート抵抗34を介して放電する。
【0022】また、前記検出値がVREF ≧検出値>VREF /2ならば、コンパレータ素子40の出力が論理「L」レベル、コンパレータ素子41,42の出力が論理「H」レベルとなり、従って、アンド素子46を介したスイッチ31は閉路状態となり、IGBT2aのゲート−エミッタ間の電圧がゲート抵抗34,35を介して放電する。【0023】また、前記検出値がVREF /2≧検出値>VREF /4ならば、コンパレータ素子40,41の出力が論理「L」レベル、コンパレータ素子42の出力が論理「H」レベルとなり、従って、アンド素子46を介したスイッチ31と、アンド素子47を介したスイッチ32とが閉路状態となり、IGBT2aのゲート−エミッタ間の電圧がゲート抵抗34〜36を介して放電する。
【0024】さらに、前記検出値がVREF /4≧検出値ならば、コンパレータ素子40〜42の全ての出力が論理「L」レベルとなり、従って、アンド素子46〜48を介したスイッチ31〜33が閉路状態となり、IGBT2aのゲート−エミッタ間の電圧がゲート抵抗34〜37を介して放電する。
【0025】すなわち、このゲート駆動回路30によれば、電流検出手段11,12、又は電圧検出手段13の検出値により、IGBT2aの電流(IC )が大きいと判定されたときにはターンオフ用のゲート抵抗の並列数を減少させ、その合成抵抗値を増大させてdi/dtを減少させることにより、IGBT2aに印加される過大なサージ電圧(ΔV)を抑制し、また、前記検出値により前記IC が小さいと判定されたときには前記ゲート抵抗の並列数を増大させ、その合成抵抗値を減少させてdi/dtを増大させるが、この減少した抵抗値と前記IC ではIGBT2に印加されるサージ電圧(ΔV)と前記直流電源の電圧(Ed)との和をIGBT2aの定格電圧以下になるようにしつつ、IGBT2aのターンオフ損失を減少させることができる。」

ウ 「図4



エ 「図6



オ 「図8



(2)甲1発明
上記(1)記載事項ア〜オから、甲第1号証には、次の発明(以下「甲1発明」という。)が記載されているといえる。

「インタフェース回路21,スイッチ22,スイッチ23,駆動電源24,ターンオン用のゲート抵抗25の他に、スイッチ31〜33と、ターンオフ用のゲート抵抗34〜37と基準電源38及び抵抗分圧回路39と、コンパレータ素子40〜42と、D型フリップフロップ(DFF)43〜45と、アンド素子46〜48とを備えるゲート駆動回路30であって(【0016】)、
外部よりオン指令が発せられ、インタフェース回路21を介してスイッチ22が閉路すると、駆動電源24の電圧がゲート抵抗25を介してIGBT2aのゲート−エミッタ間に印加され、IGBT2aがターンオンし、コレクタ−エミッタ間に電動機などの負荷が要求する所定の電流(IC )が流れ(【0018】)、
外部よりオフ指令が発せられ、インタフェース回路21を介してスイッチ23が閉路すると(【0019】)、コンパレータ素子40〜42は電流検出手段11,12又は電圧検出手段13の検出値と、基準電源38及び抵抗分圧回路39で得られるそれぞれの比較電圧との間で比較演算を行い(【0020】)、
IGBT2aがターンオフ直後の電流(IC )に対応する電流検出手段11,12、又は電圧検出手段13の検出値が前記VREF より大ならばIGBT2aのゲート−エミッタ間の電圧がゲート抵抗34を介して放電し(【0021】)、
電流検出手段11,12、又は電圧検出手段13の検出値により、IGBT2aの電流(IC )が大きいと判定されたときにはターンオフ用のゲート抵抗の並列数を減少させ、その合成抵抗値を増大させてdi/dtを減少させることにより、IGBT2aに印加される過大なサージ電圧(ΔV)を抑制し、また、前記検出値により前記IC が小さいと判定されたときには前記ゲート抵抗の並列数を増大させIGBT2aのターンオフ損失を減少させることができる(【0025】)
ゲート駆動回路30。」

2 甲第2号証(特開2001−274665号公報)
甲第2号証には、次の事項が記載されている。

ア 「【0020】
【発明の実施の形態】以下、本発明の実施の形態を実施例により説明する。図1は、第1の実施例を示す基本ブロック図である。主電源VBに誘導性の負荷3と電圧駆動型素子としてのMOSFET10が直列に接続されて主電源回路が形成されている。負荷3には逆並列にフリーホイールダイオード9が接続されている。また、MOSFET10に対して直列に後述する電流検出部7が設けられている。
【0021】MOSFET10のゲートには、互いに並列に設けられた第1の抵抗手段4と第2の抵抗手段5の各一端が接続されている。第1の抵抗手段4は第2の抵抗手段5よりも低抵抗値に設定されている。第2の抵抗手段5の他端は、第2のスイッチSW2を介して、制御電源Vccまたはグランドに切替え接続されるようになっている。第1の抵抗手段4の他端は、第1のスイッチSW1を介して、第2の抵抗手段5の他端に接続可能となっている。
【0022】第1のスイッチSW1は第1の制御部1からの制御信号によってオンまたはオフし、第2のスイッチSW2は第2の制御部2からの制御信号によってオンまたはオフする。こうして、MOSFET10のオン、オフの主制御は、第2の制御部2によって第2のスイッチSW2を介して行なわれる。
【0023】負荷3とMOSFET10の接続点にはMOSFET10のドレイン・ソース間電圧、すなわち端子電圧(以下、ドレイン電圧と呼ぶ)を検出する電圧検出部6が接続され、電圧検出部6と第1の制御部1の間に遅延回路8が設けられている。電圧検出部6は、ドレイン電圧が所定値より大きくなると出力がローレベルとなり、ドレイン電圧が所定値以下になると出力がハイレベルとなる。
【0024】電流検出部7は、MOSFET10のオン期間にそのドレインに入力する電流(以下、ドレイン電流と呼ぶ)を検出し、ドレイン電流値に比例した電圧を遅延回路8へ出力するようになっている。遅延回路8は、電圧検出部6からの入力を電流検出部7からの入力電圧に反比例した遅延時間を加えて第1の制御部1へ出力する。
【0025】第2の制御部2から第2のスイッチSW2への制御信号は、同時に第1の制御部1にも入力されるようになっている。第1の制御部1は、第2の制御部2から出力される制御信号の切替わり時をトリガとして、第1のスイッチSW1をオンさせる制御信号sw1onを出力する。その後、第1の制御部1は、遅延回路8からの入力信号のハイレベルとローレベルの切替わり時をトリガとして、第1のスイッチSW1をオフさせる制御信号sw1offを出力する。
【0026】第2の制御部2から制御信号sw2offを受けて、第2のスイッチSW2がオフすると、第2の抵抗手段5は基準電位としてのグランドに接続される。これにより、MOSFET10のゲートとソース間のゲート容量Cgsに充電された電荷が第2の抵抗手段5を通じて放電され、MOSFET10がターンオフする。
【0027】この際同時に、第1のスイッチSW1は第1の制御部1から制御信号sw1onを受けてオンし、第2の抵抗手段5に加えて第1の抵抗手段4を通じても、ゲート容量Cgsに充電された電荷が放電される。これにより、ゲート容量Cgsの電荷は急速に放電される。それから、遅延回路8からの信号のハイレベルとローレベルの切替わりに応じて、第1のスイッチSW1は第1の制御部1から制御信号sw1offを受けてオフし、これにより、ゲート容量Cgsの電荷の放電は緩やかになる。」

イ 「図1



ウ 「図3



エ 「図6



オ 「図9



3 甲第3号証(特開2004−112916号公報)
(1)甲第3号証には、次の事項が記載されている。

ア 「【請求項1】
電力変換装置に用いる電圧駆動型半導体素子を駆動するゲート駆動装置において、第1のゲート駆動条件でオンオフ動作する前記電圧駆動型半導体素子のターンオフ時に印加される特定時刻におけるコレクタ・エミッタ間電圧値の検出手段あるいは電圧変化率の検出手段を備え、前記いずれかの検出手段の検出結果に応じて次のターンオン用ゲート駆動条件を第2のゲート駆動条件に切り替える手段を具備することを特徴とする電圧駆動型半導体素子のゲート駆動装置。」

(2)甲第3号証に記載された発明
上記(1)の記載によれば、甲第3号証には、「ターンオフ時に印加されるコレクタ・エミッタ間電圧値を検出し、その検出結果に応じてターンオン用ゲート駆動条件を切り替えること」(異議申立書13ページ6〜8行)に係る発明が記載されているものと認められる。

4 甲第4号証(国際公開第2007/116900号)
甲第4号証には、次の事項が記載されている。

ア 「[0013]制御回路2は、外部からオン指令を入力するとIGBT1をターンオンさせるゲート指令をバッファ3に出力し、外部力もオフ指令を入力するとIGBT1をターンオフさせるゲート指令をバッファ3に出力する。バッファ3は、制御回路2から出力されたゲート指令にしたがってIGBT1を駆動するものであり、ゲート抵抗4と遮断速度調整回路5が接続されている。遮断速度調整回路5は、制御回路2からのオフ指令の入力に伴ってIGBT1をターンオフさせる場合よりも、異常発生の検知に伴ってIGBT1をターンオフさせる場合の遮断速度を遅くする機能を有している。ここで、遮断速度調整回路5が上述の機能を備えるのは次の理由による。つまり、例えば短絡状態でIGBT1に大電流が流れている異常時に、通常の速度でIGBT1を遮断をすると大きなサージ電圧が発生してIGBT1を破壊する恐れがあるが、遮断速度を遅くすることでサージ電圧を抑制することができる。なお、制御回路2、バッファ3、ゲート抵抗4及び遮断速度調整回路5で制御手段が構成されている。
[0014]サンプリング回路6は、制御回路2が外部からオン指令を入力した直後の制御量Qonであるゲート電圧Vgを検出し、そのゲート電圧に応じた期間だけゲート電圧Vgの検出処理を許可するものである。制御量検出回路であるゲート電圧検出型異常検出回路7は、サンプリング回路6がゲート電圧Vg(制御電圧、制御量)の検出処理を許可する期間中、IGBT1に対するバッファ3の制御量として、IGBT1のゲート端子におけるゲート電圧Vgを検出し、そのゲート電圧Vgが制御量比較値であるゲート電圧基準値Vgrを超えると、IGBT1に異常が発生したことを検知するものである。また、ゲート電圧基準値Vgrは制御回路2が外部からオン指令を入力した直後の制御量Qonであるゲート電圧Vgに応じて変化する。」

5 甲第5号証(特開2018−153007号公報)
甲第5号証には、次の事項が記載されている。

ア 「【請求項1】
オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する検出部と、
前記検出値に応じて、前記半導体スイッチが前記オン状態からターンオフするまでの前記半導体スイッチのゲート電圧の遷移波形を選択する選択部と、
前記選択された遷移波形により前記半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部と、
を備えるゲート駆動装置。」

イ 「【0031】
検出部10は、オン状態の半導体スイッチ51に流れる電流量に応じて変化する検出値を検出するユニットである。MOSFET,IGBT等の半導体スイッチ51は、ゲート電圧が変化しなければ、流れる電流が大きくなるにつれてオン電圧(すなわち、半導体スイッチ51のオン時のドレイン-ソース間電圧)が大きくなる性質を有する。そこで、本実施形態では、電流量に応じて変化する検出値として、半導体スイッチ51のオン電圧Vonに基づく値(例えば、オン電圧Von、オン電圧Vonの分圧値など)を採用する。ここで、オン電圧は、電流と異なり抵抗に通電して検出する必要がないため、ほぼ損失を生じることなく検出することができる。

…中略…

【0037】
ゲート駆動装置40は、上述のとおり定められるリファレンスを用いて検出値を比較し、その比較結果に応じて遷移波形を選択することで、検出値がリファレンスを超えて許容範囲を超えるサージ電圧が発生することが予想される場合にゲート電圧の遷移を緩やかにする遷移波形2を選択してサージ電圧を抑え、検出値がリファレンスを超えずサージ電圧が発生しない又は発生する可能性が小さいと予想される場合にゲート電圧をより急速に遷移させる遷移波形1を選択して高速でターンオフさせてスイッチング損失を抑制することができる。」

ウ 「図6



6 甲第6号証(特開2010−283973号公報)
甲第6号証には、次の事項が記載されている。

ア 「【0037】
上記パワースイッチング素子Swp,Swnは、いずれも絶縁ゲートバイポーラトランジスタ(IGBT)にて構成されている。また、パワースイッチング素子Swp,Swnは、その入力端子及び出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子STを備えている。
【0038】
図2に、本実施形態にかかるドライブユニットDUの回路構成を示す。なお、以下では、パワースイッチング素子Swp、Swnを総括する場合、パワースイッチング素子Swと記載し、フリーホイールダイオードFDp,FDnを総括する場合、フリーホイールダイオードFDと記載する。また、上記操作信号gup,gvp,gwp,gcp,gun,gvn,gwn,gcnを総括する場合、操作信号gと記載する。
【0039】
図示されるように、ドライブユニットDUは、パワースイッチング素子SwのエミッタE及びセンス端子ST間に設けられたシャント抵抗30を備えている。また、ドライブユニットDUは、半導体集積回路(IC20)を備えている。これらパワースイッチング素子Swやシャント抵抗30、IC20は、パッケージ化され単一の部材となっている。
【0040】
ここで、IC20には、パワースイッチング素子Swのゲートが接続されている。また、IC20は、シャント抵抗30による電圧降下量を取り込む。更に、IC20には、操作信号gが入力可能とされている。

…中略…

【0054】
本実施形態では、図5に示すように、パワースイッチング素子Swを流れる電流に基づき、充電用スイッチング素子Scのうちオン状態とするものの数や、放電用スイッチング素子Sdのうちオン状態とするものの数を調節する。ここで、パワースイッチング素子Swを流れる電流とは、オン操作期間における平均的な電流や最大電流にて定義されるものである。この電流をパワースイッチング素子Swのオン状態への切り替え以前にセンス端子STの出力する微少電流に基づき把握することはできない。このため、例えば前回パワースイッチング素子Swがオン状態とされた際に流れる電流を今回流れると想定される電流として利用する。

…中略…

【0056】
また、図5(b)に示すように、放電用スイッチング素子Sdのうちオン状態とするものの数を、パワースイッチング素子Swを流れる電流が大きくなるほど減少させる。これにより、パワースイッチング素子Swの入出力端子間を流れる電流が大きくなるほどゲート放電速度を低下させることができる。これは、パワースイッチング素子Swをオフ操作する際に生じるサージがパワースイッチング素子Swの入出力端子間を流れる電流が大きいほど大きくなる傾向にあることに鑑みた設定である。これにより、サージが大きくなる状況下においてこれを適切に抑制することができ、また、サージがさほど大きくならないと想定される場合には、ゲート放電速度を極力大きくすることでスイッチング損失の増大を極力抑制する。
【0057】
なお、これら図5に示すスイッチングパターンは、上記EEPROM24aに記憶され、駆動制御回路24では、入力されるシャント抵抗30の電圧降下量に基づきスイッチングパターンを選択する。

…中略…

【0060】
(第3の実施形態)
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
【0061】
本実施形態では、スイッチング状態の切り替え期間の途中で充電用スイッチング素子Scや放電用スイッチング素子Sdのスイッチングパターンを変更する。図6に、本実施形態のスイッチングパターンの変更手法を例示する。詳しくは、図6(a)に、充電用スイッチング素子Scのうちのオン状態となっているものの数を示し、図6(b)に、放電用スイッチング素子Sdのうちのオン状態となっているものの数を示し、図6(c)に、パワースイッチング素子Swのエミッタ及びゲート間電圧(ゲート電圧Vge)を示す。」

イ 「図2



ウ「図5



エ 「図6



7 甲第7号証(特開2016−174454号公報)
(1)甲第7号証には、次の事項が記載されている。

ア 「【0037】
駆動制御部70は、スイッチング素子Q11のオン切替時の切替速度に応じて第1電源65の出力電圧を調整し、それによりゲート充電電流を制御する。オン切替速度に対応する第1電源65の出力電圧は、駆動制御部70が備える記憶手段であるメモリ70aに記憶されている。充電処理の実行によりスイッチング素子Q11のVgeが閾値Vth以上になることに伴い、スイッチング素子Q11がオフ状態からオン状態に切り替わる。」

イ 「【0054】
第1放電パターンを示す図6において、時刻t41では、指令信号の立ち下がりに伴いIgeを第1電流I1にしてゲート放電が開始され、その後、時刻t41から所定時間TCが経過した時刻t43で、Igeが第1電流I1よりも大きい第2電流I2にステップ状に変更される。このとき、t41以降においてはVgeが徐々に低下し、ミラー期間を経てVgeが閾値Vthに達した時刻t42で、Iceが低下し始める。IgeがI1からI2に切り替えられる時刻t43は、Ice(スイッチング素子Qの一対の入出力端子間の電流)が低下しゼロになるまでの期間内の所定時点としてあらかじめ定められており、それに合わせて所定時間TCが定められているとよい。」

ウ 「【0059】
図8では、時刻t61で、下アーム側の指令信号の立ち下がりに伴いIgeを第2電流I2にしてゲート放電が開始され、その後、時刻t61から所定時間TDが経過した時刻t62で、Igeが第1電流I1にステップ状に変更される。その後、時刻t61から所定時間TCが経過した時刻t63で、Igeが第2電流I2にステップ状に変更される。このとき、t61以降においてはVgeが徐々に低下し、Vgeがミラー期間を経てミラー電圧よりも低下し始めると、その直後に、Vgeが閾値Vthに達してIceが低下し始める(t62)。この時刻t62でIgeがI1に変更され、その後、Iceがゼロになる前の時刻t63で、IgeがI2に変更される。なお、時刻t63は、時刻t62からの経過時間で管理されていてもよい。」

エ 「図6



オ 「図8



(2)甲第7号証に記載された発明
上記(1)の記載によれば、甲第7号証には、「ゲート電源の値を記憶し、ミラー期間の終了後にゲートエミッタ間電流Iceが切り替わること」(異議申立書17ページ下から2行〜18ページ上から2行)に係る発明が記載されているものと認められる。

8 甲第8号証(特開2003−284318号公報)
(1)甲第8号証には、次の事項が記載されている。

ア 「【0112】一方、図31は図22と図29に示す回路を用いてIGBTのゲート電圧を制御した時のIGBTのターンオフ波形である。図31のように入力制御信号から遅れてサンプリング信号が発生し、ミラー期間の電圧を検知できるようになっている。ここでは過電流と検知されたので、MOSトランジスタ54がオフした。従って、メインインバータ100のオフ抵抗が抵抗5だけになり、放電電流が通常時よりも抑制され始める。これによりゲート電圧は一度上昇した後、ゆっくり低下していく。図31より本実施の形態20の回路を用いた場合、発生したサージ電圧は小さく、138V程度になる。即ち、サージ電圧をおよそ31%に抑制している。」

イ 「図31



(2)甲第8号証に記載された発明
上記(1)の記載によれば、甲第8号証には、「実施の形態20の回路を用いることでサージ電圧が抑制されること」(異議申立書18ページ16〜17行)に係る発明が記載されているものと認められる。

9 甲第9号証(特開2008−067140号公報)
(1)甲第9号証には、次の事項が記載されている。

ア 「【0025】
次に、図2(C)を参照して、電圧調整回路20が設けられている場合を説明する。
図2(B)で説明したように、第1キャパシタ32に充電電流が流れ始めるタイミングは、第1ダイオード34に順方向電圧が作用し始めるタイミングである。第1ダイオード34に順方向電圧が作用し始めるタイミングは、ドレイン電極Dの電圧VDが、第3接続点33の電圧V1と第1ダイオード34の順方向電圧VFの合計(V1+VF)を越えたときである。したがって、第3接続点33の電圧V1を低く調整すれば、第1ダイオード32に順方向電圧が作用し始めるタイミングが早くなり、ドレイン電極Dの電圧VDが低いときに第1キャパシタ32に充電電流が流れ始める状態を発生させることができる。」

イ 「図2


(2)甲第9号証に記載された発明
上記(1)の記載によれば、甲第9号証には、「ドレイン電極Dの電圧VDが低いときに第1キャパシタ32に充電電流が流れ始めてゲート電圧の変化速度が切り替わること」(異議申立書19ページ7〜9行)に係る発明が記載されているものと認められる。

10 甲第10号証(特開2009−273071号公報)
(1)甲第10号証には、次の事項が記載されている。

ア 「【0082】
一方、図7(b)に示されるように、ミラー期間(期間5)のように、あらかじめ定めた基準電圧(Vsp(2))よりゲート電圧が大きい場合には、コレクタ電流が大きくなる(期間5後半から期間6における電流)。コレクタ電流が大きいため、ノイズ等により誤動作及び素子破壊等を招く恐れがある。そこで、もともとノイズ発生の可能性が高い場合には、積極的にノイズの発生を抑制するために、ミラー期間(期間2)中のゲート抵抗を大きくする。図7(a)の場合と同様に、ミラー期間を精度良く検出することが求められるが、本実施形態では、このゲート抵抗を切り換えるタイミングであるミラー期間(期間5)を検出する為に、電圧変換率検出回路700によりゲート電圧変化率(dV/dt値)を用いている。」

イ 「図7



(2)甲第10号証に記載された発明
上記(1)の記載によれば、甲第10号証には、「コレクタ電圧が上昇し始めるターンオフ開始の時点から、ミラー期間5が終了する時刻t4までの期間を固定ゲート抵抗とし、その後の期間でゲート抵抗を可変すること」(異議申立書20ページ10〜12行)に係る発明が記載されているものと認められる。


第5 当審の判断

1 異議申立理由について

(1)本件特許発明1について
ア 対比
本件特許発明1と甲1発明とを対比する。

(ア)甲1発明の「IGBT2a」は、本件特許発明1の「スイッチング素子」に相当する。

(イ)甲1発明の「インタフェース回路21,スイッチ22,スイッチ23,駆動電源24,ターンオン用のゲート抵抗25の他に、スイッチ31〜33と、ターンオフ用のゲート抵抗34〜37と基準電源38及び抵抗分圧回路39と、コンパレータ素子40〜42と、D型フリップフロップ(DFF)43〜45と、アンド素子46〜48とを備えるゲート駆動回路30」は、「外部よりオン指令が発せられ、インタフェース回路21を介してスイッチ22が閉路すると、駆動電源24の電圧がゲート抵抗25を介してIGBT2aのゲート−エミッタ間に印加され、IGBT2aがターンオンし、コレクタ−エミッタ間に電動機などの負荷が要求する所定の電流(IC )が流れ」るものであって、「駆動電源24の電圧がゲート抵抗25を介してIGBT2aのゲート−エミッタ間に印加され、IGBT2aがターンオン」することは、上記(ア)の認定を踏まえると、「スイッチング素子のゲートを駆動」することにほかならないから、甲1発明の「ゲート駆動回路30」は、本件特許発明1の「スイッチング素子のゲートを駆動するゲート駆動部」に相当するものといえる。

(ウ)甲1発明の「電流検出手段11,12又は電圧検出手段13」は、「IGBT2a」の「ターンオフ直後の電流(IC )に対応する」電流又は電圧を検出するものであって、当該電流又は電圧は、上記(ア)の認定も踏まえれば、“スイッチング素子に流れる電流に応じたパラメータを測定する測定部”といえるから、本件特許発明1の「前記スイッチング素子がターンオフする以前の前記スイッチング素子に流れる電流に応じて変化するパラメータを測定する測定部」とは、下記の点(相違点1)において相違するものの、“前記スイッチング素子に流れる電流に応じたパラメータを測定する測定部”である点で一致するといえる。

(エ)甲1発明は、「外部よりオフ指令が発せられ、インタフェース回路21を介してスイッチ23が閉路すると、コンパレータ素子40〜42は電流検出手段11,12又は電圧検出手段13の検出値と、基準電源38及び抵抗分圧回路39で得られるそれぞれの比較電圧との間で比較演算を行」った上、「電流検出手段11,12、又は電圧検出手段13の検出値が前記VREF より大ならばIGBT2aのゲート−エミッタ間の電圧がゲート抵抗34を介して放電」するとともに、「電流検出手段11,12、又は電圧検出手段13の検出値により、IGBT2aの電流(IC )が大きいと判定されたときにはターンオフ用のゲート抵抗の並列数を減少させ、その合成抵抗値を増大させてdi/dtを減少させることにより、IGBT2aに印加される過大なサージ電圧(ΔV)を抑制」していて、当該「ターンオフ用のゲート抵抗の並列数」を変更する手段によって、ゲート電流を制御、すなわち、ゲート電流の変化速度を切り替えているといえる。
よって、上記(ウ)の認定を踏まえると、甲1発明における「ターンオフ用のゲート抵抗の並列数」を変更する手段と、本件特許発明1の「前記パラメータに基づいて、前記スイッチング素子のターンオフ開始から第1基準時間以降における前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える切替部」とは、下記の点(相違点2)において相違するものの、“前記パラメータに基づいて、前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える切替部”である点で一致するといえる。

(オ)以上、上記(ア)〜(エ)の対比より、本件特許発明1と甲1発明とは、以下の一致点及び相違点を有する。

〈一致点〉
スイッチング素子のゲートを駆動するゲート駆動部と、
前記スイッチング素子に流れる電流に応じたパラメータを測定する測定部と、
前記パラメータに基づいて、前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える切替部と
を備えるゲート駆動装置。

〈相違点1〉
本件特許発明1の「測定部」が測定する「パラメータ」が、「スイッチング素子がターンオフする以前の前記スイッチング素子に流れる電流に応じて変化するパラメータ」であるのに対し、甲1発明の「電流検出手段11,12又は電圧検出手段13」が検出するものは、「IGBT2a」の「ターンオフ直後の電流(IC )」に対応する電流又は電圧である点。

〈相違点2〉
本件特許発明1が、「切替部」において、「スイッチング素子のゲート電圧の変化速度を切り替える」にあたり、「前記スイッチング素子のターンオフ開始から第1基準時間以降」に切り替えるのに対し、甲1発明は、そのような構成を有しない点。

イ 判断
(ア)相違点1について
相違点1に係る構成のうち、「スイッチング素子がターンオフする以前の前記スイッチング素子に流れる電流」について、例えば甲第1号証の段落【0005】に、「ターンオフする電流値が大きい程フォール期間中の電流変化率(di/dt)が高くなることが知られている」と記載され、また甲第4号証の段落[0013]に、「IGBT1に大電流が流れている異常時に、通常の速度でIGBT1を遮断をすると大きなサージ電圧が発生してIGBT1を破壊する恐れがある」と記載されているように、スイッチング素子がターンオフした後の電流及び電圧が、スイッチング素子がターンオフする以前の電流に応じて変化することは、本件特許出願前に広く知られた事項といえる。
よって、甲1発明において、「電流検出手段11,12又は電圧検出手段13」が検出する、「IGBT2a」の「ターンオフ直後の電流(IC )」に対応する電流又は電圧は、実質的には本件特許発明1の「スイッチング素子がターンオフする以前の前記スイッチング素子に流れる電流に応じて変化するパラメータ」に相当するといえる。
よって、相違点1は表現上のものであって実質的なものとはいえない。

(イ)相違点2について
甲1発明は、インバータなどの電力変換装置を形成する電力用半導体素子(IGBT)のゲート駆動方法に関する技術分野に属するものであって(【0001】)、IGBTなど電圧駆動形電力用半導体において、ターンオフ用のゲート抵抗の抵抗値が固定値のときにはターンオフする電流値が大きい程フォール期間中の電流変化率(di/dt)が高くなることが知られていて(【0005】)、ターンオフ時に発生するサージ電圧(ΔV)と直流電源の電圧(Ed)との和がIGBTの定格電圧値以上になると、このIGBTが破壊する恐れがあり(【0006】)、ターンオフ用のゲート抵抗26の抵抗値を、それぞれのIGBTに流れる仕様上の最大電流でも前記サージ電圧で破壊しないように、フォール期間中の電流変化率(di/dt)を抑える値に設定していたところ(【0007】)、このような従来の電力用半導体素子のゲート駆動方法によると、負荷が定格電流以下での前記IGBTのターンオフ時には、前記サージ電圧(ΔV)は十分低い値にでき、該IGBTがターンオフ時に破壊することが防止されるが、このときの該IGBTのdi/dtと該IGBTの電流とに伴うターンオフ時間が長くなり、該IGBTのターンオフ損失が増大するという難点があったことを解決しようとする課題としたものである(【0008】)。
そして、甲1発明は、上記課題に対し、「IGBT2a」の「ターンオフ直後の電流(IC )に対応」して、「電流検出手段11,12、又は電圧検出手段13の検出値」を、時間的に変動するものではない固定値である「基準電源38の電圧(VREF )」と比較し、「電流検出手段11,12、又は電圧検出手段13の検出値により、IGBT2aの電流(IC )が大きいと判定されたとき」というタイミングにて「ターンオフ用のゲート抵抗の並列数を減少させ、その合成抵抗値を増大させてdi/dtを減少させ」て、「IGBT2aに印加される過大なサージ電圧(ΔV)を抑制」するとともに、逆に、「前記検出値により前記IC が小さいと判定されたとき」というタイミングにて、「前記ゲート抵抗の並列数を増大させIGBT2aのターンオフ損失を減少させ」ることにより、当該課題を解決しようとするものである。そして、甲第1号証には、当該「合成抵抗値」の切り替えを実施するタイミングである「IGBT2aの電流(IC )が大きいと判定されたとき」及び「前記検出値により前記IC が小さいと判定されたとき」を、「IGBT2a」の「ターンオフ」時点から所定の基準となる時間(本件特許発明1の「第1基準時間」)以降のタイミングに変更する起因となる記載も示唆もない。
また、相違点2に係る本件特許発明1の「前記パラメータに基づいて、前記スイッチング素子のターンオフ開始から第1基準時間以降における前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える切替部」に相当する事項は、上記甲第2号証〜甲第6号証には記載されておらず、さらには、上記甲第7号証〜甲第10号証にも記載されておらず、本件特許出願時における周知技術ともいえない。
なお、異議申立人は、異議申立書第21ページ13〜16行において、「また、甲1発明の上記回路において、ターンオフ動作開始後にゲート抵抗の合成抵抗を変更する制御がなされており、ターンオフ動作開始時から当該制御時の間に所定時間(本件特許発明1の「第1基準時間」に相当)が存在することは自明である。」と主張しているが、本件特許発明1は、「前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える」制御を開始するタイミングを、「ターンオフ開始」から「第1基準時間」が経過した「以降」とするものであり、ここで「第1基準時間」は、「前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を切り替える」制御を開始するタイミングそのものではなく、当該タイミングのいわば「基準」を規定するものであるから、上記主張は採用することができない。
してみれば、甲1発明において、上記相違点2に係る構成を想起することは、当業者といえども容易になし得たとまではいうことができない。

(ウ)小括
したがって、本件特許発明1は、甲第1号証に記載された発明、及び甲第2号証〜甲第6号証に記載された周知技術に基いて当業者が容易になし得たものとはいえない。

(2)本件特許発明2〜9及び12〜14について
本件特許発明2〜4、8〜9、及び12〜14は、いずれも、本件特許発明1の上記相違点2に係る構成を有するものである。よって、上記(1)に示した理由と同様の理由により、本件特許発明2〜4、8〜9、及び12〜14は、甲第1号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。
本件特許発明5は、本件特許発明1の上記相違点2に係る構成を有するものである。よって、上記(1)に示した理由と同様の理由により、本件特許発明5は、甲第1号証に記載された発明、甲第3号証又は甲第7号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。
本件特許発明6は、本件特許発明1の上記相違点2に係る構成を有するものである。よって、上記(1)に示した理由と同様の理由により、本件特許発明6は、甲第1号証に記載された発明、甲第8号証又は甲第9号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。
本件特許発明7は、本件特許発明1の上記相違点2に係る構成を有するものである。よって、上記(1)に示した理由と同様の理由により、本件特許発明7は、甲第1号証に記載された発明、甲第7号証又は甲第10号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。

(3)小括
以上検討したとおり、本件特許発明1〜4、8〜9、及び12〜14は、甲第1号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。
本件特許発明5は、甲第1号証に記載された発明、甲第3号証又は甲第7号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。
本件特許発明6は、甲第1号証に記載された発明、甲第8号証又は甲第9号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。
本件特許発明7は、甲第1号証に記載された発明、甲第7号証又は甲第10号証に記載された発明、並びに甲第2号証〜甲第6号証に記載された周知技術に基づいて容易に想到できたものとはいえない。


第6 むすび

したがって、特許異議の申立ての理由及び証拠によっては、請求項1〜9及び12〜14に係る特許を取り消すことはできない。
また、他に請求項1〜9及び12〜14に係る特許を取り消すべき理由を発見しない。
よって、結論のとおり決定する。
 
異議決定日 2022-10-28 
出願番号 P2020-565571
審決分類 P 1 652・ 121- Y (H02M)
最終処分 07   維持
特許庁審判長 林 毅
特許庁審判官 山澤 宏
山崎 慎一
登録日 2021-12-06 
登録番号 6989035
権利者 富士電機株式会社
発明の名称 ゲート駆動装置、スイッチング装置  
代理人 弁理士法人RYUKA国際特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ