• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G09G
管理番号 1401329
総通号数 21 
発行国 JP 
公報種別 特許審決公報 
発行日 2023-09-29 
種別 拒絶査定不服の審決 
審判請求日 2022-09-07 
確定日 2023-07-27 
事件の表示 特願2017−223602「表示ドライバ及び半導体装置」拒絶査定不服審判事件〔令和 1年 6月20日出願公開、特開2019− 95545〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成29年11月21日の出願であって、その手続の経緯の概略は、以下のとおりである。

令和3年 5月27日付け:拒絶理由通知書
同年 7月30日 :意見書、手続補正書の提出
同年12月14日付け:拒絶理由通知書
令和4年 2月18日 :意見書、手続補正書の提出
同年 5月31日付け:拒絶査定(以下「原査定」という。)
(同年 6月 7日 :原査定の謄本の送達)
同年 9月 7日 :審判請求書の提出


第2 本願発明
本願の請求項1に係る発明(以下「本願発明」という。)は、令和4年2月18日に提出された手続補正書により補正された特許請求の範囲の請求項1に記載された次の事項により特定されるとおりのものと認める。

「【請求項1】
第1〜第N(Nは2以上の整数)のデータラインを有する表示デバイスを駆動する表示ドライバであって、
映像信号に基づく輝度レベルを画素毎に表す第1〜第Nの画素データ片を受け、前記第1〜第Nの画素データ片をクロック信号のエッジのタイミングで出力するデータ取込部と、
前記データ取込部から出力された前記第1〜第Nの画素データ片を第1〜第Nの階調電圧に変換する階調電圧生成部と、
前記第1〜第Nの階調電圧を増幅して得た第1〜第Nの駆動電圧を前記第1〜第Nのデータラインに供給する第1〜第Nのアンプと、
前記第1〜第Nのアンプ各々の動作電流の電流値を設定するバイアス電圧を生成して前記第1〜第Nのアンプに供給するバイアス電圧生成部と、を含み、
前記バイアス電圧生成部は、
前記クロック信号の前記エッジのタイミングから開始する所定の期間長を有する第1の期間に亘り前記動作電流を第1の電流値に設定する第1の電圧を前記バイアス電圧として生成し、前記第1の期間以外の期間では前記動作電流を前記第1の電流値よりも低い第2の電流値に設定する第2の電圧を前記バイアス電圧として生成し、
前記第1の期間は、前記階調電圧における最低輝度を表す電圧値から最高輝度を表す電圧値への遷移に応答して前記アンプから出力される前記駆動電圧の電圧値が前記最低輝度に対応した電圧値から前記最高輝度に対応した電圧値に遷移するまでに掛かる時間より長い期間長を有することを特徴とする表示ドライバ。」


第3 原査定における拒絶の理由
原査定の拒絶の理由のうち、本願発明に対する理由は、概略次のとおりである。

進歩性の欠如)本願発明は、本願の出願前に発行された下記の引用文献1に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。



引用文献1.特開2004−29316号公報


第4 引用文献1に記載された事項と引用発明の認定
1 引用文献1に記載された事項
原査定の拒絶の理由に引用された前記引用文献1には、以下の事項が記載されている。下線は、当合議体によるものであり、以下同様である。

(1) 【0001】、【0002】、【図4】
「【0001】
【発明の属する技術分野】
本発明はアクティブマトリックス方式の液晶表示装置およびその駆動回路に関する。
【0002】
【従来の技術】
アクティブマトリックス方式の液晶表示装置の液晶表示モジュールは、図4に示すように、液晶パネル(LCDパネル)1と、半導体集積回路装置(以下、ICという)からなる制御回路(以下、コントローラという)2と、ICからなる複数個の走査側駆動回路(以下、走査側ドライバという)3およびデータ側駆動回路(以下、データ側ドライバという)4とを具備している。液晶パネル1は、詳細を図示しないが、透明な画素電極および薄膜トランジスタ(TFT)を配置した半導体基板と、面全体に1つの透明な電極を形成した対向基板と、これら2枚の基板を対向させて間に液晶を封入した構造からなり、対向基板電極に所定の電圧(以下、コモン電圧Vcomという)を供給するとともに、スイッチング機能を持つTFTを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。ここで、画像を中間調表示(階調表示)するために各画素電極には所定の電圧として可変の電圧(以下、階調電圧という)が印加される。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、TFTのスイッチング制御信号(走査信号)を送る走査線とが配線されている。」
「【図4】



(2) 【0005】〜【0014】、【図5】〜【図9】
「【0005】
データ側ドライバ4により各画素電極を駆動するとき、液晶固有の特性から対向基板電極の電位に対して交流駆動する必要がある。代表的な交流駆動方法として、データ側ドライバ4からの階調電圧を1走査線を駆動する期間(以下、1水平期間という)ごとにコモン電圧Vcomに対して正電圧と負電圧を、1走査線単位で切り換えるライン反転駆動法や、1画素電極単位で切り換えるドット反転駆動法がある。ライン反転駆動法は、データ側ドライバ4からの階調電圧を、例えば、+5V以下の低電圧に設定し、コモン電圧Vcomを1水平期間ごとに変化させることにより極性反転して交流駆動する方法である。これに対して、ドット反転駆動法は、コモン電圧Vcomを一定電圧に固定し、データ側ドライバ4からの階調電圧としてコモン電圧Vcomに対して、極性が正の電圧(以下、正極性階調電圧という)と、極性が負の電圧(以下、負極性階調電圧という)をそれぞれ対称となるように設定して、正極性階調電圧と負極性階調電圧を1水平期間ごとに交互に供給する方法である。例えば、64階調表示の場合、正極性階調電圧VP1〜VP64としてVcom<VP64<…<VP1、および負極性階調電圧VN1〜VN64としてVcom>VN64>…>VN1で、正極性階調電圧VP1〜VP64と負極性階調電圧VN1〜VN64とがコモン電圧Vcomに対してそれぞれ対称に設定される。そして、正極性階調電圧VP1〜VP64のうちのひとつの階調電圧VPxと、負極性階調電圧VN1〜VN64のうちのひとつの階調電圧VNxとが1水平期間ごとに交互に供給される。
【0006】
以下に、データ側ドライバ4の従来例について、ドット反転駆動法を用いたデータ側ドライバ100を図5に示して説明する。データ側ドライバ100は、384本のデータ線に対応して、画像データとしてn(nは2以上の整数)ビット、例えば、n=6ビットのデータ信号DATAを供給することにより、2のn乗=64階調の正極性および負極性階調電圧VP1〜VP64、VN1〜VN64のうちデータ信号DATAの論理に対応した1つの階調電圧VPx、VNxを384本の各データ線に奇数線と偶数線とで極性が互い違いとなるようにして1水平期間ごとに交互に出力するもので、データ線384本に対応してnビットのデータ信号DATAをシリアル/パラレル変換し、さらに階調電圧VPx、VNxにデジタル/アナログ変換して出力する前段回路部10と、データ線384本に対応して前段回路部10の出力が接続される384個のボルテージホロワ接続の演算増幅器20と、演算増幅器20の出力が接続される出力スイッチ回路部30と、各演算増幅器20にバイアス電流を供給するバイアス回路部40とを備えている。
【0007】
前段回路部10は、図6に示すように、主回路として、シフトレジスタ11、データレジスタ12、データラッチ13、レベルシフタ14およびDAコンバータ15を有している。シフトレジスタ11は、例えば、64ビット双方向性でシフト方向切換え信号R/Lにより、例えば、右シフト・スタートパルス入出力STHRが選択され、1水平期間ごとに、クロック信号CLKのエッジでスタートパルスSTHRの“H”レベルを読込み、データ取込み用の制御信号C1、C2、…、C64を順次生成し、データレジスタ12に供給する。データレジスタ12は、1水平期間ごとに、シフトレジスタ11の制御信号C1、C2、…、C64に基づき、6ビット×6ドット(RGB×2)の36ビット幅で供給されるデータ線384本に対応する1走査線分のデータ信号DATAを取込む。データラッチ13は、1水平期間ごとに、データレジスタ12に取込まれた1走査線分のデータ信号DATAをストローブ信号STBの立ち上がりに同期して保持するとともにレベルシフタ14に一括供給する。レベルシフタ14は、1水平期間ごとに、データラッチ13からのデータ信号DATAを電圧レベルを高めてDAコンバータ15に供給する。DAコンバータ15は、データ線384本に対応して、1水平期間ごとに、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、階調電圧VPx、VNxを各演算増幅器20に供給する。
【0008】
各演算増幅器20は、図7に示すように、差動段21と出力段22とを有し、差動段21は、演算増幅器20内にバイアス電流を流すために、バイアス回路部40の後述するPチャネルMOSトランジスタQ25にミラー接続されるPチャネルMOSトランジスタQ1とNチャネルMOSトランジスタQ27にミラー接続されるNチャネルMOSトランジスタQ2とを含み、出力段22は、立ち上がり波形と立ち下がり波形を出力するためのPチャネルMOSトランジスタQ3とNチャネルMOSトランジスタQ4とを含んでいる。各演算増幅器20は、1水平期間ごとに、供給された階調電圧VPx、VNxを駆動能力を高めて、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、出力スイッチ回路部30に供給する。
【0009】
出力スイッチ回路部30は、各演算増幅器20の出力端に接続された384個のCMOSトランスファゲート31を有し、ストローブ信号STBがPチャネルゲートとインバータ32を介してNチャネルゲートとに供給され、ストローブ信号STBの立ち上がりに同期して各トランスファゲート31がオフ制御され各演算増幅器20の出力端がハイインピーダンスとなり、ストローブ信号STBの立ち下がりに同期して、各トランスファゲート31はオン制御され、各演算増幅器20の出力端が各データ線に接続される。
【0010】
バイアス回路部40は、図8に示すように、バイアス電流源41とバイアス電圧取出し回路42とを備えている。バイアス電流源41は、相異なるオン抵抗R1、R2(R1>R2)を有する並列接続のバイアス電流源用PチャネルMOSトランジスタQ21、Q22と、インバータ43とを有している。MOSトランジスタQ21、Q22は、ソースを高電圧側端子VDDに接続し、ドレインをバイアス電圧取出し回路42に接続している。MOSトランジスタQ21のゲートとインバータ43を介したMOSトランジスタQ22のゲートには、バイアス切り換え信号BICが供給される。
【0011】
バイアス電圧取出し回路42は、バイアス電流源41と低電圧側端子VSS間に接続されたNチャネルMOSトランジスタQ23と、MOSトランジスタQ23にミラー接続されたNチャネルMOSトランジスタQ24と、高電圧側端子VDDと低電圧側端子VSS間にMOSトランジスタQ24とで直列接続されたPチャネルMOSトランジスタQ25と、MOSトランジスタQ25にミラー接続されたPチャネルMOSトランジスタQ26と、高電圧側端子VDDと低電圧側端子VSS間にMOSトランジスタQ26とで直列接続されたNチャネルMOSトランジスタQ27とを有している。MOSトランジスタQ23は、ドレインをMOSトランジスタQ21、Q22のドレインに接続し、ソースを低電圧側端子VSSに接続し、ドレインとゲートとを短絡させてダイオード接続している。MOSトランジスタQ24は、ドレインをMOSトランジスタQ25のドレインに接続し、ソースを低電圧側端子VSSに接続し、ゲートをMOSトランジスタQ23のゲートに接続している。MOSトランジスタQ25は、ソースを高電圧側端子VDDに接続し、ドレインとゲートとを短絡させPバイアスとして演算増幅器20のPチャネルMOSトランジスタQ1にミラー接続している。MOSトランジスタQ26は、ソースを高電圧側端子VDDに接続し、ドレインをMOSトランジスタQ27のドレインに接続し、ゲートをMOSトランジスタQ25のゲートに接続している。MOSトランジスタQ27は、ソースを低電圧側端子VSSに接続し、ドレインとゲートとを短絡させNバイアスとして演算増幅器20のNチャネルMOSトランジスタQ2にミラー接続している。
【0012】
次に上記のバイアス回路部40の動作を説明する。バイアス電流源41に“L”レベルのバイアス切り換え信号BICが供給されるとMOSトランジスタQ21がオン制御されバイアス電流源41の抵抗はMOSトランジスタQ21のオン抵抗R1(>R2)となり、バイアス電流源41にはオン抵抗R1に対応した電流がオン抵抗R2に対応した場合より小さい電流で流れ、バイアス電圧取出し回路42からはオン抵抗R2に対応した場合よりPバイアス端子により小さい(VDDにより近い)バイアス電圧が供給され、Nバイアス端子により小さい(VSSにより近い)バイアス電圧が供給される。これにより、バイアス回路部40は低バイアスに設定される。バイアス電流源41に“H”レベルのバイアス切り換え信号BICが供給されるとMOSトランジスタQ22がオン制御されバイアス電流源41の抵抗はMOSトランジスタQ22のオン抵抗R2(<R1)となり、バイアス電流源41にはオン抵抗R2に対応した電流がオン抵抗R1に対応した場合より大きい電流で流れ、バイアス電圧取出し回路42からはオン抵抗R1に対応した場合よりPバイアス端子に、より大きい(VDDからより遠い)バイアス電圧が供給され、Nバイアス端子に、より大きい(VSSからより遠い)バイアス電圧が供給される。これにより、バイアス回路部40は高バイアスに設定される。
【0013】
次にデータ側ドライバ100を液晶パネルに接続したときの動作を図9を参照して説明する。前段回路部10に384本の各データ線に対応するnビットのデータ信号DATAがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号STBが時刻t1に立ち上がると、この立ち上がりに同期して各データ線に対応する階調電圧VPx、VNxにアナログ変換され、各演算増幅器20に供給される。このとき、ストローブ信号STBの立ち上がりに同期して出力スイッチ回路部30の各トランスファゲート31はオフ制御され、時刻t2のストローブ信号STBの立ち下がりまで各トランスファゲート31はオフ制御された状態で各演算増幅器20の出力がハイインピーダンスとなっている。また、このとき、バイアス回路部40にストローブ信号STBの立ち上がりに同期した“H”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定される。そして、ストローブ信号STBが立ち下がると、これに同期して出力スイッチ回路部30の各トランスファゲート31はオン制御され、バイアス電流が高バイアスに設定された演算増幅器20で各階調電圧VPx、VNxの駆動能力を上げて出力S1、S2、…、S384として液晶パネルの対応する各データ線に供給される。そして、ストローブ信号STBの立ち下がりから所定期間、例えば、ストローブ信号STBのパルス幅分経過後に、バイアス回路部40に“L”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で低バイアスに設定される。
【0014】
以上のように、ドット反転駆動により、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の電圧が交互に各データ線に出力されるとき、一定期間、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定され、演算増幅器20から各データ線に高駆動電流が流れることにより、この立ち上がり波形および立ち下がり波形の傾きを急峻にして液晶パネルへの書き込みが正常に行なわれるようにしている。尚、この立ち上がり波形および立ち下がり波形の立ち上がりおよび立ち下がり時間は、液晶パネルの負荷が一定とした場合、演算増幅器20のスルーレートにより決定され、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が大きくなるほど長くなり、その電圧差が最大となるとき最長となるため、このスルーレートはこの最長時間を考慮して決定されている。また、この立ち上がり波形および立ち下がり波形は、バイアス電流が一定の場合、液晶パネルが大型化して各データ線の負荷が大きくなるに従い、または、演算増幅器に含まれるMOSトランジスタのバイアス電流が小さくなるに従い、緩やかな傾きとなり、逆に液晶パネルの負荷が小さくなるに従い、または、演算増幅器に含まれるMOSトランジスタのバイアス電流が大きくなるに従い急な傾きとなる。従って、液晶パネルへの書き込みが正常に行なわれ、かつ、バイアス電流による消費電流が小さくなる適正な立ち上がり波形および立ち下がり波形の傾きとなるように、液晶パネルの負荷の大きさに応じて演算増幅器20のバイアス電流が高バイアスのときのバイアス回路部40を設計して設定される。」
「【図5】


「【図6】


「【図7】


「【図8】


「【図9】



引用発明の認定
前記1の記載事項を総合すると、引用文献1には、次の発明(以下「引用発明」という。)が記載されているものと認められる。

<引用発明>
「透明な画素電極および薄膜トランジスタ(TFT)を配置した半導体基板と、面全体に1つの透明な電極を形成した対向基板と、これら2枚の基板を対向させて間に液晶を封入した構造からなり、半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、TFTのスイッチング制御信号(走査信号)を送る走査線とが配線されている液晶パネル1を具備する、液晶表示モジュールの各画素電極を駆動するデータ側ドライバであって、(【0002】、【0005】)
ドット反転駆動法を用いたデータ側ドライバは、データ線384本に対応してnビットのデータ信号DATAをシリアル/パラレル変換し、さらに階調電圧VPx、VNxにデジタル/アナログ変換して出力する前段回路部10と、データ線384本に対応して前段回路部10の出力が接続される384個のボルテージホロワ接続の演算増幅器20と、演算増幅器20の出力が接続される出力スイッチ回路部30と、各演算増幅器20にバイアス電流を供給するバイアス回路部40とを備えており、(【0006】)
前段回路部10は、データレジスタ12、データラッチ13、レベルシフタ14およびDAコンバータ15を有しており、データレジスタ12は、1水平期間ごとに、データ線384本に対応する1走査線分のデータ信号DATAを取込み、データラッチ13は、1水平期間ごとに、データレジスタ12に取込まれた1走査線分のデータ信号DATAをストローブ信号STBの立ち上がりに同期して保持するとともにレベルシフタ14に一括供給し、レベルシフタ14は、1水平期間ごとに、データラッチ13からのデータ信号DATAを電圧レベルを高めてDAコンバータ15に供給し、DAコンバータ15は、データ線384本に対応して、1水平期間ごとに、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、階調電圧VPx、VNxを各演算増幅器20に供給し、(【0007】)
各演算増幅器20は、差動段21と出力段22とを有し、差動段21は、演算増幅器20内にバイアス電流を流すために、バイアス回路部40のPチャネルMOSトランジスタQ25にミラー接続されるPチャネルMOSトランジスタQ1とNチャネルMOSトランジスタQ27にミラー接続されるNチャネルMOSトランジスタQ2とを含み、(【0008】)
バイアス回路部40は、バイアス電流源41とバイアス電圧取出し回路42とを備えており、(【0010】)
バイアス電流源41に“L”レベルのバイアス切り換え信号BICが供給されると、バイアス電圧取出し回路42からはPバイアス端子により小さい(VDDにより近い)バイアス電圧が供給され、Nバイアス端子により小さい(VSSにより近い)バイアス電圧が供給され、これにより、バイアス回路部40は低バイアスに設定され、バイアス電流源41に“H”レベルのバイアス切り換え信号BICが供給されると、バイアス電圧取出し回路42からはPバイアス端子に、より大きい(VDDからより遠い)バイアス電圧が供給され、Nバイアス端子に、より大きい(VSSからより遠い)バイアス電圧が供給され、これにより、バイアス回路部40は高バイアスに設定され、(【0012】)
前段回路部10に384本の各データ線に対応するnビットのデータ信号DATAがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号STBが時刻t1に立ち上がると、この立ち上がりに同期して各データ線に対応する階調電圧VPx、VNxにアナログ変換され、各演算増幅器20に供給され、このとき、バイアス回路部40にストローブ信号STBの立ち上がりに同期した“H”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定され、ストローブ信号STBが立ち下がると、これに同期して出力スイッチ回路部30の各トランスファゲート31はオン制御され、バイアス電流が高バイアスに設定された演算増幅器20で各階調電圧VPx、VNxの駆動能力を上げて出力S1、S2、…、S384として液晶パネルの対応する各データ線に供給され、ストローブ信号STBの立ち下がりから所定期間、例えば、ストローブ信号STBのパルス幅分経過後に、バイアス回路部40に“L”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で低バイアスに設定され、(【0013】)
ドット反転駆動により、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の電圧が交互に各データ線に出力されるとき、一定期間、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定され、演算増幅器20から各データ線に高駆動電流が流れることにより、この立ち上がり波形および立ち下がり波形の傾きを急峻にして液晶パネルへの書き込みが正常に行なわれるようにしており、この立ち上がり波形および立ち下がり波形の立ち上がりおよび立ち下がり時間は、液晶パネルの負荷が一定とした場合、演算増幅器20のスルーレートにより決定され、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が大きくなるほど長くなり、その電圧差が最大となるとき最長となるため、このスルーレートはこの最長時間を考慮して決定されている、(【0014】)
データ側ドライバ。」


第5 対比・判断
1 対比分析
本願発明と引用発明を対比する。
(1)ア 引用発明の「データ側ドライバ」は、液晶パネル1の半導体基板上の各画素電極を駆動するものであり、当該半導体基板上には、各画素電極へ印加する階調電圧を送る「データ線」384本が配線されている。
イ 引用発明の「データ側ドライバ」、「液晶パネル1」及び「データ線」は、それぞれ本願発明の「表示ドライバ」、「表示デバイス」及び「データライン」に相当する。
ウ よって、本願発明と引用発明は、「第1〜第N(Nは2以上の整数)のデータラインを有する表示デバイスを駆動する表示ドライバ」の発明である点で一致する。

(2)ア 引用発明の「前段回路部10」は「データレジスタ12」、「データラッチ13」を有し、「データレジスタ12」は、1水平期間ごとに、データ線384本に対応する1走査線分のデータ信号DATAを取込み、「データラッチ13」は、1水平期間ごとに、データレジスタ12に取込まれた1走査線分のデータ信号DATAをストローブ信号STBの立ち上がりに同期して保持するとともにレベルシフタ14に一括供給するものである。
イ 引用発明の「各画素電極へ印加する階調電圧を送るデータ線」である「データ線384本に対応する1走査線分のデータ信号DATA」のそれぞれは、本願発明の「映像信号に基づく輝度レベルを画素毎に表す第1〜第Nの画素データ片」に相当する。
ウ 前記アで述べたように、引用発明の「データレジスタ12」及び「データラッチ13」は、全体として前記データ信号DATAを取込み、ストローブ信号STBの立ち上がりに同期して保持するとともにレベルシフタ14に一括供給するものであるから、本願発明の「データ取込部」に相当する。
エ 引用発明の「ストローブ信号STB」と本願発明の「クロック信号」は、「タイミングを規定する信号」である点で共通する。
オ よって、本願発明と引用発明は、「映像信号に基づく輝度レベルを画素毎に表す第1〜第Nの画素データ片を受け、前記第1〜第Nの画素データ片を、タイミングを規定する信号のエッジのタイミングで出力するデータ取込部」を備える点で共通する。

(3)ア 引用発明の「前段回路部10」の「レベルシフタ14」及び「DAコンバータ15」は、レベルシフタ14において、データラッチ13からの1走査線分のデータ信号DATAの電圧レベルを高めてDAコンバータ15に供給し、DAコンバータ15において、階調電圧VPx、VNxを各演算増幅器20に供給するものであり、デジタル信号であるデータ信号DATAを、アナログ信号である階調電圧に変換しているから、本願発明の「階調電圧生成部」に相当する。
イ よって、本願発明と引用発明は、「前記データ取込部から出力された前記第1〜第Nの画素データ片を第1〜第Nの階調電圧に変換する階調電圧生成部」を備える点で一致する。

(4)ア 引用発明の「演算増幅器20」は、本願発明の「アンプ」に相当する。
イ 引用発明の「データ線384本に対応して前段回路部10の出力が接続される384個のボルテージホロワ接続の演算増幅器20」は、前段回路部10の出力が、「DAコンバータ15」により変換された階調電圧VPx、VNxである。
ウ よって、本願発明と引用発明は、「前記第1〜第Nの階調電圧を増幅して得た第1〜第Nの駆動電圧を前記第1〜第Nのデータラインに供給する第1〜第Nのアンプ」を備える点で一致する。

(5)ア 引用発明の「バイアス回路部40」は、本願発明の「バイアス電圧生成部」に相当する。
イ 引用発明の「バイアス回路部40」は、“L”レベルのバイアス切り換え信号BICが供給されると、バイアス電圧取出し回路42からはPバイアス端子及びNバイアス端子に、より小さいバイアス電圧が供給され、演算増幅器20のバイアス電流が低バイアスに設定され、“H”レベルのバイアス切り換え信号BICが供給されると、バイアス電圧取出し回路42からはPバイアス端子及びNバイアス端子に、より大きいバイアス電圧が供給され、演算増幅器20のバイアス電流が高バイアスに設定されるものである。
ウ 引用発明において、演算増幅器20は、差動段21と出力段22とを有し、差動段21は、演算増幅器20内にバイアス電流を流すために、バイアス回路部40のPチャネルMOSトランジスタQ25にミラー接続されるPチャネルMOSトランジスタQ1とNチャネルMOSトランジスタQ27にミラー接続されるNチャネルMOSトランジスタQ2とを含むものであるから、バイアス回路部40からのバイアス電圧が、差動段21の「PチャネルMOSトランジスタQ1」及び「NチャネルMOSトランジスタQ2」のゲートに供給されて、演算増幅器20内にバイアス電流を流していることが理解される。
エ そして、引用発明の「演算増幅器20のバイアス電流」は、本願発明の「アンプ」の「動作電流」に相当し、引用発明の「バイアス電流」を設定する「バイアス電圧」は、本願発明の「動作電流の電流値を設定するバイアス電圧」に相当する。
オ よって、本願発明と引用発明は、「前記第1〜第Nのアンプ各々の動作電流の電流値を設定するバイアス電圧を生成して前記第1〜第Nのアンプに供給するバイアス電圧生成部」を備える点で一致する。

(6)ア 引用発明においては、バイアス回路部40にストローブ信号STBの立ち上がりに同期した“H”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定され、
ストローブ信号STBの立ち下がりから所定期間、例えば、ストローブ信号STBのパルス幅分経過後に、バイアス回路部40に“L”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で低バイアスに設定されるものである。
イ 引用発明においては、ストローブ信号STBが立ち上がってから、ストローブ信号STBの立ち下がりから所定期間、例えば、ストローブ信号STBのパルス幅分経過するまでの期間に、“H”レベルのバイアス切り換え信号BICが供給される期間が、本願発明の「第1の期間」に相当する。
そして、引用発明において、ストローブ信号STBの立ち下がりから所定期間、例えば、ストローブ信号STBのパルス幅分経過後に、バイアス回路部40に“L”レベルのバイアス切り換え信号BICが供給される期間が、本願発明の「第1の期間以外の期間」に相当する。
ウ 引用発明の「バイアス電流」を「高バイアス」に設定する「バイアス電圧」は、「前記動作電流を第1の電流値に設定する第1の電圧」に相当し、「バイアス電流」を「低バイアス」に設定する「バイアス電圧」は、「前記動作電流を前記第1の電流値よりも低い第2の電流値に設定する第2の電圧」に相当する。
エ 前記(2)エで示したとおり、引用発明の「ストローブ信号STB」と本願発明の「クロック信号」は、「タイミングを規定する信号」である点で共通する。
オ よって、本願発明と引用発明は、「バイアス電圧生成部」が「前記タイミングを規定する信号の前記エッジのタイミングから開始する所定の期間長を有する第1の期間に亘り前記動作電流を第1の電流値に設定する第1の電圧を前記バイアス電圧として生成し、前記第1の期間以外の期間では前記動作電流を前記第1の電流値よりも低い第2の電流値に設定する第2の電圧を前記バイアス電圧として生成[する]」点で共通する。

(7)ア 引用発明においては、一定期間、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定され、演算増幅器20から各データ線に高駆動電流が流れることにより、この立ち上がり波形および立ち下がり波形の傾きを急峻にして液晶パネルへの書き込みが正常に行なわれるようにしている。
イ そして、引用発明は、ドット反転駆動により、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の電圧が交互に各データ線に出力されるところ、この立ち上がり波形および立ち下がり波形の立ち上がりおよび立ち下がり時間は、演算増幅器20のスルーレートにより決定され、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が大きくなるほど長くなり、その電圧差が最大となるとき最長となるため、このスルーレートはこの最長時間を考慮して決定されているとされている。
ウ 前記ア及びイを踏まえると、引用発明は、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が最大となるときにおいても、液晶パネルへの書き込みを正常に行うために、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定される期間が、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の立ち上がりおよび立ち下がり時間より長くなるように、前記演算増幅器20のスルーレートを決定していると理解される。
エ ここで、前記(6)ア〜ウで示したとおり、引用発明において、“H”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定される期間が、本願発明の「第1の期間」に相当する。
オ よって、前記ウ及びエを踏まえると、本願発明と引用発明は、「前記第1の期間は、前記階調電圧の電圧値の遷移に応答して前記アンプから出力される前記駆動電圧の電圧値が、遷移前後の電圧差が最大になるときの、遷移前の電圧値から遷移後の電圧値になるまでに掛かる時間より長い期間長を有する」点で共通する。

2 一致点及び相違点
前記1の対比分析の検討結果を総合すると、本願発明と引用発明の一致点及び相違点は、それぞれ次に示すとおりである。

(1) 一致点
第1〜第N(Nは2以上の整数)のデータラインを有する表示デバイスを駆動する表示ドライバであって、
映像信号に基づく輝度レベルを画素毎に表す第1〜第Nの画素データ片を受け、前記第1〜第Nの画素データ片を、タイミングを規定する信号のエッジのタイミングで出力するデータ取込部と、
前記データ取込部から出力された前記第1〜第Nの画素データ片を第1〜第Nの階調電圧に変換する階調電圧生成部と、
前記第1〜第Nの階調電圧を増幅して得た第1〜第Nの駆動電圧を前記第1〜第Nのデータラインに供給する第1〜第Nのアンプと、
前記第1〜第Nのアンプ各々の動作電流の電流値を設定するバイアス電圧を生成して前記第1〜第Nのアンプに供給するバイアス電圧生成部と、を含み、
前記バイアス電圧生成部は、
前記タイミングを規定する信号の前記エッジのタイミングから開始する所定の期間長を有する第1の期間に亘り前記動作電流を第1の電流値に設定する第1の電圧を前記バイアス電圧として生成し、前記第1の期間以外の期間では前記動作電流を前記第1の電流値よりも低い第2の電流値に設定する第2の電圧を前記バイアス電圧として生成し、
前記第1の期間は、前記階調電圧の電圧値の遷移に応答して前記アンプから出力される前記駆動電圧の電圧値が、遷移前後の電圧差が最大になるときの、遷移前の電圧値から遷移後の電圧値になるまでに掛かる時間より長い期間長を有する、
表示ドライバ、である点。

(2) 相違点
ア 相違点1
データ取込部が第1〜第Nの画素データ片を出力するタイミングや、アンプの動作電流を第1の電流値に設定する第1の電圧を生成する第1の期間を開始するタイミングを規定する信号が、
本願発明においては、「クロック信号」であるのに対して、引用発明においては、ストローブ信号STBである点。

イ 相違点2
アンプの動作電流を第1の電流値に設定する第1の電圧を生成する第1の期間が、
本願発明においては、「階調電圧における最低輝度を表す電圧値から最高輝度を表す電圧値への遷移に応答して前記アンプから出力される前記駆動電圧の電圧値が前記最低輝度に対応した電圧値から前記最高輝度に対応した電圧値に遷移するまでに掛かる時間より長い期間長を有する」のに対して、
引用発明においては、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が最大となるときの、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の立ち上がり及び立ち下がり時間より長い期間長を有する点。


第6 当審の判断
1 相違点1について
前記相違点1について検討する。
表示ドライバのタイミングを規定する信号として、クロック信号やストローブ信号は、いずれも例を示すまでもなく周知であるから、引用発明において、ストローブ信号STBでなく、クロック信号により、データ側ドライバのタイミングを制御することは当業者が適宜になし得ることである。
よって、引用発明において、前記相違点1に係る本願発明の構成を備えるようにすることは、当業者が容易に想到し得たことである。

2 相違点2について
前記相違点2について検討する。
(1) 引用発明はドット反転駆動を行っているところ、引用文献1の段落【0005】には、「ドット反転駆動法は、コモン電圧Vcomを一定電圧に固定し、データ側ドライバ4からの階調電圧としてコモン電圧Vcomに対して、極性が正の電圧(以下、正極性階調電圧という)と、極性が負の電圧(以下、負極性階調電圧という)をそれぞれ対称となるように設定して、正極性階調電圧と負極性階調電圧を1水平期間ごとに交互に供給する方法である。」と記載されている。
(2) そして、コモン電圧Vcomを一定電圧に固定する場合には、正極性階調電圧VPxと負極性階調電圧VNxとの前後の最大となる電圧差は、正極性階調電圧における最低輝度に対応した電圧から最高輝度に対応した電圧までの電圧差と、負極性階調電圧における最低輝度に対応した電圧から最高輝度に対応した電圧までの電圧差を足したものと等しくなるか、それ以上となることは明らかである。
(3) そうすると、引用発明において、演算増幅器20のバイアス電流が高バイアスに設定される期間は、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が最大となるときの、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の立ち上がり及び立ち下がり時間より長いのであるから、前記(2)の検討を踏まえると、正極性階調電圧又は負極性階調電圧における最低輝度に対応した電圧値から最高輝度に対応した電圧値に遷移するまでに掛かる時間より長いことは明らかである。
したがって、前記相違点2は実質的な相違点ではない。
(4)ア なお仮に、前記相違点2が実質的な相違点であったとしても、液晶表示装置の極性反転駆動として、ドット反転駆動のように、同じデータ線に対して正極性階調電圧と負極性階調電圧を1水平期間ごとに交互に供給する駆動と、フレーム反転駆動のように、同じデータ線に対して正極性階調電圧と負極性階調電圧を1垂直期間ごとに交互に供給する駆動は、いずれも周知であるから、引用発明において、後者の極性反転駆動とすることは、当業者が容易に想到し得たことである。
イ その場合、階調電圧の前後の電圧差が最大になるのは、最低輝度に対応した電圧から最高輝度に対応した電圧までの電圧差となることは明らかであるから、引用発明において、演算増幅器20のバイアス電流が高バイアスに設定される期間を、最低輝度に対応した電圧から最高輝度に対応した電圧に遷移するまでに掛かる時間よりも長い期間として、前記相違点2に係る本願発明の構成を備えるようにすることに、格別の困難性があるものではない。

3 総合検討
前記1及び2において検討したとおり、引用発明において前記相違点1及び相違点2に係る本願発明の構成を備えるようにすることは、当業者が容易に想到し得たことである。
そして、前記相違点1及び相違点2を総合的に勘案しても、本願発明の奏する作用効果としては、引用発明から予測されるものを超え、かつ、格別顕著な効果を認めることはできない。
したがって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものである。

4 請求人の主張について
(1) 請求人の主張
請求人は、審判請求の理由において、概略次の主張をしている。

引用文献1の段落【0014】では、単に、階調電圧の極性の変化をトリガとして、一定期間に亘り、演算増幅器20を高バイアス状態に設定する点を言及しているに過ぎず、この一定期間をどのような期間長にするのかについては、何ら開示も示唆もされていない。
つまり、負極性階調電圧から正極性階調電圧(又は正極性階調電圧から負極性階調電圧)への変化は、必ずしも階調電圧における最低輝度に対応した電圧値から最高輝度に対応した電圧値への変化、すなわち最大の階調電圧変化を表すものではない。
引用文献1の段落【0014】の記載は、本願発明のように、アンプの内部電流を増加させる期間(第1期間)をアンプの出力電圧が最低輝度に対応した電圧値から最高輝度に対応した電圧値に遷移するまでに掛かる時間より長くするという事項を導き出すための動機付けにはならない。

(2) 請求人の主張についての検討
請求人の主張は、要するに、引用発明は、前記相違点2に係る本願発明の構成を備えていないし、引用文献1の段落【0014】には、当該構成について示唆する記載もされていないというものである。
しかしながら、前記2において示したとおり、前記相違点2は実質的な相違点でないか、実質的な相違点であったとしても、引用発明において、前記相違点2に係る本願発明の構成を備えるようにすることに、格別の困難性があるものではない。
よって、請求人の主張は、前記3の結論を左右するものではない。


第7 むすび
以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。




 
別掲 (行政事件訴訟法第46条に基づく教示) この審決に対する訴えは、この審決の謄本の送達があった日から30日(附加期間がある場合は、その日数を附加します。)以内に、特許庁長官を被告として、提起することができます。
 
審理終結日 2023-05-29 
結審通知日 2023-05-30 
審決日 2023-06-14 
出願番号 P2017-223602
審決分類 P 1 8・ 121- Z (G09G)
最終処分 02   不成立
特許庁審判長 中塚 直樹
特許庁審判官 濱本 禎広
九鬼 一慶
発明の名称 表示ドライバ及び半導体装置  
代理人 藤村 元彦  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ