• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H02M
審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H02M
管理番号 1404787
総通号数 24 
発行国 JP 
公報種別 特許決定公報 
発行日 2023-12-28 
種別 異議の決定 
異議申立日 2022-12-14 
確定日 2023-10-02 
異議申立件数 1 
訂正明細書 true 
事件の表示 特許第７１１６４３９号発明「直流電源装置及びこれを搭載した空気調和機」の特許異議申立事件について、次のとおり決定する。 
結論 特許第７１１６４３９号の特許請求の範囲を、訂正請求書に添付された訂正特許請求の範囲のとおり、訂正後の請求項〔２〜６〕について訂正することを認める。 特許第７１１６４３９号の請求項１、２、３、４、５、６に係る特許を維持する。 
理由 第１ 手続の経緯
特許第７１１６４３９号（以下、「本件特許」という。）の請求項１〜６に係る特許についての出願は、平成２７年９月７日の出願である特願２０１５−１７５３０８号の一部を新たな特許出願とした特願２０１９−１８９６３８号の一部を、令和３年４月２０日に新たに特許出願としたものであって、令和４年８月２日にその特許権の設定が登録され、令和４年８月１０日に特許掲載公報が発行された。本件特許異議の申立て以降の経緯は、次のとおりである。

令和４年１２月１４日 ：特許異議申立人 角田 朗（以下、「申立人」
という。）による本件特許に対する特許異議の
申立て
令和５年４月２７日付け：取消理由通知書
令和５年７月 ５日 ：特許権者による意見書及び訂正請求書の提出

なお、当審から令和５年７月１８日付けで申立人に対して訂正請求があった旨の通知（特許法第120条の5第5項）を、期間を指定して行ったが、当該期間内に申立人からは応答がなかった。

第２ 訂正の適否についての判断
１ 訂正の内容
令和５年７月５日に提出された訂正請求（以下、「本件訂正請求」という。）の趣旨は、本件特許の特許請求の範囲を、訂正請求書に添付した訂正特許請求の範囲のとおり、訂正後の請求項２〜６について訂正することを求めるものであり、その訂正（以下、「本件訂正」という。）の内容は、訂正箇所に下線を付して示すと、以下のとおりである。

（１）訂正事項１
特許請求の範囲の請求項２に「前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される、」と記載されているのを、「前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される、」に訂正する（請求項２を引用している請求項４〜６も同様に訂正する。）

（２）訂正事項２
特許請求の範囲の請求項３に「前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号は、３ショット以上である、」と記載されているのを、「前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号は、３ショット以上である、」に訂正する（請求項３を引用している請求項４〜６も同様に訂正する。）

２ 訂正の適否
（１）訂正事項１について
ア 訂正の目的について
訂正事項１は、訂正前の請求項２では、制御回路が第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴを制御する際の処理を特定していたが、訂正後の請求項２では、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し」と記載することにより、制御回路が第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴを制御する際の処理をさらに具体的に特定しているものであるから、特許法第120条の5第2項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。

イ 実質上特許請求項の範囲を拡張し、又は変更する訂正ではないこと
上記アの理由から明らかなように、訂正事項１は、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し」と記載することにより、制御回路が第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴを制御する際の処理をさらに具体的に特定しているものであり、発明のカテゴリーや対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更するものには該当せず、特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

ウ 願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であること
本件特許の願書に添付した明細書（以下、「本件特許明細書」という。）の段落００５３には、「前記に述べた制御を制御回路１６に備えれば、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）のうち、リアクトル１２と、ダイオードＤ１またはダイオードＤ２とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）がオフしてから所定時間経過後に直流出力電源の平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンし、リアクトル１２がダイオードＤ１またはダイオードＤ２を通して交流電源を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンする所定時間前に平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）を、オフする動作を交流電源１１０の半周期の期間内に複数回繰返すことができる。」と記載されている。
ここで、本件特許明細書に記載のＭＯＳＦＥＴ（Ｑ１）及びＭＯＳＦＥＴ（Ｑ２）は、この順で、本件特許の訂正後の請求項２における「第１のＭＯＳＦＥＴ」及び「第２のＭＯＳＦＥＴ」に相当する。
また、本件特許明細書の段落００６２には、「図７は、本発明の第２実施形態に係る直流電源装置１００Ｂの構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の制御信号と関連する各信号を示している。」と記載されており、段落００６３には、「図７の（ａ）において、図１の（ａ）と異なるのは、ＭＯＳＦＥＴ（Ｑ３：第３のＭＯＳＦＥＴ）ＭＯＳＦＥＴ（Ｑ４：第４のＭＯＳＦＥＴ）を図１の（ａ）のダイオードＤ１、ダイオードＤ２の代わりにそれぞれ置き換えたことである。また、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、制御回路１６によって制御される。図７の（ａ）の他の構成は、図１の（ａ）の構成と同じであるので重複する説明は省略する。」と記載されている。
ここで、ＭＯＳＦＥＴ（Ｑ３）及びＭＯＳＦＥＴ（Ｑ４）は、本件特許の訂正後の請求項２における「第３のＭＯＳＦＥＴ」及び「第４のＭＯＳＦＥＴ」に相当する。
したがって、訂正事項１は、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。

（３）訂正事項２について
ア 訂正の目的について
訂正事項２は、訂正前の請求項３では、制御回路が第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴを制御する際の処理を特定していたが、訂正後の請求項３では、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し」と記載することにより、制御回路が第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴを制御する際の処理をさらに具体的に特定しているものであるから、特許法第120条の5第2項ただし書第１号に規定する特許請求の範囲の減縮を目的とするものである。

イ 実質上特許請求項の範囲を拡張し、又は変更する訂正ではないこと
上記アの理由から明らかなように、訂正事項２は、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、」と記載することにより、制御回路が第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴを制御する際の処理をさらに具体的に特定しているものであり、発明のカテゴリーや対象、目的を変更するものではないから、実質上特許請求の範囲を拡張し、又は変更するものには該当せず、特許法第120条の5第9項で準用する同法第126条第6項に適合するものである。

ウ 願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であること
本件特許明細書の段落００５３には、「前記に述べた制御を制御回路１６に備えれば、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）のうち、リアクトル１２と、ダイオードＤ１またはダイオードＤ２とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）がオフしてから所定時間経過後に直流出力電源の平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンし、リアクトル１２がダイオードＤ１またはダイオードＤ２を通して交流電源を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンする所定時間前に平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）を、オフする動作を交流電源１１０の半周期の期間内に複数回繰返すことができる。」と記載されている。
ここで、本件特許明細書に記載のＭＯＳＦＥＴ（Ｑ１）及びＭＯＳＦＥＴ（Ｑ２）は、この順で、本件特許の訂正後の請求項２における「第１のＭＯＳＦＥＴ」及び「第２のＭＯＳＦＥＴ」に相当する。
また、本件特許明細書の段落００６２には、「図７は、本発明の第２実施形態に係る直流電源装置１００Ｂの構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の制御信号と関連する各信号を示している。」と記載されており、段落００６３には、「図７の（ａ）において、図１の（ａ）と異なるのは、ＭＯＳＦＥＴ（Ｑ３：第３のＭＯＳＦＥＴ）ＭＯＳＦＥＴ（Ｑ４：第４のＭＯＳＦＥＴ）を図１の（ａ）のダイオードＤ１、ダイオードＤ２の代わりにそれぞれ置き換えたことである。また、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、制御回路１６によって制御される。図７の（ａ）の他の構成は、図１の（ａ）の構成と同じであるので重複する説明は省略する。」と記載されている。
ここで、ＭＯＳＦＥＴ（Ｑ３）及びＭＯＳＦＥＴ（Ｑ４）は、本件特許の訂正後の請求項２における「第３のＭＯＳＦＥＴ」及び「第４のＭＯＳＦＥＴ」に相当する。
したがって、訂正事項２は、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、特許法第120条の5第9項で準用する同法第126条第5項に適合するものである。

（４）独立特許要件について
本件特許異議の申立ては、本件訂正前の全ての請求項についてされているから、本件訂正について、特許法第120条の5第9項において読み替えて準用する同法第126条第7項に規定されている独立特許要件は課されない。

（５）一群の請求項について
ア 訂正前の請求項１〜６について、請求項４、５は、請求項１から請求項３のいずれか一項を引用し、請求項６は、請求項１から請求項５のいずれか一項を引用しており、訂正事項１によって記載が訂正される請求項２に連動して、請求項４〜６も訂正され、また訂正事項２によって記載が訂正される請求項請求項３に連動して、請求項４〜６も訂正されたものである。
したがって、訂正前の請求項２〜６に対応する訂正後の請求項２〜６は、特許法120条の5第4項に規定する一群の請求項である。

３ 小括
以上のとおり、本件訂正請求による訂正は、特許法第120条の5第2項ただし書第１号に掲げる事項を目的とするものであり、かつ、同条第９項において準用する同法第126条第5項及び第６項の規定に適合する。
したがって、特許請求の範囲を、訂正請求書に添付された特許請求の範囲のとおり、訂正後の請求項〔２〜６〕について訂正することを認める。

第３ 訂正後の本件発明
上記第２のとおり本件訂正請求は認められるから、本件訂正請求により訂正された特許請求の範囲の請求項１〜６に係る発明（以下「本件発明１」〜「本件発明６」という。）は、訂正特許請求の範囲の請求項１〜６に記載された次の事項により特定されるとおりのものである。
「【請求項１】
直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、
交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短く、
前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、
ことを特徴とする直流電源装置。
【請求項２】
直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、
交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短く、
前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される、
ことを特徴とする直流電源装置。
【請求項３】
直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、
交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短く、
前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号は、３ショット以上である、
ことを特徴とする直流電源装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、スーパージャンクション構造を有し、該スーパージャンクション構造におけるｐ型半導体層に、重金属が拡散されているか、または重粒子の粒子線が照射されている、
ことを特徴とする直流電源装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記第３のＭＯＳＦＥＴのゲートの制御信号は、交流電源波形が正の期間の半周期においては低レベルであり、交流電源波形が負の期間の半周期においては高レベルであり、
前記第４のＭＯＳＦＥＴのゲートの制御信号は、交流電源波形が正の期間の半周期においては高レベルであり、交流電源波形が負の期間の半周期においては低レベルである、
ことを特徴とする直流電源装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の直流電源装置を備えることを特徴とする空気調和機。

第４ 取消理由通知に記載した取消理由について
１ 取消理由の概要
本件訂正前の本件特許に対して、当審が令和５年４月２７日に特許権者に通知した取消理由の要旨は、次のとおりである。

理由１（サポート要件）本件特許は、特許請求の範囲の記載が下記の点で不備のため、特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してされたものである。

記
請求項２、３には、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに流通する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す」ことが記載されておらず、発明の課題を解決するための手段が反映されていないため、発明の詳細な説明に記載した範囲を超えて特許を請求するものである。

第５ 取消理由（サポート要件）についての当審の判断
１ 請求項２（本件発明２）について
本件訂正請求による訂正により、本件発明２には、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、」との事項が追加され、発明の課題を解決するための手段が反映された。
したがって、本件の請求項２に係る特許は、特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してなされたものであるということはできない。

２ 請求項３（本件発明３）について
本件訂正請求による訂正により、本件発明３には、「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、」との事項が追加され、発明の課題を解決するための手段が反映された。
したがって、本件の請求項３に係る特許は、特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してなされたものであるということはできない。

第６ 取消理由通知において採用しなかった申立理由について
１ 申立人は、証拠方法として、甲第１号証〜甲第４号証を提出し、以下の申立理由により、本件訂正前の請求項１〜４、６に係る特許を取り消すべきものである旨主張している。
（申立理由）（進歩性）
請求項１〜３に係る発明は、甲第１号証に記載の発明、及び甲第２号証又は３号証に記載の事項に基づいて、当業者が容易に発明をすることができたものである。
請求項４に係る発明は、甲第１号証に記載の発明、及び甲第２号証に記載の事項に基づいて、当業者が容易に発明をすることができたものである。
請求項６に係る発明は、甲第１号証に記載の発明、甲第２号証又は３号証、及び甲第４号証に記載の事項に基づいて、当業者が容易に発明をすることができたものである。
（証拠方法）
甲第１号証：米国特許出願公開第２０１５／０１８０３３０号明細書
甲第２号証：国際公開第２０１０／０２４４３３号
甲第３号証：特開２００９−４６６８号公報
甲第４号証：特開２０１１−１５１９８４号公報

２ 甲第１号証ないし甲第４号証、及び甲１発明
（１）甲第１号証の記載事項
甲第１号証には、関連する図面とともに、以下の事項が記載されている。（下線は、当審において付加したものである。また、当審訳の一部は特許異議申立人（角田 朗）による翻訳文を参考にした。以下、同様。）

ア「[0021] Referring initially to FIGS. 1-6, FIG. 1 shows a bridgeless totem pole power factor correction (PFC) converter or conversion system 2 receiving single-phase AC input power from an AC source 4 and providing a DC output Vo to power a load 6. The system 2 includes a controller 8 implementing adaptive zero voltage switching control using selective freewheeling switch on-time adjustment in providing first and second switching control signals 10 and 12 to operate an upper first switch circuit SW1 including transistor Q1 with a body diode D1 and a drain-source capacitance C1, and a second switching circuit SW2 including transistor Q2, body diode D2 and capacitor C2. The transistors Q1 and Q2 are connected in a totem pole circuit with Q1 coupled between a positive DC output terminal or node 5a (VDC+) and a first internal node 3 (VDSHL), and with the second transistor Q2 coupled between the node 3 and a second (negative) DC output node 5b. An inductor L is coupled between a first AC input node 4a and the internal node 3, and a return circuit is provided including a first diode D3 with an anode coupled with a second AC input node 4b and a cathode coupled with the first DC output node 5a, along with a second diode D4 having an anode coupled with the lower DC output node 5b (VDC-) and a cathode coupled with the second AC input node 4b.
（当審訳：まず図１-６を参照すると、図１は、ブリッジレストーテムポール力率改善(ＰＦＣ)コンバータ又は変換システム２を示し、システム２は、ＡＣ電源４からの単相ＡＣ入力電力を受け取り、負荷６に電力供給するためのＤＣ出力Ｖｏを提供する。システム２はコントローラ８を含み、コントローラ８は、ボディダイオードＤ１及びドレイン−ソース静電容量Ｃ１と共にトランジスタＱ１を含む上部第１のスイッチ回路ＳＷ１と、トランジスタＱ２、ボディダイオードＤ２、及びコンデンサＣ２を含む第２のスイッチ回路ＳＷ２とを動作させるために、第１及び第２のスイッチング制御信号１０及び１２を提供する際に、選択的なフリーホイーリングスイッチ・オン時間調整を用いるアダプティブゼロ電圧スイッチング制御を実装する。トランジスタＱ１及びトランジスタＱ２は、Ｑ１が、正のＤＣ出力端子又はノード５ａ（ＶＤＣ＋）と第１の内部ノード３（ＶＤＳＨＬ）との間に結合され、及び、第２のトランジスタＱ２が、ノード３と第２の（負の）ＤＣ出力ノード５ｂとの間に結合された状態で、トーテムポール回路において接続される。インダクタＬが、第１のＡＣ入力ノード４ａと内部ノード３との間に結合され、リターン回路が、第２のＡＣ入力ノード４ｂに結合されるアノードと第１のＤＣ出力ノード５ａに結合されるカソードを備える第１のダイオードＤ３、及び下部ＤＣ出力ノード（ＶＤＣ−）に結合されるアノードと第２のＡＣ入力ノード４ｂに結合されるカソードとを有する第２のダイオードＤ４を含んで提供される。）
[0022] FIG. 2 illustrates another embodiment of the bridgeless totem pole PFC converter system 2 in which the return circuit includes transistors QAC1 and QAC2 replacing the diodes D3 and D4 of FIG. 1, respectively, where the return circuit transistor components QAC1 and QAC2 are operated according to switching control signals 14 and 16, respectively, from the controller 8 in the embodiment of FIG. 2. In this regard, the totem pole switches Q1 and Q2 are operated according to higher frequency switching control signals 10 and 12, with the return circuit transistors QAC1 and QAC2 in the embodiment of FIG. 2 operated by switching control signals 12 and 14 alternating every half cycle of the AC input power. Any suitable form of totem pole switches Q1 and Q2 can be used in various embodiments. In one non-limiting example, gallium nitride (GaN) N-channel MOSFET transistors are used, although other embodiments are possible using silicon-based MOSFET transistors for the totem pole switches Q1 and Q2. In addition, where provided, the return circuit switches QAC1 and QAC2 can be any suitable form of semiconductor switches, such as silicon-based N-channel MOSFETs as shown in FIG. 2. In this example, moreover, the controller 8 provides an active high gate control signal 10 (Vg1) to the gate of Q1 and a gate control signal 12 (Vg2) to the gate of Q2, and provides alternating gate control signals 14 and 16 (Vg_ac1 and Vg_ac2) to operate the switches QAC1 and QAC2 of the return circuit in FIG. 2.
（当審訳：図２は、ブリッジレスのトーテムポールＰＦＣコンバータシステム２の別の実施形態を示し、この実施形態では、リターン回路が、図１のダイオードＤ３及びＤ４の代わりにトランジスタＱＡＣ１及びＱＡＣ２を含むものであって、リターン回路トランジスタ構成要素ＱＡＣ１及びＱＡＣ２は、それぞれ、図２の実施形態におけるコントローラ８からの、スイッチング制御信号１４及び１６に従って動作される。少なくとも１つの例において、トーテムポールスイッチＱ１及びＱ２は、高周波数スイッチング制御信号１０及び１２に従って動作され、図２の実施形態におけるリターン回路トランジスタＱＡＣ１及びＱＡＣ２は、ＡＣ入力電力の半サイクル毎に交互となるスイッチング制御信号１４及び１６により動作される。少なくとも１つの例において、窒化ガリウム（ＧａＮ）ＮチャネルＭＯＳＦＥＴトランジスタが用いられるが、トーテムポールスイッチＱ１及びＱ２にシリコンベースのＭＯＳＦＥＴトランジスタを用いるその他の実施形態が可能である。また、提供される場合には、リターン回路スイッチＱＡＣ１及びＱＡＣ２は、図２に示すようなシリコンベースのＮチャネルＭＯＳＦＥＴなど、任意の適切な形態の半導体スイッチであり得る。また、コントローラ８は、アクティブハイゲート制御信号１０（Ｖｇ１）をＱ１のゲートに、及び、ゲート制御信号１２（Ｖｇ２）をＱ２のゲートに提供し、並びに、図２におけるリターン回路のスイッチＱＡＣ１及びＱＡＣ２を動作させるために、交互にゲート制御信号１４及び１６（Ｖｇ＿ａｃ１及びＶｇ＿ａｃ２）を提供する。）
[0023] As seen in FIGS. 1 and 2, the controller 8 receives various measurement or feedback signals including the voltage VDSHL at the intermediate node 3 joining the totem pole switches Q1 and Q2, along with positive and negative voltage signals VDC+ and VDC- representing the voltages at the nodes 5a and 5b, as well as one or more feedback signals indicating the AC voltage provided by the source 4 across the nodes or terminals 4a and 4b. In this manner, the controller 8 can regulate the DC output voltage Vo across an output capacitance CO at the output nodes 5a and 5b by the switching operation of Q1 and Q2, and can also ascertain the drain-source voltages across Q1 and Q2 for intelligent switching control to facilitate zero voltage switching as described further below. Moreover, the controller 8 uses the AC input voltage feedback to determine the input polarity for selective switching of any included return circuit transistors QAC1 and QAC2 (e.g., FIG. 2 and FIG. 14 below) and for designating a given one of the totem pole switches Q1 and Q2 as an active or main switch and the other as a freewheeling or synchronous switch in each AC input half cycle according to the input voltage polarity.
（当審訳：図１及び図２に示すように、コントローラ８は、ＡＣ電源４を介して又は端子４ａ、４ｂによって提供されたＡＣ電圧を表す１つ又は複数のフィードバック信号と同様に、ノード５ａ及び５ｂの電圧を表す正及び負電圧信号ＶＤＣ＋及びＶＤＣ−に加えて、トーテムポールスイッチＱ１及びＱ２が結合する中間ノード３における電圧ＶＤＳＨＬLの測定又はフィードバック信号を受信する。このようにして、以下でさらに説明するように、コントローラ８は、Ｑ１及びＱ２のスイッチング動作により、出力ノード５ａ及び５ｂにおける出力容量ＣＯの両端のＤＣ出力電圧Ｖｏを調整することができ、また、インテリジェント・スイッチング制御ためのＱ１及びＱ２のドレイン−ソース電圧が、以下に詳述するゼロ電圧スイッチングを容易にすることを確かめることができる。さらに、コントローラ８は、ＡＣ入力電圧のフィードバックを使用して、リターン回路に含まれているトランジスタＱＡＣ１及びＱＡＣ２(例えば、以下の図２及び図１４)いずれかの選択的スイッチングための入力極性を決定する、また、入力電圧の極性に応じた各交流半サイクルで、トーテムポールスイッチＱ１及びＱ２のうちの一方をアクティブあるいはメインのスイッチとして、他方をフリーホイーリング又は同期スイッチとして決定する。）
[0024] Referring also to FIGS. 3-6, the controller 8 designates the lower totem pole switch Q2 as the active switch and the upper totem pole switch Q1 as the freewheeling switch for positive AC input cycles (e.g., when the voltage across input nodes 4a and 4b is positive), and designates the upper switch Q1 as the active switch and the lower switch Q2 as the freewheeling switch for negative AC input polarities. FIGS. 3-6 illustrate different totem pole switching conditions and corresponding current flow paths for positive and negative AC input cycles for the case shown in FIG. 1 in which the return circuit includes diodes D3 and D4. It will be appreciated that similar switching conditions and flow paths will be found for embodiments using transistors in the return circuit (e.g., FIGS. 2 and 14).
（当審訳：図３−６も参照すると、コントローラ８は、正のＡＣ入力サイクル(例えば、入力ノード４ａ、４ｂ間の電圧が正である場合)において、下のトーテムポールスイッチＱ２をアクティブスイッチとして、上のトーテムポールスイッチＱ１をフリーホイーリングスイッチとして指定し、また、負のＡＣ入力サイクルにおいては、上のスイッチＱ１をアクティブスイッチとして、下のスイッチＱ２をフリーホイーリングスイッチとして指定する。図３−６、リターン回路がダイオードＤ３及びＤ４を含む図１に示される場合の、正と負のＡＣ入力サイクルに応じた、トーテムポールのスイッチング状態と対応する電流経路を示している。同様のスイッチング状態及び電流経路は、リターン回路がトランジスタを用いて実施形態で見出されることが理解される(例えば、図２及び図１４)。）
[0025] FIG. 3 shows an example current path 18 (shown in dotted line in the figure) with the totem pole switch Q1 off and Q2 on for a positive polarity half cycle of the AC input source 4, where Q2 is designated as the active switch and Q1 is the freewheeling switch. In this case, the inductor current IL flows through the inductor L from the first AC input node 4a to the first internal node 3 (e.g.,left to right in the figure) and then through the actuated active transistor Q2 to the second DC output node 5b. The current continues to flow along the illustrated path 18 through the lower return circuit diode D4 and then to the second AC input node or terminal 4b. The operation with the active switch Q2 in the on or conductive state of FIG. 3 increases the current IL through the inductor L. This is followed by the switching state shown in FIG. 4, also for a positive AC input voltage. In FIG. 4, the freewheeling totem pole switch Q1 is turned on and the lower active switch Q2 is turned off, with the current in this case flowing from the inductor L to the internal node 3 and then through the freewheeling switch Q1 to the upper or first DC output node 5a. This current flow charges the output capacitor CO and returns from the lower or second DC output node 5b through the return circuit diode D4 to the negative AC input terminal 4b as shown in FIG. 4.
（当審訳：図３は、ＡＣ入力電源４の正極半サイクルの間、トーテムポールスイッチＱ１がオフ及びＱ２がオンである状態の、（図において実線により示される）例示的な電流経路１８を示し、Ｑ２はアクティブスイッチとして指定され、Ｑ１はフリーホイーリングスイッチとして指定されている。この場合、インダクタ電流ＩＬが、インダクタＬを介して第１のＡＣ入力ノード４ａから第１の内部ノード３へ（例えば、図において左から右へ）、その後、作動されたアクティブトランジスタＱ２を介して第２のＤＣ出力ノード５ｂへ流れる。電流は、図示した経路１８に沿って下部リターン回路ダイオードＤ４を介し、その後、第２のＡＣ入力ノード又は端子４ｂへ流れ続ける。図３のオン又は導通状態におけるアクティブスイッチＱ２を用いる動作は、インダクタＬを介する電流ＩＬを増加させる。この後、正のＡＣ入力電圧の間の、図４に示すスイッチング状態が後に続く。図４において、フリーホイーリングトーテムポールスイッチＱ１がオンにされ、下部のアクティブスイッチＱ２がオフにされ、この場合の電流は、インダクタＬから内部ノード３へ、その後、フリーホイーリングトーテムポールスイッチＱ１を介して上部又は第１のＤＣ出力ノード５ａへ流れる。この電流フローは、出力コンデンサＣＯを充電し、及び、図４に示すように、下部又は第２のＤＣ出力ノード５ｂからリターン回路ダイオードＤ４を介して負のＡＣ入力端子４ｂへ戻る。）
[0026] FIGS. 5 and 6 illustrate the PFC circuit operation for negative AC input half cycles, with Q1 designated as the active switch and Q2 designated at the freewheeling switch. Current flows in FIG. 5 with Q1 on and Q2 off along the path 18 from the second AC input node 4b through the upper return circuit diode D3, returning to the active switch Q1 and building up the reverse current IL through the inductor L from the first internal node 3 to the left to return to the first AC input node 4a. In FIG. 6, the upper active switch Q1 is turned off and the freewheeling switch Q2 is turned on, causing the current to flow from the AC input source 4 out of the second AC input node 4b through the diode D3 and the output capacitor CO, returning through the freewheeling transistor Q2 and the inductor L to the first AC input node 4a.」
(当審訳：図５および図６は、負のＡＣ入力の半サイクルの間のＰＦＣ回路の動作を示し、Ｑ１はアクティブスイッチとして指定され、Ｑ２はフリーホイーリングスイッチとして指定されている。図５のＱ１がオンでＱ２がオフの電流は、第２のＡＣ入力ノード４ｂから上部リターン回路ダイオードＤ３を介して、経路１８に沿ってアクティブスイッチＱ１へ戻りインダクタＬを介して逆電流ＩＬが蓄積され、第１の内部ノード３から第１のＡＣ入力ノード４ａに戻る。図６は、アクティブスイッチＱ１がオフでフリーホイーリングスイッチＱ２がオンになり、電流がＡＣ入力電源４の第２のＡＣ入力ノード４ｂからダイオード３と出力コンデンサＣＯを介して、フリーホイーリングトランジスタＱ２とインダクタＬを通って、第１のＡＣ入力ノード４ａに戻る。）
[0027] Referring also to FIG. 7, the controller 8 in one embodiment implements transition mode (TM) operation at the boundary between continuous conduction mode (CCM) and discontinuous conduction mode (DCM), although not a strict requirement of all possible embodiments. A method or process 20 is illustrated in FIG. 7 for controlling a bridgeless totem pole power factor correction converter, such as the converters 2 of FIGS. 1-6 above, wherein the illustrated controller 8 can be implemented using any suitable logic circuitry, programmable or programmed processor elements, analog circuitry and/or combinations thereof to implement the illustrated process 20 in various embodiments. Moreover, the controller 8 can be a separate power converter control integrated circuit in certain embodiments (e.g., FIGS. 11, 12 and 15 below). In operation, the controller 8 detects positive and negative AC input half cycles based at least partially on the AC input voltage polarity at the nodes 4a and 4b, and designates one of the totem pole switch circuits SW1 or SW2 as an active switch for a given AC input half cycle and designates the other switch circuit as the freewheeling switch for that half cycle. In the illustrated embodiment, for example, the controller 8 designates SW1 (e.g., Q1) as the active switch and designates SW2 (e.g., Q2) as the freewheeling switch for negative AC input half cycles, and designates SW2 as the active switch and SW1 as the freewheeling switch for positive AC input half cycles.
（当審訳：図７も参照すると、一実施形態におけるコントローラ８は、連続導通モード（ＣＣＭ）と不連続導通モード（ＤＣＭ）との間の境界でトランジションモード（ＴＭ）動作を実行するが、全ての可能な実施形態の厳密な要件ではない。図７は上記図１−６のコンバータ２のように、ブリッジレストーテムポール力率補正コンバータを制御するための方法又はプロセスを示し、コントローラ８は、任意の適切な論理回路、プログラマブル又はプログラムされたプロセッサ要素、アナログを使用して実装することができ、様々な実施形態において図示のプロセス２０を実装するために、任意の適切な論理回路、プログラマブル又はプログラムされたプロセッサ要素、アナログ回路及び／又はそれらの組み合わせを使用して実装することができる。さらに、コントローラ８は、特定の実施形態では、別個の電力変換器制御集積回路であってもよい（例えば、以下の図１１、１２、および１５）。動作中、コントローラ８は、ノード４ａおよび４ｂにおけるＡＣ入力電圧極性に少なくとも部分的に基づいて、正および負のＡＣ入力半サイクルを検出し、トーテムポールスイッチ回路ＳＷ１又はＳＷ２の１つを所定のアクティブスイッチとして指定する。ＡＣ入力の半サイクルを指定し、他のスイッチ回路をその半サイクルのフリーホイーリングスイッチとして指定する。図示の実施形態では、例えば、コントローラ８は、負のＡＣ入力半サイクルにおいて、ＳＷ１（例えば、Ｑ１）をアクティブスイッチとして指定し、ＳＷ２（例えば、Ｑ２）をフリーホイーリングスイッチとして指定し、正のＡＣ入力半サイクルにおいて、ＳＷ２をアクティブスイッチとして指定し、ＳＷ１をフリーホイーリングスイッチとして指定する。）」

イ「[0038] Referring also to FIGS. 8-10, FIG. 8 provides a waveform diagram 50 illustrating transition mode operation of the PFC converter 2 with constant active switch on-time control for a positive AC input half cycle. In this example, the absolute AC input voltage waveform 52 (|Vac|*K) is generally sinusoidal through the illustrated positive half cycle as is the corresponding AC input current 54, with the inductor current IL shown as curve 56. FIG. 8 further illustrates selective actuation of the active switch (e.g., Q2 in FIG. 1 is active for positive AC input half cycles), with the gate-source switching signal curve 57 representing the gate-source voltage Vgs of the active switch Q2 for a constant on-time of Ta, as well as selective actuation of the freewheeling switch (Q1 in this example) via gate-source voltage waveform 58. As seen in FIG. 8, moreover, the freewheeling switch on-time Tb changes over the course of the AC input positive half cycle, generally in proportion to the absolute value of the AC input voltage 52 based on the Volt×Second relationship in the above equation (1), whereas the active switch on-time Ta is generally constant in this example.
（当審訳：図８−１０も参照すると、図8は、正のＡＣ入力半サイクルの間の一定のアクティブスイッチ・オン時間制御でのＰＦＣコンバータ２の遷移モード動作の波形図５０を示す。少なくとも１つの例において、絶対値ＡＣ入力電圧波形５２（｜Ｖａｃ｜＊Ｋ）は、対応するＡＣ入力電流５４と同様に、図示する正の半サイクルを通して概ね正弦波であり、インダクタ電流ＩＬが曲線５６として示されている。図８はさらに、アクティブスイッチ（正のＡＣ入力半サイクルの間アクティブである、図１におけるＱ２など）の選択的な作動と、ゲート−ソース電圧波形５８による、フリーホイーリングスイッチ（この実施例におけるＱ１）の選択的な作動とを示し、ゲート−ソーススイッチング信号曲線５７が、Ｔａの一定のオン時間の間のアクティブスイッチＱ２のゲート−ソース電圧Ｖｇｓを表す。また、図８に示すように、フリーホイーリングスイッチ・オン時間Ｔｂは、次式Ｔｂ＿ｎ＝（｜Ｖａｃ｜×Ｔａ）／（Ｖｏ−｜Ｖａｃ｜）において、ボルト×秒関係に基づいてＡＣ入力電圧５２の絶対値に概ね比例して、ＡＣ入力正の半サイクルの間にわたって変化し、アクティブスイッチ・オン時間Ｔａはこの実施例において概ね一定である。）」

ウ「[0042] As seen at 59e in FIG. 10, this causes the sampled drain-source voltage of the active switch to be closer to zero in the subsequent cycle “n+1”. For this cycle, the controller 8 again determines that the active switch drain-source voltage is negative, and accordingly reduces the nominal freewheeling switch on-time by subtracting Δt2 for the next cycle “n+2”, thereby driving the active switch drain-source voltage to approximately zero as seen at 59f in FIG. 10. Moreover, the illustrated embodiment of the controller 8 advantageously delays turning the active switch on until the active switch drain-source voltage is greater than or equal to zero (e.g., at 44 in FIG. 7), as illustrated by the positive or zero switch Vds voltage starting of the new cycles indicated in FIG. 10 for switching cycles “n+1” and “n+2”. This operation provides the additional benefit of facilitating zero current switching in addition to zero voltage switching, which in turn facilitates reduction of electromagnetic interference (EMI) and minimizes active FET's conduction loss. Thus, the control method 20 of FIG. 7 and operation of the controller 8 advantageously regulate the switching operation so as to move operation from either direction toward the optimal zero voltage switching condition. In this manner, both conduction losses and switching losses are mitigated in a dynamic manner independent of system component parameters and other operating conditions, thereby facilitating high efficiency operation, with the Volt×Second nominal freewheeling switch on-time determination (32 in FIG. 7) facilitating unity power factor operation of the system 2.
（当審訳：図１０における５９ｅに示すように、これにより、アクティブスイッチのサンプリングされたドレイン−ソース電圧が、後続のサイクル「ｎ＋１」において一層ゼロに近くなる。このサイクルの間、コントローラ８は再び、アクティブスイッチドレイン−ソース電圧が負であると判定し、従って、次のサイクル「ｎ＋２」のためにΔｔ２を減算することにより公称フリーホイーリングスイッチ・オン時間を減少させ、これにより、図１０における５９ｆに示すように、アクティブスイッチドレイン−ソース電圧がほぼゼロになる。また、コントローラ８のこの例示的な実施形態は、スイッチングサイクル「ｎ＋１」及び「ｎ＋２」に対して図１０に示される新たなサイクルの正又はゼロスイッチＶｄｓ電圧起動により示すように、アクティブスイッチドレイン−ソース電圧がゼロよりも大きく又はゼロと等しくなるまで（図７における４４など）、アクティブスイッチをオンにするのを有利に遅延させる。この動作は、ゼロ動作スイッチングに加えてゼロ電流スイッチングを促進させる付加的な利点を提供し、これは、電磁干渉（ＥＭＩ）の低減を促進し、また、アクティブＦＥＴの伝導損失を最小化する。従って、図７の制御方法２０及びコントローラ８の動作は、いずれの方向からも最適なゼロ電圧スイッチング条件に向かって動作が移るように、スイッチング動作を有利に調整する。このように、伝導損失とスイッチング損失との両方が、システム構成要素パラメータ及びその他の動作条件とは無関係に、動的に軽減され、これにより、システム２の力率１動作を促進するボルト×秒公称フリーホイーリングスイッチ・オン時間決定（図７における３２）を用いて、高効率動作が促進される。）」

エ「ＦＩＧ．１

」

オ 「ＦＩＧ．２

」

カ「ＦＩＧ．３

」

キ 「ＦＩＧ．４

」

ク「ＦＩＧ．５

」

ケ「ＦＩＧ．６

」


コ 「ＦＩＧ．７

」


サ 「ＦＩＧ．８

」

シ 「ＦＩＧ．９

」

ス 「ＦＩＧ．１０

」

セ 上記アの段落[0021]には、“ＡＣ電源４からの単相ＡＣ入力電力を受け取り、負荷６に電力供給するためのＤＣ出力Ｖｏを提供するシステム２”が記載されている。

ソ 上記アの段落[0021]及びＦＩＧ．１（上記エ）には、“システム２には、正の出力ノード５ａと負の出力ノード５ｂとの間に直列接続されたトランジスタＱ１とトランジスタＱ２、及び正の出力ノード５ａと負の出力ノード５ｂの間に直列接続されたダイオードＤ３とダイオードＤ４を有する回路と、ＡＣ電源４の一端であるＡＣ入力ノード４ａとトランジスタＱ１及びトランジスタＱ２の接続点である内部ノード３との間に接続されたインダクタＬと、正の出力ノード５ａと負の出力ノード５ｂの間に接続された出力コンデンサＣＯと、コントローラ８、を含”むことが記載されている。

タ ＦＩＧ．１（上記エ）より、“ＡＣ電源４の他端であるＡＣ入力ノード４ｂがダイオードＤ３とＤ４の直列接続点に接続され”ることが看取できる。

チ 上記アの段落[0022]には、図１のダイオードＤ３及びＤ４の代わりにトランジスタＱＡＣ１及びＱＡＣ２を含むものであって、リターン回路トランジスタ構成要素ＱＡＣ１及びＱＡＣ２は、それぞれ、図２の実施形態におけるコントローラ８からの、スイッチング制御信号１４及び１６に従って動作されることが記載されている。

ツ 上記ソ及びチを踏まえると、ＦＩＧ．２（上記オ）には、“システム２には、正の出力ノード５ａと負の出力ノード５ｂとの間に直列接続されたトランジスタＱ１とトランジスタＱ２、及び正の出力ノード５ａと負の出力ノード５ｂの間に直列接続されたトランジスタＱＡＣ１とトランジスタＱＡＣ２を有する回路と、ＡＣ電源４の一端であるＡＣ入力ノード４ａとトランジスタＱ１及びトランジスタＱ２の接続点である内部ノード３との間に接続されたインダクタＬと、正の出力ノード５ａと負の出力ノード５ｂの間に接続された出力コンデンサＣＯと、コントローラ８、を含”むことが記載されている。

テ 上記タ及びチを踏まえると、Ｆｉｇ．２（上記オ）より、“ＡＣ電源４の他端であるＡＣ入力ノード４ｂがトランジスタＱＡＣ１とＱＡＣ２の直列接続点に接続され”ることが看取できる。

ト 上記アの段落[0024]、[0025] 、ＦＩＧ．３（上記カ）、及びＦＩＧ．４（上記キ）には、“コントローラ８が、ＡＣ電源４の正のＡＣ入力電圧の間で、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、インダクタ電流ＩＬが、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａから内部ノード３へ、その後、作動されたトランジスタＱ２を介して負のＤＣ出力ノード５ｂへ流れ、さらに、ダイオードＤ４を介し、 その後、ＡＣ電源４の他端であるＡＣ入力ノード４ｂへ流れ、インダクタＬを介する電流ＩＬを増加させ、さらに、この後、正のＡＣ入力電圧の間に、トランジスタＱ１をオンにし、トランジスタＱ２をオフにすることで、電流が、インダクタＬから内部ノード３へ、その後、トランジスタＱ１を介して正のＤＣ出力ノード５ａへ流れ、出力コンデンサＣＯを充電し、負のＤＣ出力ノード５ｂからダイオードＤ４を介してＡＣ電源４の他端であるＡＣ入力ノード４ｂへ戻るものであ”ることが記載されている。

ナ 上記チ、ツ、トを踏まえれば、“コントローラ８が、ＡＣ電源４の正のＡＣ入力電圧の間で、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、インダクタ電流ＩＬが、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａから内部ノード３へ、その後、作動されたトランジスタＱ２を介して負のＤＣ出力ノード５ｂへ流れ、さらに、トランジスタＱＡＣ２を介し、その後、ＡＣ電源４の他端であるＡＣ入力ノード４ｂへ流れ、インダクタＬを介する電流ＩＬを増加させ、さらに、この後、正のＡＣ入力電圧の間に、トランジスタＱ１をオンにし、トランジスタＱ２をオフにすることで、電流が、インダクタＬから内部ノード３へ、その後、トランジスタＱ１を介して正のＤＣ出力ノード５ａへ流れ、出力コンデンサＣＯを充電し、負のＤＣ出力ノード５ｂからトランジスタＱＡＣ２を介してＡＣ電源４の他端であるＡＣ入力ノード４ｂへ戻るものであ”ることが記載されているといえる。

ニ 上記アの段落[0026]、ＦＩＧ．５（上記ク）、ＦＩＧ６（上記ケ）には、“コントローラ８が、ＡＣ電源４の負のＡＣ入力電圧の間で、トランジスタＱ１をオン及びトランジスタＱ２をオフとすることで、インダクタ電流ＩＬが、ＡＣ電源４の他端であるＡＣ入力ノード４ｂからダイオードＤ３を介して、ＤＣ出力ノード５ａへ流れ、トランジスタＱ１へ戻り、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａへ流れ、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、電流がＡＣ電源４の他端であるＡＣ入力ノード４ｂからダイオードＤ３を介し、出力コンデンサＣＯを介し、ＤＣ出力ノード５ｂへ流れ、トランジスタＱ２とインダクタＬを介して、ＡＣ電源４の一端であるＡＣ入力ノード４ａへ戻るものであ”ることが記載されている。

ヌ 上記チ、ツ、ニを踏まえれば、“コントローラ８が、ＡＣ電源４の負のＡＣ入力電圧の間で、トランジスタＱ１をオン及びトランジスタＱ２をオフとすることで、インダクタ電流ＩＬが、ＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介して、ＤＣ出力ノード５ａへ流れ、トランジスタＱ１へ戻り、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａへ流れ、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、電流がＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介し、出力コンデンサＣＯを介し、ＤＣ出力ノード５ｂへ流れ、トランジスタＱ２とインダクタＬを介して、ＡＣ電源４の一端であるＡＣ入力ノード４ａへ戻るものであ”ることが記載されているといえる。

ネ 上記アの段落[0027]には、動作中、コントローラ８は、ノード４ａおよび４ｂにおけるＡＣ入力電圧極性に少なくとも部分的に基づいて、正および負のＡＣ入力半サイクルを検出し、負のＡＣ入力半サイクルにおいて、ＳＷ１（例えば、Ｑ１）をアクティブスイッチとして指定し、ＳＷ２（例えば、Ｑ２）をフリーホイーリングスイッチとして指定し、正の AC 入力半サイクルにおいて、ＳＷ２をアクティブスイッチとして指定し、ＳＷ１をフリーホイーリングスイッチとして指定することが記載されている。

ノ 上記イの段落[0038]には、“図８（ＦＩＧ．８）のトランジスタＱ１のゲート−ソース電圧波形５８のＴｂがオン時間を表し、トランジスタＱ２に関するゲート−ソーススイッチング信号曲線５７のＴａがオン時間を表す”ことが記載されている。
してみると、ＦＩＧ．８（上記サ）より、“正のＡＣ入力電圧の間に、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることと、トランジスタＱ１をオン及びトランジスタＱ２をオフにすることとを、交互に複数回繰り返”すことが看取できる。

ハ 同様に、ＦＩＧ．８（上記サ）―ＦＩＧ．１０（上記ス）によれば、“トランジスタＱ１のオン／オフを表すゲート−ソース電圧波形５８、及びトランジスタＱ２のオン／オフを表すゲート−ソーススイッチング信号曲線５７においては、ゲート−ソーススイッチング信号曲線５７がオフし、さらに所定時間経過後に、ゲート−ソース電圧波形５８がオンし、ゲート−ソーススイッチング信号曲線５７をオンする所定時間前にゲート−ソース電圧波形５８がオフする動作を、正のＡＣ入力電圧の間に複数回繰り返す”ことが看取できる。

ヒ 上記セ、ネ、ノ、ハを踏まえれば、“トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることと、トランジスタＱ１をオン及びトランジスタＱ２をオフにすることとを、交互に複数回繰り返”すことを“負のＡＣ入力電圧の間に“行うこと、及び“トランジスタＱ１のオン／オフを表すゲート−ソース電圧波形５８、及びトランジスタＱ２のオン／オフを表すゲート−ソーススイッチング信号曲線５７においては、ゲート−ソーススイッチング信号曲線５７がオフし、さらに所定時間経過後に、ゲート−ソース電圧波形５８がオンし、ゲート−ソーススイッチング信号曲線５７をオンする所定時間前にゲート−ソース電圧波形５８がオフする動作を、負のＡＣ入力電圧の間に複数回繰り返す”ことが看取できる。

（２）甲１発明
上記アないしヒの記載内容からすると、甲第１号証には、次の発明（以下、「甲１発明」という。）が記載されている。

「ＡＣ電源４からの単相ＡＣ入力電力を受け取り、負荷６に電力供給するためのＤＣ出力Ｖｏを提供するシステム２であって、
正の出力ノード５ａと負の出力ノード５ｂとの間に直列接続されたトランジスタＱ１とトランジスタＱ２、及び正の出力ノード５ａと負の出力ノード５ｂの間に直列接続されたトランジスタＱＡＣ１とトランジスタＱＡＣ２を有する回路と、
ＡＣ電源４の一端であるＡＣ入力ノード４ａとトランジスタＱ１及びトランジスタＱ２の接続点である内部ノード３との間に接続されたインダクタＬと、
正の出力ノード５ａと負の出力ノード５ｂの間に接続された出力コンデンサＣＯと、
コントローラ８、
を含み、
ＡＣ電源４の他端であるＡＣ入力ノード４ｂがトランジスタＱＡＣ１とトランジスタＱＡＣ２の直列接続点に接続され、
コントローラ８が、ＡＣ電源４の正のＡＣ入力電圧の間で、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、インダクタ電流ＩＬが、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａから内部ノード３へ、その後、作動されたトランジスタＱ２を介して負のＤＣ出力ノード５ｂへ流れ、さらに、トランジスタＱＡＣ２を介し、その後、ＡＣ電源４の他端であるＡＣ入力ノード４ｂへ流れ、インダクタＬを介する電流ＩＬを増加させ、さらに、この後、正のＡＣ入力電圧の間に、トランジスタＱ１をオンにし、トランジスタＱ２をオフにすることで、電流が、インダクタＬから内部ノード３へ、その後、トランジスタＱ１を介して正のＤＣ出力ノード５ａへ流れ、出力コンデンサ容量ＣＯを充電し、負のＤＣ出力ノード５ｂからトランジスタＱＡＣ２を介してＡＣ電源４の他端であるＡＣ入力ノード４ｂへ戻るものであり、
コントローラ８が、ＡＣ電源４の負のＡＣ入力電圧の間で、トランジスタＱ１をオン及びトランジスタＱ２をオフとすることで、インダクタ電流ＩＬが、ＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介して、ＤＣ出力ノード５ａへ流れ、トランジスタＱ１へ戻り、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａへ流れ、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、電流がＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介し、出力コンデンサＣＯを介し、ＤＣ出力ノード５ｂへ流れ、トランジスタＱ１とインダクタＬを介して、ＡＣ電源４の一端であるＡＣ入力ノード４ａへ戻るものであり、
正のＡＣ入力電圧又は負のＡＣ入力電圧の間に、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることと、トランジスタＱ１をオン及びトランジスタＱ２をオフにすることとを、交互に複数回繰り返し、
トランジスタＱ１のオン／オフを表すゲート−ソース電圧波形５８、及びトランジスタＱ２のオン／オフを表すゲート−ソーススイッチング信号曲線５７においては、ゲート−ソーススイッチング信号曲線５７がオフし、さらに所定時間経過後に、ゲート−ソース電圧波形５８がオンし、ゲート−ソーススイッチング信号曲線５７をオンする所定時間前にゲート−ソース電圧波形５８がオフする動作を、正のＡＣ入力電圧又は負のＡＣ入力電圧の間に複数回繰り返す、
システム２。」

（３）甲第２号証の記載事項
甲第２号証には、次の事項が記載されている。
ア「[0021] [第１の実施の形態]
（素子構造）
本発明の第１の実施の形態に係る半導体装置の模式的断面構造は、図１に示すように表される。また、第１の実施の形態に係る半導体装置の模式的鳥瞰構造は、図２に示すように表される。
[0022] 第１の実施の形態に係る半導体装置は、図１〜図２に示すように、高抵抗でｎ型不純物をドープされた第１ベース層１２と、第１ベース層１２の裏面に設けられ、ｎ型不純物をドープされたドレイン層１０と、第１ベース層１２の表面に形成され、ｐ型不純物をドープされた第２ベース層１６と、第２ベース層１６の表面に形成され、ｎ型不純物をドープされたソース層１８と、ソース層１８および第２ベース層１６の表面上に配置されたゲート絶縁膜２０と、ゲート絶縁膜２０上に配置されたゲート電極２２と、第２ベース層１６およびソース層１８の下部の第１ベース層１２内にドレイン層１０に対向して形成され、ｐ型不純物をドープされたコラム層１４と、ドレイン層１０に設けられたドレイン電極２８と、ソース層１８および第２ベース層１６に設けられたソース電極２６とを備える。ゲート電極２２上には、層間絶縁膜２４が配置されている。図１に示される破線は、ドレイン・ソース間に導通する電流を表す。
[0023] 第１の実施の形態に係る半導体装置においては、コラム層１４に対して重粒子照射を行い、トラップレベルを局所的に形成している。」

イ「[0044] 第１の実施の形態によれば、ドレイン・ソース間飽和電流ＩDSSおよびゲート・ソース間しきい値電圧の劣化を抑制しつつ、内蔵ダイオードの逆回復特性の向上を実現することができる。これによって、スイッチングロスの低減と、ダイオード逆回復損失の低減が可能となった。
[0045] 第１の実施の形態によれば、ドレイン・ソース間のリーク電流を増大させずに逆回復時間ｔｒｒを短縮するスーパージャンクションＭＯＳ構造を備える半導体装置およびその製造方法を提供することができる。」

（４）甲第３号証の記載事項
甲第３号証には、次の事項が記載されている。

ア「【００１４】
素子領域１において形成されるトランジスタは、Ｎ型ドリフト層１１と、このＮ型ドリフト層１１中に形成される複数のＰ型ピラー層１２から構成されるスーパージャンクション構造を有している。Ｎ型ドリフト層１１の一方の表面（図１において、下側の表面）に、Ｎ型ドリフト層１１よりも不純物濃度の高いＮ＋型ドレイン層１３が形成され、Ｎ＋型ドレイン層１３の表面には、不図示のドレイン電極が形成されている。尚、本実施の形態では、ドリフト層１４は、Ｎ型ドリフト層１１とＰ型ピラー層１２からなり、また、ドリフト層１４は、素子領域１に形成されるドリフト層１４Ａと、終端領域２に形成されるドリフト層１４Ｂからなる。また、Ｎ型ドリフト層１１とＮ＋型ドレイン層１３の形成方法は、Ｎ型ドリフト層１１の片面に不純物を拡散する方法や、Ｎ＋型ドレイン層１３を基板としてＮ型ドリフト層１１を結晶成長させる方法により形成される。」

イ「【００２４】
具体的には、本実施の形態における半導体装置を製造するプロセスの途中において、終端領域２のドリフト層１４Ｂに、電子線照射、プロトン照射、ヘリウム照射或いはＰｔ等の重金属を表面に付着させた後、熱拡散を行なう。これにより、終端領域２のドリフト層１４Ｂにおけるキャリアライフタイムの値を素子領域１のドリフト層１４Ａにおけるキャリアライフタイムの値よりも低くしているのである。このように、終端領域２のドリフト層１４Ｂにおけるキャリアライフタイムの値を低くすることにより、逆バイアス時における漏れ電流を増大させることなく、この終端領域２におけるアバランシェ耐量を高めるとともに、トランジスタの内蔵ダイオードの逆回復時における逆回復特性を改善することができ、半導体装置における全体の耐圧を高めることができる。
【００２５】
なお、本実施の形態では、終端領域２におけるキャリアライフタイムは、１〔μｓ〕以下であることが好ましい。
【００２６】
また、本実施の形態を別の側面から捉えるならば、本実施の形態における半導体装置を製造するプロセスの途中において、終端領域２のドリフト層１４Ｂに、電子線照射、プロトン照射、ヘリウム照射或いはＰｔ等の重金属を表面に付着させた後、熱拡散を行なうことにより、終端領域２のドリフト層１４Ｂにおける抵抗の値を素子領域１における抵抗の値よりも高くなるように構成されている。このように、終端領域２のドリフト層１４Ｂにおける抵抗値を高くすることにより、半導体装置における全体の耐圧を高めることができる。」

（５）甲第４号証の記載事項
甲第４号証には、図面とともに次の事項が記載されている。
ア「【０１２４】
なお、本実施の形態に係る冷凍サイクル装置は、例えば、空気調和機又は冷蔵庫等に搭載するものとしてもよい。空気調和機は、室内温度が使用者によって設定された温度に近づくと安定状態となり、圧縮機４２が低速で回転するようにインバーター４１が動作する。したがって、空気調和機における圧縮機４２は低速回転状態が最も長時間継続される。また、冷蔵庫は、２４時間常時運転し、低速回転における低電流状態での運転が長い。このような空気調和機又は冷蔵庫のように、低電流運転が支配的な機器に対して、その効果が最も大きく反映される。」

３ 本件発明１について
（１）対比
本件発明１と甲１発明とを対比すると、次のことがいえる。

Ａ 甲１発明の「システム２」は、「ＤＣ出力Ｖｏ」を出力するものであって、甲１発明の「正の出力ノード５ａ」と「負の出力ノード５ｂ」から該「ＤＣ出力Ｖｏ」を出力するものと認められる。
してみると、甲１発明の「正の出力ノード５ａ」及び「負の出力ノード５ｂ」は、各々、本件発明１の「直流出力電源の正極端子」及び「直流出力電源の負極端子」に相当する。
そして、甲１発明の「トランジスタＱ１とトランジスタＱ２」は、「正の出力ノード５ａと負の出力ノード５ｂとの間に直列接続され」るものであるから、本件発明１の「直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴ」に相当する。
さらに、甲１発明の「トランジスタＱＡＣ１とトランジスタＱＡＣ２」は、「正の出力ノード５ａと負の出力ノード５ｂの間に直列接続され」るものであるから、本件発明１の「前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴ」に相当する。
そして、甲１発明の「回路」は、「ＤＣ出力Ｖｏ」を出力する「正の出力ノード５ａと負の出力ノード５ｂとの間に直列接続されたトランジスタＱ１とトランジスタＱ２、及び正の出力ノード５ａと負の出力ノード５ｂの間に直列接続されたトランジスタＱＡＣ１とトランジスタＱＡＣ２を有する」ものであって、さらに、「トランジスタＱ１及びトランジスタＱ２の接続点である内部ノード３」に「ＡＣ電源４の一端であるＡＣ入力ノード４ａ」が「接続」され、「トランジスタＱＡＣ１とトランジスタＱＡＣ２の直列接続点に」「ＡＣ電源４の他端であるＡＣ入力ノード４ｂ」が接続されるものであるから、いわゆるブリッジ整流回路といえる。
したがって、甲１発明の「回路」は、本件発明１の「直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路」に相当する。

Ｂ 甲１発明の「ＡＣ電源４」は、本件発明１の「交流電源」に相当する。そして、甲１発明の「インダクタＬ」は、「ＡＣ電源４の一端であるＡＣ入力ノード４ａとトランジスタＱ１及びトランジスタＱ２の接続点である内 部ノード３との間に接続され」るものである。
してみると、本件発明１の「ＡＣ電源４の一端であるＡＣ入力ノード４ａ」は、本件発明１の「交流電源の一端」に相当し、甲１発明の「インダクタＬ」は、本件発明１の「交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトル」に相当する。

Ｃ 甲１発明の「出力コンデンサＣＯ」は、「正の出力ノード５ａと負の出力ノード５ｂの間に接続され」るものであるから、本件発明１の「前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサ」に相当する。

Ｄ 甲１発明の「コントローラ８」は、「ＡＣ電源４の正のＡＣ入力電圧の間で、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、インダクタ電流ＩＬが、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａから内部ノード３へ、その後、作動されたトランジスタＱ２を介して負のＤＣ出力ノード５ｂへ流れ、さらに、トランジスタＱＡＣ２を介し、その後、ＡＣ電源４の他端であるＡＣ入力ノード４ｂへ流れ、インダクタＬを介する電流ＩＬを増加させ、さらに、この後、正のＡＣ入力電圧の間に、トランジスタＱ１をオンにし、トランジスタＱ２をオフにすることで、電流が、インダクタＬから内部ノード３へ、その後、トランジスタＱ１を介して正のＤＣ出力ノード５ａへ流れ、出力コンデンサＣＯを充電し、負のＤＣ出力ノード５ｂからトランジスタＱＡＣ２を介してＡＣ電源４の他端であるＡＣ入力ノード４ｂへ戻るものであ」り、「ＡＣ電源４の負のＡＣ入力電圧の間で、トランジスタＱ１をオン及びトランジスタＱ２をオフとすることで、インダクタ電流ＩＬが、ＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介して、ＤＣ出力ノード５ａへ流れ、トランジスタＱ１へ戻り、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａへ流れ、
トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、電流がＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介し、出力コンデンサＣＯを介し、ＤＣ出力ノード５ｂへ流れ、トランジスタＱ１とインダクタＬを介して、ＡＣ電源４の一端であるＡＣ入力ノード４ａへ戻るものであ」るから、ＡＣ電源４の正のＡＣ入力電圧又は負のＡＣ入力電圧の間に、インダクタＬに流れる電流をトランジスタＱ１及びトランジスタＱ２のどちらか一方に通電するようにトランジスタＱ１及びトランジスタＱ２をオン／オフさせているといえる。
さらに、甲１発明は、「正のＡＣ入力電圧又は負のＡＣ入力電圧の間に、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることと、トランジスタＱ１をオン及びトランジスタＱ２をオフにすることとを、交互に複数回繰り返」すものであって、このオン／オフを「コントローラ８」が行うことは明らかである。
したがって、甲１発明の「コントローラ８」は、本件発明１の「前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路」に相当する。

Ｅ 甲１発明の「ＡＣ電源４の他端であるＡＣ入力ノード４ｂ」は、本件発明１の「交流電源の他端」に相当し、甲１発明の「ＡＣ電源４の他端であるＡＣ入力ノード４ｂがトランジスタＱＡＣ１とトランジスタＱＡＣ２の直列接続点に接続され」ることは、本件発明１の「前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され」ることに相当する。

Ｆ 甲１発明は、「トランジスタＱ１のオン／オフを表すゲート−ソース電圧波形５８、及びトランジスタＱ２のオン／オフを表すゲート−ソーススイッチング信号曲線５７においては、ゲート−ソーススイッチング信号曲線５７がオフし、さらに所定時間経過後に、ゲート−ソース電圧波形５８がオンし、ゲート−ソーススイッチング信号曲線５７をオンする所定時間前にゲート−ソース電圧波形５８がオフする動作を、正のＡＣ入力電圧の間に複数回繰返す」ものであって、そのように「トランジスタＱ１」及び「トランジスタＱ２」が制御されるものと認められ、さらに、この制御を「コントローラ８」が行っていることは明らかである。
ここで、甲１発明の「ゲート−ソース電圧波形５８」は、「トランジスタＱ１のオン／オフを表す」ものであり、「ゲート−ソーススイッチング信号曲線５７」は、「トランジスタＱ２のオン／オフを表す」ものであり、さらに、甲１発明は「ＡＣ電源４の正のＡＣ入力電圧の間で、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、インダクタ電流ＩＬが、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａから内部ノード３へ、その後、作動されたトランジスタＱ２を介して負のＤＣ出力ノード５ｂへ流れ、さらに、トランジスタＱＡＣ２を介し、その後、ＡＣ電源４の他端であるＡＣ入力ノード４ｂへ流れ」、また、「トランジスタＱ１をオンにし、トランジスタＱ２をオフにすることで、電流が、インダクタＬから内部ノード３へ、その後、トランジスタＱ１を介して正のＤＣ出力ノード５ａへ流れ、出力コンデンサＣＯを充電し、負のＤＣ出力ノード５ｂからトランジスタＱＡＣ２を介してＡＣ電源４の他端であるＡＣ入力ノード４ｂへ戻るものであ」り、さらに、甲１発明は「負のＡＣ入力電圧の間で、トランジスタＱ１をオン及びトランジスタＱ２をオフとすることで、インダクタ電流ＩＬが、ＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介して、ＤＣ出力ノード５ａへ流れ、トランジスタＱ１へ戻り、インダクタＬを介してＡＣ電源４の一端であるＡＣ入力ノード４ａへ流れ」、また、トランジスタＱ１をオフ及びトランジスタＱ２をオンとすることで、電流がＡＣ電源４の他端であるＡＣ入力ノード４ｂからトランジスタＱＡＣ１を介し、出力コンデンサＣＯを介し、ＤＣ出力ノード５ｂへ流れ、トランジスタＱ１とインダクタＬを介して、ＡＣ電源４の一端であるＡＣ入力ノード４ａへ戻るものであ」る。
してみると、甲１発明の負のＡＣ入力電圧の間における「トランジスタＱ１」又は正のＡＣ入力電圧の間における「トランジスタＱ２」は、インダクタＬとトランジスタＱＡＣ１又はトランジスタＱＡＣ２とを通してＡＣ電源４を短絡する側のトランジスタといえ、さらに、甲１発明の正のＡＣ入力電圧の間における「トランジスタＱ１」又は負のＡＣ入力電圧の間における「トランジスタＱ２」は、トランジスタＱＡＣ２又はトランジスタＱＡＣ１とを通して出力コンデンサＣＯに通流する側のトランジスタといえる。
したがって、甲１発明の「コンローラ８」が「トランジスタＱ１」及び「トランジスタＱ２」を「トランジスタＱ１のオン／オフを表すゲート−ソース電圧波形５８、及びトランジスタＱ２のオン／オフを表すゲート−ソーススイッチング信号曲線５７においては、ゲート−ソーススイッチング信号曲線５７がオフし、さらに所定時間経過後に、ゲート−ソース電圧波形５８がオンし、ゲート−ソーススイッチング信号曲線５７をオンする所定時間前にゲート−ソース電圧波形５８がオフする動作を、正のＡＣ入力電圧の間に複数回繰り返す」ように制御することは、本件発明１の「前記制御回路は、前記第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴのうち、前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す」ことに相当する。

Ｇ 甲１発明の「システム２」は、「負荷６に電力供給するためのＤＣ出力Ｖｏを提供する」ものであって、「トランジスタＱ１とトランジスタＱ２、・・・トランジスタＱＡＣ１とトランジスタＱＡＣ２を有する回路」、「インダクタＬ」、「出力コンデンサＣＯ」、「コントローラ８」を備えるものであるから、後記の点で相違するものの、本件発明１の「直流電源装置」に対応するものである。

（２）一致点、相違点
上記（１）より、本件発明１と甲１発明との間には次の一致点、相違点があるといえる。

・一致点
「直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、
ことを特徴とする直流電源装置。」

・相違点
（相違点１）
本件発明１では、「各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短」いものであるのに対して、甲１発明では、「トランジスタＱ１」及び「トランジスタＱ２」の逆回復時間がどのようなものであるか特定されていない点。

（相違点２）
本件発明１では、「前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長」いものであるのに対して、甲１発明では、「トランジスタＱＡＣ１」及び「トランジスタＱＡＣ２」の逆回復時間がどのようなものであるか特定されていない点。

（３）判断
事案に鑑み、まず、相違点１について検討する。
甲第２号証及び甲第３号証に記載されるように、内蔵ダイオードの逆回復時間を短くするために不純物を拡散させ、又は、粒子線を照射したスーパージャンクション構造のＭＯＳＦＥＴは周知の技術である。
しかしながら、この周知の技術のものは、スーパージャンクション構造のＭＯＳＦＥＴの内蔵ダイオードの逆回復時間が、不純物や粒子線を照射しないものに比べ、不純物や粒子線を照射したものが短くなるものであって、ＭＯＳＦＥＴのゲート信号をオン／オフとの関係は規定されておらず、「ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間」を、「ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間」より短くするものではないから、「ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短」くすることが周知の技術であったとはいえない。
よって、上記相違点１に係る本件発明１の構成は、甲１発明及び甲第２号証、甲第３号証に記載された周知の技術に基づいて、当業者が容易に採用し得たものではない。
したがって、他の相違点について検討するまでもなく、本件発明１は、当業者が甲１発明及び及び甲第２号証、甲第３号証に記載された周知の技術に基づいて容易に発明することができたものではない。

４ 本件発明２について
本件発明２は、本件発明１の「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す」という構成に加えて、「前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される」としたものであるから、甲１発明と、少なくとも上記相違点１及び相違点２で相違する。
してみると、本件発明２は、上記本件発明１についての判断と同様の理由により、当業者が甲１発明及び甲第２号証、甲第３号証に記載された周知の技術に基づいて容易に発明することができたものではない。

５ 本件発明３について
本件発明３は、本件発明１の「前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す」という構成に加えて、「前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される」としたものであるから、甲１発明と、少なくとも上記相違点１及び相違点２で相違する。
してみると、本件発明３は、上記本件発明１についての判断と同様の理由により、当業者が甲１発明及び甲第２号証、甲第３号証に記載された周知の技術に基づいて容易に発明することができたものではない。

６ 本件発明４について
本件発明４は、本件発明１ないし３を直接又は間接的に引用するものである。したがって、本件発明４は、本件発明１ないし３の発明特定事項をすべて含みさらに他の発明特定事項を追加して限定したものであるから、上記本件発明１についての判断と同様の理由により、当業者が甲１発明及び甲第２号証、甲第３号証に記載された周知の技術に基づいて容易に発明することができたものではない。

７ 本件発明６について
本件発明６は、本件発明１ないし５を直接又は間接的に引用するものである。したがって、本件発明６は、本件発明１ないし３の発明特定事項をすべて含みさらに他の発明特定事項を追加して限定したものであるから、上記本件発明１についての判断と同様の理由により、当業者が甲１発明及び甲第２号証、甲第３号証に記載された周知の技術に基づいて容易に発明することができたものではない。
また、上記の点は、甲第４号証に記載された事項をもってしても、当業者が容易に発明をすることができたものとはいえない。

第７ むすび
以上のとおりであるから、取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項１、２、３、４、５、６に係る特許を取り消すことはできない。
また、他に請求項１、２、３、４、５、６に係る特許を取り消すべき理由を発見しない。
よって、結論のとおり決定する。

 
発明の名称 （５７）特許請求の範囲
【請求項１】
直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、
交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短く、
前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、
ことを特徴とする直流電源装置。
【請求項２】
直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、
交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短く、
前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される、
ことを特徴とする直流電源装置。
【請求項３】
直流出力電源の正極端子と負極端子との間に直列接続された第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴを有するブリッジ整流回路と、
交流電源の一端と前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間に比べて、ＭＯＳＦＥＴへの印加電圧が逆方向電圧から順方向電圧に切替わる際にＭＯＳＦＥＴのゲート信号をオフ信号に保ち続けているときの逆回復時間が短く、
前記第３のＭＯＳＦＥＴ及び第４のＭＯＳＦＥＴの逆回復時間が、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長く、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返し、
前記リアクトルと第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号は、３ショット以上である、
ことを特徴とする直流電源装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴは、スーパージャンクション構造を有し、該スーパージャンクション構造におけるｐ型半導体層に、重金属が拡散されているか、または重粒子の粒子線が照射されている、
ことを特徴とする直流電源装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記第３のＭＯＳＦＥＴのゲートの制御信号は、交流電源波形が正の期間の半周期においては低レベルであり、交流電源波形が負の期間の半周期においては高レベルであり、
前記第４のＭＯＳＦＥＴのゲートの制御信号は、交流電源波形が正の期間の半周期においては高レベルであり、交流電源波形が負の期間の半周期においては低レベルである、
ことを特徴とする直流電源装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の直流電源装置を備えることを特徴とする空気調和機。
 
訂正の要旨 審決（決定）の【理由】欄参照。
異議決定日 2023-09-22 
出願番号 P2021-070842
審決分類 P 1 651・ 121- YAA (H02M)
P 1 651・ 537- YAA (H02M)
最終処分 07   維持
特許庁審判長 須田 勝巳
特許庁審判官 山澤 宏
中村 信也
登録日 2022-08-02 
登録番号 7116439
権利者 日立ジョンソンコントロールズ空調株式会社
発明の名称 直流電源装置及びこれを搭載した空気調和機  
代理人 弁理士法人磯野国際特許商標事務所  
代理人 弁理士法人磯野国際特許商標事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ