ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 補正却下の決定 判示事項別分類コード:11 G11C |
---|---|
管理番号 | 1010396 |
審判番号 | 審判1995-15386 |
総通号数 | 9 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許決定公報 |
発行日 | 1990-09-25 |
種別 | 補正却下の決定 |
確定日 | 2000-01-17 |
事件の表示 | 平成1年特許願第62877号「フィールドメモリ」拒絶査定に対する審判事件について,次のとおり決定する。 |
結論 | 平成11年4月19日付けの手続補正を却下する。 |
理由 |
平成11年4月19日付けの手続補正は、特許請求の範囲を、 「人力クロックに従って書き込みデータが順次人力されるライトレジスタと、メモリブロックと、上記ライトレジスタとメモリブロックとの間に設けられる書き込み用トランスファーゲートと、上記メモリブロックよりの読み出しデータを記憶し、その内容が出力クロックに従って順次出力されるリードレジスタと、上記メモリブロックとリードレジスタとの間に設けられる読み出し用トランスファーゲートとを備えるフィールドメモリに於いて、 上記ライトレジスタ、書き込み用トランスファーゲート、メモリブロック、読み出し用トランスファーゲート、及びリードレジスタを2分構成とし、上記ライトレジスタ前半部への書き込みデータの入力完了後に出力される入力クロックに応答して、上記書き込み用トランスファーゲート前半部を導通させる転送信号を出力し、上記ライトレジスタ後半部への書き込みデータの人力完了後に出力される入力クロックに応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力すると共に、上記ライトレジスタ前半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記ライトレジスタ後半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力する書き込み転送制御手段と、 上記リードレジスタ前半部からの読み出しデータの出力完了後に出力される出力クロックに応答して、上記読み出し用トランスファーゲート前半部を導通させる転送信号を出力し、上記リードレジスタ後半部からの読み出しデータの出力完了後に出力される出力クロックに応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力すると共に、上記リードレジスタ前半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記リードレジスタ後半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力する読み出し転送制御手段とを設けたことを特徴とするフィールドメモリ。」 に補正しようとするものである。 そして、前記手続補正による補正後の特許請求の範囲における(a)「上記ライトレジスタ前半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記ライトレジスタ後半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力する書き込み転送制御手段」、及び(b)「上記リードレジスタ前半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート前半部及び後半部を同時に導通させる転送信号を出力し、上記リードレジスタ後半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力する読み出し転送制御手段」との記載は、補正前の特許請求の範囲に新たに付加されたものである。 そこで、これら新たに付加された(a)及び(b)について検討する。 (a)について 願書に最初に添付した明細書には、(a)に関して、その第9頁第5行〜第9行に、「そして、WCKがライトレジスタ前半部分をアクセス中にWRSTAL1が入力された場合は、WTRN2信号をHレベルにして、WTRNM及びWTRNNのトランスファーゲートを同時に開く様に制御している。」とは記載されているが、「上記ライトレジスタ後半部への書き込みデータの入力途中に於いて入力される書き込みアドレスリセット信号に応答して、上記書き込み用トランスファーゲート後半部を導通させる転送信号を出力する」点については、なんら記載されていない。 また、願書に最初に添付した図面(第1図から第6図)には、書き込み転送を制御するための具体的な論理回路が示されているが、特に第6図を参照すると、ライトアドレスリセット信号WRSTAL1=Hが入力された場合、上側のフリップフロップのリセット端子にOR回路を介して”H”が入力され、その結果出力Q=Lが出力され、WTRN2信号=Lが出力される。それと同時に、下側のフリップフロップのセット端子にOR回路及びAND回路を介してライトアドレスリセット信号WRSTAL1=Hが入力され、その結果出力Q=Hが出力され、WTRN1信号=Hが出力される。すなわち、ライトアドレスリセット信号WRSTAL1=Hが入力された場合には、どの部分をアクセスしているかによらず、WTRN2信号=L、WTRN1信号=Hが出力され、トランスファーゲートWTRNMは閉じたまま、WTRNNは開く状態になり、「同時に開く様に制御」していないことは明らかである。 よって、前記(a)は、願書に最初に添付した明細書又は図面に記載されていたとは言えず、また、自明のこととも認められない。 (b)について 願書に最初に添付した明細書には、(b)に関して、その第8頁第10行〜第16行に、「また、リードアドレスリセット信号RRSTAL1はリードクロックRCKとは非同期の信号であり、RCKがリードレジスタの前半部分をアクセス中にも入力される場合が考えられる。この場合にはトランスファーゲートRTRNMとRTRNNを同時に開く必要があり、この制御はRTRN2によって行っている。」とは記載されているが、前記(b)における「上記リードレジスタ後半部からの読み出しデータの出力途中に於いて入力される読み出しアドレスリセット信号に応答して、上記読み出し用トランスファーゲート後半部を導通させる転送信号を出力する」点については、なんら記載されていない。 また、願書に最初に添付した図面(第1図から第6図)には、読み出し転送を制御するための具体的な論理回路が示されているが、特に第6図を参照すると、リードアドレスリセット信号RRSTAL1=Hが入力された場合、上側のフリップフロップのリセット端子にOR回路を介して”H”が入力され、その結果出力Q=Lが出力され、RTRN2信号=Lが出力される。それと同時に、下側のフリップフロップのセット端子にOR回路及びAND回路を介してリードアドレスリセット信号RRSTAL1=Hが入力され、その結果出力Q=Hが出力され、RTRN1信号=Hが出力される。すなわち、リードアドレスリセット信号RRSTAL1=Hが入力された場合には、どの部分をアクセスしているかによらず、RTRN2信号=L、RTRN1信号=Hが出力され、トランスファーゲートRTRNMは閉じたまま、RTRNNは開く状態になり、「同時に開く様に制御」していないことは明らかである。 よって、前記(b)は、願書に最初に添付した明細書又は図面に記載されていたとは言えず、また、自明のこととも認められない。 したがって、この補正は、明細書の要旨を変更するものであるから、特許法第159条第1項において準用する同法第53条第1項の規定により却下すべきものである。 よって、結論のとおり決定する。 |
決定日 | 1999-11-30 |
出願番号 | 特願平1-62877 |
審決分類 |
P
1
93・
11-
(G11C)
|
前審関与審査官 | 大日方 和幸、広岡 浩平 |
特許庁審判長 |
麻野 耕一 |
特許庁審判官 |
高松 猛 金子 幸一 |
発明の名称 | フィールドメモリ |
代理人 | 小池 隆彌 |
代理人 | 木下 雅晴 |