異議の決定｜異議2002-72340 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判全部申し立て発明同一 G09G 審判全部申し立て 2項進歩性 G09G 審判全部申し立て 1項3号刊行物記載 G09G
管理番号	1077852
異議申立番号	異議2002-72340
総通号数	43
発行国	日本国特許庁(JP)
公報種別	特許決定公報
発行日	2001-04-20
種別	異議の決定
異議申立日	2002-09-25
確定日	2003-04-07
異議申立件数	1
訂正明細書	有
事件の表示	特許第3269502号「表示装置の表示オフ制御方法及び駆動装置」の請求項1ないし10に係る特許に対する特許異議の申立てについて、次のとおり決定する。
結論	訂正を認める。特許第3269502号の請求項1ないし9に係る特許を維持する。
理由	第1 手続の経緯本件特許は、平成2年6月18日にした特許出願(特願平2-159416号)に基づく優先権を主張して平成3年(1991年)6月11日にした国際特許出願(特願平3-509945号)の一部を分割して平成12年1月17日にした特許出願(特願2000-10249号)の一部を再度分割して同年2月16日にした特許出願(特願2000-38817号)の一部を更に分割して同年8月28日に特許出願(特願2000-257943号)がされたものであり、平成14年1月18日にその発明について特許権の設定登録がされ、同年3月25日にその特許公報が発行されたところ、同年9月25日にその請求項1ないし10に係る特許に対して栗原美穂子より特許異議の申立てがされ、当審において平成14年12月24日付けで取消理由を通知(平成15年1月10日発送)したところ、平成15年3月7日に訂正請求書及び特許異議意見書が提出されたものである。第2 訂正について 1 訂正の内容 (1)訂正事項1 特許時の明細書(以下「特許明細書」という。)の特許請求の範囲の請求項2を削除し、特許時の請求項3ないし10を請求項2ないし9に繰り上げるとともに、特許時の請求項3中の「請求項1又は2において」を「請求項1において」と、特許時の請求項4中の「請求項3において」を「請求項2において」と、特許時の請求項5及び6中の「請求項1乃至4いずれか一項において」を「請求項1乃至3いずれか一項において」と、特許時の請求項7中の「請求項1乃至6いずれか一項」を「請求項1乃至5いずれか一項」と、特許時の請求項8中の「請求項7において」を「請求項6において」と、特許時の請求項9中の「請求項8において」を「請求項7において」と、特許時の請求項10中の「請求項9において」を「請求項8において」と訂正する。 (2)訂正事項2 特許明細書の段落【0009】の「また、上記において前記第2のステップにおける前記強制ブランク信号はマイクロプロセッサによって供給されることを特徴とする。また、前記第3のステップの後、少なくとも第1の遅延時間を経た後に前記第4のステップに移行することを特徴とする。」との記載を「また、上記において前記第3のステップの後、少なくとも第1の遅延時間を経た後に前記第4のステップに移行することを特徴とする。」と訂正する。 (3)訂正事項3 特許明細書の特許請求の範囲の請求項1を、以下の訂正前の請求項1から訂正後の請求項1のとおりに訂正する。ア訂正前の請求項1 「【請求項1】電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有することを特徴とする表示装置の表示オフ制御方法。」イ訂正後の請求項1 「【請求項1】電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有し、前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行うことを特徴とする表示装置の表示オフ制御方法。」 (4)訂正事項4 特許明細書の段落【0008】の記載を「【課題を解決するための手段】本願発明の表示装置の表示オフ制御方法は、電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有し、前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行うことを特徴とする。」と訂正する。 2 訂正の目的、新規事項の有無及び拡張・変更の存否について (1)訂正事項1は、請求項2を削除し、これに伴って項数を繰り上げるためのものであり、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、訂正事項1は、願書に添付した明細書又は図面に記載した事項の範囲内であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。 (2)訂正事項2は、請求項2の削除に対応して発明の詳細な説明の記載を訂正するためのものであり、明りょうでない記載の釈明を目的とするものである。そして、訂正事項2は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。 (3)訂正事項3は、特許請求の範囲の請求項1に「前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行う」との限定を付加するためのものであり、特許請求の範囲の減縮を目的とするものである。特許明細書には、図面とともに「【0037】第1の走査ドライバ761の論理回路78cの入力端子P1にはロジック側電源電圧VCCのパワーオン/オフ信号が供給されており、第2の走査ドライバ762の端子P2には第1の走査ドライバ761における電源パワーオン/オフ制御回路781の出力PF1がカスケード的に供給されている。・・・【0038】液晶電源回路28は従来と同様な構成で、図7に示すように、VCC(5ｖ)電源電圧を基に昇圧した高電圧(20～40ｖ)を生成する電圧変換回路28aと、・・・液晶駆動電圧V0～V5を出力する電圧分圧回路28eとを有している。【0039】次に、上記実施例の動作に関し図8を参照しつつ説明する。時点ｔ0においてパワースイッチSWが閉成され、液晶表示装置のロジック電源VCCが投入されると、・・・液晶モジュールコントローラ12が初期化される。・・・【0040】・・・【0041】・・・【0042】・・・出力T1、T2、Tnは時点ｔ9から1フレーム周期TFだけ遅れた時点ｔ10でHレベルとなり、・・・液晶駆動電圧V0～V5が給電され、液晶表示モードが再開される。【0043】時点ｔ11で液晶表示コントローラ12側の強制表示ブランク制御信号DFF(バー)がLレベルになると、・・・液晶表示パネル22は表示オフ期間Cに入る。・・・時点ｔ12で・・・液晶駆動電圧V0～V5の発生が停止する。・・・強制表示ブランク制御信号DFF(バー)がイネーブルとなった後のシーケンス、すなわち表示オフ時のシーケンスという観点でみると、図8には、時点ｔ11において上位からの指示でDFF(バー)がLレベルに変化し、これに対応してT1、T2、TnすなわちDF(バー)をLレベルとする、つまり表示を強制的にブランクとし、次いで所定の期間を経た後の時点ｔ12でPF1、PF2、PFnすなわちPOFF(バー)をLレベルとする、つまり液晶電源回路28をオフにして液晶駆動電源V0～V5の生成を止めるというシーケンスが記載されている。」との記載がされ、図8にはｔ0での電源投入後ｔ12以降まで一定のVccが供給されることが示されている。そうすると、訂正事項3は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、また、実質上特許請求の範囲を拡張し、又は変更するものでもない。 (4)訂正事項4は、請求項1の訂正に伴って特許明細書の「課題を解決するための手段」の記載を特許請求の範囲の記載と整合させるためのものであり、明りょうでない記載の釈明を目的とするものである。そして、訂正事項4は、願書に添付した明細書又は図面に記載した事項の範囲内であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。 3 訂正についてのむすびしたがって、上記訂正は平成6年法律第116号附則6条1項の規定によりなお従前の例によるとされる、特許法120条の4、3項において準用する平成6年法律第116号による改正前の特許法126条1項ただし書、2項及び3項の規定に適合するので、これを認める。第3 特許異議の申立ての理由の要点 1 理由1 本件請求項1、3、5及び7(訂正前)に係る発明は、特開平3-141321号公報(甲第1号証)に係る出願の願書に最初に添付した明細書又は図面に記載された発明と同一であるから、特許法29条の2の規定により特許を受けることができない。 2 理由2 本件請求項1、3ないし9(訂正前)に係る発明は、特開昭62-165630号公報(甲第2号証)、特開平2-16594号公報(甲第7号証)に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。また、本件請求項2(訂正前)を追加する補正は願書に添付した明細書又は図面の要旨を変更するものであるから、本件特許に係る特許出願は当該手続補正書を提出した日である平成13年5月7日にされたものとみなされるべきであり、本件請求項2(訂正前)に係る発明は、国際公開WO91/20075号(甲第5号証)、特開平1-209496号公報(甲第6号証)に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。本件請求項1に係る発明も、同様の理由により、甲第5号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。 3 理由3 本件請求項8(訂正前)に係る発明については、本件明細書の発明の詳細な説明には、駆動装置の一部を半導体集積回路とすることは記載されているが、その全体を半導体集積回路とすることは記載されておらず、この発明は発明の詳細な説明に記載された発明ではない。本件請求項9(訂正前)に係る発明については、同様に、本件明細書の発明の詳細な説明に駆動装置の全体を半導体集積回路とすることは記載されておらず、また、Xドライバである走査電極駆動回路によって本件請求項1ないし6(訂正前)いずれか1項の表示装置の表示オン制御方法を提供することができることも記載されておらず、この発明は発明の詳細な説明に記載された発明ではない。本件請求項10(訂正前)に係る発明については、本件明細書の発明の詳細な説明においては、本件特許に係る表示オン制御方法をもっぱらゲートドライバに適用すべきことを述べており、この発明は発明の詳細な説明に記載された発明ではない。したがって、本件請求項8ないし10(訂正前)に係る特許は、特許法36条5項1号の規定に違反してされたものである。第4 本件請求項に係る発明本件特許の請求項1ないし9に係る発明(以下「本件発明1」ないし「本件発明9」という。)は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項1ないし9に記載されたとおりのものである。第5 甲第1号証、甲第2号証及び甲第7号証に記載された発明 1 甲第1号証について甲第1号証には、図面とともに、「[発明の分野]本発明は、表示装置に関し、特に強誘電性液晶パネルの様なメモリー効果をもつ表示装置に関する。」(3頁右下欄11行ないし14行)、「第1図は、本発明の表示装置を示すブロック図である。図中、101は・・・表示パネル、102は・・・走査線駆動回路、103は・・・情報線駆動回路、104は・・・駆動電圧発生回路・・・105は・・・制御回路、106はスイッチ110のオフ動作による供給電源111からの電力供給の中断を検知し、その検知信号を出力する電圧検知回路、107はロジック制御回路、108はロジック制御電圧電源、109はデータ発生部である。」(4頁右下欄5行ないし20行)、「第4図は、電圧検知回路106の回路図で・・・端子41は、ロジック制御電圧電源108に接続され、・・・4.5ボルトツェナー42とコンパレータ43とで構成され、その検出信号Lｏｗ又はHiをロジック制御回路107に出力する。」(5頁左下欄7行ないし12行)、「ロジック制御回路107は・・・データ発生部109からの画像情報に応じた・・・該画像信号に基いて第6図に示す電圧V3、V4及びVcからなる白情報信号電圧と黒情報信号電圧が選択的に情報線に出力される様にスイッチングアレイ22を制御する情報線駆動制御信号、並びに画像信号を出力する。」(5頁左上欄1行ないし右上欄4行)、「ロジック制御回路107は、第5図Aに示す様に、(1)電圧検知回路106からの検出信号を受信してから(2)・・・走査側Vc制御信号と情報側Vc制御信号をそれぞれの駆動回路102と103に出力しそれらの出力段を全て電圧Vcとし、(3)・・・表示パネル101の全画面を白又は黒に消去させるために・・・スイッチングアレイ21を起動させる制御信号を出力し、(4)・・・駆動回路102と103を制御する制御信号を出力し、(5)その後駆動電圧発生回路104における電圧Vc出力段の出力を接地電位に接続するために・・・スイッチ制御信号を駆動電圧発生回路104に出力する。」(5頁右下欄4行ないし20行)、「第5図(B)に示すステップ(3)は・・・パワー・オフ後・・・表示内容を全て消去してしまうステップを表わしている。」(6頁左上欄1行ないし6行)との記載がされている。 2 甲第2号証について甲第2号証には、図面とともに、「本発明は強誘電性液晶を用いたメモリー性を有する電気光学装置において、電源スイッチがOFFになった事を検出し全画面を消去状態にした後、電源が落ちるようにする事により、前記電気光学装置の未使用時に表示を消去状態にしておくものである。」(1頁左下欄19行ないし右下欄4行)、「方法としては電源スイッチOFFを検出し、消去信号を出力した後、電気光学装置の対向する電極間を同電位にする・・・ものである。」(2頁左上欄11行ないし16行)、「液晶に印加するマトリクス状の透明電極が対向する2枚のガラス基板上に構成され・・・平滑用コンデンサー5の容量を大きくしておく。・・・電源スイッチがOFFになった事を前記の検出回路4が検出し、直ちに走査用ドライバーLSI6及びデータ用ドライバーLSI7が消去信号を出すようにディスプレイ・コントローラ8に対し制御信号を出力する。」(2頁2行ないし14行)、「前記平滑用コンデンサー5の大きさは・・・全画面が消去されるまでは走査用ドライバーLSI6及びデータ用ドライバーLSI7の電源電圧が保持される程度にしておく。」(2頁右上欄18行ないし左下欄2行)、「第3図は別の回路構成図である。検出回路10は電源スイッチ11がOFFになった事を検出し・・・消去信号を出力させる。・・・電源回路13には1フレーム以上の時間、2次側の電源電圧が保持されるようなディレイ回路を組み込んでおく。」(2頁左下欄4行ないし16行)との記載がされている。 3 甲第7号証について甲第7号証には、図面とともに、「本発明は画像表示装置に関し、画像メモリを有する画像表示装置に関する。」(1頁右下欄15行ないし16行)、「本発明装置では、電源投入後の画像メモリ(13)に画像データが格納される期間を含む垂直同期信号の1周期の間は・・・画像表示が禁止され、その後画像表示が行なわれるため、無意味な画像の表示を防止できる。」(2頁2行ないし7行)、「この画像表示装置は記憶機能を持つプラズマディスプレイを用いたものである。」(2頁10行ないし12行)との記載がされている。第6 当審の判断 1 出願日について訂正により特許時の請求項2が削除され、これに関する発明の詳細な説明中の記載も削除されているから、特許異議申立人の主張する要旨変更は解消している。したがって、本件特許の出願日は、手続補正書提出の日に繰り下がることはなく、平成3年6月11日である。 2 理由1について本件発明1と甲第1号証に記載された発明とを対比すると、甲第1号証記載の発明は、電圧検知回路106が4.5ボルトツェナー42とコンパレータ43とで構成され、電圧低下を検出して検出信号を発生し、この検出信号をロジック制御回路107が受信して表示パネルの全画面の消去を行うものであるが、本件発明1の構成要件である「第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行う」点を備えていない。本件発明1はこの点を備えることにより明細書記載の作用、効果を奏するものであり、本件発明1が甲第1号証に係る出願の願書に最初に添付した明細書又は図面に記載された発明と同一であるということはできない。本件発明2、4及び6は、直接又は間接に本件発明1を引用する発明であるから、本件発明1と同様に、いずれも甲第1号証に記載された発明と同一であるということはできない。したがって、本件発明1、2、4及び6についての特許が特許法29条の2の規定に違反してされたものであるということはできない。 3 理由2について本件特許の出願日は、上記のように、平成3年6月11日であるので、1991年(平成3年)12月26日に公開された甲第5号証は公知の刊行物ではなく、本件発明1について甲第5号証を証拠として特許法29条2項を適用することはできない。本件発明1と甲第2号証に記載された発明とを対比すると、甲第2号証に記載された発明は、電源スイッチがOFFになった事を検出回路4が検出し、走査用ドライバーLSI6及びデータ用ドライバーLSI7が消去信号を出すようにディスプレイ・コントローラ8に対し制御信号を出力するものであるが、特許異議申立人も認めているように本件発明1の構成要件である「表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップ」を備えておらず、また本件発明1の構成要件である「第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行う」点をも備えていない。これらの点は甲第7号証にも示されていない。本件発明1はこれらの点を備えることにより明細書記載の作用、効果を奏するものであり、これらの点が容易に行ないうることであるとすべき根拠は認められないから、本件発明1が甲第2号証、甲第7号証に記載された発明から当業者が容易に発明をすることができたものであるということはできない。本件発明2ないし8は、直接又は間接に本件発明1を引用する発明であるから、本件発明1と同様に、甲第2号証、甲第7号証に記載された発明から当業者が容易に発明をすることができたものであるということはできない。したがって、本件発明1ないし8についての特許が特許法29条2項の規定に違反してされたものであるとすることはできない。 4 理由3について (1)本件発明7について本件明細書には、「信号電極駆動回路24は複数の信号電極ドライバ半導体集積回路241～24mのカスケード接続として構成され、例えば信号電極の総数M本に対し画面1ライン分ずつドライバ出力を供給する。・・・走査電極駆動回路26は複数の走査電極ドライバ半導体集積回路261～26nのカスケード接続として構成され、例えば走査電極総数N本のうち1本だけに選択電圧を、他の(N-1)本の走査電極に非選択電圧を付与するように動作する。」(段落【0003】)、「本発明の表示素子の表示オフ制御方法を提供する駆動装置は、半導体集積回路で構成してもよく、」(段落【0012】)との記載がされている。これによれば、表示素子の駆動装置を半導体集積回路で構成することは本件明細書の発明の詳細な説明に記載されているところである。特許異議申立人は、駆動装置の全体を半導体集積回路とすることは発明の詳細な説明に記載されていないと主張するが、本件請求項7(訂正後)の記載は上記のとおりであり、駆動装置の全体が半導体集積回路と記載されているものではない。よって、本件発明7が発明の詳細な説明に記載された発明ではないということはできないから、本件発明7についての特許が特許法36条5項1号の規定に違反してされたものであるとすることはできない。 (2)本件発明8について本件明細書には、「液晶表示モジュール部20は、例えば単純マトリクス型の液晶表示パネル(マトリクス液晶表示素子)22と、このパネル22の周辺(額縁)領域にTAB実装された信号電極駆動回路(Xドライバ)24及び走査電極駆動回路(Yドライバ)26と、高圧の液晶駆動電圧(基準電圧)V0～V5を発生する液晶電源回路28とを有している。信号電極駆動回路24は複数の信号電極ドライバ半導体集積回路241～24mのカスケード接続として構成され、例えば信号電極の総数M本に対し画面1ライン分ずつドライバ出力を供給する。」(段落【0003】)、「本発明の表示素子の表示オフ制御方法を提供する駆動装置は、半導体集積回路で構成してもよく、前記半導体集積回路はXドライバであることを特徴とする。」(段落【0012】)との記載がされている。これによれば、半導体集積回路はXドライバであるとすることは本件明細書の発明の詳細な説明に記載されているところである。特許異議申立人は、Xドライバである走査電極駆動回路によって本件請求項1ないし5(訂正後)いずれか1項の表示装置の表示オン制御方法を提供することができることは記載されていないと主張するが、本件請求項8(訂正後)の記載は、単に「前記半導体集積回路はXドライバである」とするものであり、「半導体集積回路」、「Xドライバ」について走査電極駆動回路等の特定の限定を付すものでもない。よって、本件発明8が発明の詳細な説明に記載された発明ではないということはできないから、本件発明8についての特許が特許法36条5項1号の規定に違反してされたものであるとすることはできない。 (3)本件発明9について本件明細書には、「Xドライバはソースドライバであることを特徴とする。」(段落【0012】)、「本発明は・・・アクティブ・マトリクス型液晶表示装置に対しても適用することができる。かかる場合には、ゲートドライバLSI側に信号管理制御部を作り込むことが好ましい。その場合、クロックの停止時においてはすべてのゲートがオンするようにゲートドライバLSIを制御し、データ側でコモン側と同電位を出力するようにソースドライバが制御され、総ての画素電界が無印加状態になるように設定される。」(段落【0045】)との記載がされている。これによれば、Xドライバはソースドライバであるとすることは、本件特許明細書の発明の詳細な説明に記載されているところである。特許異議申立人は、本件明細書の発明の詳細な説明においては、本件特許に係る表示オン制御方法をもっぱらゲートドライバに適用すべきことを述べていると主張するが、本件請求項9(訂正後)の記載は上記のとおりであり、単に「Xドライバはソースドライバである」とするものであり、Xドライバ、ソースドライバについて制御態様等の特定の限定を付すものではない。よって、本件発明9が発明の詳細な説明に記載された発明ではないということはできないから、本件発明9についての特許が特許法36条5項1号の規定に違反してされたものであるとすることはできない。 5 なお、特許異議申立人は、上申書を提出し、本件特許は優先権を有効に主張し得ないものであり、本件発明1ないし6は、甲第1号証に係る出願を優先権主張の基礎の一つとする欧州特許出願について1991年5月9日に公開された欧州特許出願公開第424958号(以下「刊行物」という。)に記載された発明であるか又はこの発明に基づいて当業者が容易に発明をすることができたものであるから、本件発明1ないし6についての特許は特許法29条1項又は2項の規定に違反してされたものであると主張する。しかしながら、上記刊行物には本件発明1の構成要件である「第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行う」点が記載されておらず、本件発明1が上記刊行物に記載された発明であるということはできず、また、この点が容易に行ないうることであるとすべき根拠も認められないから、本件発明1が上記刊行物に記載された発明から当業者が容易に発明をすることができたものということもできない。本件発明2ないし6は、直接又は間接に本件発明1を引用する発明であるから、同様に、上記刊行物に記載された発明であるとも上記刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものともいうことはできない。したがって、本件発明1ないし6についての特許が特許法29条1項又は2項の規定に違反してされたものであるということはできない。第7 むすび以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本件発明1ないし9についての特許を取り消すことはできない。また、他に本件発明1ないし9についての特許を取り消すべき理由を発見しない。よって、結論のとおり決定する。
発明の名称	(54)【発明の名称】表示装置の表示オフ制御方法及び駆動装置 (57)【特許請求の範囲】【請求項1】電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有し、前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行うことを特徴とする表示装置の表示オフ制御方法。【請求項2】請求項1において、前記第3のステップの後、少なくとも第1の遅延時間を経た後に前記第4のステップに移行することを特徴とする表示装置の表示オフ制御方法。【請求項3】請求項2において、前記第1の遅延時間は可変であることを特徴とする表示装置の表示オフ制御方法。【請求項4】請求項1乃至3いずれか一項において、前記表示素子は受光型表示体であることを特徴とする表示装置の表示オフ制御方法。【請求項5】請求項1乃至3いずれか一項において、前記表示素子は自発光型表示体であることを特徴とする表示装置の表示オフ制御方法。【請求項6】請求項1乃至5いずれか一項の表示素子の表示オフ制御方法を提供する表示装置の駆動装置。【請求項7】請求項6において、前記駆動装置は半導体集積回路であることを特徴とする駆動装置。【請求項8】請求項7において、前記半導体集積回路はXドライバであることを特徴とする駆動装置。【請求項9】請求項8において、前記Xドライバはソースドライバであることを特徴とする駆動装置。【発明の詳細な説明】【0001】【発明の属する技術分野】この発明は、液晶表示(LCD),プラズマ表示パネル(PDP)等のフラットディスプレイ等に用いられる表示素子の表示オフ制御方法及びそれを行う駆動装置に関する。【0002】【従来の技術】従来、所謂ラップトップ型と称される可搬型パーソナル・コンピュータやワードプロセッサなどは一般に開閉式のフラットディスプレイ部を有しており、それらに搭載される中・大型の液晶表示装置は、図9に示すように、装置本体側に内蔵された液晶表示制御部10と開閉蓋の内側に設けられたフラット状の液晶表示モジュール部20とからなる分離独立した配置構成である。液晶表示制御部10は、液晶モジュール・コントローラ12や図示しないマイクロ・プロセッサ・ユニット(MPU)を有しており、この液晶モジュール・コントローラ12は液晶表示モジュール部20側に対し各種の制御信号及びクロック信号を供給する。【0003】液晶表示モジュール部20は、例えば単純マトリクス型の液晶表示パネル(マトリクス液晶表示素子)22と、このパネル22の周辺(額縁)領域にTAB実装された信号電極駆動回路(Xドライバ)24及び走査電極駆動回路(Yドライバ)26と、高圧の液晶駆動電圧(基準電圧)V0～V5を発生する液晶電源回路28とを有している。信号電極駆動回路24は複数の信号電極ドライバ半導体集積回路241～24mのカスケード接続として構成され、例えば信号電極の総数M本に対し画面1ライン分ずつドライバ出力を供給する。即ち、データ信号D0～D7は画素クロック(シフトクロックパルス)XSCLによって次々に信号電極駆動回路24内のシフトレジスタに取り込まれ、画面1ライン分の信号(Mビット)が取り込まれた時点で、走査線同期信号YSCL(データ信号ラッチクロックLP)によってシフトレジスタ内のデータ信号が並列的にデータラッチ回路へ送られ、データ信号の直・並列変換が行われる。そのデータラッチ回路では、1ライン分の信号電圧を1走査期間にわたって保持し、その信号電圧に基づいて選択スイッチ回路が信号電極に接続されたドライバ出力電圧を選択又は非選択状態のいずれかに設定する。交流化クロックFRは直流駆動による液晶素子の劣化を防止するために上記の各電圧を交流波形にするクロックである。強制ブランク表示信号DF(バー)は液晶画面を強制的にブランク表示状態とするための信号である。走査電極駆動回路26は複数の走査電極ドライバ半導体集積回路261～26nのカスケード接続として構成され、例えば走査電極総数N本のうち1本だけに選択電圧を、他の(N-1)本の走査電極に非選択電圧を付与するように動作する。走査スタートパルス(フレームスタート信号)SPによって1走査線期間が開始され、走査線同期信号YSCL(データ信号ラッチクロックLP)の入来する毎に選択電圧が第1行目の走査電極から第N行目の走査電極に次々に印加される(線順位表示)。また液晶表示モジュール部20側に配置された液晶電源回路28は信号電極駆動回路24及び走査電極駆動回路26の選択スイッチが選択すべき複数の液晶駆動電圧V0～V5を生成するもので、強制ブランク表示信号DF(バー)によってパワーオン/オフ状態に設定される。【0004】【発明が解決しようとする課題】ところで、装置本体側に内蔵された液晶表示制御部10と開閉蓋の内側に設けられたフラット状の液晶表示モジュール部20とは一般にヒンジ結合の可動部を介してフレキシブル・ケーブル30で接続されている。そのため、フラット状の液晶表示モジュール部20側の開閉蓋が開閉されるたびにケーブル30自体が屈曲し、物理的要因からどうしてもケーブル30の信号線の損傷又は断線を招来し易い。信号線の一部が断線すると、例えば液晶表示パネル22に直流電圧(直流成分)が印加されたままの状態で、交流駆動されない事態が発生し、他の部品と比べて高価で交換の困難な液晶表示パネル22の劣化を惹起することがある。このような液晶劣化は寿命や表示品質の阻害要因であり、視認性を基調とするディスプレイ装置にとって重要な問題である。【0005】ここに、液晶モジュール・コントローラ12から液晶表示モジュール部20側に供給される信号のうち液晶表示パネル22の直流駆動劣化を引き起こす可能性のある信号としては、走査スタートパルスSP,走査線同期信号YSCL(データ信号ラッチクロックLP),交流化クロックFR及びロジック側電源電圧VCCである。また液晶モジュール・コントローラ12及びマイクロ・プロセッサ・ユニット(MPU)に何らかの動作異常が発生した場合でも、上記の各信号の異常が引き起こされ、上述と同様の事態が発生するおそれもある。【0006】ところで、このような液晶表示体の直流駆動の問題を敷衍すると、液晶モジュール部側における信号異常の問題に一般化できる。また壁掛けテレビジョンを想定した場合、表示制御部と表示パネルとは遠隔配置にあることから、信号の停止もさることながら、信号レベルの減衰等や雑音の影響により表示品質劣化の問題も提起される。また、液晶ディスプレイに限らず、プラズマ・ディスプレイにおいても問題となる。更に、表示オフ、例えばフラット表示装置をパワーオフするときなど、に当たっては所定のシーケンスを踏まないと、表示ドライバの寄生バイポーラ電流や貫通電流等、更に表示パネルの異常駆動も問題となる。【0007】そこで、本発明の課題としては、上述の問題点に鑑みて、表示オフ、例えばフラット表示装置(表示素子を含む)をパワーオフするときなどにおける諸電源の電位関係を維持しドライバ内の寄生バイポーラ電流や貫通電流等を抑制し表示パネル、表示素子やドライバの保護を図るとともに、パネル(表示素子)の異常駆動を防止することが可能なフラット表示装置の表示オフ制御方法及びそれを行う駆動装置を提供することにある。【0008】【課題を解決するための手段】本願発明の表示装置の表示オフ制御方法は、電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有し、前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行うことを特徴とする。【0009】また、上記において前記第3のステップの後、少なくとも第1の遅延時間を経た後に前記第4のステップに移行することを特徴とする。【0010】また、前記第1の遅延時間は可変であることを特徴とする。【0011】また、前記表示素子は、液晶表示体などの受光型表示体、あるいは、プラズマ表示体、エレクトロルミネセンスなどの自発光型表示体における表示素子などのように電気的に駆動することで電気光変換されて表示制御される表示素子であることを特徴とする。【0012】更に、本発明の表示素子の表示オフ制御方法を提供する駆動装置は、半導体集積回路で構成してもよく、前記半導体集積回路はXドライバであることを特徴とする。更に、前記Xドライバはソースドライバであることを特徴とする。【0013】具体的な電源制御手段としては、検出手段の出力により表示制御部側から転送される第2の信号を遅延させる第2の信号遅延手段を有し、その出力に基づいて表示体電源手段のパワーオン/オフを制御するような構成を採用することができる。かかる構成によれば、第1の信号の出力が確認され、第2の信号の周期を基準として決定される所定の時間が経過した後、表示体電源手段が付勢される。このため、初期時における液晶の直流駆動を防止することができる。【0014】そして、電源制御手段が表示オン/オフ信号を第2の信号として入力され、検出手段の出力によりセット・リセットされるM(＜N)段のDフリップ・フロップである場合には、表示体電源手段が付勢された後、表示体駆動手段が表示オン状態となる。これもラッシュ電流の軽減に寄与する。但し、M,Nは正の整数である。【0015】以上のような構成に係る信号管理制御手段は、表示体モジュール部側のガラス基板等に設けられているが、表示体モジュール部側に実装される表示体駆動装置の回路に組み込むことができる。つまり、信号管理制御付きの表示体駆動手段として実現できる。従来の表示体駆動手段はドライバLSIとして構成されているが、このような信号管理制御付きの表示体駆動手段も半導体集積回路として構成し得る。ドライバLSIのうちYドライバLSIはXドライバLSIに比して入出力配線の本数が少ないことを考慮すれば、信号管理制御付きのドライバLSIとしてはYドライバとすることが有利である。また液晶表示装置は単純マトリクス方式とアクティブ・マトリクス方式に大別できるが、この信号管理制御付きのドライバLSIは走査ドライバ又はゲートドライバとすることが望ましい。【0016】【発明の実施の形態】【実施例1】図1は本発明の実施例1に関係する液晶表示装置の全体構成を示すブロック図である。なお、図1において図9に示す部分と同一部分には同一参照符号を付し、その説明は省略する。【0017】この実施例における液晶表示モジュール部40の走査電極駆動回路(Yドライバ)46を構成する走査ドライバ半導体集積回路(LSI)461～46nは信号管理制御部47を有している。【0018】第1の走査ドライバ半導体集積回路461の信号管理制御部471は端子CKB1に印加される走査線同期信号YSCL(データ信号ラッチクロックLP)の停止を検出する。第2の走査ドライバ半導体集積回路462の信号管理制御部472は端子CKB2に印加される走査スタートパルス(フレームスタート信号)SPの停止を検出する。第n(例えば第3)の走査ドライバ半導体集積回路46nの信号管理制御部47nは端子CKBnに印加される交流化クロックFRの停止を検出する。それぞれの信号管理制御部471～47nは信号停止検出制御端子S1～Sn及び信号停止検出端子T1～Tnを有している。第1の走査ドライバ半導体集積回路461の信号管理制御部471の信号停止検出制御端子S1には通常高レベル電圧の強制ブランク表示信号DFF(バー)が制御回路10側から供給され、その信号停止検出端子T1は第2の走査ドライバ半導体集積回路462の信号管理制御部472の信号停止検出制御端子S2に接続されている。また第2の走査ドライバ半導体集積回路462の信号管理制御部472の信号停止検出端子T2は次段の信号停止検出端子(例えば第nの信号管理制御部47nの信号停止検出制御端子Sn)に接続されている。そして第nの信号管理制御部47nの信号停止検出端子Tnは走査ドライバ461～46n及び信号ドライバ241～24nの強制ブランク制御端子DF(バー)に接続されている。【0019】各走査ドライバの信号管理制御部471～47nは、図2に示すように、カスケード接続されており、各信号管理制御部471～47nの構成は同一である。信号管理制御部471の被検出信号は端子CKB1に印加されるデータ信号ラッチクロックLP、信号管理制御部472の被検出信号は端子CKB2に印加される走査スタートパルス(フレームスタート信号)SPで、信号管理制御部47nの被検出信号は端子CKBnに印加される交流化クロックFRである。【0020】ここで、信号管理制御部471に着目してその構成を説明する。信号管理制御部471は、被検出信号の停止を検出する信号検出手段としての信号停止検出回路48と、信号遅延回路49及び論理回路50からなるシーケンス処理回路51を有している。【0021】信号停止検出回路48は、被検出信号としてのラッチクロックLPによってスイッチングしトランスファーゲートを構成する第1のN型MOSトランジスタTｒ1,そのラッチクロックLPの位相を反転させるインバータINV1,そのラッチクロックLPの逆位相信号によってスイッチングしトランスファーゲートを構成する第2のN型MOSトランジスタTｒ2,第1のN型MOSトランジスタTｒ1の開閉動作によって充放電する第1のキャパシタC11,第2のN型MOSトランジスタTｒ2の開閉動作によって充放電する第2のキャパシタC12,このキャパシタC12の電荷を放電する放電抵抗R1,及び第2のキャパシタC12の充電電圧と閾値VTHとを比較して充電レベル判定信号を出力するインバータINV2から構成されている。第1のN型MOSトランジスタTｒ1とインバータINV1及び第2のN型MOSトランジスタTｒ2は直列の排他的開閉回路を構成している。そして第1のN型MOSトランジスタTｒ1は第1のキャパシタC11に対する選択的充電スイッチを構成し、また第2のN型MOSトランジスタTｒ2は第1のキャパシタC11の電荷を第2のキャパシタC12へ分配転送する選択的充電スイッチを構成している。【0022】信号遅延回路49は、インバータINV2の出力に接続されたリセット端子R(バー)及び接地された入力端子D(バー)を有し、フレームスタート信号SPをクロック入力CKとするD型フリップ・フロップ49aと、インバータINV2の出力に接続されたリセット端子R(バー)及びフリップ・フロップ49aの出力Q(バー)に接続された入力端子D(バー)を有し、フレームスタート信号SPをクロック入力とするD型フリップ・フロップ49bとから構成されている。論理回路50は制御回路10からの強制ブランク信号DFF(バー)とフリップ・フロップ49bのQ出力を2入力とするアンド回路ANDから構成されている。【0023】図3は走査ドライバ461の信号管理制御部471を除く通常の走査電極駆動回路(論理部)を示す回路図である。この論理部には多数の走査電極に対応して線順位で電圧を印加する多ビットの走査電極駆動セル4611,4612・・・がアレイ状に作り込まれている。図3では第1ビットと第2ビットの走査電極駆動セル4611,4612及びその周辺回路が示されている。【0024】ここで走査電極駆動セル4611に着目してその構成を説明すると、この走査電極駆動セル4611は、フレームスタート信号SPによって起動し走査同期信号YSCLの入来毎に次段へそのフレームスタート信号SPを転送するシフトレジスタにおけるD型フリップ・フロップ46aと、そのビット選択出力Qに第nの走査ドライバ46nの端子Tnから供給される強制ブランク表示信号DF(バー)を加味して論理演算する行単位強制ブランク表示制御回路46bと、その出力をロジック系電源電圧(VCC=5ｖ)から高電圧系の論理振幅に変換する行単位電圧レベルシフト回路46cと、交流化クロックFRに強制ブランク表示信号DF(バー)を加味して論理演算する総行強制ブランク表示制御回路46dと、その交流化クロックFRをロジック系電源電圧(VCC=5ｖ)から高電圧系の論理振幅を持つ高圧交流化クロックFRHに変換する交流化クロック用の電圧レベルシフト回路46eと、その高圧交流化クロックFRHを逆相の高圧交流化クロックFRH(バー)に反転させる正逆2相クロック生成回路46fと、高圧交流化クロックFRH,逆相の高圧交流化クロックFRH(バー)の対と行単位電圧レベルシフト回路46cの出力O,O(バー)の対とから交鎖的組み合せで4つの選択制御信号C1～C4を発生する選択制御信号生成回路46gと、各選択制御信号C1,C2,C3,C4によって走査電極駆動電圧V5,V1,V0,V4を択一的に走査電極へ伝達供給する選択スイッチ46hとから構成されている。ここで、行単位強制ブランク表示制御回路46bと総行強制ブランク表示制御回路46dとは強制ブランク表示制御回路を構成している。なお、INV3は強制ブランク表示制御信号DF(バー)の行単位強制ブランク表示制御回路46bに対して論理を合わせるインバータである。【0025】次に、本実施例の動作に関し図4をも参照しつつ説明する。時点ｔ0において液晶表示装置のロジック電源VCCが投入されると、従来と同様に、液晶モジュールコントローラ12のパワーオンリセット端子RSに数μｓ～数mｓのパルス幅のリセット信号がMPU(図示せず)側から供給され、液晶モジュールコントローラ12が初期化される。この初期化期間中、液晶モジュールコントローラ12から出力される各種信号は一般的に停止状態にある。この期間では強制ブランク表示信号DFF(バー)が低電圧レベル(以下、Lレベルと称する)であるから、液晶電源回路28はパワーオフの状態にあり、液晶駆動電源電圧V0～V5は未発生状態である。したがって、この初期化期間中では液晶電極間に直流成分が印加せず、液晶素子の劣化が防止されている。【0026】この期間が過ぎると、図4に示す如く、時点ｔ1で強制ブランク表示信号DFF(バー)がLレベルから高電圧レベル(以下、Hレベルと称する)に変化し、また液晶モジュールコントローラ12はフレームスタート信号SP,データ信号ラッチクロックLP及び交流化クロックFRを発生する。ここでまず走査ドライバ461の信号管理制御部471の動作について説明すると、信号遅延回路49の入力端子CKA1にはフレームスタート信号SPが供給され、また信号停止検出回路48の検出端子CKB1にはデータ信号ラッチクロックLPが供給されている。【0027】データ信号ラッチクロックLPのHレベル期間においては、信号停止検出回路48のトランジスタTｒ1がオン状態でトランジスタTｒ2がオフ状態にある。従って、この期間ではキャパシタC11が充電される。データ信号ラッチクロックLPのLレベル期間においては、信号停止検出回路48のトランジスタTｒ2がオン状態でトランジスタTｒ1がオフ状態にある。従って、この期間ではキャパシタC11に充電された電荷の一部がキャパシタC12へ移入充電される。データ信号ラッチクロックLPの繰り返しパルスが発生するに伴いキャパシタC12の充電電圧が増大するので、インバータINV2の入力電圧が閾値VTH以下になり、時点ｔ2でインバータINV2の出力INVOUTがHレベルとなる。時点ｔ2以前においてはインバータINV2の出力INVOUTはLレベルであるので、信号遅延回路49のDフリップ・フロップ49aの出力QはLレベルであり、このため論理回路50の出力T1はLレベルである。ここで、出力INVOUTがHレベルになっても、その時点ｔ2では出力QはHレベルにならない。Dフリップ・フロップ49b,49aの入力信号の遅延記憶作用でフレームスタート信号SPの1フレーム周期(TF)～2フレーム周期(2TF)の間は、出力QはLレベルに維持されており、時点ｔ3で論理回路50の出力T1がHレベルになる。【0028】走査ドライバ462における信号管理制御部472の信号停止検出回路482の検出端子CKB2にはフレームスタート信号SPが供給され、また信号遅延回路492の入力端子CKA2には走査ドライバ461のカスケード出力端子DOから到来するカスケード入力DI2たるフレームスタート信号SPが供給されている。そして走査ドライバ461の論理回路50の出力T1は走査ドライバ462の論理回路50へカスケード接続されている。信号停止検出回路482のキャパシタC21はフレームスタート信号SPの繰り返しパルスによって充電される。また同様に、走査ドライバ46nにおける信号管理制御部47nの信号停止検出回路48nの検出端子CKBnには交流化信号FRが供給され、また信号遅延回路49nの入力端子CKAnには走査ドライバ462のカスケード出力端子DOから到来するカスケード入力DInたるフレームスタート信号SPが供給されている。そして走査ドライバ462の論理回路50の出力T2は走査ドライバ46nの論理回路50へカスケード接続されている。信号停止検出回路48nのキャパシタCn2は交流化信号FRの繰り返しパルスによって充電される。被検出信号としてのデータ信号ラッチクロックLP,フレームスタート信号SP及び交流化信号FRの周期やデューティー比は異なるので、各走査ドライバにおいてインバータINV1～INVnの比較判定時点ｔ3などを一致させるためには、キャパシタC11～Cn1,C12～Cn2及び放電抵抗R1～Rnの値(時定数)を相互調整可能としておくことが望ましい。そのために、本実施例では図1に示すように外付けのキャパシタ及び抵抗の接続外部端子が走査ドライバに設けられている。【0029】このように、ロジック電源VCCの投入時点ｔ0から論理回路の出力T1～TnがHレベルになる時点ｔ3までの期間において、各走査ドライバ及び信号ドライバの強制表示ブランク制御端子DF(バー)には、Lレベルの出力Tnが供給されているので、液晶表示パネル22はブランク表示状態にある。つまり、強制表示ブランク制御信号DF(バー)がLレベルであるときには、図3に示す強制ブランク表示制御回路46b,46dの制御によって走査電極駆動セル46の選択スイッチ46hのトランジスタF1のみがオン状態で、走査電極には電圧V5(0ｖ)が印加されており、液晶電極間電圧(液晶印加電圧)は0ｖである。時点ｔ0～時点ｔ3の期間は液晶駆動禁止期間に相当している。時点ｔ1で液晶電源回路28がパワーオンされ、液晶駆動電圧V0～V5が発生し、これらの電圧は走査及び信号ドライバに供給されるが、電源立ち上げ時点においては、走査及び信号ドライバ内のシフトレジスタ等が不定状態にある。しかしながら、時点ｔ3まで液晶表示がブランク制御されているため、液晶パネルの異常駆動を回避することができる。【0030】次に、時点ｔ3で出力TnがHレベルになると、各走査ドライバ及び信号ドライバの強制表示ブランク制御端子DF(バー)にはHレベルの電圧が供給されるので、走査ドライバ及び信号ドライバの通常動作によって液晶表示パネル22が交流駆動され、液晶パネル22には表示画面が描かれる。図4に示すBは液晶駆動期間を表す。時点ｔ1で液晶電源回路28と走査及び信号ドライバの論理部がパワーオンし、これより遅れた時点ｔ3で液晶表示パネル22が駆動される。従って、電源パワーオンが同時的に発生しないので、過大な電源ラッシュ電流が抑制されている。これは、信号停止検出回路48自体の遅延的動作に加えて、1～2フレーム周期の遅延時間を持つ信号遅延回路49の遅延作用が有効的に機能しているからである。【0031】今ここで、この液晶駆動期間Bにおける時点ｔ4で、液晶モジュールコントローラ12側から送出されていたデータ信号ラッチクロックLPの出力がたとえば停止したとする。データ信号ラッチクロックLPの出力中は走査ドライバ461の信号停止検出回路481の第2のキャパシタC12が充分に充電されているが、そのクロックLPが停止すると、第2のキャパシタC12へは第1のキャパシタC11側から電荷が転送されて来ないばりか、第2のキャパシタC12の電荷は放電抵抗R1を介して所定の時定数で急速に放電し始め、インバータINV2の入力電圧が徐々に上昇する。その入力電圧がその閾値VTHを超えると、その出力電圧INVOUTが時点ｔ5でLレベルとなる。この論理変化によって信号遅延回路491はリセットされ、その出力QはLレベルとなるので、強制表示ブランク制御信号DF(バー)はLレベルであるのにも拘わらず、論理回路501の出力T1は時点ｔ5でLレベルとなる。この出力T1は走査ドライバ462の論理回路502へカスケード入力されているため、フレームスタート信号SPが出力中でもその論理回路502の出力T2はLレベルになる。更に、出力T2は走査ドライバ46nの論理回路50nへカスケード入力されているため、交流化信号FRが出力中でもその論理回路50nの出力TnはLレベルになる。この出力Tnは液晶表示モジュール部46側での強制表示ブランク制御信号DF(バー)に相当しているので、強制表示ブランク回路46b,46dを使って液晶表示パネル22はブランク表示状態となる。つまり、図3に示す走査電極駆動セル46の選択スイッチ46hのトランジスタF1のみがオン状態で、走査電極には電圧V5(0ｖ)が給電されるので、液晶電極間電圧は0ｖに維持される。このため、データ信号ラッチクロックLPが何らかの原因で停止した場合でも、液晶素子は直流成分で駆動されないので、液晶劣化が未然に防止される。また、フレームスタート信号SP又は交流化信号FRが何らかの原因で停止した場合も、出力TnはLレベルになるので、同様にして液晶劣化が未然に防止される。なお、この液晶駆動禁止期間Aにおいてはフレームスタート信号SP及び交流化信号FRが継続している限り、第2のキャパシタC22及びCn1は充電状態にあり、インバータINV2,INVnの出力はHレベルである。【0032】時点ｔ6においてデータ信号ラッチクロックLPが再度出現し始めると、前述したように、第2のキャパシタC12が充電され、インバータINV1の出力INVOUTがHレベルになる。出力INVOUTがHレベルとなった時点から1～2のフレーム周期の後、タイマーとして機能する信号遅延回路491の出力Qが時点ｔ7でHレベルとなる。これによって、論理回路501の出力T1がHレベルとなると共にこれに連動して論理回路502,50nの出力T2,TnがHレベルとなる。従って、液晶表示モジュール部22側の強制表示ブランク制御信号DF(バー)がHレベルに変わるため、液晶表示パネル22は液晶駆動期間Bに入る。【0033】最後に、時点ｔ8で液晶表示コントローラ12側の強制表示ブランク制御信号DFF(バー)がLレベルになると、論理回路501の出力T1がLレベルに変わるので、論理回路502,50nの出力T2,TnもLレベルとなる。従って、液晶表示モジュール部20側の強制表示ブランク制御信号DF(バー)がLレベルとなり、液晶表示パネル22は表示オフ期間Cに入り、この期間では当然、異常駆動による異常表示は回避される。強制表示ブランク制御信号DFF(バー)がイネーブルとなった後のシーケンス、すなわち表示オフ時のシーケンスという観点でみると、図4には、時点ｔ8において上位からの指示でDFF(バー)がLレベルに変化し、次いでT1,T2,TnすなわちDF(バー)をLレベルとする、つまり表示を強制的にブランクとするシーケンスが記載されている。このようなシーケンスを踏むことにより、異常駆動による異常表示が回避される。【0034】【実施例2】図5は本発明の実施例2に関係する液晶表示装置を示すブロック図である。なお、図5において図1に示す部分と同一部分には同一参照符号を付し、その説明は省略する。【0035】この実施例の液晶表示モジュール部70の走査電極駆動回路(Xドライバ)76を構成する複数の走査ドライバ761～76nは実施例1の信号管理制御部と同様の信号管理制御部771～77nを有しているが、図6に示すように、各信号管理制御部771～77nには液晶駆動電圧V0～V5を生成すべき液晶電源回路28のパワーオン/オフのタイミングを制御する電源パワーオン/オフ制御回路781～78nが付加されている。【0036】電源パワーオン/オフ制御回路781～78nは、論理回路501の入力端子S1～Snに入来する信号を反転させるインバータINV3と、2段接続のDフリップ・フロップ78a,78bと、その出力Qと端子P1～Pnから到来する信号との論理をとる論理回路78cとから構成されている。また各信号管理制御部77の信号遅延回路79は、実施例1に係る信号遅延回路49の2段接続のDフリップ・フロップ49a,49bに3段目のDフリップ・フロップ79cを追加接続した構成である。【0037】第1の走査ドライバ761の論理回路78cの入力端子P1にはロジック側電源電圧VCCのパワーオン/オフ信号が供給されており、第2の走査ドライバ762の端子P2には第1の走査ドライバ761における電源パワーオン/オフ制御回路781の出力PF1がカスケード的に供給されている。また第nの走査ドライバ76nの端子Pnには前段たる第2の走査ドライバ762における電源パワーオン/オフ制御回路782の出力PF2がカスケード的に供給されている。そして、第nの走査ドライバ76nの電源パワーオン/オフ制御回路78nの出力PFnは液晶電源回路28のパワーオフ端子POFF(バー)に供給されている。【0038】液晶電源回路28は従来と同様な構成で、図7に示すように、VCC(5ｖ)電源電圧を基に昇圧した高電圧(20～40ｖ)を生成する電圧変換回路28aと、パワーオフ端子POFF(バー)に供給される電圧値の如何でオン/オフする制御用のnｐn型トランジスタ28bと、このトランジスタ28bのオン/オフ動作に連動してオン/オフするパワースイッチのｐnｐ型トランジスタ28cと、そのコレクタと接地との間に介在する平滑コンデンサ28dと、その充電電圧から液晶駆動電圧V0～V5を出力する電圧分圧回路28eとを有している。【0039】次に、上記実施例の動作に関し図8を参照しつつ説明する。時点ｔ0においてパワースイッチSWが閉成され、液晶表示装置のロジック電源VCCが投入されると、実施例1と同様に、液晶モジュールコントローラ12のパワーオンリセット端子RSに数μｓ～数mｓのパルス幅のリセット信号がMPU側から供給され、液晶モジュールコントローラ12が初期化される。従って、液晶モジュールコントローラ12からの出力信号は一般的に停止状態にある。かかる期間において、ロジック電源電圧VCCが第1の走査ドライバ761のAND回路たる論理回路78cの一入力に供給されているが、データ信号ラッチクロックLPが未出現であるため、その出力PF1はLレベル状態にある。この結果、第2の走査ドライバ762の出力PF2もLレベルで、更に第nの走査ドライバ76nの出力PFnもLレベルであるから、液晶電源回路28のパワーオフ端子POFF(バー)はLレベル状態に維持されている。このため、図7に示すトランジスタ28bのベース電位はLレベル(0ｖ)であるので、昇圧電圧は平滑コンデンサ28dへ供給されず、従って、液晶駆動電圧V0～V5は発生しない。実施例1と同様に、この初期化期間中では液晶電極間に直流成分が印加せず、液晶素子の劣化が防止されている。【0040】次に、図8に示す如く、時点ｔ1で液晶モジュールコントローラ12から各種信号が生成される。強制ブランク表示信号DFF(バー)はLレベルからHレベルに変化し、またフレームスタート信号SP,データ信号ラッチクロックLP及び交流化クロックFRが発生する。実施例1で説明したように、データ信号ラッチクロックLPの出現開始によってインバータINV2の出力INVOUTが時点ｔ2でHレベルとなる。このため、パワーオン/オフ制御回路78bの出力Qは時点ｔ2より1～2フレーム周期だけ遅れた時点ｔ3でHレベルとなるので、論理回路78cの出力PF1はHレベルとなる。これにより第2及び第nの走査ドライバ762,76nの論理回路78cの出力PF1,PFは連動してHレベルになるので、液晶電源回路28のパワーオフ端子POFF(バー)はHレベルに付勢される。この結果、トランジスタ28bがオン状態になるので、トランジスタ28cのベース・エミッタ間抵抗の電圧降下によりそのトランジスタ28cもオン状態となり、平滑コンデンサ28dが充電され、液晶駆動電圧V0～V5が発生する。時点ｔ3から次のフレームスタート信号SPが到来する時点ｔ4まではDフリップ・フロップ79cの出力QはLレベルのままである。この実施例における信号遅延回路791のDフリップ・フロップの段数はパワーオン/オフ制御回路781のそれに比して1段多いので、Dフリップ・フロップ79cの出力QはDフリップ・フロップ78bのそれより1フレーム周期TFだけ遅れてHレベルとなるからである。この結果、出力T1,T2,Tnは共にHレベルとなるので、実施例1と同様に、液晶表示モジュール部側の強制ブランク表示信号DF(バー)はLレベルからHレベルに変化し、これにより液晶表示パネル22の走査電極及び信号電極には駆動電圧V0～V5が給電され、液晶表示モードに入る。【0041】例えば、液晶駆動電圧V0～V5の発生と同時に液晶表示パネル22が駆動されると、液晶表示パネル及び走査及び信号ドライバの電源部に大きな充電ラッシュ電流が惹起されてしまう。しかしながら、本実施例においては、時点ｔ3で液晶駆動電圧V0～V5が発生してから、1フレーム周期TF後に液晶駆動が開始されるため、電源部の時間差付勢によりラッシュ電流が分散でき、電源ダウンの防止と電源容量の軽減を図ることができ、液晶表示パネル及びドライバ等の保護に資する。また前述の電源制御はシステム側の開発コスト負担を軽減し、従来のシステム側とLCDモジュール間の信号配線を増加させずに済む。更に、電源容量の低減をもたらすため、安価な電源の使用が可能となる。次に、液晶駆動期間Bにおける時点ｔ5で、液晶モジュールコントローラ12側からの送出されていたデータ信号ラッチクロックLPの発振が停止したとすると、実施例1と同様に、インバータINV2の入力電圧が上昇し、その出力電圧INVOUTが時点ｔ6でLレベルとなり、出力T1,T2,TnもLレベルになる。この結果、液晶表示モジュール部側での強制表示ブランク制御信号DF(バー)がLレベルとなるので、液晶表示パネル22はブランク表示状態となる。実施例1と同様の効果が発揮される。またインバータINV2の出力電圧INVOUTがLレベルになると、出力PF1,PF2,PFnも同時にLレベルとなり、液晶電源回路28のパワーオフ端子POFF(バー)がLレベルに変化して、液晶駆動電圧V0～V5の発生が停止する。【0042】時点ｔ7においてデータ信号ラッチクロックLPが再度出現し始めると、実施例1と同様に、インバータINV2の出力電圧INVOUTが時点ｔ8でHレベルとなり、また前述したように、この時点ｔ8から1～2フレーム周期後の時点ｔ9で出力PF1,PF2,PFnもHレベルとなる。この結果、液晶電源回路28のパワーオフ端子POFF(バー)がHレベルに変化するので、液晶駆動電圧V0～V5が発生し、これらがドライバ側に印加する。そして、前述したように、出力T1,T2,Tnは時点ｔ9から1フレーム周期TFだけ遅れた時点ｔ10でHレベルとなり、液晶表示パネル22の走査電極及び信号電極には液晶駆動電圧V0～V5が給電され、液晶表示モードが再開される。【0043】時点ｔ11で液晶表示コントローラ12側の強制表示ブランク制御信号DFF(バー)がLレベルになると、出力T1,T2,TnもLレベルとなるので、液晶表示モジュール部70側の強制表示ブランク制御信号DF(バー)もLレベルとなり、液晶表示パネル22は表示オフ期間Cに入る。この時点ｔ11から1～2フレーム周期後の時点ｔ12でパワーオン/オフ制御回路781のDフリップ・フロップ78bの出力QがLレベルに変化し、出力PF1,PF2,PFnもLレベルとなる。この結果、液晶電源回路28のパワーオフ端子POFF(バー)もLレベルになるので、液晶駆動電圧V0～V5の発生が停止する。このように、液晶表示コントローラ12側の強制表示ブランク制御信号DFF(バー)がLレベルになると、液晶駆動が停止した後、一定期間の経過後にドライバへの液晶電圧の印加がなくなる。このようなパワーオフ時のシーケンスによって、ロジック電源VCCや液晶駆動電源V0～V5の電位関係が維持され、ドライバ内の寄生バイポーラ電流や貫通電流等が抑制され、液晶表示パネル及びドライバの保護を図ることができる。強制表示ブランク制御信号DFF(バー)がイネーブルとなった後のシーケンス、すなわち表示オフ時のシーケンスという観点でみると、図8には、時点ｔ11において上位からの指示でDFF(バー)がLレベルに変化し、これに対応してT1,T2,TnすなわちDF(バー)をLレベルとする、つまり表示を強制的にブランクとし、次いで所定の期間を経た後の時点ｔ12でPF1,PF2,PFnすなわちPOFF(バー)をLレベルとする、つまり液晶電源回路28をオフにして液晶駆動電源V0～V5の生成を止めるというシーケンスが記載されている。このようなシーケンスを踏むことにより、ドライバ内の寄生バイポーラ電流や貫通電流等が抑制され、液晶表示パネル及びドライバの保護を図ることができると共に、ロジック電源VCCや液晶駆動電源V0～V5の電位関係が維持され、かつ、液晶パネルの異常駆動による異常表示も回避される。【0044】本実施例においては、液晶モジュール側にクロックが供給された後に液晶電源回路28のパワーがオンとなり、またクロックの出力停止によって液晶電源回路28のパワーもオフとなる。このような電源付勢のオートシーケンスによって、ラッシュ電流が分散的ないし時間差的になるので、上述と同様に、液晶表示モジュールを構成する液晶パネル,ドライバや液晶電源回路の保護を図ることができる。更に、上位からの指示で強制表示ブランク制御信号DFF(バー)がイネーブルとなったら、強制表示ブランク制御信号をLレベルとして表示を強制的にブランクとし、そして液晶電源回路28のパワーをオフとしている。このようなシーケンスを踏むことにより、ドライバ内の寄生バイポーラ電流や貫通電流等が抑制され、液晶表示パネル及びドライバの保護を図ることができると共に、ロジック電源VCCや液晶駆動電源V0～V5の電位関係が維持され、かつ、液晶パネルの異常駆動による異常表示も回避することができる。【0045】なお、上記各実施例においては、信号管理制御部が走査ドライバLSIに作り込まれいるが、これは信号ドライバLSIに比して入出力信号線の本数が少ないことや表示額縁領域が広いので、信号管理制御部を搭載する回路基体の面積余裕が大きいからである。また本実施例では単純マトリクス液晶パネルの表示装置について説明したが、本発明はこれに限らず、アクティブ・マトリクス型液晶表示装置に対しても適用することができる。かかる場合には、ゲートドライバLSI側に信号管理制御部を作り込むことが好ましい。その場合、クロックの停止時においてはすべてのゲートがオンするようにゲートドライバLSIを制御し、データ側でコモン側と同電位を出力するようにソースドライバが制御され、総ての画素電界が無印加状態になるように設定される。更に、本発明は、ディスプレイのみならず液晶光演算装置のように、広く液晶装置を用いた電子装置やプラズマ・ディスプレイのように、直流駆動により表示品質は劣化してしまう表示装置に適用可能である。【0046】上記各実施例においては、液晶モジュールコントローラ12側からの供給される信号の異常を検出する手段と、その信号の異常状態を未然又は事後的に除去する手段とが液晶モジュール側に設けられているが、これらの手段の一部構成要素を液晶モジュール側に設け、残る構成要素はシステム(コントローラ)側に設けた分担構成を採用しても良い。例えば、液晶パネルの直流ドライブを引き起こす可能性のある複数の信号(SP,LP,FR)は、周波数,パルスデューティーがそれぞれ異なるので、それらの信号を反一致ゲート(Eｘclｕｓiｖe ORゲート)を用いて単一のコンポジット信号に変換し、これをシステム側に送り返して判定回路で異常状態を監視し、その出力で異常状態を除去すると共に、LCDモジュール側とは別の表示体を用いてインジケータ表示を行うような構成を採用できる。また図1に示す実施例の走査ドライバ46nの端子Tnの出力をシステム側に戻し、ロジック系及び液晶系の電源を一定の手順(シーケンス)でオン/オフ制御する方式も採用できる。【0047】また、液晶パネルを劣化させる別の原因としては、図7に示す液晶電源回路28における分圧回路28eの異常による液晶駆動電圧V0～V5の電圧値シフトや特定ドライバの出力不良などで液晶パネルが実効的な直流成分により駆動されて劣化することが考えられる。これらの異常も電源電流や電源電圧の変動として検出可能であるから、上述の異常除去手段により異常状態を除去することができる。【0048】【発明の効果】以上のように、本発明の表示素子の表示オフ制御方法は、上位からの指示で強制表示ブランク制御信号DFF(バー)がイネーブルとなったら、強制表示ブランク制御信号DF(バー)をLレベルとして表示を強制的にブランクとし、そして液晶電源回路28のパワーをオフとしている。このようなシーケンスを踏むことにより、液晶表示パネル、表示素子及びドライバの保護を図ることができると共に、ロジック電源VCCや液晶駆動電源V0～V5の電位関係が維持され、かつ、液晶パネルの異常駆動による異常表示も回避することができる。本発明は液晶表示装置は勿論のこと、プラズマディスプレイ装置等にも適用できる。【図面の簡単な説明】【図1】本発明の実施例1に係る液晶表示装置の全体構成を示すブロック図である。【図2】同実施例における各走査ドライバの信号管理制御部の構成とドライバ間の接続関係を示す回路図である。【図3】同実施例における走査ドライバの走査電極駆動セルを示す回路図である。【図4】同実施例の動作を説明するための液晶表示モジュール部における各種信号の関係を示すタイミングチャート図である。【図5】本発明の実施例2に係る液晶表示装置の全体構成を示すブロック図である。【図6】同実施例における各走査ドライバの信号管理制御部の構成とドライバ間の接続関係を示す回路図である。【図7】同実施例における液晶電源回路の構成を示す回路図である。【図8】同実施例の動作を説明するための液晶表示モジュール部における各種信号の関係を示すタイミングチャート図である。【図9】従来の液晶表示装置の構成を示すブロック図である。【符号の説明】 10…液晶表示制御部 12,40,70…液晶モジュール・コントローラ 20…フラット状の液晶表示モジュール部 22…液晶表示パネル(マトリクス液晶表示素子) 241～24m…信号電極ドライバ半導体集積回路24…信号電極駆動回路(Xドライバ) 26,46,76…走査電極駆動回路(Yドライバ) 261～26n,461～46n,761～76n…走査電極ドライバ半導体集積回路 28…液晶電源回路 28a…電圧変換回路 28b…nｐn型トランジスタ 28c…ｐnｐ型トランジスタ 28d…平滑コンデンサ 28e…電圧分圧回路 30…ケーブル 4611,4612…走査電極駆動セル 46a,49a,49b,78a,78b,79c…D型フリップ・フロップ 46b…行単位強制ブランク表示制御回路 46c…行単位電圧レベルシフト回路 46d…総行強制ブランク表示制御回路 46e…電圧レベルシフト回路 46f…正逆2相クロック生成回路 46g…選択制御信号生成回路 46h…選択スイッチ 47,471～47n,771～77n…信号管理制御部48…信号停止検出回路 49,79…信号遅延回路 50…論理回路 51…シーケンス処理回路 781～78n…電源パワーオン/オフ制御回路 78c…論理回路 Tｒ1…第1のN型MOSトランジスタ Tｒ2…第2のN型MOSトランジスタ INV1,INV2,INV3…インバータC11…第1のキャパシタC12…第2のキャパシタ R1…放電抵抗 AND…アンド回路 CKB1～CKBn…端子 S1～Sn…信号停止検出制御端子 T1～Tn…信号停止検出端子 V0～V5…液晶駆動電圧(基準電圧) D0～D7…データ信号 XSCL…画素クロック(シフトクロックパルス) YSCL…走査線同期信号 LP…データ信号ラッチクロック FR…交流化クロック DF(バー)…ディスプレイ・オフ信号(強制ブランク表示信号) SP…走査スタートパルス(フレームスタート信号) POFF(バー)…パワーオフ端子
訂正の要旨	▲1▼訂正事項a 特許第3269502号発明の明細書中の特許請求の範囲の請求項1-10において、もとの請求項2を削除し、以下項数を繰り上げ「1、・・・」と訂正します(クレーム対応表参照)。 ▲2▼訂正事項b 特許第3269502号発明の明細書中において、明りょうでない記載の釈明を目的として、明細書の「発明の詳細な説明」の欄の「課題を解決するための手段」の項の段落0009の記載を、「また、上記において前記第3のステップの後、少なくとも第1の遅延時間を経た後に前記第4のステップに移行すること特徴とする。」と訂正します。 ▲3▼訂正事項c 特許第3269502号発明の明細書中の特許請求の範囲の請求項1における「電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有することを特徴とする表示装置の表示オフ制御方法。」を、特許請求の範囲の減縮を目的として、「電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有し、前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行うことを特徴とする表示装置の表示オフ制御方法。」と訂正します。 ▲4▼訂正事項d 特許第3269502号発明の明細書中において、明りょうでない記載の釈明を目的として、明細書の「発明の詳細な説明」の欄の「課題を解決するための手段」の項の段落0008の記載を、「【課題を解決するための手段】本願発明の表示装置の表示オフ制御方法は、電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第1のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第2のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第3のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第4のステップと、を有し、前記第1のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第2乃至第4のステップの各ステップを行うことを特徴とする。」と訂正します。
異議決定日	2003-03-18
出願番号	特願2000-257943(P2000-257943)
審決分類	P 1 651・ 161- YA (G09G) P 1 651・ 113- YA (G09G) P 1 651・ 121- YA (G09G)
最終処分	維持
前審関与審査官	江成克己
特許庁審判長	瀧廣往
特許庁審判官	山川雅也服部和男
登録日	2002-01-18
登録番号	特許第3269502号(P3269502)
権利者	セイコーエプソン株式会社
発明の名称	表示装置の表示オフ制御方法及び駆動装置
代理人	上柳雅誉
代理人	大渕美千栄
代理人	布施行夫
代理人	大渕美千栄
代理人	上柳雅誉
代理人	須澤修
代理人	須澤修
代理人	布施行夫
代理人	井上一
代理人	井上一

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ