• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H01L
管理番号 1111129
異議申立番号 異議2003-71678  
総通号数 63 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1994-03-18 
種別 異議の決定 
異議申立日 2003-07-07 
確定日 2004-11-29 
異議申立件数
訂正明細書 有 
事件の表示 特許第3363528号「光電変換装置及びその駆動方法」の請求項1ないし5に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第3363528号の請求項1ないし4に係る特許を維持する。 
理由 1.手続の経緯
特許第3363528号の請求項1ないし5に係る発明は、平成5年6月23日に特許出願(優先権主張平成4年6月25日)され、平成14年10月25日にその特許の設定登録がなされ、その後、田中智典より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成16年10月8日に訂正請求がなされたものである。
2.訂正の適否についての判断
(1)訂正の内容
(1-1)訂正事項a
特許請求の範囲を、以下のように訂正する。
「【請求項1】 光エネルギーを受けることによりキャリアを生成する複数の画素を2次元状に配置した光電変換装置において、
各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域に蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有し、
前記キャリア蓄積領域と前記信号読み出し用の増幅用トランジスタの制御電極領域を、前記リセットスイッチと前記転送スイッチとを導通させて全画素一括リセットした後に、前記キャリア蓄積領域に前記キャリアを蓄積し、前記転送スイッチによって前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に全画素一括転送させることを特徴とする光電変換装置。
【請求項2】 前記全画素のキャリアが前記信号読み出し用の増幅用トランジスタの制御電極領域に一括転送された後に、前記キャリアが前記信号読み出し用の増幅用トランジスタから行毎に読み出されることを特徴とする請求項1に記載の光電変換装置。
【請求項3】 前記リセットスイッチ及び前記転送スイッチはMOS型トランジスタで構成されていることを特徴とする請求項1に記載の光電変換装置。
【請求項4】 光エネルギーを受けることによりキャリアを生成する複数の画素が2次元状に配置され、各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域から蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有する光電変換装置の駆動方法において、
前記リセットスイッチと前記転送スイッチとを導通させて、前記キャリア蓄積領域及び前記信号読み出し用の増幅用トランジスタの制御電極領域を初期電位に全画素一括リセットするリセット動作と、
前記キャリアを前記キャリア蓄積領域に全画素同時に蓄積を開始する蓄積動作と、
前記転送スイッチを導通させて、前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの前記制御電極領域に全画素一括転送する動作と、
転送されたキャリアに基づく信号を前記信号読み出し用の増幅用トランジスタから読み出す動作と、
を行うことを特徴とする光電変換装置の駆動方法。」
(1-2)訂正事項b
明細書21段落を
「【0021】
【課題を解決するための手段】
本発明は、光エネルギーを受けることによりキャリアを生成する複数の画素を2次元状に配置した光電変換装置において、
各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域に蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有し、
前記キャリア蓄積領域と前記信号読み出し用の増幅用トランジスタの制御電極領域を、前記リセットスイッチと前記転送スイッチとを導通させて全画素一括リセットした後に、前記キャリア蓄積領域に前記キャリアを蓄積し、前記転送スイッチによって前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に全画素一括転送させることを特徴とする。」
と訂正する。
(1-3)訂正事項c
明細書23段落を
「【0023】
また本発明は、光エネルギーを受けることによりキャリアを生成する複数の画素が2次元状に配置され、各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域から蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有する光電変換装置の駆動方法において、
前記リセットスイッチと前記転送スイッチとを導通させて、前記キャリア蓄積領域及び前記信号読み出し用の増幅用トランジスタの制御電極領域を初期電位に全画素一括リセットするリセット動作と、
前記キャリアを前記キャリア蓄積領域に全画素同時に蓄積を開始する蓄積動作と、
前記転送スイッチを導通させて、前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの前記制御電極領域に全画素一括転送する動作と、
転送されたキャリアに基づく信号を前記信号読み出し用の増幅用トランジスタから読み出す動作と、
を行うことを特徴とする。」と訂正する。
(2)訂正の目的の適否、新規事項の有無及び拡張・変更の存否
上記訂正事項aは、訂正前の請求項3を削除し、それに伴い訂正前の請求項4、5を新たな請求項3、4とする訂正であり、請求の範囲の減縮および該訂正に伴う明瞭でない記載の釈明を目的とした明細書の訂正に該当する。
本件明細書第60段落の「増幅用バイポーラトランジスタ」の記載に基づき、訂正前の請求項1、2、5に記載の「信号読み出し用トランジスタ」を「信号読み出し用の増幅用トランジスタ」と訂正するものであり、請求の範囲の減縮を目的とした明細書の訂正に該当する。
本件明細書第23段落の「読み出し用トランジスタの前記制御電極領域に全画素一括転送する」の記載に基づき、訂正前の請求項1に記載の「トランジスタに転送する」を「トランジスタの制御電極領域に転送する」と訂正し、「トランジスタに全画素一括転送」を「トランジスタの制御電極領域に全画素一括転送」と訂正し、訂正前の請求項2に記載された「トランジスタに一括転送」を「トランジスタの制御電極領域に一括転送」と訂正するものであり、請求の範囲の減縮を目的とした明細書の訂正に該当する。
本件明細書第23段落の「リセットスイッチと前記転送スイッチとを」の記載に基づき、訂正前の請求項1、5に記載された「転送する転送スイッチと、」を「転送する転送スイッチと、リセットスイッチと」と訂正するものであり、請求の範囲の減縮を目的とした明細書の訂正に該当する。
本件明細書第23段落の「リセットスイッチと前記転送スイッチとを導通させて、前記キャリア蓄積領域及び前記信号読み出し用トランジスタの制御電極領域を初期電位に全画素一括リセットするリセット動作と、前記キャリアを前記キャリア蓄積領域に全画素同時に蓄積を開始する蓄積動作と、」の記載に基づき、訂正前の請求項1の「有し、」の後に「前記キャリア蓄積領域と前記信号読み出し用の増幅用トランジスタの制御電極領域を、前記リセットスイッチと前記転送スイッチとを導通させて全画素一括リセットした後に、前記キャリア蓄積領域に前記キャリアを蓄積し、」を付加するものであり、請求の範囲の減縮を目的とした明細書の訂正に該当する。
訂正前の請求項5に記載された「リセットスイッチと前記転送スイッチとを導通させて、」を「前記リセットスイッチと前記転送スイッチとを導通させて、」と訂正し、リセットスイッチが前記されていることを明瞭にするものであり、明瞭でない記載の釈明を目的とした明細書の訂正に該当する。
新たな請求項3に記載の引用請求項を、上記訂正との整合をはかるために明瞭でない記載の釈明を目的として請求項1とする。
訂正事項b、cは、上記訂正事項aとの整合を図るものであるから、明瞭でない記載の釈明を目的とした明細書の訂正に該当し、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。、
(3)むすび
以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書き、第2及び第3項の規定に適合するので、当該訂正を認める。
3.特許異議の申立てについての判断
(1)申立理由の概要
申立人田中智典は、刊行物1(甲第1号証):特開平1-154679号公報、刊行物2(甲第2号証):特開平1-154678号公報を示し、本件特許の請求項1ないし5に係る発明は、甲第1号証、甲第2号証に記載された発明に基づいて容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができないものであるから、特許を取り消すべきと主張している。
(2)取り消し理由の概要
取り消し理由は、以下のとおりである。
1)本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
2)本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

刊行物1(甲第1号証):特開平1-154679号公報
刊行物2(甲第2号証):特開平1-154678号公報
刊行物3 :特開平4-4681号公報

上記刊行物3には、バイポーラ型センサトランジスタを用いた光電変換装置の発明が記載されている。
請求項1〜5に係る発明は、特許異議申立書第10頁第16行〜第13頁第5行記載の理由により、上記刊行物1に記載された発明である。よって、請求項1〜5に係る発明は、特許法第29条第1項第3号に規定する発明に該当するので、請求項1〜5に係る発明の特許は取り消されるべきものである。
また、請求項1〜5に係る発明は、上記刊行物1〜3に記載された発明に基づいて当業者が容易に発明をすることができたものである。
よって、請求項1〜5に係る発明は、特許法第29条第2項の規定に違反してされたものである。
(3)本件請求項1ないし4に係る発明
上記2.で示したように上記訂正が認められるから、本件の請求項1ないし4に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲に記載された事項により特定されたとおりのものである。
(4)刊行物等
刊行物にはそれぞれ、以下のような発明が記載されている。
(4-1)刊行物1(甲第1号証):特開平1-154679号公報
刊行物1には、「画素10はホトダイオード(光電変換素子)13と垂直スイッチMOST32、水平スイッチMOST31の直列接続からなる。ホトダイオード13の信号は水平信号線36、読み出しMOST37、垂直信号線41、42を介して外部のプリアンプ45、46に読み出される。」(第2頁左上欄第3行〜第8行)、
「蓄積MOSトランジスタは信号を一時的にメモリする事ができるため、全画素の信号を一括して各々対応した蓄積MOSトランジスタに蓄積できる。その後、通常のX-Yアドレス方式により信号を順次出す。そのため、MOS形撮像素子でCCD形撮像素子と同じ、一活読み出し方式が可能となる。」(第2頁右上欄第17行〜左下欄第3行)、
「第5図はホトダイオード13にオーバフローゲート61、オーバフロードレイン62を設けてあり、過剰のブルーミング電荷を掃き出す事ができる。」(第3頁左上欄第13行〜第16行)が第1図、第5図と共に記載されている。
(4-2)刊行物2(甲第2号証):特開平1-154678号公報
刊行物2には、信号読み出し用トランジスタとしての画素アンプからキャリアを行ごとに読み出す構成が開示されている。
(4-3) 刊行物3:特開平4-4681号公報
刊行物3には、バイポーラ型センサトランジスタを用いた光電変換装置において、キャリアを行ごとに読み出す光電変換装置の発明が記載されている。
(5)対比・判断
(5-1)本件請求項1に係る発明と上記刊行物1に記載の発明とを対比する。
刊行物1に記載の固体撮像素子は、非増幅型の固体撮像素子であるので、本件請求項1に記載の増幅形の固体撮像素子の発明は記載されていない。よって、特許法第29条第1項第3号に該当しない。
次に、刊行物1に記載の発明は、信号電荷の読み出しが非破壊読み出しでないため、信号電荷の蓄積開始タイミングを一致させるために全画素一括リセットする技術課題自体がなく、全画素一括転送を前提としてリセットも全画素一括で行うことは容易に想到することはできない。また、オーバフローゲートを設けているが、転送スイッチと共にオンさせることの記載はないので、本件請求項1に記載の発明における、リセットスイッチと転送スイッチとを導通させて全画素一括リセットすることが容易になしえたものとも認められない。よって、特許法第29条第2項の規定に違反しない。
(5-2)本件請求項1に係る発明と上記刊行物1ないし3に記載の発明とを対比すると、全画素一括リセットする必然性のない刊行物1に記載の発明と、行ごとに信号を転送する刊行物2、および3に記載の発明を組み合わせて本件発明をなすことが容易になしえたものとは認められない。また、本件請求項1に記載の発明における、リセットスイッチと転送スイッチとを導通させて全画素一括リセットすることが容易になしえたものとも認められない。よって、特許法第29条第2項の規定に違反しない。
(5-3)本件請求項2、3に係る発明と上記刊行物1ないし3に記載の発明とを対比すると、請求項2、3に係る発明は、請求項1を引用してさらに限定しており、請求項1に係る発明と同じ理由により、刊行物1ないし3に記載の発明から容易になしえたものとは認められない。
(5-4)本件請求項4に係る発明と上記刊行物1ないし3に記載の発明とを対比すると、本件請求項4に係る発明は、光電変換装置の駆動方法の発明であるが、請求項1に係る発明と同じ「前記リセットスイッチと前記転送スイッチとを導通させて、前記キャリア蓄積領域及び前記信号読み出し用の増幅用トランジスタの制御電極領域を初期電位に全画素一括リセットするリセット動作と、」を行う構成を有しており、請求項1に係る発明と同様の理由により刊行物1ないし3に記載の発明から容易になしえたとは認められない。
(5-5)対比のむすび
よって、本件請求項1に係る発明は、刊行物1に記載された発明ではないので、許法第29条第1項第3号に該当せず、また、本件請求項1〜4に係る発明は、刊行物1乃至3に基づいて当業者が容易に成し得たものとは認められないので、特許法第29条第2項の規定に違反しない。
(6)むすび
以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項1〜4に係る特許を取り消すことができない。
また、他に本件請求項1〜4に係る特許を取り消すべき理由を発見しない。
したがって、本件発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
よって、特許法の一部を改正する法律(平成6年法律第116号)附則第14条の規則に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
光電変換装置及びその駆動方法
(57)【特許請求の範囲】
【請求項1】 光エネルギーを受けることによりキャリアを生成する複数の画素を2次元状に配置した光電変換装置において、
各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域に蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有し、
前記キャリア蓄積領域と前記信号読み出し用の増幅用トランジスタの制御電極領域を、前記リセットスイッチと前記転送スイッチとを導通させて全画素一括リセットした後に、前記キャリア蓄積領域に前記キャリアを蓄積し、前記転送スイッチによって前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に全画素一括転送させることを特徴とする光電変換装置。
【請求項2】 前記全画素のキャリアが前記信号読み出し用の増幅用トランジスタの制御電極領域に一括転送された後に、前記キャリアが前記信号読み出し用の増幅用トランジスタから行毎に読み出されることを特徴とする請求項1に記載の光電変換装置。
【請求項3】 前記リセットスイッチ及び前記転送スイッチはMOS型トランジスタで構成されていることを特徴とする請求項1に記載の光電変換装置。
【請求項4】 光エネルギーを受けることによりキャリアを生成する複数の画素が2次元状に配置され、各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域から蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有する光電変換装置の駆動方法において、
前記リセットスイッチと前記転送スイッチとを導通させて、前記キャリア蓄積領域及び前記信号読み出し用の増幅用トランジスタの制御電極領域を初期電位に全画素一括リセットするリセット動作と、
前記キャリアを前記キャリア蓄積領域に全画素同時に蓄積を開始する蓄積動作と、
前記転送スイッチを導通させて、前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの前記制御電極領域に全画素一括転送する動作と、
転送されたキャリアに基づく信号を前記信号読み出し用の増幅用トランジスタから読み出す動作と、
を行うことを特徴とする光電変換装置の駆動方法。
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は光電変換装置及びその駆動方法に係り、特に光電変換された信号をトランジスタ構成部で増幅して出力することが可能な増幅型の光電変換素子を用いた光電変換装置及びその駆動方法に関するものである。
【0002】
【従来の技術】
近年、光電変換素子の高精細化に伴って、光電変換信号出力が低下すること等から、光電変換された信号を増幅して出力することが可能な増幅型の光電変換素子が注目されている。このような増幅型の光電変換素子の中には、ユニポーラトランジスタ又はバイポーラトランジスタと同様な構成を有し、制御電極領域となるベース又はゲート領域に光照射により生成された電荷を蓄積し、主電極領域となるエミッタ又はソース領域から増幅された信号を出力する光電変換素子がある。
【0003】
このうち、図27は従来のバイポーラ型センサを用いた画素の平面図である。同図において、21はエミッタ領域、22はALなどで形成される出力線、23はエミッタ領域21と出力線22とを接続するためのコンタクトホール、24は光電荷を蓄積するところのベース領域、25は画素のセンサ動作を行わせるためのpolySiなどで形成される駆動線、26はベース領域24と駆動線25との間に形成される容量COX、27は隣接する画素のベース領域24をソース、ドレイン領域として形成されるP型MOSトランジスタのゲート電極で、駆動線25の一部分から成る。28は画素と画素とを分離するための厚い酸化膜である。
【0004】
図28は図27をX-X′で切った時の断面図、図29は図27をY-Y′で切った時の断面図である。図28及び図29において、29は薄い酸化膜、30はY-Y′方向の画素信号を分離するために設けられた高不純物濃度のn+層、31は空乏層が拡がる低不純物濃度のn-層、32はコレクタ領域、33は配線22,25を分離するための層間絶縁膜である。
【0005】
なお、図28に示されるように、リセット用のP型MOSトランジスタM(図中、破線領域)は各画素の水平分離領域に形成されている。P型MOSトランジスタMのゲートがONすると隣接する画素のベース領域24が導通しリセットが行われる。反対にゲートがOFFの時は、P型MOSトランジスタMは画素分離領域としての役割を担う。
【0006】
さらに、図30は上記画素を2次元に並べて構成した二次元光電変換装置の等価回路図である。
【0007】
図30において、41はバイポーラ型センサ(等価的にバイポーラトランジスタ)T、ベースに接続する容量COX、P型MOSトランジスタMから成る画素、42は画素41のエミッタに接続する垂直出力線、43は垂直出力線42をリセットするためのMOSトランジスタ、44は画素41からの出力信号を蓄積するための蓄積容量、45は出力信号を蓄積容量44へ転送するためのMOSトランジスタ、46は水平シフトレジスタの出力を受け、出力信号を水平出力線47へ転送するためのMOSトランジスタ、48は水平出力線27をリセットするためのMOSトランジスタ、49はプリアンプ、50は水平駆動線、51は垂直シフトレジスタの出力を受けセンサ駆動パルスを通すバッファ用MOSトランジスタ、52は画素41のクランプ動作を行うために、P型MOSトランジスタのソース電位を設定するエミッタフォロワ回路、53はエミッタフォロワ回路52のベース電位を設定するためのP型MOSトランジスタ、54はMOSトランジスタ43のゲートにパルスを印加するための端子、55は転送用のMOSトランジスタ45のゲートにパルスを印加するための端子、56はセンサ駆動パルスを印加するための端子、57はP型MOSトランジスタ53のゲートにパルスを印加するための端子、58はプリアンプ49に接続される出力端子である。
【0008】
図30に示した二次元固体撮像装置は、全画素が一度にリセットされるタイプのものであり、スチルビデオ用などに利用することができる。
【0009】
以下、その動作について説明する。
【0010】
最初に、図30の端子57にLowレベルのパルスを加えてP型MOSトランジスタ53をON状態とし、エミッタフォロワ回路52の出力を正電位にする。このエミッタフォロワ回路52の出力は画素41のP型MOSトランジスタMのソースに接続しており、ソース電位がゲート電位に比べて、P型MOSトランジスタMを十分ON状態にするほど高くなれば、P型MOSトランジスタMを通して、画素のバイポーラ型センサTのベースにホールが注入される。
【0011】
次に端子57にHighレベルのパルスを加えて、P型MOSトランジスタ53をOFF状態とし、エミッタフェロワ回路の52の出力をGNDとする。
【0012】
次に、図30の端子54にHighレベルのパルスを加えてトランジスタ43をON状態とし、垂直出力線42をGNDとする(ここまでを第1リセットと呼ぶ)。
【0013】
次に、この状態のまま、垂直シフトレジスタを駆動し、また端子56に画素のリセットパルスを印加することで、各行毎に順次画素のリセットを行い、すべての画素のバイポーラ型センサTのベースを一定電位、かつ逆バイアス状態にする(ここまでを第2リセットと呼ぶ)。
【0014】
次に、光キャリアの蓄積動作を行った後、図30の端子54にLowレベルのパルスを加えて、MOSトランジスタ43をOFF状態にし、垂直シフトレジスタの出力によって選択された行毎に、読み出しパルスを端子56から印加し、MOSトランジスタ45を通して、蓄積容量44に信号出力を蓄積する。蓄積容量44に蓄積された信号出力は、水平シフトレジスタによって選択された転送用のMOSトランジスタ46を通して水平出力線47に転送され、プリアンプ49を通して出力端子58から出力される。
【0015】
【発明が解決しようとする課題】
まず、上記従来の光電変換素子の第1の課題について説明する。
【0016】
上記光電変換素子はその優れた光電変換特性を利用してカメラ、FAX用のセンサー素子として実用化されている。しかしながらセンサー素子の微細化に伴って
(1)受光部面積の減少に伴う光発生キャリア数の減少。
(2)寄生容量成分の増加に伴う容量分割比の低下。
が生じ、結果として信号成分の減少を生じS/N比の低下を招いていた。
【0017】
従って更なる微細化を進めていくためには信号成分を可能な限り大きく維持しなければならない。上記光電変換素子の感度と寄生容量などには次の式で与えられる関係がある。
【0018】
【数1】

S:感度
Ip:光電流発生密度
Ae:開口面積
ts:蓄積時間
COX:MISゲート電極と制御電極の重なり容量
Cbc:ベース・コレクタ間の接合容量
hFE:Trの電流増幅率
CT:一時電荷蓄積容量
Cvl:垂直ラインによる寄生容量
(1)式から明らかなように開口面積、光電流発生密度、蓄積時間、hFEが一定であれば感度をできるだけ大きくするためには前段ではCbc+COXをできるだけ小さく、後段ではCvl+CTの値を出来るだけ小さく、Cbc+COXを前段とは反対にできるだけ大きくすることが望ましいことが分かる。画素サイズが比較的大きいときはレイアウトの自由度が高く、各容量値を容易に制御できるため、感度は十分高くすることができた。ところが微細化の進行に伴って画素サイズが小さくなってくるとレイアウト自由度はアライメント精度、接合容量成分の増加などのプロセス的な制約や開口率の低下によって小さくなる。デバイス動作上CTの値は最終的に読み出す際の制約から、COXは飽和電圧を決定する点からそれぞれ下限値が存在し、またCOXには開口率を維持する点から上限値が存在している。またCbcに対しては読み出し時のベース電位をできるだけ高くするために小さく、読み出し動作による容量分割による電位低下を最小限にするためにはより大きいという矛盾した要求がある。従って感度を最大にするためには、COX、CT、の値を動作上の要求から決定し、Cbcの最適値を設定し、Cvlを最小にすることが望ましいが従来の構造ではCvlを決定する主要因である、Cbeはエミッタサイズによって決定されるためほとんど減少させることができず結果として画素サイズが小さくなると感度が低下していくという傾向があった。
【0019】
次に上記従来の光電変換素子の第2の課題について説明する。また、図30に示した二次元光電変換装置は、既に説明したように、第1のリセットは同時に行われるが、その後の画素のバイポーラ型センサTのベースを一定電位、かつ逆バイアス状態にする第2のリセット動作は各行の画素毎に順次行われるため、蓄積動作の開始は各行の画素によって異なることになる。また蓄積動作は読み出し動作の開始直前に終了するが、読み出し動作は各行の画素毎に順次行われるため、蓄積動作の終了も各行の画素によって異なることになる。
【0020】
従って、各行毎に蓄積時間の開始時、終了時にズレを生じ、高速な動画を撮像する場合、出力画素がゆがむことがあった。特に動画をスチル画像として読み取る場合、この傾向が著しかった。
【0021】
【課題を解決するための手段】
本発明は、光エネルギーを受けることによりキャリアを生成する複数の画素を2次元状に配置した光電変換装置において、
各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域に蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有し、
前記キャリア蓄積領域と前記信号読み出し用の増幅用トランジスタの制御電極領域を、前記リセットスイッチと前記転送スイッチとを導通させて全画素一括リセットした後に、前記キャリア蓄積領域に前記キャリアを蓄積し、前記転送スイッチによって前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に全画素一括転送させることを特徴とする。
【0022】
【0023】
また本発明は、光エネルギーを受けることによりキャリアを生成する複数の画素が2次元状に配置され、各画素は、前記キャリアを蓄積するキャリア蓄積領域と、信号読み出し用の増幅用トランジスタと、前記キャリア蓄積領域から蓄積されたキャリアを前記信号読み出し用の増幅用トランジスタの制御電極領域に転送する転送スイッチと、リセットスイッチとを有する光電変換装置の駆動方法において、
前記リセットスイッチと前記転送スイッチとを導通させて、前記キャリア蓄積領域及び前記信号読み出し用の増幅用トランジスタの制御電極領域を初期電位に全画素一括リセットするリセット動作と、
前記キャリアを前記キャリア蓄積領域に全画素同時に蓄積を開始する蓄積動作と、
前記転送スイッチを導通させて、前記キャリア蓄積領域に蓄積された前記キャリアを前記信号読み出し用の増幅用トランジスタの前記制御電極領域に全画素一括転送する動作と、
転送されたキャリアに基づく信号を前記信号読み出し用の増幅用トランジスタから読み出す動作と、
を行うことを特徴とする。
【0024】
なお上記本発明の光電変換装置において、特に上記第2の課題を解決する構成としては、光エネルギーを受けることにより生成されるキャリアを蓄積する光信号蓄積手段(キャリア蓄積領域)と、該光信号蓄積手段から転送されたキャリアを保持する光信号保持手段と、該光信号蓄積手段と該光信号保持手段との間の導通を制御する第1のスイッチ手段(第2のトランジスタ)と、前記光信号蓄積手段を所定の電圧源に接続する第2のスイッチ手段(第3のトランジスタ)とを有する光電変換セルを複数備えるとともに、
前記第1のスイッチ手段を全光電変換セル一括して動作させる第1の制御手段と、
前記第2のスイッチ手段を全光電変換セル一括して動作させる第2の制御手段と、を備えた光電変換装置であって、
前記第1の制御手段は前記光信号蓄積手段から前記光信号保持手段へキャリアを転送する手段であり、前記第2の制御手段は前記光信号蓄積手段を所定の電位にリセットする手段である構成が望ましい。
【0025】
【作用】
本発明は、図27〜図30に示したような光電変換装置の更なる微細化に寄与しようとするものであり、従来画素ごとにトランジスタを設けて、制御電極領域に光発生キャリアを蓄積し、該制御電極領域に接する主電極領域の一つから信号を読み出していたものを、本発明では、光発生キャリアを蓄積するキャリア蓄積領域を、読み出し動作を行うトランジスタの制御電極領域とは別に設けて、該キャリア蓄積領域に蓄積したキャリアを該制御電極領域に転送するようにした。ここで、制御電極領域に対して線対称にキャリア蓄積領域を配置すれば、信号を出力する主電極の数は従来の1/2、つまり2画素に対して一個の主電極を共用することができ、Cvlの値は従来に比較して50〜70%程度にすることが可能となる。また従来一画素の中心部分に存在した信号を出力する主電極領域を画素の分離部にずらすことにより有効開口面積が20〜30%前後増大する。これらの効果の集積として感度の上昇が図れる。
【0026】
本発明は、
▲1▼第1のリセット動作で、複数のキャリア蓄積領域及び前記制御電極領域を初期電位に設定し、
▲2▼次の蓄積動作で、光照射により生成されるキャリアをキャリア蓄積領域に蓄積し、
▲3▼次の転送動作で、複数の絶縁ゲート型トランジスタの一つを導通させて、キャリア蓄積領域の一つに蓄積されたキャリアを制御電極領域に転送し、
▲4▼次の読み出し動作で転送されたキャリアによって一義的に決定される前記制御電極領域の電位を読み出し、
▲5▼読み出した後に第2のリセット動作で、前記制御電極領域の電位を初期化し、
▲6▼他のキャリア蓄積領域について、▲3▼〜▲5▼の動作により、転送、読み出し、リセットの各動作を行う。
【0027】
本発明において、少なくとも、キャリアを蓄積する光信号蓄積手段と、該光信号蓄積手段からのキャリアを保持する光信号保持手段と、該光信号蓄積手段と該光信号保持手段との間の導通を制御する第1のスイッチ手段と、前記光信号蓄積手段を所定の電圧源に接続する第2のスイッチ手段とで光電変換セルを構成し、第1の制御手段により前記光信号蓄積手段から前記光信号保持手段へキャリアを全光電変換セル一括して転送して蓄積動作を終了させるとともに、前記光信号蓄積手段を全光電変換セル一括して所定の電位にリセットした後蓄積動作を開始させることで、蓄積動作の開始と終了とを全画素一致させることができる。なお、前記光信号保持手段のリセットは光信号蓄積手段のリセットと同時に行われても、個別に行われても良い。
【0028】
以下、本発明の実施態様例について説明する。図24は本発明の一実施態様を示す模式図であり、(a)は光電変換装置の上面を、(b)はXX′線による断面を、(c)は等価回路をそれぞれ示している。受光部はp領域12とn-領域3とからなるホトダイオードPDで構成され、第1のトランジスタはn+領域2とn-領域3とをコレクタ、p領域9をベース、n領域10をエミッタとするバイポーラトランジスタQで構成されている。
【0029】
そして、ホトダイオードPDとバイポーラトランジスタQとは、第2のトランジスタとしてのpMOSトランジスタMTを間に介して選択的に2つのp領域9,12が導通する。ここで、CPは蓄積容量、CBCはベース・コレクタ容量、VCCはコレクタ及びホトダイオードのカソードを逆バイアスする為の電位を与える基準電圧源である。
【0030】
次に基本動作について説明すると、トランジスタMTがオフ状態で光がホトダイオードに入射するとホールがp領域12に蓄積される。次にトランジスタMTをオンして、光電荷をベースとしてのp領域9に転送する。再びトランジスタMTがオフした後は、ベースに蓄積されたキャリアに基づいて増幅された信号をエミッタより取り出す。
【0031】
本発明に用いられる第1のトランジスタとしてはバイポーラトランジスタやユニポーラトランジスタが用いられる。特に後者としては接合ゲートを有するFETやSITが好ましい。本発明に用いられる第2のトランジスタとしては、絶縁ゲート型トランジスタが好ましく用いられ、特にMOSトランジスタが望ましい。
【0032】
更に第1のトランジスタや、第2のトランジスタの一部分は遮光されることが好ましい。
【0033】
そしてホトダイオードは1つの第1のトランジスタに対して複数設けられれば感度を上げ、開口率を向上させることができる。
【0034】
図25は図24の光電変換装置を1画素として3つの画素をアレイ状に配した装置(ラインセンサ)である。この画素は図24の構成に加えてリセット用のトランジスタが第3のトランジスタとして更に加えられている。
【0035】
第3のトランジスタMRはp領域12,20をソース・ドレインとし、11をゲート電極とするpMOSトランジスタであり、p領域20はリセット用の基準電位に保持されている。
【0036】
この場合も、図25の(b)に示すように、ホトダイオード以外の領域を絶縁層14を介して設けられた遮光層により遮光することが好ましい。
【0037】
この図25の例では図24の例における蓄積動作の前にゲート電極11に負電圧を与えてpMOSトランジスタMRをオンさせてホトダイオードをリセットすることが望ましい。
【0038】
図26は図25の装置の動作を説明する為の図であり、(a)は回路を、(b)はパルスタイミングをそれぞれ示している。まずリセット動作として、端子φBRS,φTに負パルスが、φTTに正パルスが印加されて第1リセットが行われる。この時各ホトダイオードのアノードとバイポーラトランジスタのベースはリセット用の基準電位VBBに保持される。次に端子φERSに正パルスが印加されてバイポーラトランジスタのエミッタ及び容量CTがリセット用の基準電位VEEにリセットされる。こうして、バイポーラトランジスタのベース・エミッタ間が順バイアスされてキャリアがリセットされる。この時、ttのように固定パターンノイズを抑える為にφTのパルスが立上がってから、φERSのパルスを立下げることが望ましい。
【0039】
こうして、リセット動作が終ると次は蓄積動作にはいる。この時はトランジスタMR,MT1・・・MT3,M1・・・M3,MV1・・・MV3,MH1・・・MH3は全てオフしている。
【0040】
次に読み出し動作にはいると、φTのパルスによってMOSトランジスタMT1・・・MT3がオンして、バイポーラトランジスタQ1・・・Q3のベースに同時にキャリアが転送される。次にφTTのパルスによりトランジスタM1・・・M3がオンするとエミッタは読み出し容量負荷CTに接続され、該容量負荷CTにベースに蓄積されたキャリアに基づく信号が読み出される。その後はシフトレジスタの動作により時系列化された3つの信号がアンプAmpを通して出力される。
【0041】
もちろん、画素を2次元に配すればエリアセンサになることは言うまでもない。
【0042】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
(実施例1)
図1は本発明による光電変換装置の一実施例の2画素(2つの光電変換セル)分の平面図、図2は図1のA-A′断面図、図3は図1のB-B′断面図、図4は図1のC-C′断面図、図5は図1の容量部C1及びその近傍の断面図である。また図6は4画素分の等価回路である。なお図1においては理解の容易化のため配線、絶縁層等は省略してある。
【0043】
本実施例の光電変換装置は、図6に示すように、二つのキャリア蓄積領域PD1,PD3に対応して二つの第2のトランジスタMT1,MT3(絶縁ゲート型トランジスタ、図1,図2に図示)が設けられており、キャリア蓄積領域PD1,PD3にキャリアを蓄積し、このMOSトランジスタMT1,MT3を通して蓄積されたキャリアが順次1つのバイポーラトランジスタQ1のベース領域(制御電極領域)B3に送られる。このベース領域B3の電位を容量部C1,C3を介して制御することにより、ベース領域B3に転送されたキャリアに基づく信号がエミッタ領域(第一の主電極領域)10、配線15を介して出力される。キャリア蓄積領域PD1,PD3の残留電荷はそれぞれ二つの第3のトランジスタMR1,MR3(絶縁ゲート型トランジスタ)をONすることで放電され、所定の電位VBGに設定される。MOSトランジスタMR1,MR3がOFF状態のときはキャリア蓄積領域PD1,PD3は互いに電気的に絶縁された状態となる。
【0044】
図1〜図5において、1はN型半導体基板、2はN型拡散層、3はN型エピタキシャル層、4は素子分離領域であるフィールド酸化膜、7はゲート酸化膜、8a,8bはMOSトランジスタMT1,MT3のゲート電極となるポリサイド膜、9はバイポーラトランジスタQ1のベース領域となるとともに、MOSトランジスタMT1,MT3のソース領域(又はドレイン領域)となるP型領域、10はバイポーラトランジスタQ1のエミッタ領域となるN型領域、11はMOSトランジスタMR1,MR3のゲート電極となるとともに、図5に示すような容量C1,C3を構成する電極となる電極である。また12はキャリア蓄積領域PD1,PD3を構成するP型領域、13は層間絶縁膜(BPSG膜)、14は層間絶縁膜(PSG膜)、15は第1AL層、16は第2AL層、17はパッシベーション膜である。
【0045】
以下、上記構成の光電変換セルの製造方法を図7〜図17を用いて説明する。なお、図8,図11,図14は図1のA-A′断面に対応する図、図9,図12,図15は図1のB-B′断面に対応する図、図10,図13,図16は図1のC-C′断面に対応する図である。ここで、図8、図9、図11、図12、図14、図15については、簡易化のため素子領域19の大きさを縮小して示してある。
【0046】
N型の半導体基板1は、比抵抗0.01Ωcm〜10Ωcmのものを用いる。これにまずN型の拡散層2をAsを不純物としてイオン注入法と熱拡散法によって深さ0.1〜1μm、表面濃度1E17〜1E20個/cm3程度導入する。次にエピタキシャル法を用いて成長層濃度5E13〜5E15個/cm3、厚さ3〜15μm程度のN型エピタキシャル層3を形成する(図7)。
【0047】
次に、選択酸化法を用いて素子形成領域19と素子分離領域であるフィールド酸化膜4を形成する。この時のパッド酸化膜5を100〜500Å、減圧CVD法による窒化膜を1000〜3000Å、フィールド酸化膜4を4000〜10000Å程度の厚さとする(図8〜図10)。
【0048】
なお周辺駆動回路をCMOSトランジスタで形成するためにウェル拡散が必要な場合や高濃度のN型拡散層が必要な場合は選択酸化法を行う前にこれらの工程を完了させておくことは言うまでもない。
【0049】
次にパッド酸化膜5を除去し素子形成領域をエッチングにより露出させた後、1000〜3000Å程度の酸化を行い、再びこの酸化膜を除去し、改めてゲート酸化膜7を100〜500Å程度ドライ酸化によって形成する。続いて減圧CVD法によってポリシリコン膜を2000〜4000Å形成し1000〜2000Å程度のW膜を減圧CVD法もしくはスパッタ法によって形成し、これらの積層膜を熱処理によってポリサイド化する。
【0050】
続いてフォトエッチングによって所望の部分のみにポリサイド膜8a,8bが残るようにフォトエッチングで加工し、熱酸化によってポリサイド上に酸化膜を100〜1000Å程度成長させる。次に水平方向の画素間分離と制御電極の電位制御機能を合わせ持つ電極11、及び周辺回路をCMOSトランジスタで形成する場合のゲート電極となるポリシリコン膜を減圧CVD法によって2000〜4000Å程度形成する。またポリサイド化が必要な場合は続いてW膜をやはり減圧CVD法もしくはスパッタ法によって1000〜2000Å形成し、熱処理によるポリサイド化を行ってから所望の部分を残してフォトエッチング法を用いて除去する。この段階でイオン注入法と熱拡散法を用いてキャリア蓄積領域となるp型領域12、及びベース領域等となるP型領域9を同時にかつフィールド酸化膜とポリサイド膜によって自己整合的に形成する。今回用いた条件は、ホウ素イオン1E12〜4E12個/cm2を40keVでイオン注入し1100℃の不活性気体雰囲気中で1〜3hrs熱処理を行った。続いてフォトリソグラフィ工程とイオン注入法によってエミッタ領域10と周辺回路にNMOSトランジスタが存在する場合はNMOSトランジスタのソース・ドレイン領域を同時に形成する。本実施例ではAsイオンを1E15〜1E16個/cm2程度を100keVにて注入している(図11〜図13)。
【0051】
また周辺回路をCMOSトランジスタで作成する場合のPMOSトランジスタの形成、P型の拡散層へのオーミックコンタクト用高濃度層形成もこれに続いてイオン注入法によって行う。
【0052】
次に配線間を絶縁するためのCVD膜13を常圧CVD法によって5000〜9000Å形成する。この工程ではそれに続く配線形成工程に対して有利なBPSG膜が用いられるのが一般的であり、ここでもBPSG膜を採用している。これに引き続いてリフロー工程を行って平坦化処理と前の工程で注入したイオンの活性化を行う。さらにフォトエッチングによってコンタクトホールの形成を行い、スパッタによる6000〜10000Å程度のAL-Si成膜及び配線パターン15の形成をフォトエッチングで行う。アロイ工程を経た後、常圧CVD法によるPSG膜14を6000〜10000Å形成する(図14〜図16)。
【0053】
ふたたびフォトエッチング法を用いてスールーホールを開孔して第2層目と第1層目のAL-Siの接続が所望の部分で行えるようにし、スパッタを用いて第2層目のAL-Si16を8000〜12000Å程度成膜し、不要な部分の第2層目のAL-Siをフォトエッチングによって除去した後アロイ工程を行い、最後にパッシベーション膜であるプラズマ窒化膜17を6000〜12000Å程度プラズマCVD法によって形成し、ボンディングパッドをフォトエッチングによって開孔して完成する(図2〜図4、図17)。
【0054】
以下、上述した光電変換装置の動作について図6の等価回路及び図18のタイミングチャートを参照しつつ説明する。
【0055】
まず、全画素の初期化を行うための第1のリセット動作を行う(T1)。φ1,φ2をハイレベルとし、容量C1,C3を介してベース領域B3をエミッタ領域に対して順方向にバイアスして、キャリアを放電させ、その後、φ1,φ2をロウレベルとし、φ3,φ4をロウレベルとすると光電変換セルのMOSトランジスタがON状態となって全ての画素の電位が一定(VBG)になる。
【0056】
次に光発生キャリアを蓄積するための蓄積動作を行う(T2)この時MOSトランジスタMR1,MR3,MT1,MT3(MR2,MR4,MT2,MT4)は全てオフされており、光によって発生したホールがキャリア蓄積領域PD1,PD3(PD2,PD4)に蓄積される。以下簡単のため、図の左側二画素分のみについて説明するが、右側二画素についてもまったく同等の動作を行っている。
【0057】
次にΦ3をロウレベルとして、キャリア蓄積領域PD1で発生したキャリアをMOSトランジスタMT1を通じてベース領域B3へ転送する(T3)。次に転送されたキャリアを読み出し用のパルスΦ1によって読み出す(T4)。この時MOSトランジスタMR1は当然オフのままでベース領域と電極との重なり容量C1のみでベース領域B3の電位がエミッタ領域に対して順バイアスされ、バイポーラトランジスタQ1のトランジスタ動作が起こる。
【0058】
続いてΦ1,Φ3をロウレベルとしてMOSトランジスタMR1,MT1をオンし、キャリア蓄積領域PD1で発生したキャリアをリセットするための動作を行う(T5)。これによりベース領域B3は再び初期電位に設定される。次にキャリア蓄積領域PD2で発生したキャリアをT6〜T8によって同様に転送、読み出し、リセットを行い一連の動作を完了し再びT1に戻る。
【0059】
なお、以上説明した実施例では、ベース領域の電位を制御するための容量C1,C3を設けているが、本発明はかかる容量を設けない場合にも用いることができる。
【0060】
以上のように、本実施例では1つの増幅用バイポーラトランジスタに対して、複数の光電変換部であるホトダイオードを順次選択的に接続することにより、開口率を向上させ、感度を高めることができる。
(実施例2)
図19は本発明による光電変換装置の第2実施例の構成を示す等価回路図である。
【0061】
本実施例では、簡便化のため、垂直方向に2画素、水平方向に2画素の合計4画素の場合について説明する。
【0062】
同図に示すように、各画素S(図中、破線領域)は、第2のスイッチ手段となるリセット用スイッチトランジスタMR11〜MR22、第1のスイッチ手段となる転送用トランジスタMT11〜MT22、信号読出し用トランジスタQ11〜Q22、及びホトダイオード等の光信号蓄積手段となる光電荷蓄積容量CP11〜CP22、信号保持容量CB11〜CB22、制御容量COX11〜COX22から構成されており、これらのうち、光電荷蓄積容量CP11〜CP22の部分は上部から光が照射され、それ以外の部分は光が進入しない様に遮光されている。なお、信号保持容量CB11〜CB22、制御容量COX11〜COX22は光信号保持手段を構成し、ここでは信号保持容量CB11〜CB22は信号読出し用トランジスタQ11〜Q22のベース容量である。
【0063】
以下、上記実施例の光電変換装置の動作について、図20のタイミングチャートを用いて説明する。
【0064】
まず、φT1のパルスをLowレベルにし、PMOSトランジスタMT11〜MT22をON状態にし、光電荷蓄積容量CP11〜CP22と信号保持容量CB11〜CB22とを同電位とする。なお、φT1のパルスをPMOSトランジスタMT11〜MT22に与える共通配線、φT1のパルス発生手段(不図示)が第1の制御手段を構成する。
【0065】
次に、φT1のパルスをLowレベルにしたまま、φBRのパルスをLowレベルにすると(このとき、VBBをこのLowレベルよりPMOSトランジスタの閾値電圧以上高く設定しておく)、PMOSトランジスタMT11〜MT22、及びMR11〜MR22がON状態となり、各画素の光電荷蓄積容量CP11〜CP22、信号保持容量CB11〜CB22は初期電位にリセットされる(第1のリセット)。なお、φBRのパルスをPMOSトランジスタMR11〜MR22に与える共通配線、φBRのパルス発生手段(不図示)が第2の制御手段を構成する。
【0066】
次に、φVCのパルスをHighレベルにし、NMOSトランジスタMV1,MV2をON状態にし、各画素のエミッタ電位をVVCにする。この状態のまま、下記のパルス数2によりMOSトランジスタMP1,MP2をON状態として、水平駆動線VL1,VL2をHighレベル(電位VCC)にし、水平駆動線VL1,VL2を同時にHighレベルまで立上げることで、制御容量COX11〜COX22を介して信号読出し用トランジスタQ11〜Q22のベース領域の電位を上昇させて、ベース・エミッタ間を順方向にバイアスして残留電荷を放電させ、全画素同時にリセット動作を行なう。その後φRESによりMOSトランジスタMN1,MN2をON状態として、水平駆動線VL1,VL2を同時にLowレベル(GND)まで立下げ、各画素の光電荷蓄積容量CP11〜CP22、信号保持容量CB11〜CB22の電位を一定電位、且つ逆バイアスにする(第2のリセット)。なお、NOR回路、パルスφRES,パルス数2のパルス発生手段(不図示)、MOSトランジスタMN1,MN2、MOSトランジスタMP1,MP2が第3の制御手段を構成する。
【0067】
上記第2のリセット終了後、φT1にHighのパルスを加え、PMOSトランジスタMT11〜MT22をOFF状態とすると、光電荷蓄積容量CP11〜CP22で表わされるホトダイオード部で光キャリアの蓄積動作が全画素同時に開始される。
【0068】
次に蓄積動作終了後、φT1のパルスを一定期間Lowレベルにすることで、光電荷蓄積容量CP11〜CP22のキャリアが信号保持容量CB11〜CB22に転送される。
【0069】
この時の転送効率は、

で表わされる(m,nは1又は2)。
【0070】
その後、パルスφRを垂直シフトレジスタの出力が印加されるNMOSトランジスタで選択し、水平駆動線VL1,VL2に印加し、φT2のパルスにより制御されるMOSトランジスタM1,M2を通して、容量CT1,CT2に信号を読み出す。
【0071】
容量CT1,CT2に読み出された信号は、水平シフトレジスタによって選択される転送用のMOSトランジスタMH1,MH2を通して水平出力線100に転送され出力アンプ101を通して出力端子102から出力される。なお水平出力線100のリセットはφHRSのパルスをHighレベルにすることで行われる。
【0072】
以上説明したように、本実施例においては、全画素同時に蓄積動作が行われ、且つ同時に終了する。
【0073】
なお、本実施例においては、画素数が増大した場合であっても、垂直シフトレジスタの出力が印加されるNMOSトランジスタだけのサイズを大きくしてRON(オン抵抗値)を低減させることができるため、垂直方向の画素ピッチが狭くなったり、水平方向の画素数が多くなっても、上述したNOR回路等の第3の制御手段の占有面積を増大させることはない。
(実施例3)
なお、上記第2実施例においては、第2のリセットが終了し、φT1のパルスを立ち上げてPMOSトランジスタMT11〜MT22をOFF状態とした直後に、全画素の蓄積動作を開始したが、PMOSトランジスタMT11〜MT22を蓄積動作中ON状態とし、蓄積動作とともに転送動作を行い(即ち、光電荷蓄積容量CP11〜CP22で発生したキャリアは、即、信号保持容量CB11〜CB22に転送される。)、蓄積(転送)動作終了時に、PMOSトランジスタMT11〜MT22をOFF状態となる様にパルスφT1を印加しても何ら問題はない。この時の光電荷蓄積容量CP11〜CP22から信号保持容量CB11〜CB22への転送効率は1となる。
(実施例4)
上記第2実施例では、NOR回路、パルスφRES,パルス数2のパルス発生手段(不図示)、MOSトランジスタMN1,MN2、MOSトランジスタMP1,MP2で第3の制御手段を構成し、垂直シフトレジスタの出力信号をNMOSトランジスタとNOR回路とに入力していたが、
▲1▼垂直シフトレジスタの出力はφRのHighレベルよりNMOSトランジスタのVth(スレッシュホールドレベル)分高いレベルとしないと、水平駆動線VL1,VL2にφRのパルスが印加されない。
【0074】
▲2▼デバイスの微細化(MOSのL縮少)が進んだ場合、前記第3の制御手段等の素子数の低減が望まれる。
【0075】
そこで、本実施例では、図21に示すように、垂直シフトレジスタの出力信号とパルスφRESとをOR回路に入力し、このOR回路を水平駆動線VL1,VL2に接続した。かかる構成において、第2のリセット時にはφRESのパルスをHighレベルにし、水平駆動線VL1,VL2を同時にHighレベルまで立上げ、φRESのパルスをLowレベルにして、水平駆動線VL1,VL2をLOWレベルにする。
【0076】
また、読み出し時には、垂直シフトレジスタの出力により、選択された行毎に読み出しパルスV1,V2を水平駆動線VL1,VL2に印加する。本実施例の駆動パルスは図22のようになる。
【0077】
本実施例によれば、第3の制御手段はOR回路、パルスφRESのパルス発生手段(不図示)のみで構成できるとともに、全てのパルスのHighレベルを同一にすることができる。
(実施例5)
上記第4実施例では、例えば、図21の右上の画素の強い光が照射された場合、光電荷蓄積容量CP12の電位が上昇し、ある程度以上になると、PMOSトランジスタMR12又はMT12を通して、ホールが隣接の信号保持容量CB11又はCB12に流入し、電位を上げてしまう場合がある。その結果、光が照射されていない左上の画素が光偽信号を出力してしまうという問題が考えられる。
【0078】
そのため、本実施例は、図23に示すように、PMOSトランジスタMR11〜MR22のソース端子を各画素から配線で引き出す構造にし、さらにベース・リセット・パルスφBRのHighレベルをVCC以下の適当な値に設定することにする。その結果、右上の画素に強い光が照射され、光電荷蓄積容量CP12の電位が上昇しても、PMOSトランジスタMR12を通過したキャリアは電源VBBに流入することになり、隣接画素間での偽信号を防止できる。なお、動作のタイミングは第4実施例と全く同様である。
【0079】
図31は本発明の光電変換装置を用いた通信システム、ファクシミリ、ビデオレコーダー等の信号処理システムの構成を示すブロック図である。
【0080】
ORは画像情報等を担持したオリジナル、601は結像レンズ、602は本発明の光電変換装置である。装置602は簡単な通信システムであれば、単体デバイスが採用され、ファクシミリ等であればラインセンサー、ビデオレコーダーであればエリアセンサーの構成を採用する。
【0081】
603は中央演算装置を含む制御回路であり、入力ライン612、出力ライン610、電源供給ライン611を介して装置602に接続されている。604は記録制御回路であり、記録ヘッド605と接続され情報を記録媒体606に書き込む。記録ヘッド605はビデオレコーダーの場合は磁気ヘッドであり、ファクシミリの場合はサーマルヘッドやインクジェットヘッドである。
【0082】
そして記録ヘッド605は通信システムの場合には、ケーブルを介して別の場所におかれた記録装置で代用される。
【0083】
【発明の効果】
以上説明したように、本発明によれば、従来の工程を変更することなく、信号を出力する主電極を従来の半分の個数にすることが可能となる。この結果として信号線の寄生容量Cvlの値は従来に比較して50〜70%程度にすることが可能となる。また従来一画素の中心部分に存在した主電極領域が画素の分離部に移動し、有効開口面積を20〜30%前後増大させることができる。
【0084】
また、この構造を持った光電変換装置を動作させる本発明によれば、寄生容量Cvlの低減、有効開口面積の増大等の効果の集積として感度を従来に比較して約30〜80%上昇させることができる。
【0085】
また本発明によれば、蓄積動作の開始と終了とを全画素一致させることができ、高速な動画を撮像する場合においても、出力画素のゆがみを防ぐことができる。
【図面の簡単な説明】
【図1】 本発明による光電変換装置の一実施例の2画素(2つの光電変換セル)分の平面図である。
【図2】 図1のA-A′断面図である。
【図3】 図1のB-B′断面図である。
【図4】 図1のC-C′断面図である。
【図5】 図1の容量部C1及びその近傍の断面図である。
【図6】 上記実施例の4画素分の等価回路図である。
【図7】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図8】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図9】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図10】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図11】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図12】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図13】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図14】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図15】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図16】 上記実施例の光電変換装置の製造方法を示す断面図である。
【図17】 上記実施例の光電変換装置の製造方法を示す平面図である。
【図18】 上記実施例の光電変換装置の動作を示すタイミングチャートである。
【図19】 本発明による光電変換装置の第2実施例の構成を示す等価回路図である。
【図20】 上記第2実施例の光電変換装置の動作を示すタイミングチャートである。
【図21】 本発明による光電変換装置の第4実施例の構成を示す等価回路図である。
【図22】 上記第4実施例の光電変換装置の動作を示すタイミングチャートである。
【図23】 本発明による光電変換装置の第5実施例の構成を示す等価回路図である。
【図24】 本発明の一実施態様による光電変換装置を説明する為の模式図である。
【図25】 本発明の別の実施態様による光電変換装置を説明する為の模式図である。
【図26】 図25の装置の動作を説明する為の模式図である。
【図27】 従来のバイポーラ型センサを用いた画素の平面図である。
【図28】 図27をX-X′で切った時の断面図である。
【図29】 図27をY-Y′で切った時の断面図である。
【図30】 図27の画素を2次元に並べて構成した二次元光電変換装置の等価回路図である。
【図31】 本発明の光電変換装置を用いた信号処理システムのブロック図である。
【符号の説明】
MR1〜MR4 PMOSトランジスタ
MT1〜MT4 PMOSトランジスタ
PD1〜PD4 キャリア蓄積領域
B3 ベース領域
Q1,Q2 バイポーラトランジスタ
1 N型半導体基板
2 N型埋め込み層
3 N型エピタキシャル層
4 フィールド酸化膜
5 パッド酸化膜
7 ゲート酸化膜
8a,8b 第一ポリサイド電極
9 P型領域(ベース領域)
10 N型領域(エミッタ領域)
11 第二ポリサイド電極
12 P型領域(キャリア蓄積領域)
13 層間絶縁膜(BPSG)
14 層間絶縁膜(PSG)
15 第一AL層
16 第二AL層
17 パッシベーション膜
MR11〜MR22 リセット用スイッチトランジスタ
MT11〜MT22 転送用トランジスタ
Q11〜Q22 信号読出し用トランジスタ
CP11〜CP22 光電荷蓄積容量
CB11〜CB22 信号保持容量
COX11〜COX22 制御容量
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2004-11-05 
出願番号 特願平5-176221
審決分類 P 1 651・ 121- YA (H01L)
最終処分 維持  
前審関与審査官 松田 成正  
特許庁審判長 岡 和久
特許庁審判官 橋本 武
松本 邦夫
登録日 2002-10-25 
登録番号 特許第3363528号(P3363528)
権利者 キヤノン株式会社
発明の名称 光電変換装置及びその駆動方法  
代理人 山下 穣平  
代理人 山下 穣平  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ